JP2875440B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JP2875440B2 JP2875440B2 JP29180592A JP29180592A JP2875440B2 JP 2875440 B2 JP2875440 B2 JP 2875440B2 JP 29180592 A JP29180592 A JP 29180592A JP 29180592 A JP29180592 A JP 29180592A JP 2875440 B2 JP2875440 B2 JP 2875440B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor laser
- laser device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ素子に関
し、特に、ＭＢＥ法１回の成長により製造できる電流狭
窄構造を有する屈折率導波型半導体レーザ素子およびそ
の製造方法に関する。
し、特に、ＭＢＥ法１回の成長により製造できる電流狭
窄構造を有する屈折率導波型半導体レーザ素子およびそ
の製造方法に関する。
【０００２】
【従来の技術】近年、光情報処理用の光源を目的とし
て、ＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの開発が活
発化している。この用途の半導体レーザ素子において
は、非点収差が小さいこと、放射広がり角が狭いこと、
単一モードで発振することなどの性能が要求される。こ
のような性能を有する半導体レーザ素子として、電流狭
窄構造を有する屈折率導波型半導体レーザが開発されて
いる。従来、電流狭窄構造を有する屈折率導波型半導体
レーザ素子は、少なくとも２回以上の結晶成長工程を必
要とする。しかし、歩留まりや製造コストを考慮する
と、１回の結晶成長工程で半導体レーザ素子を製造でき
ることが望ましい。
て、ＧａＡｓ／ＡｌＧａＡｓ系半導体レーザの開発が活
発化している。この用途の半導体レーザ素子において
は、非点収差が小さいこと、放射広がり角が狭いこと、
単一モードで発振することなどの性能が要求される。こ
のような性能を有する半導体レーザ素子として、電流狭
窄構造を有する屈折率導波型半導体レーザが開発されて
いる。従来、電流狭窄構造を有する屈折率導波型半導体
レーザ素子は、少なくとも２回以上の結晶成長工程を必
要とする。しかし、歩留まりや製造コストを考慮する
と、１回の結晶成長工程で半導体レーザ素子を製造でき
ることが望ましい。
【０００３】そこで、１回の結晶成長工程により電流狭
窄構造を有する屈折率波型半導体レーザ素子の製造方法
が、例えば、Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔｅｒ、ｖｏ
ｌ．２３、ＮＯ．５ ｐ２０９（１９８７）に提案され
ている。この製造方法は、ＳｉドープＧａＡｓ半導体層
の導電型が、半導体層が成長する際の面方位に依存する
ことを利用したものである。以下に、この製造方法によ
る半導体レーザ素子の作製工程を、図１１を用いて説明
する。
窄構造を有する屈折率波型半導体レーザ素子の製造方法
が、例えば、Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔｅｒ、ｖｏ
ｌ．２３、ＮＯ．５ ｐ２０９（１９８７）に提案され
ている。この製造方法は、ＳｉドープＧａＡｓ半導体層
の導電型が、半導体層が成長する際の面方位に依存する
ことを利用したものである。以下に、この製造方法によ
る半導体レーザ素子の作製工程を、図１１を用いて説明
する。
【０００４】まず、図１１（ａ）に示すように、ｐ型Ｇ
ａＡｓ基板２０１の（１００）面にレジスト２２０を形
成する。これをマスクとして、リン酸と過酸化水素水の
混合液を用いて、両傾斜面の面方位が（１１１）Ａであ
るように、幅３μｍのＶ溝を形成する。
ａＡｓ基板２０１の（１００）面にレジスト２２０を形
成する。これをマスクとして、リン酸と過酸化水素水の
混合液を用いて、両傾斜面の面方位が（１１１）Ａであ
るように、幅３μｍのＶ溝を形成する。
【０００５】次に、レジスト２２０を除去し、ウェハー
を濃硫酸処理する。その後、基板２０１上に、基板温度
６００℃として、厚み４μｍのＳｉドープＧａＡｓ電流
狭窄層２０２、厚み１．５μｍのｐ型ＡｌＧａＡｓクラ
ッド層２０３、厚み０．１５μｍのＧａＡｓ活性層２０
４、厚み１．５μｍのｎ型ＡｌＧａＡｓクラッド層２０
５および厚み０．５μｍのｎ型ＧａＡｓコンタクト層２
０６を、ＭＢＥ法により成長する。
を濃硫酸処理する。その後、基板２０１上に、基板温度
６００℃として、厚み４μｍのＳｉドープＧａＡｓ電流
狭窄層２０２、厚み１．５μｍのｐ型ＡｌＧａＡｓクラ
ッド層２０３、厚み０．１５μｍのＧａＡｓ活性層２０
４、厚み１．５μｍのｎ型ＡｌＧａＡｓクラッド層２０
５および厚み０．５μｍのｎ型ＧａＡｓコンタクト層２
０６を、ＭＢＥ法により成長する。
【０００６】ところで、ＭＢＥ法において、ｎ型ドーパ
ントとしてＳｉをドープしたＧａＡｓを面方位が（ｎ１
１）Ａ（ｎ＝１〜３）である面上に成長させると、成長
過程でＡｓの付着が抑制されるため、半導体層がｐ型に
反転することが知られている。これに対して、ＭＢＥ法
において、他のｎ型ドーパントを用いた場合には、上記
のような導電型の成長面方位依存性は見られない。
ントとしてＳｉをドープしたＧａＡｓを面方位が（ｎ１
１）Ａ（ｎ＝１〜３）である面上に成長させると、成長
過程でＡｓの付着が抑制されるため、半導体層がｐ型に
反転することが知られている。これに対して、ＭＢＥ法
において、他のｎ型ドーパントを用いた場合には、上記
のような導電型の成長面方位依存性は見られない。
【０００７】従って、面方位が（ｎ１１）（ｎ＝１〜
３）である面２２０上の成長層はｐ型のＧａＡｓ層とな
る。他方、面方位が（１００）面である面２２２上の成
長層はｎ型のＧａＡｓ層となる。よって、電流狭窄構造
を有する半導体レーザ素子を作製することが可能とな
る。
３）である面２２０上の成長層はｐ型のＧａＡｓ層とな
る。他方、面方位が（１００）面である面２２２上の成
長層はｎ型のＧａＡｓ層となる。よって、電流狭窄構造
を有する半導体レーザ素子を作製することが可能とな
る。
【０００８】その後、図１１（ｂ）に示すように、ｐ側
電極２３０とｎ側電極２３１を形成して、半導体レーザ
素子が完成される。
電極２３０とｎ側電極２３１を形成して、半導体レーザ
素子が完成される。
【０００９】上記の方法によれば、活性層２０４の平坦
部２４０の幅は約２μｍとなる。この領域２４０は、エ
ネルギーギャップが大きく屈折率の小さいＡｌＧａＡｓ
クラッド層２０３および２０５で囲まれ、実屈折率導波
構造となるので、基本横モード発振が得られる。
部２４０の幅は約２μｍとなる。この領域２４０は、エ
ネルギーギャップが大きく屈折率の小さいＡｌＧａＡｓ
クラッド層２０３および２０５で囲まれ、実屈折率導波
構造となるので、基本横モード発振が得られる。
【００１０】上記のようにして、基板上にＶ溝を加工す
ることにより、ＭＢＥ法を用いた１回の結晶成長で、電
流狭窄構造を有する屈折率導波型半導体レーザ素子を作
製することができる。
ることにより、ＭＢＥ法を用いた１回の結晶成長で、電
流狭窄構造を有する屈折率導波型半導体レーザ素子を作
製することができる。
【００１１】
【発明が解決しようとする課題】ところで、上記の方法
により作製される半導体レーザ素子の特性は、波長８９
０ｎｍの場合には、２５℃の発振閾値電流５０ｍＡであ
る。この値は、２回以上の結晶成長により得られた半導
体レーザ素子に比べて、非常に大きい値となっている。
により作製される半導体レーザ素子の特性は、波長８９
０ｎｍの場合には、２５℃の発振閾値電流５０ｍＡであ
る。この値は、２回以上の結晶成長により得られた半導
体レーザ素子に比べて、非常に大きい値となっている。
【００１２】この原因としては、以下の要因が考えられ
る。
る。
【００１３】例えば、ｐ型ＡｌＧａＡｓクラッド層２０
３を１μｍよりも薄く形成すると、発光部である活性層
の平坦部２４０に対するＧａＡｓ電流狭窄層２０２およ
びＧａＡｓ基板２０１の光吸収が増大する。このため、
ｐ型クラッド層２０３の厚みは１．０μｍ以上にする必
要がある。
３を１μｍよりも薄く形成すると、発光部である活性層
の平坦部２４０に対するＧａＡｓ電流狭窄層２０２およ
びＧａＡｓ基板２０１の光吸収が増大する。このため、
ｐ型クラッド層２０３の厚みは１．０μｍ以上にする必
要がある。
【００１４】しかし、ｐ型クラッド層を１μｍよりも厚
くすると、活性層の平坦部２４０の幅Ｗ1（約２μｍ）
に対して、ｐ型の導電性の部分（斜線部）の幅Ｗ2が大
きくなる。このため、ｐ型クラッド層２０３における電
流の広がり（矢印）が大きくなる。よって、注入キャリ
アに対してレーザ発振に寄与する割合が低くなり、閾値
電流が増大する。
くすると、活性層の平坦部２４０の幅Ｗ1（約２μｍ）
に対して、ｐ型の導電性の部分（斜線部）の幅Ｗ2が大
きくなる。このため、ｐ型クラッド層２０３における電
流の広がり（矢印）が大きくなる。よって、注入キャリ
アに対してレーザ発振に寄与する割合が低くなり、閾値
電流が増大する。
【００１５】このように、上記の電流狭窄構造を有する
半導体レーザ素子は、ＭＢＥ法を用いて１回の結晶成長
により作製できるが、この半導体レーザ素子の閾値電流
は大きく、駆動電流が増大する。
半導体レーザ素子は、ＭＢＥ法を用いて１回の結晶成長
により作製できるが、この半導体レーザ素子の閾値電流
は大きく、駆動電流が増大する。
【００１６】本発明は上記問題点を解決するためになさ
れたものであり、その目的は漏れ電流が低減できる効率
の良い電流狭窄構造を、ＭＢＥ法を用いて１回の結晶成
長工程で形成できる半導体レーザ素子およびその製造方
法を提供することである。
れたものであり、その目的は漏れ電流が低減できる効率
の良い電流狭窄構造を、ＭＢＥ法を用いて１回の結晶成
長工程で形成できる半導体レーザ素子およびその製造方
法を提供することである。
【００１７】
【課題を解決するための手段】本発明の半導体レーザ素
子は、電流狭窄構造を有するＶ溝型半導体レーザ素子に
おいて、（１００）面を表面とするｐ型ＧａＡｓ基板の
該表面にＶ溝が、溝底部から該表面への途中までの両底
側傾斜面部分の面方位を（ｍ１１）（１≦ｍ≦３）と
し、該底側傾斜面部分から基板表面までの両表面側傾斜
面部分の面方位を（ｎ１１）（３＜ｎ）として形成さ
れ、該Ｖ溝が形成された基板上にＳｉドープＡｌZＧａ
1-ZＡｓ電流狭窄層（０≦Ｚ＜１）が、該両底側傾斜面
の上の部分ではｐ型の導電性を示し、該両表面側傾斜面
の上の部分ではｎ型の導電性を示すように形成され、該
電流狭窄層の上に、ｐ型ＡｌXＧａ1-XＡｓクラッド層
（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜
Ｘ、かつ、Ｙ＜Ｗ）、ｎ型ＡｌWＧａ1 -WＡｓクラッド層
（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト層がこの
順に積層形成され、そのことにより上記目的が達成され
る。
子は、電流狭窄構造を有するＶ溝型半導体レーザ素子に
おいて、（１００）面を表面とするｐ型ＧａＡｓ基板の
該表面にＶ溝が、溝底部から該表面への途中までの両底
側傾斜面部分の面方位を（ｍ１１）（１≦ｍ≦３）と
し、該底側傾斜面部分から基板表面までの両表面側傾斜
面部分の面方位を（ｎ１１）（３＜ｎ）として形成さ
れ、該Ｖ溝が形成された基板上にＳｉドープＡｌZＧａ
1-ZＡｓ電流狭窄層（０≦Ｚ＜１）が、該両底側傾斜面
の上の部分ではｐ型の導電性を示し、該両表面側傾斜面
の上の部分ではｎ型の導電性を示すように形成され、該
電流狭窄層の上に、ｐ型ＡｌXＧａ1-XＡｓクラッド層
（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜
Ｘ、かつ、Ｙ＜Ｗ）、ｎ型ＡｌWＧａ1 -WＡｓクラッド層
（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト層がこの
順に積層形成され、そのことにより上記目的が達成され
る。
【００１８】本発明の半導体レーザ素子の製造方法は、
電流狭窄構造を有するＶ溝型半導体レーザ素子の製造方
法において、（１００）面を表面とするｐ型ＧａＡｓ基
板の該表面にＶ溝を、溝底部から該表面への途中までの
両底側傾斜面部分の面方位を（ｍ１１）（１≦ｍ≦３）
とし、該底側傾斜面部分から基板表面までの両表面側傾
斜面部分の面方位を（ｎ１１）（３＜ｎ）として形成す
る工程と、該Ｖ溝が形成された基板上にＳｉドープＡｌ
ZＧａ1-ZＡｓ電流狭窄層（０≦Ｚ＜１）を、該両底側傾
斜面の上の部分ではｐ型の導電性を示し、該両表面側傾
斜面の上の部分ではｎ型の導電性を示すように形成する
工程と、該電流狭窄層の上に、ｐ型ＡｌXＧａ1-XＡｓク
ラッド層（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性層（０
≦Ｙ＜Ｘ、かつ、Ｙ＜Ｗ）、ｎ型ＡｌWＧａ1-WＡｓクラ
ッド層（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト層
をこの順に積層形成する工程と、を含み、そのことによ
り上記目的が達成される。
電流狭窄構造を有するＶ溝型半導体レーザ素子の製造方
法において、（１００）面を表面とするｐ型ＧａＡｓ基
板の該表面にＶ溝を、溝底部から該表面への途中までの
両底側傾斜面部分の面方位を（ｍ１１）（１≦ｍ≦３）
とし、該底側傾斜面部分から基板表面までの両表面側傾
斜面部分の面方位を（ｎ１１）（３＜ｎ）として形成す
る工程と、該Ｖ溝が形成された基板上にＳｉドープＡｌ
ZＧａ1-ZＡｓ電流狭窄層（０≦Ｚ＜１）を、該両底側傾
斜面の上の部分ではｐ型の導電性を示し、該両表面側傾
斜面の上の部分ではｎ型の導電性を示すように形成する
工程と、該電流狭窄層の上に、ｐ型ＡｌXＧａ1-XＡｓク
ラッド層（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性層（０
≦Ｙ＜Ｘ、かつ、Ｙ＜Ｗ）、ｎ型ＡｌWＧａ1-WＡｓクラ
ッド層（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト層
をこの順に積層形成する工程と、を含み、そのことによ
り上記目的が達成される。
【００１９】本発明の半導体レーザ素子は、電流狭窄構
造を有するＶ溝型半導体レーザ素子において、（１０
０）面を表面とするｐ型ＧａＡｓ基板の該表面にＶ溝
が、溝底部から該表面への途中までの両底側傾斜面部分
の面方位を（ｍ１１）（１≦ｍ≦３）とし、該底側傾斜
面部分から基板表面までの両表面側傾斜面部分の面方位
を（ｎ１１）（３＜ｎ）として形成され、該Ｖ溝が形成
された基板上にＳｉドープＡｌPＧａ1-PＡｓクラッド層
（０＜Ｐ＜１）が、該両底側傾斜面の上の部分ではｐ型
の導電性を示し、該両表面側傾斜面の上の部分ではｎ型
の導電性を示すように形成され、該Ｓｉドープクラッド
層の上に、ｐ型ＡｌXＧａ1-XＡｓクラッド層（０＜Ｘ＜
１）、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜Ｘ、かつ、Ｙ
＜Ｗ、かつ、Ｙ＜Ｐ）、ｎ型ＡｌWＧａ1-WＡｓクラッド
層（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト層がこ
の順に積層形成され、そのことにより上記目的が達成さ
れる。本発明の半導体レーザ素子の製造方法は、電流狭
窄構造を有するＶ溝型半導体レーザ素子の製造方法にお
いて、（１００）面を表面とするｐ型ＧａＡｓ基板の該
表面にＶ溝を、溝底部から該表面への途中までの両底側
傾斜面部分の面方位を（ｍ１１）（１≦ｍ≦３）とし、
該底側傾斜面部分から基板表面までの両表面側傾斜面部
分の面方位を（ｎ１１）（３＜ｎ）として形成する工程
と、該Ｖ溝が形成された基板上にＳｉドープＡｌPＧａ
1-PＡｓクラッド層（０＜Ｐ＜１）を、該両底側傾斜面
の上の部分ではｐ型の導電性を示し、該両表面側傾斜面
の上の部分ではｎ型の導電性を示すように形成する工程
と、該Ｓｉドープクラッド層の上に、ｐ型ＡｌXＧａ1-X
Ａｓクラッド層（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性
層（０≦Ｙ＜Ｘ、かつ、Ｙ＜Ｗ、かつ、Ｙ＜Ｐ）、ｎ型
ＡｌWＧａ1-WＡｓクラッド層（０＜Ｗ＜１）およびｎ型
ＧａＡｓコンタクト層をこの順に積層形成する工程と、
を含み、そのことにより上記目的が達成される。
造を有するＶ溝型半導体レーザ素子において、（１０
０）面を表面とするｐ型ＧａＡｓ基板の該表面にＶ溝
が、溝底部から該表面への途中までの両底側傾斜面部分
の面方位を（ｍ１１）（１≦ｍ≦３）とし、該底側傾斜
面部分から基板表面までの両表面側傾斜面部分の面方位
を（ｎ１１）（３＜ｎ）として形成され、該Ｖ溝が形成
された基板上にＳｉドープＡｌPＧａ1-PＡｓクラッド層
（０＜Ｐ＜１）が、該両底側傾斜面の上の部分ではｐ型
の導電性を示し、該両表面側傾斜面の上の部分ではｎ型
の導電性を示すように形成され、該Ｓｉドープクラッド
層の上に、ｐ型ＡｌXＧａ1-XＡｓクラッド層（０＜Ｘ＜
１）、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜Ｘ、かつ、Ｙ
＜Ｗ、かつ、Ｙ＜Ｐ）、ｎ型ＡｌWＧａ1-WＡｓクラッド
層（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト層がこ
の順に積層形成され、そのことにより上記目的が達成さ
れる。本発明の半導体レーザ素子の製造方法は、電流狭
窄構造を有するＶ溝型半導体レーザ素子の製造方法にお
いて、（１００）面を表面とするｐ型ＧａＡｓ基板の該
表面にＶ溝を、溝底部から該表面への途中までの両底側
傾斜面部分の面方位を（ｍ１１）（１≦ｍ≦３）とし、
該底側傾斜面部分から基板表面までの両表面側傾斜面部
分の面方位を（ｎ１１）（３＜ｎ）として形成する工程
と、該Ｖ溝が形成された基板上にＳｉドープＡｌPＧａ
1-PＡｓクラッド層（０＜Ｐ＜１）を、該両底側傾斜面
の上の部分ではｐ型の導電性を示し、該両表面側傾斜面
の上の部分ではｎ型の導電性を示すように形成する工程
と、該Ｓｉドープクラッド層の上に、ｐ型ＡｌXＧａ1-X
Ａｓクラッド層（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性
層（０≦Ｙ＜Ｘ、かつ、Ｙ＜Ｗ、かつ、Ｙ＜Ｐ）、ｎ型
ＡｌWＧａ1-WＡｓクラッド層（０＜Ｗ＜１）およびｎ型
ＧａＡｓコンタクト層をこの順に積層形成する工程と、
を含み、そのことにより上記目的が達成される。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【作用】本発明の半導体レーザ素子においては、（１０
０）面を有するｐ型ＧａＡｓ基板にＶ溝が形成され、そ
の底部から基板表面への途中までの両底側傾斜面の面方
位が（ｍ１１）（１≦ｍ≦３）とされ、その両外側の両
表面側傾斜面の面方位が（ｎ１１）（３＜ｎ）とされて
いる。その上にＳｉドープＧａＡｓ層またはＳｉドープ
ＡｌＧａＡｓ層を成長させると、面方位（ｍ１１）であ
る面上の成長部分のみがｐ型の導電性を示し、面方位
（ｎ１１）および（１００）である面上の成長部分はｎ
型の導電性を示す。このため、電流注入幅を面方位（ｍ
１１）である面上の成長部分に限定することができ、水
平方向の漏れ電流を低減することができる。
０）面を有するｐ型ＧａＡｓ基板にＶ溝が形成され、そ
の底部から基板表面への途中までの両底側傾斜面の面方
位が（ｍ１１）（１≦ｍ≦３）とされ、その両外側の両
表面側傾斜面の面方位が（ｎ１１）（３＜ｎ）とされて
いる。その上にＳｉドープＧａＡｓ層またはＳｉドープ
ＡｌＧａＡｓ層を成長させると、面方位（ｍ１１）であ
る面上の成長部分のみがｐ型の導電性を示し、面方位
（ｎ１１）および（１００）である面上の成長部分はｎ
型の導電性を示す。このため、電流注入幅を面方位（ｍ
１１）である面上の成長部分に限定することができ、水
平方向の漏れ電流を低減することができる。
【００２５】また、本発明の半導体レーザ素子において
は、（１００）面を有するｐ型ＧａＡｓ基板に、その両
傾斜面の面方位が（ｍ１１）（１≦ｍ≦３）であるＶ溝
が形成されている。その上にＳｉドープＡｌＧａＡｓク
ラッド層を成長させると、面方位（ｍ１１）である面上
の成長部分のみがｐ型の導電性を示し、面方位（１０
０）である面上の成長部分はｎ型の導電性を示す。Ｇａ
Ａｓ活性層よりもエネルギーギャップが大きく屈折率の
小さいＳｉドープＡｌＧａＡｓクラッド層が形成されて
いるため、その上に形成されるｐ型クラッド層を薄くし
ても光吸収が増大されることはない。よって、ｐ型クラ
ッド層を薄く形成することができるので、水平方向の漏
れ電流を低減することができる。
は、（１００）面を有するｐ型ＧａＡｓ基板に、その両
傾斜面の面方位が（ｍ１１）（１≦ｍ≦３）であるＶ溝
が形成されている。その上にＳｉドープＡｌＧａＡｓク
ラッド層を成長させると、面方位（ｍ１１）である面上
の成長部分のみがｐ型の導電性を示し、面方位（１０
０）である面上の成長部分はｎ型の導電性を示す。Ｇａ
Ａｓ活性層よりもエネルギーギャップが大きく屈折率の
小さいＳｉドープＡｌＧａＡｓクラッド層が形成されて
いるため、その上に形成されるｐ型クラッド層を薄くし
ても光吸収が増大されることはない。よって、ｐ型クラ
ッド層を薄く形成することができるので、水平方向の漏
れ電流を低減することができる。
【００２６】
【実施例】以下に本発明の実施例について説明する。
【００２７】（実施例１）図１（ｇ）に本発明の実施例
１の半導体レーザ素子の要部断面図を示す。
１の半導体レーザ素子の要部断面図を示す。
【００２８】この半導体レーザ素子においては、ｐ型Ｇ
ａＡｓ基板１０１の（１００）面に、Ｖ溝が、その底側
傾斜面の面方位を（１１１）Ａ面１２０とし、その両外
側の表面側傾斜面の面方位を（４１１）Ａ面１２１とし
て形成されており、その上にＳｉドープＧａＡｓ電流狭
窄層１０２が形成されている。この電流狭窄層１０２
は、その面方位が（１１１）Ａである底側傾斜面１２０
上ではｐ型の導電性を示し、その面方位が（４１１）Ａ
である表面側傾斜面１２１上ではｎ型の導電性を示す。
電流狭窄層１０２の上には、ｐ型ＡｌXＧａ1-XＡｓクラ
ッド層（０＜Ｘ＜１）１０３、ＡｌYＧａ1-YＡｓ活性層
（０≦Ｙ＜Ｘ、かつ、Ｙ＜Ｗ）１０４、ｎ型ＡｌWＧａ
1-WＡｓクラッド層（０＜Ｗ＜１）１０５が積層形成さ
れ、ｎ型クラッド層１０５の上には、さらに、ｎ型Ｇａ
Ａｓコンタクト層１０６が積層形成されている。この積
層体のｐ型基板１０１側には、ＡｕＺｎ等からなるｐ側
電極１３０が形成され、ｎ型コンタクト層１０６側に
は、ＡｕＧｅＮｉ等からなるｎ側電極１３１が形成され
ている。
ａＡｓ基板１０１の（１００）面に、Ｖ溝が、その底側
傾斜面の面方位を（１１１）Ａ面１２０とし、その両外
側の表面側傾斜面の面方位を（４１１）Ａ面１２１とし
て形成されており、その上にＳｉドープＧａＡｓ電流狭
窄層１０２が形成されている。この電流狭窄層１０２
は、その面方位が（１１１）Ａである底側傾斜面１２０
上ではｐ型の導電性を示し、その面方位が（４１１）Ａ
である表面側傾斜面１２１上ではｎ型の導電性を示す。
電流狭窄層１０２の上には、ｐ型ＡｌXＧａ1-XＡｓクラ
ッド層（０＜Ｘ＜１）１０３、ＡｌYＧａ1-YＡｓ活性層
（０≦Ｙ＜Ｘ、かつ、Ｙ＜Ｗ）１０４、ｎ型ＡｌWＧａ
1-WＡｓクラッド層（０＜Ｗ＜１）１０５が積層形成さ
れ、ｎ型クラッド層１０５の上には、さらに、ｎ型Ｇａ
Ａｓコンタクト層１０６が積層形成されている。この積
層体のｐ型基板１０１側には、ＡｕＺｎ等からなるｐ側
電極１３０が形成され、ｎ型コンタクト層１０６側に
は、ＡｕＧｅＮｉ等からなるｎ側電極１３１が形成され
ている。
【００２９】この半導体レーザ素子の作製方法を以下に
示す。
示す。
【００３０】まず、図１（ａ）に示すように、ｐ型Ｇａ
Ａｓ（１００）基板１０１上にレジスト１１０を塗布す
る。
Ａｓ（１００）基板１０１上にレジスト１１０を塗布す
る。
【００３１】次に、図１（ｂ）に示すように、ホトリソ
グラフィー技術を用いて、レジスト１１０が塗布された
基板１０１に３μｍ幅のストライプ１５０を形成する。
グラフィー技術を用いて、レジスト１１０が塗布された
基板１０１に３μｍ幅のストライプ１５０を形成する。
【００３２】その状態の基板１０１に、（１１１）Ａ面
が現れやすいエッチング液、例えばリン酸と過酸化水素
水の混合液（Ｈ3ＰＯ4:Ｈ2Ｏ2＝１：１０）または硫酸
と過酸化水素水の混合液（Ｈ2ＳＯ4:Ｈ2Ｏ2：Ｈ2Ｏ＝
５：１０：１００）を用いて、図１（ｃ）に示すよう
な、（１１１）Ａ面を有する幅３μｍのＶ溝１２０ａを
形成する。
が現れやすいエッチング液、例えばリン酸と過酸化水素
水の混合液（Ｈ3ＰＯ4:Ｈ2Ｏ2＝１：１０）または硫酸
と過酸化水素水の混合液（Ｈ2ＳＯ4:Ｈ2Ｏ2：Ｈ2Ｏ＝
５：１０：１００）を用いて、図１（ｃ）に示すよう
な、（１１１）Ａ面を有する幅３μｍのＶ溝１２０ａを
形成する。
【００３３】その後、（４１１）Ａ面が現れやすいエッ
チング液、例えば硫酸と過酸化水素水の混合液（Ｈ2Ｓ
Ｏ4:Ｈ2Ｏ2：Ｈ2Ｏ＝１：８：４０）を用いて、Ｖ溝１
２０ａが形成された基板１０１をさらにエッチングし
て、図１（ｄ）に示すような、底側傾斜面１２０が（１
１１）Ａ面であり、表面側傾斜面１２１が（４１１）Ａ
面であるＶ溝を形成する。
チング液、例えば硫酸と過酸化水素水の混合液（Ｈ2Ｓ
Ｏ4:Ｈ2Ｏ2：Ｈ2Ｏ＝１：８：４０）を用いて、Ｖ溝１
２０ａが形成された基板１０１をさらにエッチングし
て、図１（ｄ）に示すような、底側傾斜面１２０が（１
１１）Ａ面であり、表面側傾斜面１２１が（４１１）Ａ
面であるＶ溝を形成する。
【００３４】上記において、エッチングの順序を逆にし
て、（４１１）Ａ面を形成してから、（１１１）Ａ面を
形成してもよい。また、図１（ｂ）において、ストライ
プ幅を３μｍ以上とすると、（４１１）Ａ面が現れやす
いエッチング液、例えば硫酸と過酸化水素水の混合液
（Ｈ2ＳＯ4:Ｈ2Ｏ2：Ｈ2Ｏ＝１：８：４０）を用いて、
１回のエッチング工程で図１（ｄ）に示すようなＶ溝を
形成することもできる。このエッチング工程において、
形成されるＶ溝は、底側傾斜面の面方位が（ｍ１１）
（１≦ｍ≦３）であり、表面側傾斜面の面方位が（ｎ１
１）（３＜ｎ）であればよく、複数の面方位または混在
した面方位でも良い。よって、上記において、ｍおよび
ｎは整数でなくてもよい。例えば、図１（ｄ）に示す
（１１１）Ａ面１２０が図３（ａ）に示すような（３１
１）Ａ面になったり、図３（ｂ）に示すように（１１
１）Ａ面１２０と（４１１）Ａ面１２１との境界付近に
（３１１）Ａ面が形成されたり、または図３（ｃ）に示
すように中央部が４５°の角度をもつような（１１１）
Ａ面と（２１１）Ａ面との混在面や（７５５）Ａ面とな
っていてもよい。
て、（４１１）Ａ面を形成してから、（１１１）Ａ面を
形成してもよい。また、図１（ｂ）において、ストライ
プ幅を３μｍ以上とすると、（４１１）Ａ面が現れやす
いエッチング液、例えば硫酸と過酸化水素水の混合液
（Ｈ2ＳＯ4:Ｈ2Ｏ2：Ｈ2Ｏ＝１：８：４０）を用いて、
１回のエッチング工程で図１（ｄ）に示すようなＶ溝を
形成することもできる。このエッチング工程において、
形成されるＶ溝は、底側傾斜面の面方位が（ｍ１１）
（１≦ｍ≦３）であり、表面側傾斜面の面方位が（ｎ１
１）（３＜ｎ）であればよく、複数の面方位または混在
した面方位でも良い。よって、上記において、ｍおよび
ｎは整数でなくてもよい。例えば、図１（ｄ）に示す
（１１１）Ａ面１２０が図３（ａ）に示すような（３１
１）Ａ面になったり、図３（ｂ）に示すように（１１
１）Ａ面１２０と（４１１）Ａ面１２１との境界付近に
（３１１）Ａ面が形成されたり、または図３（ｃ）に示
すように中央部が４５°の角度をもつような（１１１）
Ａ面と（２１１）Ａ面との混在面や（７５５）Ａ面とな
っていてもよい。
【００３５】次に、図１（ｅ）に示すように、レジスト
１１０を除去し、基板を熱硫酸処理する。
１１０を除去し、基板を熱硫酸処理する。
【００３６】そして、ＭＢＥ装置内で、図１（ｆ）に示
すような、ＳｉドープＧａＡｓ電流阻止層１０２を成長
させる。ここで、（１１１）Ａ面１２０上の成長層（斜
線部）はｐ型の導電性を示し、（４１１）Ａ面１２１お
よび平坦部１２２上の成長層はｎ型の導電性を示す。こ
のため、この半導体レーザ素子においては、斜線部のみ
が電流経路となる。
すような、ＳｉドープＧａＡｓ電流阻止層１０２を成長
させる。ここで、（１１１）Ａ面１２０上の成長層（斜
線部）はｐ型の導電性を示し、（４１１）Ａ面１２１お
よび平坦部１２２上の成長層はｎ型の導電性を示す。こ
のため、この半導体レーザ素子においては、斜線部のみ
が電流経路となる。
【００３７】引き続いて、ｐ型ＡｌXＧａ1-XＡｓクラッ
ド層１０３、ＡｌYＧａ1-YＡｓ活性層１０４、ｎ型Ａｌ
WＧａ1-WＡｓクラッド層１０５およびｎ型ＧａＡｓコン
タクト層１０６を順次成長させる。
ド層１０３、ＡｌYＧａ1-YＡｓ活性層１０４、ｎ型Ａｌ
WＧａ1-WＡｓクラッド層１０５およびｎ型ＧａＡｓコン
タクト層１０６を順次成長させる。
【００３８】上記において、ｎ型クラッド層１０５およ
びｎ型コンタクト層１０６のドーパントとしてはＳｎ等
のｎ型ドーパントを用いても良いが、基板温度を比較的
低温にしてＡｓのフラックス量を大きくすることによ
り、面方位（ｍ１１）（１≦ｍ≦３）である面上でもｎ
型の導電性を示すように成長させることもできる。尚、
基板温度を比較的高温にしてＡｓのフラックス量を減少
させると、（１１１）Ａ面上のＡｓの付着係数が減少す
るため、ＳｉはＡｓサイトに入り易くなり、ｐ型の導電
性になり易くなる。また、ｐ型ドーパントとしては、Ｂ
ｅ等を用いることができる。
びｎ型コンタクト層１０６のドーパントとしてはＳｎ等
のｎ型ドーパントを用いても良いが、基板温度を比較的
低温にしてＡｓのフラックス量を大きくすることによ
り、面方位（ｍ１１）（１≦ｍ≦３）である面上でもｎ
型の導電性を示すように成長させることもできる。尚、
基板温度を比較的高温にしてＡｓのフラックス量を減少
させると、（１１１）Ａ面上のＡｓの付着係数が減少す
るため、ＳｉはＡｓサイトに入り易くなり、ｐ型の導電
性になり易くなる。また、ｐ型ドーパントとしては、Ｂ
ｅ等を用いることができる。
【００３９】次に、図１（ｇ）に示すように、ｐ側電極
１３０、ｎ側電極１３１を形成して半導体レーザ素子と
する。
１３０、ｎ側電極１３１を形成して半導体レーザ素子と
する。
【００４０】この半導体レーザ素子においては、Ｖ溝上
の活性層における幅Ｗ1の平坦部１４０が発光部とな
る。この部分はエネルギーギャップが大きく屈折率の小
さいＡｌＧａＡｓ層で囲まれており、実屈折率導波構造
となっている。さらに、電流経路が図１（ｇ）に示す斜
線部の幅Ｗ2に狭窄されているため、従来の半導体レー
ザ素子に比べて大幅に閾値電流を低減させることができ
る。
の活性層における幅Ｗ1の平坦部１４０が発光部とな
る。この部分はエネルギーギャップが大きく屈折率の小
さいＡｌＧａＡｓ層で囲まれており、実屈折率導波構造
となっている。さらに、電流経路が図１（ｇ）に示す斜
線部の幅Ｗ2に狭窄されているため、従来の半導体レー
ザ素子に比べて大幅に閾値電流を低減させることができ
る。
【００４１】この実施例における基板１０１および基板
１０１上に形成した各半導体層の詳細は、以下の通りで
ある。
１０１上に形成した各半導体層の詳細は、以下の通りで
ある。
【００４２】ｐ型ＧａＡｓ基板１０１：厚さ１００μ
ｍ、ＳｉドープＧａＡｓ電流狭窄層１０２：厚さ１μ
ｍ、Ｗ2１μｍ、ｐ型ＡｌXＧａ1-XＡｓクラッド層１０
３：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ＡｌYＧａ1-YＡ
ｓ活性層１０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ０．０６
μｍ、Ｗ1０．５μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド
層１０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型Ｇａ
Ａｓコンタクト層１０６：厚さ０．６μｍ。
ｍ、ＳｉドープＧａＡｓ電流狭窄層１０２：厚さ１μ
ｍ、Ｗ2１μｍ、ｐ型ＡｌXＧａ1-XＡｓクラッド層１０
３：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ＡｌYＧａ1-YＡ
ｓ活性層１０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ０．０６
μｍ、Ｗ1０．５μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド
層１０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型Ｇａ
Ａｓコンタクト層１０６：厚さ０．６μｍ。
【００４３】この半導体レーザ素子を、７８０ｎｍ帯の
ＤＨ（ダブルヘテロ）構造として作製したところ、閾値
電流は１０ｍＡであった。これは従来のＭＢＥ法による
一回の半導体層成長工程で作製した半導体レーザ素子に
比べ１／５の値である。
ＤＨ（ダブルヘテロ）構造として作製したところ、閾値
電流は１０ｍＡであった。これは従来のＭＢＥ法による
一回の半導体層成長工程で作製した半導体レーザ素子に
比べ１／５の値である。
【００４４】この実施例において、ＧａＡｌＡｓの混晶
比は適宜変更してもよい。
比は適宜変更してもよい。
【００４５】また、Ｖ溝形成時に用いられるエッチング
液の混合比は適宜変更してもよく、アンモニアと過酸化
水素水の混合液等他のエッチング液を用いたり、または
それらを組み合わせて用いてもよい。
液の混合比は適宜変更してもよく、アンモニアと過酸化
水素水の混合液等他のエッチング液を用いたり、または
それらを組み合わせて用いてもよい。
【００４６】（実施例２）図３は本発明の実施例２の半
導体レーザ素子を示す要部断面図である。
導体レーザ素子を示す要部断面図である。
【００４７】この半導体レーザ素子においては、電流狭
窄層３０２がＡｌZＧａ1-ZＡｓ（０＜Ｚ＜１）から形成
されている。よって、活性層１０４で発光する光の電流
狭窄層３０２による吸収を減少させることができる。こ
のことにより、ｐ型ＧａXＡｌ1-XＡｓクラッド層３０３
を薄く形成することができるため、水平方向の漏れ電流
が減少し、さらに閾値電流を低減できる。
窄層３０２がＡｌZＧａ1-ZＡｓ（０＜Ｚ＜１）から形成
されている。よって、活性層１０４で発光する光の電流
狭窄層３０２による吸収を減少させることができる。こ
のことにより、ｐ型ＧａXＡｌ1-XＡｓクラッド層３０３
を薄く形成することができるため、水平方向の漏れ電流
が減少し、さらに閾値電流を低減できる。
【００４８】この実施例における各半導体層の詳細は以
下の通りであり、その他の構造は実施例１と同様なもの
とすることができる。
下の通りであり、その他の構造は実施例１と同様なもの
とすることができる。
【００４９】ＳｉドープＡｌZＧａ1-ZＡｓ電流狭窄層３
０２：Ａｌ0.1Ｇａ0.9Ａｓ、厚さ１μｍ、ｐ型ＡｌXＧ
ａ1-XＡｓクラッド層３０３：Ａｌ0.5Ｇａ0.5Ａｓ、厚
さ０．６μｍ、ＡｌYＧａ1-YＡｓ活性層３０４：Ａｌ
0.14Ｇａ0.86Ａｓ、厚さ０．０６μｍ、ｎ型ＡｌWＧａ
1-WＡｓクラッド層３０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ
１μｍ、ｎ型ＧａＡｓコンタクト層３０６：厚さ０．６
μｍ。
０２：Ａｌ0.1Ｇａ0.9Ａｓ、厚さ１μｍ、ｐ型ＡｌXＧ
ａ1-XＡｓクラッド層３０３：Ａｌ0.5Ｇａ0.5Ａｓ、厚
さ０．６μｍ、ＡｌYＧａ1-YＡｓ活性層３０４：Ａｌ
0.14Ｇａ0.86Ａｓ、厚さ０．０６μｍ、ｎ型ＡｌWＧａ
1-WＡｓクラッド層３０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ
１μｍ、ｎ型ＧａＡｓコンタクト層３０６：厚さ０．６
μｍ。
【００５０】この実施例の半導体レーザ素子において
は、閾値電流を７ｍＡとすることができた。
は、閾値電流を７ｍＡとすることができた。
【００５１】（実施例３）図４は本発明の実施例３の半
導体レーザ素子を示す要部断面図である。
導体レーザ素子を示す要部断面図である。
【００５２】この半導体レーザ素子においては、ＧａＡ
ｓ電流狭窄層を設けずに、ＳｉドープＡｌPＧａ1-PＡｓ
クラッド層（０＜Ｐ＜１、Ｙ＜Ｐ）４０７が、直接ｐ型
ＧａＡｓ（１００）基板１０１上に形成されている。Ｓ
ｉドープクラッド層４０７において、Ｖ溝内の（ｍ１
１）（１≦ｍ≦３）面方位をもつ底側傾斜面の上の成長
層はｐ型の導電性を示し、（ｎ１１）（３＜ｎ）の面方
位を有する表面側傾斜面の上およびＶ溝の両外側の（１
００）面上の成長層はｎ型の導電性を示す。屈折率の大
きい電流狭窄層の代わりに屈折率が小さくエネルギーギ
ャップの大きいＳｉドープＡｌPＧａ1-PＡｓクラッド層
４０７で電流狭窄が行われているため、基板および電流
狭窄層による光吸収がない実屈折率導波構造ができる。
よって、ｐ型クラッド層４０３を薄く形成することがで
き、水平方向の漏れ電流を低減することができる。この
ため、閾値電流を低減でき、高効率化を実現することが
できる。
ｓ電流狭窄層を設けずに、ＳｉドープＡｌPＧａ1-PＡｓ
クラッド層（０＜Ｐ＜１、Ｙ＜Ｐ）４０７が、直接ｐ型
ＧａＡｓ（１００）基板１０１上に形成されている。Ｓ
ｉドープクラッド層４０７において、Ｖ溝内の（ｍ１
１）（１≦ｍ≦３）面方位をもつ底側傾斜面の上の成長
層はｐ型の導電性を示し、（ｎ１１）（３＜ｎ）の面方
位を有する表面側傾斜面の上およびＶ溝の両外側の（１
００）面上の成長層はｎ型の導電性を示す。屈折率の大
きい電流狭窄層の代わりに屈折率が小さくエネルギーギ
ャップの大きいＳｉドープＡｌPＧａ1-PＡｓクラッド層
４０７で電流狭窄が行われているため、基板および電流
狭窄層による光吸収がない実屈折率導波構造ができる。
よって、ｐ型クラッド層４０３を薄く形成することがで
き、水平方向の漏れ電流を低減することができる。この
ため、閾値電流を低減でき、高効率化を実現することが
できる。
【００５３】この実施例における各半導体層の詳細は以
下の通りであり、その他の構造は実施例１と同様なもの
とすることができる。
下の通りであり、その他の構造は実施例１と同様なもの
とすることができる。
【００５４】ＳｉドープＡｌPＧａ1-PＡｓクラッド層４
０７：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍ、ｐ型Ａｌ
XＧａ1-XＡｓクラッド層４０３：Ａｌ0.5Ｇａ0.5Ａｓ、
厚さ０．３μｍ、ＡｌYＧａ1-YＡｓ活性層４０４：Ａｌ
0.14Ｇａ0.86Ａｓ、厚さ０．０６μｍ、ｎ型ＡｌWＧａ
1-WＡｓクラッド層４０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ
１μｍ、ｎ型ＧａＡｓコンタクト層４０６：厚さ０．６
μｍ。
０７：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍ、ｐ型Ａｌ
XＧａ1-XＡｓクラッド層４０３：Ａｌ0.5Ｇａ0.5Ａｓ、
厚さ０．３μｍ、ＡｌYＧａ1-YＡｓ活性層４０４：Ａｌ
0.14Ｇａ0.86Ａｓ、厚さ０．０６μｍ、ｎ型ＡｌWＧａ
1-WＡｓクラッド層４０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ
１μｍ、ｎ型ＧａＡｓコンタクト層４０６：厚さ０．６
μｍ。
【００５５】この実施例の半導体レーザ素子において
は、閾値電流を５ｍＡとすることができた。
は、閾値電流を５ｍＡとすることができた。
【００５６】（実施例４）図５は本発明の実施例４の半
導体レーザ素子を示す要部断面図である。
導体レーザ素子を示す要部断面図である。
【００５７】この半導体レーザ素子においては、活性層
５０４が量子井戸構造とされている。活性層５０４とク
ラッド層５０３および５０５との間には光ガイド層５０
８および５０９が設けられ、ＳＣＨ（Separate Confine
ment Heterostructure）またはＧＲＩＮ（Grade Refrac
tive Index）−ＳＣＨ構造となっており、光を活性層５
０４内に充分閉じ込めることができる。活性層５０４が
量子井戸構造とされているため、さらに閾値電流を低減
することができる。
５０４が量子井戸構造とされている。活性層５０４とク
ラッド層５０３および５０５との間には光ガイド層５０
８および５０９が設けられ、ＳＣＨ（Separate Confine
ment Heterostructure）またはＧＲＩＮ（Grade Refrac
tive Index）−ＳＣＨ構造となっており、光を活性層５
０４内に充分閉じ込めることができる。活性層５０４が
量子井戸構造とされているため、さらに閾値電流を低減
することができる。
【００５８】この実施例における各半導体層の詳細は以
下の通りであり、その他の構造は実施例１〜３と同様な
ものとすることができる。
下の通りであり、その他の構造は実施例１〜３と同様な
ものとすることができる。
【００５９】ＳｉドープＡｌPＧａ1-PＡｓ電流狭窄層５
０２：Ａｌ0.1Ｇａ0.9Ａｓ、厚さ１μｍ、ｐ型ＡｌXＧ
ａ1-XＡｓクラッド層５０３：Ａｌ0.5Ｇａ0.5Ａｓ、厚
さ０．６μｍ、ｐ型光ガイド層５０８：Ａｌ0.35Ｇａ
0.65Ａｓ、厚さ０．１μｍ、ＡｌYＧａ1-YＡｓ活性層５
０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ０．０１μｍ、Ｗ1
０．５μｍ、ｎ型光ガイド層５０９：Ａｌ0.35Ｇａ0.65
Ａｓ、厚さ０．１μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド
層５０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型Ｇａ
Ａｓコンタクト層５０６：厚さ０．６μｍ。
０２：Ａｌ0.1Ｇａ0.9Ａｓ、厚さ１μｍ、ｐ型ＡｌXＧ
ａ1-XＡｓクラッド層５０３：Ａｌ0.5Ｇａ0.5Ａｓ、厚
さ０．６μｍ、ｐ型光ガイド層５０８：Ａｌ0.35Ｇａ
0.65Ａｓ、厚さ０．１μｍ、ＡｌYＧａ1-YＡｓ活性層５
０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ０．０１μｍ、Ｗ1
０．５μｍ、ｎ型光ガイド層５０９：Ａｌ0.35Ｇａ0.65
Ａｓ、厚さ０．１μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド
層５０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型Ｇａ
Ａｓコンタクト層５０６：厚さ０．６μｍ。
【００６０】この実施例の半導体レーザ素子において
は、閾値電流は１ｍＡとなり、実施例１に比べて１／１
０の値とすることができた。
は、閾値電流は１ｍＡとなり、実施例１に比べて１／１
０の値とすることができた。
【００６１】（実施例５）図６（ｆ）に本発明の実施例
５の半導体レーザ素子の要部断面図を示す。
５の半導体レーザ素子の要部断面図を示す。
【００６２】この半導体レーザ素子においては、その両
傾斜面６２０の面方位が（１１１）ＡであるＶ溝が設け
られたｐ型ＧａＡｓ（１００）基板６０１上に、Ｖ溝
が、その両傾斜面６２０の面方位を（１１１）Ａとして
形成され、その上に、ＳｉドープＡｌQＧａ1-QＡｓクラ
ッド層（０＜Ｑ＜１）６０２が形成されている。このＳ
ｉドープクラッド層６０２は、面方位が（１１１）Ａで
ある両傾斜面上ではｐ型の導電性を示し、面方位が（１
００）であるＶ溝の両外側の基板表面部分上ではｎ型の
導電性を示す。Ｓｉドープクラッド層６０２の上には、
ｐ型ＡｌXＧａ1-XＡｓクラッド層（０＜Ｘ＜１）６０
３、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜Ｘ、かつ、Ｙ＜
Ｗ）６０４、ｎ型ＡｌWＧａ1-WＡｓクラッド層（０＜Ｗ
＜１）６０５が積層形成され、ｎ型クラッド層６０５の
上には、さらに、ｎ型ＧａＡｓコンタクト層６０６が積
層形成されている。この積層体のｐ型基板６０１側に
は、ＡｕＺｎ等からなるｐ側電極６３０が形成され、ｎ
型コンタクト層６０６側には、ＡｕＧｅＮｉ等からなる
ｎ側電極６３１が形成されている。
傾斜面６２０の面方位が（１１１）ＡであるＶ溝が設け
られたｐ型ＧａＡｓ（１００）基板６０１上に、Ｖ溝
が、その両傾斜面６２０の面方位を（１１１）Ａとして
形成され、その上に、ＳｉドープＡｌQＧａ1-QＡｓクラ
ッド層（０＜Ｑ＜１）６０２が形成されている。このＳ
ｉドープクラッド層６０２は、面方位が（１１１）Ａで
ある両傾斜面上ではｐ型の導電性を示し、面方位が（１
００）であるＶ溝の両外側の基板表面部分上ではｎ型の
導電性を示す。Ｓｉドープクラッド層６０２の上には、
ｐ型ＡｌXＧａ1-XＡｓクラッド層（０＜Ｘ＜１）６０
３、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜Ｘ、かつ、Ｙ＜
Ｗ）６０４、ｎ型ＡｌWＧａ1-WＡｓクラッド層（０＜Ｗ
＜１）６０５が積層形成され、ｎ型クラッド層６０５の
上には、さらに、ｎ型ＧａＡｓコンタクト層６０６が積
層形成されている。この積層体のｐ型基板６０１側に
は、ＡｕＺｎ等からなるｐ側電極６３０が形成され、ｎ
型コンタクト層６０６側には、ＡｕＧｅＮｉ等からなる
ｎ側電極６３１が形成されている。
【００６３】この半導体レーザ素子の作製方法を以下に
示す。
示す。
【００６４】まず、図６（ａ）に示すように、ｐ型Ｇａ
Ａｓ（１００）基板６０１上にレジスト６１０を塗布す
る。
Ａｓ（１００）基板６０１上にレジスト６１０を塗布す
る。
【００６５】次に、図６（ｂ）に示すように、ホトリソ
グラフィー技術を用いて、レジスト６１０が塗布された
基板６０１に３μｍ幅のストライプ６５０を形成する。
グラフィー技術を用いて、レジスト６１０が塗布された
基板６０１に３μｍ幅のストライプ６５０を形成する。
【００６６】その状態の基板６０１に、（１１１）Ａ面
が現れやすいエッチング液、例えばリン酸と過酸化水素
水の混合液（Ｈ3ＰＯ4:Ｈ2Ｏ2＝１：１０）、硫酸と過
酸化水素水との混合液（Ｈ2ＳＯ4:Ｈ2Ｏ2：Ｈ2Ｏ＝５：
１０：１００）またはアンモニアと過酸化水素水との混
合液（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１０：５：５０）を
用いて、図６（ｃ）に示すような、（１１１）Ａ面を有
する幅３μｍのＶ溝６２０を形成する。
が現れやすいエッチング液、例えばリン酸と過酸化水素
水の混合液（Ｈ3ＰＯ4:Ｈ2Ｏ2＝１：１０）、硫酸と過
酸化水素水との混合液（Ｈ2ＳＯ4:Ｈ2Ｏ2：Ｈ2Ｏ＝５：
１０：１００）またはアンモニアと過酸化水素水との混
合液（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１０：５：５０）を
用いて、図６（ｃ）に示すような、（１１１）Ａ面を有
する幅３μｍのＶ溝６２０を形成する。
【００６７】このエッチング工程において、形成される
Ｖ溝は、面方位が（ｍ１１）（１≦ｍ≦３）であればよ
く、複数の面方位または混在した面方位でも良い。よっ
て、上記において、ｍは整数でなくてもよい。
Ｖ溝は、面方位が（ｍ１１）（１≦ｍ≦３）であればよ
く、複数の面方位または混在した面方位でも良い。よっ
て、上記において、ｍは整数でなくてもよい。
【００６８】次に、図６（ｄ）に示すように、レジスト
６１０を除去し、基板を熱硫酸処理する。
６１０を除去し、基板を熱硫酸処理する。
【００６９】そして、ＭＢＥ装置内で、図６（ｅ）に示
すような、ＳｉドープＡｌQＧａ1-QＡｓクラッド層６０
２を成長させる。
すような、ＳｉドープＡｌQＧａ1-QＡｓクラッド層６０
２を成長させる。
【００７０】図７にＧａＡｓ基板の（ｍ１１）（１≦ｍ
≦３）面上にＳｉドープＡｌＧａＡｓ層を成長させた場
合における、導電性の、基板温度とＡｓ圧力とに対する
依存性を示す。ここでは、基板温度は４００℃から８０
０℃まで測定した。この表から理解されるように、Ａｓ
圧力が低い程または基板温度が高いほど、成長層はｐ型
を示しやすく、また、７００℃以上では殆どｐ型を示し
た。この理由としては以下のことが考えられる。面方位
が（ｍ１１）（１≦ｍ≦３）である面上に吸着したＡｓ
は１本の結合手でＧａと結合しているため、付着係数が
小さい。よって、不純物ＳｉはＧａと結合してＡｓ位置
に入りやすい。よって、基板温度を上げたり、Ａｓの圧
力を低くすると、さらにＡｓの付着係数が減少して、ｐ
型を示しやすくなる。
≦３）面上にＳｉドープＡｌＧａＡｓ層を成長させた場
合における、導電性の、基板温度とＡｓ圧力とに対する
依存性を示す。ここでは、基板温度は４００℃から８０
０℃まで測定した。この表から理解されるように、Ａｓ
圧力が低い程または基板温度が高いほど、成長層はｐ型
を示しやすく、また、７００℃以上では殆どｐ型を示し
た。この理由としては以下のことが考えられる。面方位
が（ｍ１１）（１≦ｍ≦３）である面上に吸着したＡｓ
は１本の結合手でＧａと結合しているため、付着係数が
小さい。よって、不純物ＳｉはＧａと結合してＡｓ位置
に入りやすい。よって、基板温度を上げたり、Ａｓの圧
力を低くすると、さらにＡｓの付着係数が減少して、ｐ
型を示しやすくなる。
【００７１】また、ＧａＡｓ基板の（１００）面上に成
長させたＳｉドープＡｌＧａＡｓ層は、全てｎ型を示し
た。
長させたＳｉドープＡｌＧａＡｓ層は、全てｎ型を示し
た。
【００７２】この実施例においては、基板温度７００
℃、Ａｓ圧力１．０×１０-5ｔｏｒｒとして、Ｓｉドー
プＡｌXＧａ1-XＡｓクラッド層６０２を成長させた。
（１１１）Ａ面６２０上の成長層６４０（斜線部）はｐ
型の導電性を示し、平坦部６２２上の成長層６４４はｎ
型の導電性を示した。このため、この半導体レーザ素子
においては、斜線部６４０のみが電流経路となる。
℃、Ａｓ圧力１．０×１０-5ｔｏｒｒとして、Ｓｉドー
プＡｌXＧａ1-XＡｓクラッド層６０２を成長させた。
（１１１）Ａ面６２０上の成長層６４０（斜線部）はｐ
型の導電性を示し、平坦部６２２上の成長層６４４はｎ
型の導電性を示した。このため、この半導体レーザ素子
においては、斜線部６４０のみが電流経路となる。
【００７３】引き続いて、ｐ型ＡｌXＧａ1-XＡｓクラッ
ド層６０３、ＡｌYＧａ1-YＡｓ活性層６０４、ｎ型Ａｌ
WＧａ1-WＡｓクラッド層６０５およびｎ型ＧａＡｓコン
タクト層６０６を実施例１と同様にして順次成長させ
る。さらに、図６（ｆ）に示すように、ｐ側電極６３０
およびｎ側電極６３１を形成して半導体レーザ素子とす
る。
ド層６０３、ＡｌYＧａ1-YＡｓ活性層６０４、ｎ型Ａｌ
WＧａ1-WＡｓクラッド層６０５およびｎ型ＧａＡｓコン
タクト層６０６を実施例１と同様にして順次成長させ
る。さらに、図６（ｆ）に示すように、ｐ側電極６３０
およびｎ側電極６３１を形成して半導体レーザ素子とす
る。
【００７４】この半導体レーザ素子においては、Ｖ溝上
の活性層の平坦部６５０が発光部となる。この部分はエ
ネルギーギャップが大きく屈折率の小さいＡｌＧａＡｓ
層で囲まれており、実屈折率導波構造となっている。ま
た、ＳｉドープＡｌQＧａ1-QＡｓクラッド層６０２は活
性層６０４よりも屈折率が小さいため、ｐ型ＡｌXＧａ
1-XＡｓクラッド層６０３を薄く形成してもＳｉドープ
クラッド層６０２の光吸収が増大することはない。よっ
て、ｐ型クラッド層６０３を薄く形成することができ、
水平方向の漏れ電流を低減することができる。このた
め、従来の半導体レーザ素子に比べて大幅に閾値電流を
低減させることができる。
の活性層の平坦部６５０が発光部となる。この部分はエ
ネルギーギャップが大きく屈折率の小さいＡｌＧａＡｓ
層で囲まれており、実屈折率導波構造となっている。ま
た、ＳｉドープＡｌQＧａ1-QＡｓクラッド層６０２は活
性層６０４よりも屈折率が小さいため、ｐ型ＡｌXＧａ
1-XＡｓクラッド層６０３を薄く形成してもＳｉドープ
クラッド層６０２の光吸収が増大することはない。よっ
て、ｐ型クラッド層６０３を薄く形成することができ、
水平方向の漏れ電流を低減することができる。このた
め、従来の半導体レーザ素子に比べて大幅に閾値電流を
低減させることができる。
【００７５】この実施例における基板６０１および基板
６０１上に形成した各半導体層の詳細は、以下の通りで
ある。
６０１上に形成した各半導体層の詳細は、以下の通りで
ある。
【００７６】ｐ型ＧａＡｓ基板６０１：厚さ１００μ
ｍ、ＳｉドープＡｌQＧａ1-QＡｓクラッド層６０２：Ａ
ｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍ、ｐ型ＡｌXＧａ1-X
Ａｓクラッド層６０３：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ０．
２μｍ、ＡｌYＧａ1-YＡｓ活性層６０４：Ａｌ0.14Ｇａ
0.86Ａｓ、厚さ０．０８μｍ、ｎ型ＡｌWＧａ1-WＡｓク
ラッド層６０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．２μ
ｍ、ｎ型ＧａＡｓコンタクト層６０６：厚さ１．０μ
ｍ。
ｍ、ＳｉドープＡｌQＧａ1-QＡｓクラッド層６０２：Ａ
ｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍ、ｐ型ＡｌXＧａ1-X
Ａｓクラッド層６０３：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ０．
２μｍ、ＡｌYＧａ1-YＡｓ活性層６０４：Ａｌ0.14Ｇａ
0.86Ａｓ、厚さ０．０８μｍ、ｎ型ＡｌWＧａ1-WＡｓク
ラッド層６０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．２μ
ｍ、ｎ型ＧａＡｓコンタクト層６０６：厚さ１．０μ
ｍ。
【００７７】この半導体レーザ素子を、７８０ｎｍ帯の
ＤＨ構造として作製したところ、閾値電流は１０ｍＡで
あった。これは従来のＭＢＥ１回で成長させた半導体レ
ーザ素子に比べ１／５の値である。また、この実施例に
おいて、ｐ型クラッド層６０３の厚さを０．１μｍに形
成したところ、水平方向の電流漏れがさらに低減でき、
閾値電流を６ｍＡとすることができた。
ＤＨ構造として作製したところ、閾値電流は１０ｍＡで
あった。これは従来のＭＢＥ１回で成長させた半導体レ
ーザ素子に比べ１／５の値である。また、この実施例に
おいて、ｐ型クラッド層６０３の厚さを０．１μｍに形
成したところ、水平方向の電流漏れがさらに低減でき、
閾値電流を６ｍＡとすることができた。
【００７８】この実施例において、ＧａＡｌＡｓの混晶
比は適宜変更してもよい。
比は適宜変更してもよい。
【００７９】また、Ｖ溝形成時に用いられるエッチング
液の混合比は適宜変更してもよく、他のエッチング液を
用いたり、またはドライエッチングを用いてもよい。
液の混合比は適宜変更してもよく、他のエッチング液を
用いたり、またはドライエッチングを用いてもよい。
【００８０】（実施例６）図８は本発明の実施例６の半
導体レーザ素子を示す要部断面図である。
導体レーザ素子を示す要部断面図である。
【００８１】この半導体レーザ素子においては、ｐ型ク
ラッド層を設けずに、ＳｉドープＡｌQＧａ1-QＡｓクラ
ッド層（０＜Ｑ＜１）８０２上にＧａYＡｌ1-YＡｓ活性
層（０≦Ｙ＜Ｑ、かつ、Ｙ＜Ｗ）８０４が形成されてい
る。
ラッド層を設けずに、ＳｉドープＡｌQＧａ1-QＡｓクラ
ッド層（０＜Ｑ＜１）８０２上にＧａYＡｌ1-YＡｓ活性
層（０≦Ｙ＜Ｑ、かつ、Ｙ＜Ｗ）８０４が形成されてい
る。
【００８２】この実施例における各半導体層の詳細は以
下の通りであり、その他の構造は実施例５と同様なもの
とすることができる。
下の通りであり、その他の構造は実施例５と同様なもの
とすることができる。
【００８３】ＳｉドープＡｌQＧａ1-QＡｓクラッド層８
０２：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍＡｌYＧａ
1-YＡｓ活性層８０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ１
μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド層８０５：Ａｌ
0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型ＧａＡｓコンタクト
層８０６：厚さ１μｍ。
０２：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍＡｌYＧａ
1-YＡｓ活性層８０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ１
μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド層８０５：Ａｌ
0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型ＧａＡｓコンタクト
層８０６：厚さ１μｍ。
【００８４】この半導体レーザ素子においては、ｐ型ク
ラッド層が形成されていないため、水平方向の電流漏れ
が殆ど生じない。よって、さらに閾値電流を低減するこ
とができ、高効率化を実現することができる。
ラッド層が形成されていないため、水平方向の電流漏れ
が殆ど生じない。よって、さらに閾値電流を低減するこ
とができ、高効率化を実現することができる。
【００８５】この半導体レーザ素子を、７８０ｎｍ帯の
ＤＨ構造として作製したところ、閾値電流は５ｍＡであ
った。、この実施例において、活性層８０４をｐ型とす
ると、発光部以外における垂直方向の電流漏れを低減す
ることができるので、望ましい。また、ｎ型電極７３１
を電極ストライプ構造としたところ、さらに閾値電流を
低減することができた。
ＤＨ構造として作製したところ、閾値電流は５ｍＡであ
った。、この実施例において、活性層８０４をｐ型とす
ると、発光部以外における垂直方向の電流漏れを低減す
ることができるので、望ましい。また、ｎ型電極７３１
を電極ストライプ構造としたところ、さらに閾値電流を
低減することができた。
【００８６】（実施例７）図９は本発明の実施例７の半
導体レーザ素子を示す要部断面図である。
導体レーザ素子を示す要部断面図である。
【００８７】この半導体レーザ素子においては、活性層
９０４が量子井戸構造とされている。活性層９０４とク
ラッド層９０３および９０５との間には光ガイド層９０
８および９０９が設けられ、ＳＣＨ（Separate Confine
ment Heterostructure）またはＧＲＩＮ（Grade Refrac
tive Index）−ＳＣＨ構造となっており、光を活性層９
０４内に充分閉じ込めることができる。活性層９０４が
量子井戸構造とされているため、さらに閾値電流を低減
することができる。
９０４が量子井戸構造とされている。活性層９０４とク
ラッド層９０３および９０５との間には光ガイド層９０
８および９０９が設けられ、ＳＣＨ（Separate Confine
ment Heterostructure）またはＧＲＩＮ（Grade Refrac
tive Index）−ＳＣＨ構造となっており、光を活性層９
０４内に充分閉じ込めることができる。活性層９０４が
量子井戸構造とされているため、さらに閾値電流を低減
することができる。
【００８８】この実施例における各半導体層の詳細は以
下の通りであり、その他の構造は実施例５または６と同
様なものとすることができる。
下の通りであり、その他の構造は実施例５または６と同
様なものとすることができる。
【００８９】ＳｉドープＡｌQＧａ1-QＡｓクラッド層９
０２：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍ、ｐ型Ａｌ
XＧａ1-XＡｓクラッド層９０３：Ａｌ0.5Ｇａ0.5Ａｓ、
厚さ０．３μｍ、ｐ型光ガイド層９０８：Ａｌ0.35Ｇａ
0.65Ａｓ、厚さ０．１μｍ、ＡｌYＧａ1-YＡｓ活性層９
０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ０．０１μｍ、Ｗ1
０．５μｍ、ｎ型光ガイド層９０９：Ａｌ0.35Ｇａ0.65
Ａｓ、厚さ０．１μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド
層９０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型Ｇａ
Ａｓコンタクト層９０６：厚さ１μｍ。
０２：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１．５μｍ、ｐ型Ａｌ
XＧａ1-XＡｓクラッド層９０３：Ａｌ0.5Ｇａ0.5Ａｓ、
厚さ０．３μｍ、ｐ型光ガイド層９０８：Ａｌ0.35Ｇａ
0.65Ａｓ、厚さ０．１μｍ、ＡｌYＧａ1-YＡｓ活性層９
０４：Ａｌ0.14Ｇａ0.86Ａｓ、厚さ０．０１μｍ、Ｗ1
０．５μｍ、ｎ型光ガイド層９０９：Ａｌ0.35Ｇａ0.65
Ａｓ、厚さ０．１μｍ、ｎ型ＡｌWＧａ1-WＡｓクラッド
層９０５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、ｎ型Ｇａ
Ａｓコンタクト層９０６：厚さ１μｍ。
【００９０】この実施例の半導体レーザ素子において
は、閾値電流は１ｍＡとなり、実施例５に比べて１／１
０の値とすることができた。
は、閾値電流は１ｍＡとなり、実施例５に比べて１／１
０の値とすることができた。
【００９１】（実施例８）図１０は本発明の実施例８の
半導体レーザ素子を示す要部断面図である。
半導体レーザ素子を示す要部断面図である。
【００９２】この半導体レーザ素子は、Ｓｉドープクラ
ッド層１２のＡｌ組成比Ｑを変えた以外は、実施例５と
同様にして作製されている。Ｓｉドープクラッド層１２
のＡｌ組成比Ｑを変えても、活性層１４のＡｌ組成比Ｙ
よりもＱが大きい場合には、基板の光吸収を減少させる
ことができる。よって、ｐ型クラッド層１３を薄く形成
することができ、水平方向の漏れ電流を低減することが
できる。このため、従来の半導体レーザ素子に比べて閾
値電流を低減させることができる。
ッド層１２のＡｌ組成比Ｑを変えた以外は、実施例５と
同様にして作製されている。Ｓｉドープクラッド層１２
のＡｌ組成比Ｑを変えても、活性層１４のＡｌ組成比Ｙ
よりもＱが大きい場合には、基板の光吸収を減少させる
ことができる。よって、ｐ型クラッド層１３を薄く形成
することができ、水平方向の漏れ電流を低減することが
できる。このため、従来の半導体レーザ素子に比べて閾
値電流を低減させることができる。
【００９３】この実施例における各半導体層の詳細は以
下の通りであり、その他の構造は実施例５と同様なもの
とすることができる。
下の通りであり、その他の構造は実施例５と同様なもの
とすることができる。
【００９４】ＳｉドープＡｌQＧａ1-QＡｓクラッド層１
２：Ａｌ0.2Ｇａ0.8Ａｓ、厚さ１．５μｍ、ｐ型ＡｌX
Ｇａ1-XＡｓクラッド層１３：Ａｌ0.5Ｇａ0.5Ａｓ、厚
さ０．３μｍ、ＡｌYＧａ1-YＡｓ活性層１４：Ａｌ0.14
Ｇａ0.86Ａｓ、厚さ０．０６μｍ、ｎ型ＡｌWＧａ1-WＡ
ｓクラッド層１５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、
ｎ型ＧａＡｓコンタクト層１６：厚さ１μｍ。
２：Ａｌ0.2Ｇａ0.8Ａｓ、厚さ１．５μｍ、ｐ型ＡｌX
Ｇａ1-XＡｓクラッド層１３：Ａｌ0.5Ｇａ0.5Ａｓ、厚
さ０．３μｍ、ＡｌYＧａ1-YＡｓ活性層１４：Ａｌ0.14
Ｇａ0.86Ａｓ、厚さ０．０６μｍ、ｎ型ＡｌWＧａ1-WＡ
ｓクラッド層１５：Ａｌ0.5Ｇａ0.5Ａｓ、厚さ１μｍ、
ｎ型ＧａＡｓコンタクト層１６：厚さ１μｍ。
【００９５】この実施例の半導体レーザ素子において
は、閾値電流は５ｍＡとなった。
は、閾値電流は５ｍＡとなった。
【００９６】
【発明の効果】上記の説明から明らかなように、本発明
によれば、従来の１回の結晶成長工程で作製された半導
体レーザ素子に比べて、光吸収による光損失および水平
方向への漏れ電流が大幅に低減できる。よって、駆動電
流を低くすることができ、また、信頼性を著しく向上す
ることができる。
によれば、従来の１回の結晶成長工程で作製された半導
体レーザ素子に比べて、光吸収による光損失および水平
方向への漏れ電流が大幅に低減できる。よって、駆動電
流を低くすることができ、また、信頼性を著しく向上す
ることができる。
【００９７】また、ＭＢＥ法による一回の結晶成長工程
で、漏れ電流を低減した効率の良い電流狭窄構造を形成
することができるため、屈折率導波型半導体レーザ素子
を歩留まりよく低コストで製造することができる。
で、漏れ電流を低減した効率の良い電流狭窄構造を形成
することができるため、屈折率導波型半導体レーザ素子
を歩留まりよく低コストで製造することができる。
【図１】本発明の一実施例である半導体レーザ素子の製
造工程を示す図である。
造工程を示す図である。
【図２】ＧａＡｓ基板（１００）面上に形成したＶ溝の
面方位を示す図である。
面方位を示す図である。
【図３】本発明の実施例２の半導体レーザ素子を示す断
面図である。
面図である。
【図４】本発明の実施例３の半導体レーザ素子を示す断
面図である。
面図である。
【図５】本発明の実施例４の半導体レーザ素子を示す断
面図である。
面図である。
【図６】本発明の他の実施例である半導体レーザ素子の
製造工程を示す図である。
製造工程を示す図である。
【図７】ＧａＡｓ基板（１００）面上に成長させたＳｉ
ドープＧａＡｌＡｓ層の導電性の基板温度とＡｓの圧力
とに対する依存性を示す図である。
ドープＧａＡｌＡｓ層の導電性の基板温度とＡｓの圧力
とに対する依存性を示す図である。
【図８】本発明の実施例６の半導体レーザ素子を示す断
面図である。
面図である。
【図９】本発明の実施例７の半導体レーザ素子を示す断
面図である。
面図である。
【図１０】本発明の実施例８の半導体レーザ素子を示す
断面図である。
断面図である。
【図１１】従来の半導体レーザ素子を示す断面図であ
る。
る。
１０１、２０１、４０１、５０１、６０１、８０１、９
０１、１１−ｐ型ＧａＡｓ基板 １０２、３０２、５０２−電流狭窄層 １０３、３０３、４０３、５０３、６０３、９０３、１
３−ｐ型クラッド層 １０４、３０４、４０４、５０４、６０４、８０４、９
０４、１４−活性層 １０５、３０５、４０５、５０５、６０５、８０５、９
０５、１５−ｎ型クラッド層 １０６、３０６、４０６、５０６、６０６、８０６、９
０６、１６−ｎ型コンタクト層 ４０７、６０２、８０２、９０２、１２−Ｓｉドープク
ラッド層 １３０、３３０、４３０、５３０、６３０、８３０、９
３０、３０−ｎ側電極 １３１、３３１、４３１、５３１、６３１、８３１、９
３１、３１−ｐ側電極
０１、１１−ｐ型ＧａＡｓ基板 １０２、３０２、５０２−電流狭窄層 １０３、３０３、４０３、５０３、６０３、９０３、１
３−ｐ型クラッド層 １０４、３０４、４０４、５０４、６０４、８０４、９
０４、１４−活性層 １０５、３０５、４０５、５０５、６０５、８０５、９
０５、１５−ｎ型クラッド層 １０６、３０６、４０６、５０６、６０６、８０６、９
０６、１６−ｎ型コンタクト層 ４０７、６０２、８０２、９０２、１２−Ｓｉドープク
ラッド層 １３０、３３０、４３０、５３０、６３０、８３０、９
３０、３０−ｎ側電極 １３１、３３１、４３１、５３１、６３１、８３１、９
３１、３１−ｐ側電極
フロントページの続き (72)発明者 松本 晃広 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭63−220587（ＪＰ，Ａ) 特開 昭63−84186（ＪＰ，Ａ) 特開 平１−239980（ＪＰ，Ａ) 特表 平５−502331（ＪＰ，Ａ) Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．23［５ ］（1987）ｐ．209−210 (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (4)
- 【請求項１】 電流狭窄構造を有するＶ溝型半導体レー
ザ素子において、 （１００）面を表面とするｐ型ＧａＡｓ基板の該表面に
Ｖ溝が、溝底部から該表面への途中までの両底側傾斜面
部分の面方位を（ｍ１１）（１≦ｍ≦３）とし、該底側
傾斜面部分から基板表面までの両表面側傾斜面部分の面
方位を（ｎ１１）（３＜ｎ）として形成され、該Ｖ溝が
形成された基板上にＳｉドープＡｌZＧａ1-ZＡｓ電流狭
窄層（０≦Ｚ＜１）が、該両底側傾斜面の上の部分では
ｐ型の導電性を示し、該両表面側傾斜面の上の部分では
ｎ型の導電性を示すように形成され、該電流狭窄層の上
に、ｐ型ＡｌXＧａ1-XＡｓクラッド層（０＜Ｘ＜１）、
ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜Ｘ、かつ、Ｙ＜
Ｗ）、ｎ型ＡｌWＧａ1-WＡｓクラッド層（０＜Ｗ＜１）
およびｎ型ＧａＡｓコンタクト層がこの順に積層形成さ
れた半導体レーザ素子。 - 【請求項２】 電流狭窄構造を有するＶ溝型半導体レー
ザ素子の製造方法において、 （１００）面を表面とするｐ型ＧａＡｓ基板の該表面に
Ｖ溝を、溝底部から該表面への途中までの両底側傾斜面
部分の面方位を（ｍ１１）（１≦ｍ≦３）とし、該底側
傾斜面部分から基板表面までの両表面側傾斜面部分の面
方位を（ｎ１１）（３＜ｎ）として形成する工程と、 該Ｖ溝が形成された基板上にＳｉドープＡｌZＧａ1-ZＡ
ｓ電流狭窄層（０≦Ｚ＜１）を、該両底側傾斜面の上の
部分ではｐ型の導電性を示し、該両表面側傾斜面の上の
部分ではｎ型の導電性を示すように形成する工程と、 該電流狭窄層の上に、ｐ型ＡｌXＧａ1-XＡｓクラッド層
（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜
Ｘ、かつ、Ｙ＜Ｗ）、ｎ型ＡｌWＧａ1-WＡｓクラッド層
（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト層をこの
順に積層形成する工程と、 を含む半導体レーザ素子の製造方法。 - 【請求項３】 電流狭窄構造を有するＶ溝型半導体レー
ザ素子において、 （１００）面を表面とするｐ型ＧａＡｓ基板の該表面に
Ｖ溝が、溝底部から該表面への途中までの両底側傾斜面
部分の面方位を（ｍ１１）（１≦ｍ≦３）とし、該底側
傾斜面部分から基板表面までの両表面側傾斜面部分の面
方位を（ｎ１１）（３＜ｎ）として形成され、該Ｖ溝が
形成された基板上にＳｉドープＡｌPＧａ1-PＡｓクラッ
ド層（０＜Ｐ＜１）が、該両底側傾斜面の上の部分では
ｐ型の導電性を示し、該両表面側傾斜面の上の部分では
ｎ型の導電性を示すように形成され、該Ｓｉドープクラ
ッド層の上に、ｐ型ＡｌXＧａ1-XＡｓクラッド層（０＜
Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性層（０≦Ｙ＜Ｘ、か
つ、Ｙ＜Ｗ、かつ、Ｙ＜Ｐ）、ｎ型ＡｌWＧａ1-WＡｓク
ラッド層（０＜Ｗ＜１）およびｎ型ＧａＡｓコンタクト
層がこの順に積層形成された半導体レーザ素子。 - 【請求項４】 電流狭窄構造を有するＶ溝型半導体レー
ザ素子の製造方法において、 （１００）面を表面とするｐ型ＧａＡｓ基板の該表面に
Ｖ溝を、溝底部から該表面への途中までの両底側傾斜面
部分の面方位を（ｍ１１）（１≦ｍ≦３）とし、該底側
傾斜面部分から基板表面までの両表面側傾斜面部分の面
方位を（ｎ１１）（３＜ｎ）として形成する工程と、 該Ｖ溝が形成された基板上にＳｉドープＡｌPＧａ1-PＡ
ｓクラッド層（０＜Ｐ＜１）を、該両底側傾斜面の上の
部分ではｐ型の導電性を示し、該両表面側傾斜面の上の
部分ではｎ型の導電性を示すように形成する工程と、 該Ｓｉドープクラッド層の上に、ｐ型ＡｌXＧａ1-XＡｓ
クラッド層（０＜Ｘ＜１）、ＡｌYＧａ1-YＡｓ活性層
（０≦Ｙ＜Ｘ、かつ、Ｙ＜Ｗ、かつ、Ｙ＜Ｐ）、ｎ型Ａ
ｌWＧａ1-WＡｓクラッド層（０＜Ｗ＜１）およびｎ型Ｇ
ａＡｓコンタクト層をこの順に積層形成する工程と、 を含む半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29180592A JP2875440B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29180592A JP2875440B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06140715A JPH06140715A (ja) | 1994-05-20 |
| JP2875440B2 true JP2875440B2 (ja) | 1999-03-31 |
Family
ID=17773655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29180592A Expired - Fee Related JP2875440B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875440B2 (ja) |
-
1992
- 1992-10-29 JP JP29180592A patent/JP2875440B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．２３［５］（１９８７）ｐ．２０９−２１０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06140715A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098064B2 (en) | Semiconductor laser device and its manufacturing method, and optical disc reproducing and recording apparatus | |
| JPH11112081A (ja) | 半導体レーザ，及びその製造方法 | |
| JP2002374040A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS6343908B2 (ja) | ||
| US7693202B2 (en) | Semiconductor laser device and method for fabricating the same | |
| KR100277561B1 (ko) | 반도체 레이저 장치 | |
| JPH10294533A (ja) | 窒化物化合物半導体レーザ及びその製造方法 | |
| JP4345673B2 (ja) | 半導体レーザ | |
| JP2875440B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| US7173273B2 (en) | Semiconductor laser device | |
| JP2860217B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2679974B2 (ja) | 半導体レーザ装置 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JPH01192184A (ja) | 埋込み型半導体レーザの製造方法 | |
| JPH03104292A (ja) | 半導体レーザ | |
| JP2968159B2 (ja) | 半導体レーザー素子の製造方法 | |
| JP3160138B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3144821B2 (ja) | 半導体レーザ装置 | |
| JP3194616B2 (ja) | 半導体レーザ装置 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| JP2806695B2 (ja) | 半導体レーザ素子 | |
| JP4024319B2 (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
| LAPS | Cancellation because of no payment of annual fees |