JP2968159B2

JP2968159B2 - 半導体レーザー素子の製造方法

Info

Publication number: JP2968159B2
Application number: JP31712793A
Authority: JP
Inventors: 弘之細羽
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1993-12-16
Filing date: 1993-12-16
Publication date: 1999-10-25
Anticipated expiration: 2014-10-25
Also published as: JPH07170015A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＢＥ（分子線エピタキ
シー）法を用いて、１回の成長により製造できる内部電
流狭窄構造を有する屈折率導波型半導体レーザー素子の
製造方法に関する。

【０００２】

【従来の技術】近年、光情報処理用の光源に使用するこ
とを目的として、半導体レーザ素子の開発が活発化して
いる。この用途の半導体レーザ素子においては、非点収
差が小さいこと、放射広がり角が狭いこと、単一モード
で発振することなどの性能が要求される。このような性
能を有する半導体レーザ素子として、内部電流狭窄構造
を有する屈折率導波型半導体レーザ素子が開発されてい
る。この内部電流狭窄構造を有する屈折率導波型半導体
レーザ素子の製造は、少なくとも２回以上の結晶成長工
程を必要とするが、歩留まりや製造コストを考慮する
と、１回の結晶成長工程で半導体レーザ素子を製造でき
ることが望ましい。

【０００３】そこで、本願出願人は、例えば特願平５−
１０３３１２号において、１回の結晶成長工程により、
内部電流狭窄構造を有する屈折率導波型半導体レーザ素
子を製造する方法を提案している。

【０００４】この製造方法は、ＳｉドープＧａＡｓ半導
体層およびＳｉドープＡｌＧａＡｓ層の導電型が、半導
体層が成長する際の面方位に依存することを利用したも
のである。図５に、この製造方法によって作製される半
導体レーザー素子の一例およびその作製工程を示す。図
５（ｆ）は作製される半導体レーザー素子、図５（ａ）
〜図５（ｆ）は作製工程の概略図である。

【０００５】この半導体レーザー素子は、図５（ｆ）に
示されるように、基板５１の表面中央に、面方位が（１
００）である底面５２０、面方位が（１１１）Ａである
側面５２１、面方位が（４１１）Ａである側面５２２で
構成された溝５０１が形成されている。この溝５０１を
覆って電流狭窄層５２が基板５１表面全面に積層形成さ
れている。

【０００６】この電流狭窄層５２において、基板５１の
溝５０１の側面部の面方位（１１１）Ａの面５２１に対
応する領域５３１はｐ型の導電性を示し、基板５１の溝
５０１の底面部５２０に対応する領域５３０、基板５１
の溝５０１の側面部の面方位（４１１）Ａの面５２２に
対応する領域５３２および基板５１の溝５０１の縁に連
なる面方位（１００）の面５２３に対応する領域５３３
はｎ型の導電性を示す。

【０００７】このような電流狭窄層５２上にｐ型Ｇａ
_1-XＡｌ_XＡｓクラッド層５５（例えば、Ｘ＝０.５
０）、Ｇａ_1-YＡｌ_YＡｓ活性層５６（例えば、Ｙ＝０.
１４）、ｎ型Ｇａ_1-WＡｌ_WＡｓクラッド層５７（例え
ば、Ｗ＝０.５０）およびｎ型ＧａＡｓコンタクト層５
８がこの順で積層形成されている。

【０００８】クラッド層５５および５７は、活性層５６
よりも禁制帯幅の大きな材料で形成されており、このク
ラッド層５５、活性層５６およびクラッド層５７で発光
用積層部が構成されている。

【０００９】そして、ｐ型基板５１側にはｐ側電極５１
１が形成され、ｎ型コンタクト層５８側にはｎ側電極５
１２が形成されている。このような半導体レーザ素子
は、以下のようにして作製される。

【００１０】まず、図５（ａ）に示すように、ｐ型Ｇａ
Ａｓ基板５１表面上に所定の厚さのレジスト６０を塗布
する。

【００１１】次に、図５（ｂ）に示すように、この基板
５１のレジスト６０にホトリソグラフィー技術を用い
て、所定の幅のストライプ５００を形成する。

【００１２】続いて、この基板５１のストライプ５００
の形成位置に、２種類のエッチング液、例えば、２種類
の硫酸と過酸化水素水の混合液を用いて、図５（ｃ）に
示すような、底面の面方位が（１００）であり、各側面
が２つの面方位（１１１）Ａ、（４１１）Ａで構成され
た溝５０１を形成する。溝５０１の形成が終わると、図
５（ｄ）に示すように、レジスト６０を除去し、基板５
１を熱硫酸処理する。次に、ＭＢＥ装置内で、Ｓｉドー
プＧａＡｓ電流狭窄層５２を成長させる。ＭＢＥ法にお
いて、面方位が（ｎ１１）Ａ（１≦ｎ≦３）である面上
に、ｎ型ドーパントとしてＳｉをドープしたＧａＡｓを
成長させると、成長過程でＡｓの付着が抑制されるの
で、半導体層の導電性はｐ型に反転する。他方、面方位
が（ｎ１１）Ａ（ｎ≧４）である面や（１００）である
面上では、このような反転現象は見られず、これらの面
上のＳｉドープ電流狭窄層５２の導電性はｎ型となる。
他のドーパントを用いた場合には、このような現象は観
られない。この理由としては、以下のようなことが考え
られる。

【００１３】すなわち、面方位が（ｎ１１）Ａ（１≦ｎ
≦３）である面は、１本の結合手を有するＧａで覆われ
ており、吸着したＡｓは付着係数が小さいので、不純物
ＳｉはＧａと結合してＡｓ位置に入りやすい。また、基
板温度を上げたり、Ａｓ圧力を低くすると、さらにＡｓ
の付着係数が減少してｐ型を示しやすくなる。

【００１４】図５（ｅ）において、面方位が（１１１）
Ａである溝の側面５２１上の電流狭窄層５３１（斜線
部）のみがｐ型の導電性を示す。また、面方位が（４１
１）Ａである溝の側面５２２上では、１本の結合手をも
つＧａが２本の結合手をもつＧａより少なく、溝の両側
部の側面５２２上へ成長した成長部５３２はｎ型とな
る。

【００１５】また、（１００）面は表面が全て２本の結
合手をもつＡｓで覆われており、ｐ型にはならないの
で、（１００）の面方位を有する溝の底面部に対応する
領域５３０と基板底面に平行な面５２３上の領域５３３
ではｎ型の導電性を示す。

【００１６】従って、この半導体レーザ素子において
は、面方位が（１１１）Ａである側面５２１上（斜線部
５３１）のみが電流経路となる。

【００１７】引き続いて、ｐ型Ｇａ_1-XＡｌ_XＡｓクラッ
ド層５５（例えば、Ｘ＝０.５０）、Ｇａ_1-YＡｌ_YＡｓ
活性層５６（例えば、Ｙ＝０.１４）、ｎ型Ｇａ_1-WＡｌ
_WＡｓクラッド層５７（例えば、Ｗ＝０.５０）およびｎ
型ＧａＡｓコンタクト層５８を順次成長する。

【００１８】最後に、ｐ側電極５１１とｎ側電極５１２
を形成し、図５（ｆ）に示すような半導体レーザー素子
を得る。

【００１９】上記半導体レーザ素子は、活性層の中央部
が発光部となり、エネルギーギャップが大きく屈折率の
小さいＡｌＧａＡｓで囲まれた実屈折率導波構造を構成
するので、基本横モード発振を得ることができる。

【００２０】このように、基板上に複数の面方位の面で
構成された溝を加工し、ＭＢＥ法を組み合わせて半導体
レーザー素子を作製すると、１回の結晶成長で内部電流
狭窄構造を有する屈折率導波型半導体レーザ素子を実現
することができる。

【００２１】

【発明が解決しようとする課題】上記の半導体レーザ素
子においては、底面部が面方位（１００）を有し、側面
部は少なくとも（ｎ１１）Ａ（１≦ｎ≦３）と（ｎ１
１）Ａ（４≦ｎ）の面方位を有する溝を、基板上に形成
する必要がある。この方法として、（ｎ１１）Ａ（１≦
ｎ≦３）の面方位の面を形成し易いエッチング液と、
（ｎ１１）Ａ（４≦ｎ）の面方位の面を形成し易いエチ
ング液の両方を用い、２回エッチングする方法が考えら
れるが、この場合、１回目のエッチングで形成した面の
面方位が、２回目のエッチングの際に変化してしまい、
前記図５（ｄ）に示したような形状の溝を精度よく作製
することが困難である。このため、内部電流狭窄層構造
を有する半導体レーザー素子の作製の有力な手段である
ＭＢＥ法の利点が活かせないという問題がある。

【００２２】本発明は、このような課題を解決するため
になされたものであり、内部電流狭窄層を有する半導体
レーザー素子を、ＭＢＥ法の利点が活かせ、信頼性高く
歩留まり良く作製できる製造方法を提供することを目的
とする。

【００２３】

【課題を解決するための手段】本発明の半導体レーザー
素子の製造方法は、少なくとも第１の半導体層を含んで
なる活性層の両面を、該第１の半導体層よりも禁制帯幅
の大きい第２の半導体層と、該第１の半導体層よりも禁
制帯幅の大きい第３の半導体層とで挟んでなる発光用積
層部を備えた半導体レーザー素子の製造方法であって、
（１００）面を表面とするｐ型ＧａＡｓ基板の該表面
に、Ｖ溝を形成する工程と、該基板上に、該Ｖ溝の上に
溝を有するｐ型ＧａＡｓバッファ層を、該溝の底面が該
Ｖ溝の溝底部に対応し、該底面部に連なる側面部のそれ
ぞれが少なくとも二つ以上の面方位を有する状態に分子
線エピタキシー法によって形成する工程と、該バッファ
層上に、該バッファ層の溝の該側面部の少なくとも一つ
の面方位の上がｐ型の導電性を示し、他の面の上がｎ型
の導電性を示すようＳｉドープ電流狭窄層を形成する工
程と、該Ｓｉドープ電流狭窄層上に該発光用積層部を形
成する工程とを包含し、そのことにより上記目的が達成
される。

【００２４】ある実施例では、前記電流狭窄層上に、少
なくとも一つのクラッド層を含む前記発光用積層部を、
該クラッド層の前記溝の側面部の少なくとも一つの面方
位に対応する領域の層厚方向の一部または全域部分がｐ
型の導電性を示し、該クラッド層の該溝の側面部の他の
面および該溝の縁に連なる前記基板の表面に対応する領
域がｎ型の導電性を示すように形成する工程を包含す
る。

【００２５】

【作用】本発明の半導体レーザ素子の製造方法によれ
ば、面方位が（１００）である面を表面とするｐ型Ｇａ
Ａｓ基板の表面にＶ溝を形成し、このＶ溝が形成された
基板の上にＭＢＥ法によりｐ型ＧａＡｓバッファ層を成
長させることにより、このバッファ層表面に（１００）
の面方位の一定幅の底面と、この底面の両縁部に連な
り、複数の面方位を有する側面部とからなる溝を形成す
る。

【００２６】このバッファ層の表面に形成される溝は、
側面の面方位の形成精度がエッチングによる溝の形成の
場合に比べて良好である。

【００２７】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図において、同様の機能を有する部分
は同一の番号で示す。

【００２８】（実施例１）図１に本実施例１に係る半導
体レーザー素子の製造方法とそれによって作製される半
導体レーザー素子を示す。（ａ）〜（ｇ）は製造工程の
概略である。

【００２９】本実施例１の半導体レーザー素子は、図１
（ｇ）に示すように、面方位が（１００）であるｐ型Ｇ
ａＡｓ基板１の表面にＶ溝が設けられている。このＶ溝
を埋めるようにして、基板１上にｐ型ＧａＡｓバッファ
層２が形成されている。

【００３０】このバッファ層２は、基板１に形成された
Ｖ溝の最深部の直上に、このＶ溝の最深点を対称にして
基板１面に平行に一定の幅を有する底面部１１０と、こ
の底面部１１０の両縁のそれぞれに連なる側面部とから
なる溝を有する。溝の各側面部は、（１１１）Ａの面方
位を有する側面１１１と、（４１１）Ａの面方位を有す
る側面１１２とからなる。

【００３１】このバッファ層２の上にはＳｉドープ電流
狭窄層３とＳｉドープＧａ_1-XＡｌ_XＡｓクラッド層４
（例えば、Ｘ＝０.５０）とがこの順に積層形成されて
いる。このＳｉドープ電流狭窄層３およびＳｉドープク
ラッド層４の、バッファ層２の溝の側面１１１に対応す
る領域はｐ型の導電性を示し、溝の底面部１１０に対応
する領域、溝の側面１１２および、この側面１１２の縁
部に連なる表面部はｎ型の導電性を示す。

【００３２】Ｓｉドープクラッド層４の上には、ｐ型Ｇ
ａ_1-XＡｌ_XＡｓクラッド層５（例えば、Ｘ＝０.５
０）、Ｇａ_1-YＡｌ_YＡｓ活性層６（例えば、Ｙ＝０.１
４）、ｎ型Ｇａ_1-WＡｌ_WＡｓクラッド層７（例えば、Ｗ
＝０.５０）がこの順で積層形成され、これらクラッド
層５、活性層６およびクラッド層７で発光用積層部が構
成されている。クラッド層５および７は、活性層６より
も禁制帯幅の大きな材料で形成されている。この発光用
積層部の上にｎ型ＧａＡｓコンタクト層８が形成されて
いる。この半導体レーザ素子においては、溝の形成領域
に対応する部分の活性層の中央平坦部が発光部となる。
この発光部はエネルギーギャップが大きく屈折率の小さ
いＡｌＧａＡｓクラッド層５、７で囲まれており、実屈
折率導波構造となっている。さらに、電流経路が図１
（ｇ）に示す斜線部の幅に狭窄されているので、閾値電
流が非常に抑制される。また、活性層６の中央部の層厚
が厚くなることがなく、結晶性に優れ、基本横モード発
振が得られ易い。

【００３３】そして、ｐ型基板１側にはｐ側電極１１３
が形成され、ｎ型コンタクト層８側にはｎ側電極１１４
が形成されている。このような半導体レーザ素子は、以
下のようにして作製される。

【００３４】まず、図１（ａ）に示すように、ｐ型Ｇａ
Ａｓ基板１表面上にレジスト１０を塗布する。

【００３５】次に、図１（ｂ）に示すように、この基板
１のレジスト１０の中央部にホトリソグラフィー技術を
用いて、幅３μｍのストライプ１００を形成する。

【００３６】続いて、この基板１のストライプ１００の
形成位置に、例えば、硫酸と過酸化水素水の混合液を用
いて、図１（ｃ）に示すような、面方位が（１１１）Ａ
の面で構成されたＶ溝を形成する。Ｖ溝の形成が終わる
と、図１（ｄ）に示すように、レジスト１０を除去し、
基板１を熱硫酸処理する。

【００３７】次に、図１（ｅ）に示すように基板のＶ溝
の最深部を、例えば、硫酸と過酸化水素水の混合液を用
いてエッチングし、滑らかにする。

【００３８】続いて、ＭＢＥ装置内で、このＶ溝を覆っ
て、基板１の上にｐ型バッファ層２を成長させる。

【００３９】ここで、ＭＢＥ法において、上記のような
Ｖ溝を覆ってＧａＡｓ層あるいはＡｌＧａＡｓ層を成長
させると、図１（ｆ）に示すように、これらＧａＡｓ層
やＡｌＧａＡｓ層の、Ｖ溝の最深部に対応する部分が、
Ｖ溝の形状そのままに基板側に凸形状を有するような形
状にはならず、基板の底面に平行な一定幅の底面部を有
する溝形状になり、かつ、この溝の側面部は概ね、（１
１１）Ａと（４１１）Ａの二つの面方位を有する形にな
ることを発明者らは実験で確認した。

【００４０】従来、このような基板の底面（あるいは、
底面に平行な部分の表面）に平行な底面部と複数の面方
位を有する側面部とで構成された溝を形成するには、エ
ッチングによっていたが、本発明によりこのような溝の
形状がＭＢＥ法によって精度よく形成されるようになっ
た。

【００４１】バッファ層２の形成に続いて、図１（ｇ）
に示すように、このバッファ層２の上にＳｉドープ電流
狭窄層３、ＳｉドープＧａ_1-XＡｌ_XＡｓクラッド層４
（例えば、Ｘ＝０.５０）を順次成長させると、これら
二層の、バッファ層２の溝の側面部の面方位（１１１）
Ａの部分に対応する領域はｐ型の導電性を示し、バッフ
ァ層２の底面部、バッファ層２の側面部の面方位（４１
１）Ａの部分、この面方位（４１１）Ａの縁部に連なる
基板底面に平行な部分に対応する領域はｎ型の導電性を
示すようになる。

【００４２】引き続いて、ｐ型Ｇａ_1-XＡｌ_XＡｓクラッ
ド層５（例えば、Ｘ＝０.５０）、Ｇａ_1-YＡｌ_YＡｓ活
性層６（例えば、Ｙ＝０.１４）、ｎ型Ｇａ_1-WＡｌ_WＡ
ｓクラッド層７（例えば、Ｗ＝０.５０）およびｎ型Ｇ
ａＡｓコンタクト層８を順次成長する。ｎ型Ｇａ_1-WＡ
ｌ_WＡｓクラッド層７とｎ型ＧａＡｓコンタクト層８の
ｎ型ドーピングの方法としては、Ｓｎ等の他のドーパン
トを用いてもよいが、基板温度を比較的低温にしてＡｓ
のフラックス量を多くすることにより、ｎ型の導電性を
示すように成長させることもできる。

【００４３】最後に、ｐ型基板１側にｐ側電極１１３を
形成し、ｎ型コンタクト層８側にｎ側電極１１４を形成
して、本実施例１の半導体レーザー素子を得る。

【００４４】本実施例１の半導体レーザー素子において
は、上記したように、基板１に平行な底面部を有する溝
をＳｉドープＧａＡｓ電流狭窄層３とＳｉドープＧａ
_1-XＡｌ_XＡｓクラッド層４に形成するのに、基板１表面
にエッチングによってこの形状の溝を形成するのではな
く、基板１にはＶ溝を形成し、Ｖ溝の形成されたこの基
板１の上にＭＢＥ法によりバッファ層２を成長させる方
法をとるので、このバッファ層２の表面に形成される溝
の側面部の二つの面方位が精度よく形成され、この溝に
沿って形成されるＳｉドープＧａＡｓ電流狭窄層３とＳ
ｉドープＧａ_1- _XＡｌ_XＡｓクラッド層４の溝の側面部の
二つの面方位も精度よく形成される。

【００４５】従って、ＳｉドープＧａＡｓ電流狭窄層３
とＳｉドープＧａ_1-XＡｌ_XＡｓクラッド層４に形成され
るｐ型導電性の部分においても、電流狭窄層作用がより
確実に行われるようになる。

【００４６】本実施例１の半導体レーザ素子を７８０ｎ
ｍ帯のＤＨ（ダブルヘテロ）構造として作製したとこ
ろ、閾値電流は５ｍＡであった。

【００４７】（実施例２）図２に実施例２の半導体レー
ザ素子を示す。本実施例２の半導体レーザ素子は、実施
例１と同じ構造を有する基板２１と、その上に形成され
るバッファ層２２およびＳｉドープＧａＡｓ電流狭窄層
２３までは実施例１の半導体レーザー素子と同じ構造を
なし、このＳｉドープＧａＡｓ電流狭窄層２３の上には
ｐ型Ｇａ_1- _XＡｌ_XＡｓクラッド層２５（例えば、Ｘ＝
０.５０）、Ｇａ_1-YＡｌ_YＡｓ活性層２６（例えば、Ｙ
＝０.１４）、ｎ型Ｇａ_1-WＡｌ_WＡｓクラッド層２７
（例えば、Ｗ＝０.５０）およびｎ型ＧａＡｓコンタク
ト層２８が形成されている。そして、ＳｉドープＧａＡ
ｓ電流狭窄層２３とｎ型ＧａＡｌＡｓクラッド層２７に
おいて、下層のバッファ層２２の面方位（１１１）Ａの
面に対応する領域がｐ型の導電性を示す。ただし、クラ
ッド層２７のこの領域においては、層厚方向の一部（図
の斜線部）のみがｐ型の導電性を示すように形成されて
いる。これは、ヘテロ接合部にｐｎ接合が一致しないよ
うにするためで、必要なければ層厚方向の全部がｐ型の
導電性を示すように形成してもよい。なお、図２中、２
１１はｐ側電極を示し、２１２はｎ側電極を示す。

【００４８】本実施例２の半導体レーザー素子において
も、基板２１に平行な底面部を有する溝をＳｉドープＧ
ａＡｓ電流狭窄層２３とＳｉドープＧａ_1-XＡｌ_XＡｓク
ラッド層２７に形成するのに、基板２１表面にエッチン
グによってこの形状の溝を形成するのではなく、基板２
１にはＶ溝を形成し、Ｖ溝の形成されたこの基板２１の
上にＭＢＥ法によりバッファ層２２を成長させる方法を
とるので、このバッファ層２２の表面に形成される溝の
側面部の二つの面方位が精度よく形成され、この溝に沿
って形成されるＳｉドープＧａＡｓ電流狭窄層２３とＳ
ｉドープＧａ_1- _XＡｌ_XＡｓクラッド層２７の溝の側面部
の二つの面方位も精度よく形成される。従って、Ｓｉド
ープＧａＡｓ電流狭窄層２３とＳｉドープＧａ_1-XＡｌ_X
Ａｓクラッド層２７に形成されるｐ型導電性の部分にお
いても、電流狭窄層作用がより確実に行われるようにな
る。

【００４９】本実施例２の半導体レーザ素子はＳｉドー
プＧａ_1-XＡｌ_XＡｓクラッド層２７中での電流経路がさ
らに狭窄されるので、実施例１の半導体レーザ素子に比
べ、横方向への広がり電流を低減でき、さらに閾値電流
を下げることができる。

【００５０】（実施例３）図３に実施例３の半導体レー
ザ素子を示す。本実施例３の半導体レーザー素子は、６
８０ｎｍ帯のＩｎＧａＡｌＰ系の赤色半導体レーザ素子
に本発明を適用したものである。

【００５１】この半導体レーザ素子は、ｐ型ＧａＡｓ基
板３１の（１００）面に、実施例１と同様な溝が形成さ
れ、この基板１上に実施例１、２と同様の溝を有するｐ
型ＧａＡｓバッファ層３２が形成されている。このバッ
ファ層３２の上にＳｉドープ電流狭窄層３３、ｐ型（Ａ
ｌ_SＧａ_1-S）_TＩｎ_1-TＰクラッド層３５（例えばＳ＝
０.７０、Ｔ＝０.５１）、（Ａｌ_MＧａ_1-M）_NＩｎ_1-NＰ
活性層３６（例えば、Ｍ＝０、Ｎ＝０.５１）、ｎ型
（Ａｌ_UＧａ_1-U）_VＩｎ_1-VＰクラッド層３７（Ｕ＝０.
７０、Ｖ＝０.５１）およびｎ型ＧａＡｓコンタクト層
３８がこの順に積層形成されている。

【００５２】クラッド層３５および３７は、活性層３６
よりも禁制帯幅の大きな材料から形成されており、実屈
折率導波構造となっている。また、電流経路が斜線部の
幅に狭窄されているので、従来の半導体レーザ素子に比
べて大幅に閾値電流を低減させることができる。なお、
図３中、３１１はｐ側電極を示し、３１２はｎ側電極を
示す。

【００５３】本実施例３の半導体レーザー素子において
も、基板３１に平行な底面部を有する溝をＳｉドープＧ
ａＡｓ電流狭窄層３３に形成するのに、基板３１表面に
エッチングによってこの形状の溝を形成するのではな
く、基板３１にはＶ溝を形成し、Ｖ溝の形成されたこの
基板３１の上にＭＢＥ法によりバッファ層３２を成長さ
せる方法をとるので、このバッファ層３２の表面に形成
される溝の側面部の二つの面方位が精度よく形成され、
この溝に沿って形成されるＳｉドープＧａＡｓ電流狭窄
層３３の溝の側面部の二つの面方位も精度よく形成され
る。

【００５４】従って、ＳｉドープＧａＡｓ電流狭窄層３
３に形成されるｐ型導電性の部分においても、電流狭窄
層作用がより確実に行われるようになる。

【００５５】以上のような構造を６３０ｎｍ帯のＩｎＧ
ａＡｌＰ系の半導体レーザ素子に適用しても、充分な効
果が得られる。

【００５６】本実施例３の半導体レーザ素子は、発振波
長が６８３ｎｍ、閾値電流は１２ｍＡとなり、従来の６
８０ｎｍ帯のＩｎＧａＡｌＰ系の赤色半導体レーザ素子
の閾値電流を大幅に低減できる。

【００５７】本実施例３の半導体レーザー素子において
は、電流狭窄層としてＳｉドープＧａＡｓ電流狭窄層を
形成したが、実施例２と同様な電流狭窄層を形成して
も、基板や電流狭窄層による光吸収のない非常に強力な
実屈折率導波構造とすることができる。

【００５８】（実施例４）図４に実施例４の半導体レー
ザ素子を示す。本実施例４の半導体レーザー素子は、４
７０ｎｍ帯のＺｎＭｇＳＳｅ系の青色半導体レーザ素子
に本発明を適用したものである。

【００５９】この半導体レーザ素子は、ｐ型ＧａＡｓ基
板４１の（１００）面に、実施例１と同様な溝が形成さ
れ、この基板４１上にｐ型ＧａＡｓバッファ層４２が形
成されている。

【００６０】このバッファ層４２の上に、ＳｉドープＧ
ａＡｓ電流狭窄層４３、ｐ型Ｚｎ_SＭｇ_1-SＳ_TＳｅ_1-Tク
ラッド層４５（例えばＳ＝０.７５、Ｔ＝０.４２）、Ｚ
ｎ_MＭｇ_1-MＳ_NＳｅ_1-N活性層４６（例えば、Ｍ＝１、Ｎ
＝０）、ｎ型Ｚｎ_UＭｇ_1-UＳ_VＳｅ_1-Vクラッド層４７
（Ｕ＝０.７５、Ｖ＝０.４２）およびｎ型ＧａＡｓコン
タクト層４８がこの順に積層形成されている。

【００６１】クラッド層４５および４７は、活性層４６
よりも禁制帯幅の大きな材料から形成されており、実屈
折率導波構造となっている。電流経路が斜線部の幅に狭
窄されるので、従来の半導体レーザ素子に比べて大幅に
閾値電流を低減させることができる。なお、図４中、４
１１はｐ側電極を示し、４１２はｎ側電極を示す。

【００６２】本実施例４の半導体レーザー素子において
も、基板４１に平行な底面部を有する溝をＳｉドープＧ
ａＡｓ電流狭窄層４３に形成するのに、基板４１表面に
エッチングによってこの形状の溝を形成するのではな
く、基板４１にはＶ溝を形成し、Ｖ溝の形成されたこの
基板４１の上にＭＢＥ法によりバッファ層４２を成長さ
せる方法をとるので、このバッファ層４２の表面に形成
される溝の側面部の二つの面方位が精度よく形成され、
この溝に沿って形成されるＳｉドープＧａＡｓ電流狭窄
層４３の溝の側面部の二つの面方位も精度よく形成され
る。

【００６３】従って、ＳｉドープＧａＡｓ電流狭窄層４
３に形成されるｐ型導電性の部分においても、電流狭窄
層作用がより確実に行われるようになる。

【００６４】以上のような構造を４７０ｎｍ帯のＺｎＭ
ｇＳＳｅ系の半導体レーザ素子に適用しても、充分な効
果が得られる。本実施例４の半導体レーザ素子は、発振
波長が４７８ｎｍ、閾値電流は２０ｍＡとなり、従来の
４７０ｎｍ帯のＺｎＭｇＳＳｅ系の青色半導体レーザ素
子の閾値電流よりも十分に低い値である。

【００６５】本実施例４の半導体レーザー素子におい
て、電流狭窄層としてＳｉドープＧａＡｓ電流狭窄層を
形成したが、実施例２と同様な電流狭窄層を形成して
も、基板および電流狭窄層による光吸収のない非常に強
力な実屈折率導波構造とすることができる。

【００６６】以上の各実施例において、ＧａＡｌＡｓ、
ＩｎＧａＡｌＰ、ＺｎＭｇＳＳｅの混晶比は適宜変更し
てもよい。

【００６７】また、半導体層の材料系も各実施例に示し
たものに限られず、ＧａＡｓ基板を用いる材料系であれ
ば、全ての半導体材料に適用することができる。例え
ば、ＡｌＧａＩｎＮ系、ＺｎＣｄＳＳｅ系、Ｃｕ（Ａｌ
Ｇａ）（ＳＳｅ）₂等種々の材料系を用いることができ
る。また、化合物の組成比も適宜変更することができ
る。

【００６８】

【発明の効果】以上の説明から明らかなように、本発明
に係る半導体レーザー素子の作製方法においては、電流
注入領域を、基板に形成された複数の面方位の側面部を
有する溝の側面部の内の少なくとも１つ以上の面上の領
域に限定された、光損失の少ない実屈折率導波型構造の
半導体レーザー素子について、溝の側面部の形成をエッ
チングによって行うのではなく、基板に形成したＶ溝上
にバッファ層をＭＢＥ法によって成長させる方法をとる
ので、電流狭窄層作用がより確実な、信頼性の高い半導
体レーザー素子が歩留まり良く作製できる。

【図面の簡単な説明】

【図１】（ａ）〜（ｇ）は、実施例１の半導体レーザ素
子の製造工程を示す図である。

【図２】実施例２の半導体レーザ素子を示す断面図であ
る。

【図３】実施例３の半導体レーザ素子を示す断面図であ
る。

【図４】実施例４の半導体レーザ素子を示す断面図であ
る。

【図５】従来例の半導体レーザ素子を示す図である。
（ａ）〜（ｆ）は、従来の半導体レーザ素子の製造工程
の概略を示す。

【符号の説明】

１ｐ型ＧａＡｓ基板２ｐ型ＧａＡｓバッファ層３Ｓｉドープ電流狭窄層４ＳｉドープＧａＡｌＡｓクラッド層５ｐ型ＧａＡｌＡｓクラッド層６ＧａＡｌＡｓ活性層７ｎ型ＧａＡｌＡｓクラッド層８ｎ型ＧａＡｓコンタクト層１０レジスト２１ｐ型ＧａＡｓ基板２２ｐ型ＧａＡｓバッファ層２３Ｓｉドープ電流狭窄層２５ｐ型ＧａＡｌＡｓクラッド層２６ＧａＡｌＡｓ活性層２７ｎ型ＧａＡｌＡｓクラッド層２８ｎ型ＧａＡｓコンタクト層３１ｐ型ＧａＡｓ基板３２ｐ型ＧａＡｓバッファ層３３Ｓｉドープ電流狭窄層３５ｐ型（ＡｌＧａ）ＩｎＰクラッド層３６（ＡｌＧａ）ＩｎＰ活性層３７ｎ型（ＡｌＧａ）ＩｎＰクラッド層３８ｎ型ＧａＡｓコンタクト層４１ｐ型ＧａＡｓ基板４２ｐ型ＧａＡｓバッファ層４３ＳｉドープＧａＡｓ電流狭窄層４５ｐ型ＺｎＭｇＳＳｅクラッド層４６ＺｎＭｇＳＳｅ活性層４７ｎ型ＺｎＭｇＳＳｅクラッド層４８ｎ型ＧａＡｓコンタクト層１００ストライプ１１３ｐ側電極１１４ｎ側電極２１１ｐ側電極２１２ｎ側電極３１１ｐ側電極３１２ｎ側電極４１１ｐ側電極４１２ｎ側電極

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも第１の半導体層を含んでなる
活性層の両面を、該第１の半導体層よりも禁制帯幅の大
きい第２の半導体層と、該第１の半導体層よりも禁制帯
幅の大きい第３の半導体層とで挟んでなる発光用積層部
を備えた半導体レーザー素子の製造方法であって、（１００）面を表面とするｐ型ＧａＡｓ基板の該表面
に、Ｖ溝を形成する工程と、該基板上に、該Ｖ溝の上に溝を有するｐ型ＧａＡｓバッ
ファ層を、該溝の底面が該Ｖ溝の溝底部に対応し、該底
面部に連なる側面部のそれぞれが少なくとも二つ以上の
面方位を有する状態に分子線エピタキシー法によって形
成する工程と、該バッファ層上に、該バッファ層の溝の該側面部の少な
くとも一つの面方位の上がｐ型の導電性を示し、他の面
の上がｎ型の導電性を示すようＳｉドープ電流狭窄層を
形成する工程と、該Ｓｉドープ電流狭窄層上に該発光用積層部を形成する
工程とを包含する半導体レーザー素子の製造方法。
【請求項２】前記電流狭窄層上に、少なくとも一つの
クラッド層を含む前記発光用積層部を、該クラッド層の
前記溝の側面部の少なくとも一つの面方位に対応する領
域の層厚方向の一部または全域部分がｐ型の導電性を示
し、該クラッド層の該溝の側面部の他の面および該溝の
縁に連なる前記基板の表面に対応する領域がｎ型の導電
性を示すように形成する工程を包含する請求項１に記載
の半導体レーザー素子の製造方法。