JPH0992925A - 歪多重量子井戸半導体レーザ及びその製造方法 - Google Patents
歪多重量子井戸半導体レーザ及びその製造方法Info
- Publication number
- JPH0992925A JPH0992925A JP25093595A JP25093595A JPH0992925A JP H0992925 A JPH0992925 A JP H0992925A JP 25093595 A JP25093595 A JP 25093595A JP 25093595 A JP25093595 A JP 25093595A JP H0992925 A JPH0992925 A JP H0992925A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- quantum well
- conductivity type
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 無バイアスで温度調整を不要とする為に、高
温においても低閾値、高効率な半導体レーザを提供する
こと。 【解決手段】 第１のＳｉＯ2 膜をマスクとして用いて
メサストライプを形成し、そのメサストライプを挟む両
側面に減圧ＭＯＶＰＥ法を用いて、第１のｐ型ＩｎＰ層
５、第１のｎ型ＩｎＰ層６、第２のｐ型ＩｎＰ層７の順
に成長させる。更に、第１のＳｉＯ2 膜を除去し、その
後、第２のｐ型ＩｎＰ層７及びｎ型ＩｎＰクラッド層４
のなす平面の全面に、第３のｎ型ＩｎＰ層８を形成し、
更にその全面にｎ+ 型ＩｎＧａＡｓＰコンタクト層９を
成長させる。次に、ｎ+ 型ＩｎＧａＡｓＰコンタクト層
９の全面に第２のＳｉＯ2 膜を形成し、第２のＳｉＯ2
膜の活性層領域上部にあたる部分をストライプ状に除去
する。最後に、ｎ側電極１０及びｐ側電極１１を形成
し、歪多重量子井戸半導体レーザを得る。
温においても低閾値、高効率な半導体レーザを提供する
こと。 【解決手段】 第１のＳｉＯ2 膜をマスクとして用いて
メサストライプを形成し、そのメサストライプを挟む両
側面に減圧ＭＯＶＰＥ法を用いて、第１のｐ型ＩｎＰ層
５、第１のｎ型ＩｎＰ層６、第２のｐ型ＩｎＰ層７の順
に成長させる。更に、第１のＳｉＯ2 膜を除去し、その
後、第２のｐ型ＩｎＰ層７及びｎ型ＩｎＰクラッド層４
のなす平面の全面に、第３のｎ型ＩｎＰ層８を形成し、
更にその全面にｎ+ 型ＩｎＧａＡｓＰコンタクト層９を
成長させる。次に、ｎ+ 型ＩｎＧａＡｓＰコンタクト層
９の全面に第２のＳｉＯ2 膜を形成し、第２のＳｉＯ2
膜の活性層領域上部にあたる部分をストライプ状に除去
する。最後に、ｎ側電極１０及びｐ側電極１１を形成
し、歪多重量子井戸半導体レーザを得る。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信システム等
に用いられる歪多重量子井戸半導体レーザの構造に関す
る。
に用いられる歪多重量子井戸半導体レーザの構造に関す
る。
【０００２】
【従来の技術】現在、半導体レーザの適用分野は、光通
信技術の進歩に伴ない基幹伝送系から、ＬＡＮ及びデー
タリンクなどのシステムに急速に広がりつつある。これ
らの分野で用いられる半導体レーザは、様々な環境下で
大量に使用されることから、耐環境性能に優れているこ
と及び低価格であることが望まれており、活発な研究開
発が行われている。特に、レーザモジュールの小型化及
び低価格化の観点から無バイアスで温度調整を不要とす
るため、高温でも低閾値、高効率なレーザが望まれてい
る。このため、ｐ型ＩｎＰ基板を用いてＭＯＶＰＥ成長
により電流ブロック構造を形成し、リーク電流を減少さ
せることや、活性層に歪多重量子井戸構造を導入しバン
ド構造を変化させ利得の増大を図るなどの方法がとられ
ている。
信技術の進歩に伴ない基幹伝送系から、ＬＡＮ及びデー
タリンクなどのシステムに急速に広がりつつある。これ
らの分野で用いられる半導体レーザは、様々な環境下で
大量に使用されることから、耐環境性能に優れているこ
と及び低価格であることが望まれており、活発な研究開
発が行われている。特に、レーザモジュールの小型化及
び低価格化の観点から無バイアスで温度調整を不要とす
るため、高温でも低閾値、高効率なレーザが望まれてい
る。このため、ｐ型ＩｎＰ基板を用いてＭＯＶＰＥ成長
により電流ブロック構造を形成し、リーク電流を減少さ
せることや、活性層に歪多重量子井戸構造を導入しバン
ド構造を変化させ利得の増大を図るなどの方法がとられ
ている。
【０００３】前者の例として、例えば、５ｔｈ Ｏｐｔ
ｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ Ｔ
ｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，Ｊｕｌｙ １９９
４，１４Ｄ１−２（以下、引用例１）に記載されている
様なものが挙げられ、また、後者の例として、例えば、
特開平５−１９８８９１号（以下、引用例２）が挙げら
れる。
ｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ Ｔ
ｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，Ｊｕｌｙ １９９
４，１４Ｄ１−２（以下、引用例１）に記載されている
様なものが挙げられ、また、後者の例として、例えば、
特開平５−１９８８９１号（以下、引用例２）が挙げら
れる。
【０００４】引用例１は、図４に示される様に、有機金
属気相成長（ＭＯＶＰＥ成長）により（１００）ｐ型Ｉ
ｎＰ基板４１上に歪多重量子井戸活性層、ｐ型ＩｎＰ層
５及びｎ型ＩｎＰ層６ならびにｐ型ＩｎＰ層７からなる
電流ブロック層を形成したものであり、電流ブロック層
を形成することにより、リーク電流を減少させることが
できるとしている。
属気相成長（ＭＯＶＰＥ成長）により（１００）ｐ型Ｉ
ｎＰ基板４１上に歪多重量子井戸活性層、ｐ型ＩｎＰ層
５及びｎ型ＩｎＰ層６ならびにｐ型ＩｎＰ層７からなる
電流ブロック層を形成したものであり、電流ブロック層
を形成することにより、リーク電流を減少させることが
できるとしている。
【０００５】引用例２は、図５に示される様に、圧縮歪
多重量子井戸構造を持つ活性層において、障壁層のエネ
ルギーバリアを高くして、同じ圧縮歪量でも量子井戸束
縛効果を強めて価電子帯状態密度を減少させるものであ
る。この結果、微分利得の大きい半導体レーザを提供出
来るとしている。
多重量子井戸構造を持つ活性層において、障壁層のエネ
ルギーバリアを高くして、同じ圧縮歪量でも量子井戸束
縛効果を強めて価電子帯状態密度を減少させるものであ
る。この結果、微分利得の大きい半導体レーザを提供出
来るとしている。
【０００６】
【発明が解決しようとする課題】ところで、半導体レー
ザを高温、無バイアスで動作させるためには高温でもサ
ブミリアンペアの閾値電流を実現させることが必要であ
る。更に高温でサブミリアンペアの閾値電流動作をさせ
ることを、歪量の増大のみで実現することは困難であ
り、更なる利得の増大が必要である。
ザを高温、無バイアスで動作させるためには高温でもサ
ブミリアンペアの閾値電流を実現させることが必要であ
る。更に高温でサブミリアンペアの閾値電流動作をさせ
ることを、歪量の増大のみで実現することは困難であ
り、更なる利得の増大が必要である。
【０００７】しかしながら、従来例に示される様な構造
では、高温における利得が低いため上記の様な条件を満
たすことが困難であった。
では、高温における利得が低いため上記の様な条件を満
たすことが困難であった。
【０００８】そこで、本発明は、上記の問題点を解決
し、高温でサブミリアンペアの閾値動作が可能な光通信
用半導体レーザ、特に歪多重量子井戸半導体レーザ及び
その製造方法を提供することにある。
し、高温でサブミリアンペアの閾値動作が可能な光通信
用半導体レーザ、特に歪多重量子井戸半導体レーザ及び
その製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、ＩｎＰ
基板と、前記ＩｎＰ基板上に、ｐ型クラッド層と、ｎ型
クラッド層と、前記ｐ型クラッド層及びｎ型クラッド層
に挟まれ、且つ、井戸層及び該井戸層よりバンドギャッ
プの大きい障壁層が交互に積層された多重量子井戸から
なる活性層とを有する多重量子井戸半導体レーザにおい
て、前記井戸層及び前記障壁層は、共にＩｎＧａＡｓＰ
からなり、前記井戸層及び前記障壁層からなる前記活性
層は、圧縮歪多重量子井戸構造を有しており、前記Ｉｎ
Ｐは、通常結晶面方位である（１００）から［１１１］
Ａ方向に２〜４°までの範囲でオフした（１００）２〜
４°オフ［１１１］Ａ方向基板であることを特徴とする
歪多重量子井戸半導体レーザが得られる。
基板と、前記ＩｎＰ基板上に、ｐ型クラッド層と、ｎ型
クラッド層と、前記ｐ型クラッド層及びｎ型クラッド層
に挟まれ、且つ、井戸層及び該井戸層よりバンドギャッ
プの大きい障壁層が交互に積層された多重量子井戸から
なる活性層とを有する多重量子井戸半導体レーザにおい
て、前記井戸層及び前記障壁層は、共にＩｎＧａＡｓＰ
からなり、前記井戸層及び前記障壁層からなる前記活性
層は、圧縮歪多重量子井戸構造を有しており、前記Ｉｎ
Ｐは、通常結晶面方位である（１００）から［１１１］
Ａ方向に２〜４°までの範囲でオフした（１００）２〜
４°オフ［１１１］Ａ方向基板であることを特徴とする
歪多重量子井戸半導体レーザが得られる。
【００１０】また、本発明によれば、ＩｎＰ基板と、前
記ＩｎＰ基板上に、ｐ型クラッド層と、ｎ型クラッド層
と、前記ｐ型クラッド層及びｎ型クラッド層に挟まれ、
且つ、井戸層及び該井戸層よりバンドギャップの大きい
障壁層が交互に積層された多重量子井戸からなる活性層
とを有する多重量子井戸半導体レーザにおいて、前記井
戸層は、ＩｎＧａＡｓからなり、前記障壁層は、ＩｎＧ
ａＡｓＰからなり、前記井戸層及び前記障壁層からなる
前記活性層は、圧縮歪多重量子井戸構造を有しており、
前記ＩｎＰは、通常結晶面方位である（１００）から
［１１１］Ａ方向に２〜４°までの範囲でオフした（１
００）２〜４°オフ［１１１］Ａ方向基板であることを
特徴とする歪多重量子井戸半導体レーザが得られる。
記ＩｎＰ基板上に、ｐ型クラッド層と、ｎ型クラッド層
と、前記ｐ型クラッド層及びｎ型クラッド層に挟まれ、
且つ、井戸層及び該井戸層よりバンドギャップの大きい
障壁層が交互に積層された多重量子井戸からなる活性層
とを有する多重量子井戸半導体レーザにおいて、前記井
戸層は、ＩｎＧａＡｓからなり、前記障壁層は、ＩｎＧ
ａＡｓＰからなり、前記井戸層及び前記障壁層からなる
前記活性層は、圧縮歪多重量子井戸構造を有しており、
前記ＩｎＰは、通常結晶面方位である（１００）から
［１１１］Ａ方向に２〜４°までの範囲でオフした（１
００）２〜４°オフ［１１１］Ａ方向基板であることを
特徴とする歪多重量子井戸半導体レーザが得られる。
【００１１】更に、本発明によれば、前記いずれかの歪
多重量子井戸半導体レーザにおいて、該歪多重量子井戸
半導体レーザは、前記活性層の両側面を挟み込む様にし
て形成された電流ブロック層を有し、リーク電流を減少
させることができることを特徴とする歪多重量子井戸半
導体レーザが得られる。
多重量子井戸半導体レーザにおいて、該歪多重量子井戸
半導体レーザは、前記活性層の両側面を挟み込む様にし
て形成された電流ブロック層を有し、リーク電流を減少
させることができることを特徴とする歪多重量子井戸半
導体レーザが得られる。
【００１２】また、本発明によれば、第１導電型ＩｎＰ
基板と、前記第１導電型ＩｎＰ基板上に形成された第１
導電型クラッド層と、第２導電型クラッド層と、前記第
１導電型クラッド層及び第２導電型クラッド層に挟ま
れ、且つ、井戸層及び該井戸層よりバンドギャップの大
きい障壁層が交互に積層された多重量子井戸からなる活
性層とを有する多重量子井戸半導体レーザの製造方法に
おいて、通常結晶面方位である（１００）から［１１
１］Ａ方向に２〜４°までの範囲でオフした第１導電型
ＩｎＰ基板を用意し、該第１導電型ＩｎＰ基板上に第１
導電型ＩｎＰクラッド層を形成し、該第１導電型ＩｎＰ
クラッド層上に、前記井戸層及び障壁層共にＩｎＧａＡ
ｓＰからなる圧縮歪多重量子井戸構造を有する活性層を
形成し、該活性層上に第２導電型ＩｎＰクラッド層を形
成することを特徴とする歪多重量子井戸半導体レーザの
製造方法が得られる。
基板と、前記第１導電型ＩｎＰ基板上に形成された第１
導電型クラッド層と、第２導電型クラッド層と、前記第
１導電型クラッド層及び第２導電型クラッド層に挟ま
れ、且つ、井戸層及び該井戸層よりバンドギャップの大
きい障壁層が交互に積層された多重量子井戸からなる活
性層とを有する多重量子井戸半導体レーザの製造方法に
おいて、通常結晶面方位である（１００）から［１１
１］Ａ方向に２〜４°までの範囲でオフした第１導電型
ＩｎＰ基板を用意し、該第１導電型ＩｎＰ基板上に第１
導電型ＩｎＰクラッド層を形成し、該第１導電型ＩｎＰ
クラッド層上に、前記井戸層及び障壁層共にＩｎＧａＡ
ｓＰからなる圧縮歪多重量子井戸構造を有する活性層を
形成し、該活性層上に第２導電型ＩｎＰクラッド層を形
成することを特徴とする歪多重量子井戸半導体レーザの
製造方法が得られる。
【００１３】また、本発明によれば、第１導電型ＩｎＰ
基板と、前記第１導電型ＩｎＰ基板上に形成された第１
導電型クラッド層と、第２導電型クラッド層と、前記第
１導電型クラッド層及び第２導電型クラッド層に挟ま
れ、且つ、井戸層と該井戸層よりバンドギャップの大き
い障壁層が交互に積層された多重量子井戸からなる活性
層とを持つ多重量子井戸半導体レーザの製造方法に関
し、通常結晶面方位である（１００）から［１１１］Ａ
方向に２〜４°までの範囲でオフした第１導電ＩｎＰ基
板を用意し、該第１導電型ＩｎＰ基板上に第１導電型Ｉ
ｎＰクラッド層を形成し、該第１導電型ＩｎＰクラッド
層上に、前記井戸層はＩｎＧａＡｓからなり、前記障壁
層はＩｎＧａＡｓＰからなる圧縮歪多重量子井戸構造を
有する活性層を形成し、該活性層上に第２導電型ＩｎＰ
クラッド層を形成することを特徴とする歪多重量子井戸
半導体レーザの製造方法が得られる。
基板と、前記第１導電型ＩｎＰ基板上に形成された第１
導電型クラッド層と、第２導電型クラッド層と、前記第
１導電型クラッド層及び第２導電型クラッド層に挟ま
れ、且つ、井戸層と該井戸層よりバンドギャップの大き
い障壁層が交互に積層された多重量子井戸からなる活性
層とを持つ多重量子井戸半導体レーザの製造方法に関
し、通常結晶面方位である（１００）から［１１１］Ａ
方向に２〜４°までの範囲でオフした第１導電ＩｎＰ基
板を用意し、該第１導電型ＩｎＰ基板上に第１導電型Ｉ
ｎＰクラッド層を形成し、該第１導電型ＩｎＰクラッド
層上に、前記井戸層はＩｎＧａＡｓからなり、前記障壁
層はＩｎＧａＡｓＰからなる圧縮歪多重量子井戸構造を
有する活性層を形成し、該活性層上に第２導電型ＩｎＰ
クラッド層を形成することを特徴とする歪多重量子井戸
半導体レーザの製造方法が得られる。
【００１４】更に、本発明によれば、前記いずれかの歪
多重量子井戸半導体レーザの製造方法において、前記第
１導電型がｐ型であり、前記第２導電型がｎ型である場
合、前記活性層上に第２導電型ＩｎＰクラッド層を形成
する工程は、該活性層上に補助ｎ型ＩｎＰクラッド層を
形成し、第１のＳｉＯ2 膜をマスクとしてメサストライ
プを形成し、該メサストライプを挟む両側面に第１のｐ
型ＩｎＰ層、第１のｎ型ＩｎＰ層、第２のｐ型ＩｎＰ層
を順に成長させて電流ブロック層を形成し、前記第１の
ＳｉＯ2 膜を除去し、前記第２のｐ型ＩｎＰ層及び前記
補助ｎ型ＩｎＰクラッド層のなす平面上に、第２のｎ型
ＩｎＰ層を形成することで、前記補助ｎ型ＩｎＰクラッ
ド層と該第２のｎ型ＩｎＰ層とから、前記第２導電型Ｉ
ｎＰクラッド層を形成することを特徴とする歪多重量子
井戸半導体レーザの製造方法が得られる。
多重量子井戸半導体レーザの製造方法において、前記第
１導電型がｐ型であり、前記第２導電型がｎ型である場
合、前記活性層上に第２導電型ＩｎＰクラッド層を形成
する工程は、該活性層上に補助ｎ型ＩｎＰクラッド層を
形成し、第１のＳｉＯ2 膜をマスクとしてメサストライ
プを形成し、該メサストライプを挟む両側面に第１のｐ
型ＩｎＰ層、第１のｎ型ＩｎＰ層、第２のｐ型ＩｎＰ層
を順に成長させて電流ブロック層を形成し、前記第１の
ＳｉＯ2 膜を除去し、前記第２のｐ型ＩｎＰ層及び前記
補助ｎ型ＩｎＰクラッド層のなす平面上に、第２のｎ型
ＩｎＰ層を形成することで、前記補助ｎ型ＩｎＰクラッ
ド層と該第２のｎ型ＩｎＰ層とから、前記第２導電型Ｉ
ｎＰクラッド層を形成することを特徴とする歪多重量子
井戸半導体レーザの製造方法が得られる。
【００１５】
【発明の実施の形態】以下に本発明の実施の形態を説明
する。
する。
【００１６】本発明の第１の実施の形態として、井戸層
及び障壁層共にＩｎＧａＡｓＰからなる活性層を有し、
且つ、電流ブロック層を有する歪多重量子井戸半導体レ
ーザを図１に示し、この歪多重量子井戸半導体レーザの
製造方法を以下に説明する。
及び障壁層共にＩｎＧａＡｓＰからなる活性層を有し、
且つ、電流ブロック層を有する歪多重量子井戸半導体レ
ーザを図１に示し、この歪多重量子井戸半導体レーザの
製造方法を以下に説明する。
【００１７】まず、通常結晶面方位である（１００）か
ら［１１１］Ａ方向に２〜４°までの範囲でオフした
［１１１］Ａ方向に２〜４°オフｐ型ＩｎＰ基板１を用
意する。次に［１１１］Ａ方向に２〜４°オフｐ型Ｉｎ
Ｐ基板１上に減圧ＭＯＶＰＥ法によりｐ型ＩｎＰクラッ
ド層２、井戸層及び障壁層共にＩｎＧａＡｓＰからなる
圧縮歪多重量子井戸構造を有する活性層（圧縮歪ＩｎＧ
ａＡｓＰ ＭＱＷ活性層）３、ｎ型ＩｎＰクラッド層４
を連続して成長させる。
ら［１１１］Ａ方向に２〜４°までの範囲でオフした
［１１１］Ａ方向に２〜４°オフｐ型ＩｎＰ基板１を用
意する。次に［１１１］Ａ方向に２〜４°オフｐ型Ｉｎ
Ｐ基板１上に減圧ＭＯＶＰＥ法によりｐ型ＩｎＰクラッ
ド層２、井戸層及び障壁層共にＩｎＧａＡｓＰからなる
圧縮歪多重量子井戸構造を有する活性層（圧縮歪ＩｎＧ
ａＡｓＰ ＭＱＷ活性層）３、ｎ型ＩｎＰクラッド層４
を連続して成長させる。
【００１８】その後、第１のＳｉＯ2 膜をマスクとして
用いてメサストライプを形成し、そのメサストライプを
挟む両側面に減圧ＭＯＶＰＥ法を用いて、第１のｐ型Ｉ
ｎＰ層５、第１のｎ型ＩｎＰ層６、第２のｐ型ＩｎＰ層
７の順に成長させる。
用いてメサストライプを形成し、そのメサストライプを
挟む両側面に減圧ＭＯＶＰＥ法を用いて、第１のｐ型Ｉ
ｎＰ層５、第１のｎ型ＩｎＰ層６、第２のｐ型ＩｎＰ層
７の順に成長させる。
【００１９】更に、第１のＳｉＯ2 膜を除去し、その
後、第２のｐ型ＩｎＰ層７及びｎ型ＩｎＰクラッド層４
のなす平面の全面に、第３のｎ型ＩｎＰ層８を形成し、
更にその全面にｎ+ 型ＩｎＧａＡｓＰコンタクト層９を
成長させる。
後、第２のｐ型ＩｎＰ層７及びｎ型ＩｎＰクラッド層４
のなす平面の全面に、第３のｎ型ＩｎＰ層８を形成し、
更にその全面にｎ+ 型ＩｎＧａＡｓＰコンタクト層９を
成長させる。
【００２０】次に、ｎ+ 型ＩｎＧａＡｓＰコンタクト層
９の全面に第２のＳｉＯ2 膜を形成し、第２のＳｉＯ2
膜の活性層領域上部にあたる部分をストライプ状に除去
する。
９の全面に第２のＳｉＯ2 膜を形成し、第２のＳｉＯ2
膜の活性層領域上部にあたる部分をストライプ状に除去
する。
【００２１】最後に、ｎ側電極１０及びｐ側電極１１を
形成し、図１に示される様な歪多重量子井戸半導体レー
ザを得る。
形成し、図１に示される様な歪多重量子井戸半導体レー
ザを得る。
【００２２】ここで、図２として、通常結晶面方位（１
００）から［１１１］Ａ方向に様々なオフ角度でオフし
たＩｎＰ基板上に、井戸層として膜厚６ｎｍの１．４％
圧縮歪ＩｎＧａＡｓＰを用い、障壁層として膜厚１０ｎ
ｍの１．１３μｍ波長ＩｎＧａＡｓＰを用いた１０層の
圧縮歪ＩｎＧａＡｓＰ多重量子井戸構造（ＭＱＷ）を持
つ活性層を形成した場合のフォトルミネッセンス半値幅
（ＰＬ ＦＷＨＭ）の変化を黒丸で、また、フォトルミ
ネッセンス強度（ＰＬ Ｉｎｔ．）の変化を白丸で示
す。
００）から［１１１］Ａ方向に様々なオフ角度でオフし
たＩｎＰ基板上に、井戸層として膜厚６ｎｍの１．４％
圧縮歪ＩｎＧａＡｓＰを用い、障壁層として膜厚１０ｎ
ｍの１．１３μｍ波長ＩｎＧａＡｓＰを用いた１０層の
圧縮歪ＩｎＧａＡｓＰ多重量子井戸構造（ＭＱＷ）を持
つ活性層を形成した場合のフォトルミネッセンス半値幅
（ＰＬ ＦＷＨＭ）の変化を黒丸で、また、フォトルミ
ネッセンス強度（ＰＬ Ｉｎｔ．）の変化を白丸で示
す。
【００２３】図２によると、オフ角度が２〜４°のオフ
基板において、フォトルミネッセンス半値幅が最小、フ
ォトルミネッセンス強度が最大になり、（１００）基板
よりも微分利得が増大していることが分かる。したがっ
て、このことより、２〜４°の範囲でオフしたＩｎＰ基
板を用いて歪多重量子井戸半導体レーザを作成すれば
（１００）基板を用いた場合よりも高温低閾値動作が可
能になることが分かる。
基板において、フォトルミネッセンス半値幅が最小、フ
ォトルミネッセンス強度が最大になり、（１００）基板
よりも微分利得が増大していることが分かる。したがっ
て、このことより、２〜４°の範囲でオフしたＩｎＰ基
板を用いて歪多重量子井戸半導体レーザを作成すれば
（１００）基板を用いた場合よりも高温低閾値動作が可
能になることが分かる。
【００２４】また、このように［１１１］Ａ方向にオフ
した基板を用いると、レーザ端面をへき開により簡単に
形成可能となる。
した基板を用いると、レーザ端面をへき開により簡単に
形成可能となる。
【００２５】以上のようにして得たレーザを共振器長１
５０μｍ、前面、後面コーティング９５％、９８％で評
価したところ、室温で閾値電流は０．３ｍＡの値をと
り、スロープ効率は０．１２Ｗ／Ａであった。また、８
５℃で閾値電流は０．９ｍＡの値をとり、スロープ効率
は０．０８Ｗ／Ａであった。一方、同様な構造を（１０
０）ｐ型ＩｎＰ基板上に成長させプレーナ型埋め込みレ
ーザ（ＰＢＨ−ＬＤ）を作製した結果、室温で閾値電流
は０．４ｍＡの値をとり、スロープ効率は０．０８Ｗ／
Ａであった。また、８５℃で閾値電流は２．５ｍＡの値
をとり、スロープ効率は０．０４Ｗ／Ａであった。以上
のことから、従来例の結果に比べ改善がなされており、
したがって、本発明を用いることにより、高温で低閾
値、低電流駆動が可能になる。
５０μｍ、前面、後面コーティング９５％、９８％で評
価したところ、室温で閾値電流は０．３ｍＡの値をと
り、スロープ効率は０．１２Ｗ／Ａであった。また、８
５℃で閾値電流は０．９ｍＡの値をとり、スロープ効率
は０．０８Ｗ／Ａであった。一方、同様な構造を（１０
０）ｐ型ＩｎＰ基板上に成長させプレーナ型埋め込みレ
ーザ（ＰＢＨ−ＬＤ）を作製した結果、室温で閾値電流
は０．４ｍＡの値をとり、スロープ効率は０．０８Ｗ／
Ａであった。また、８５℃で閾値電流は２．５ｍＡの値
をとり、スロープ効率は０．０４Ｗ／Ａであった。以上
のことから、従来例の結果に比べ改善がなされており、
したがって、本発明を用いることにより、高温で低閾
値、低電流駆動が可能になる。
【００２６】次に本発明の第２の実施の形態として、井
戸層はＩｎＧａＡｓからなり、障壁層はＩｎＧａＡｓＰ
からなる活性層（圧縮歪ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
ＭＱＷ活性層）３３を有し、且つ、ｐ型ＩｎＰ層５及
びｎ型ＩｎＰ層６ならびにｐ型ＩｎＰ層７からなる電流
ブロック層を有する歪多重量子井戸半導体レーザを図３
に示す。
戸層はＩｎＧａＡｓからなり、障壁層はＩｎＧａＡｓＰ
からなる活性層（圧縮歪ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
ＭＱＷ活性層）３３を有し、且つ、ｐ型ＩｎＰ層５及
びｎ型ＩｎＰ層６ならびにｐ型ＩｎＰ層７からなる電流
ブロック層を有する歪多重量子井戸半導体レーザを図３
に示す。
【００２７】この第２の実施の形態の歪多重量子井戸半
導体レーザも前述した第１の実施の形態の歪多重量子井
戸半導体レーザと同じ理由により、（１００）基板を用
いた場合よりも高温低閾値動作が可能になる。
導体レーザも前述した第１の実施の形態の歪多重量子井
戸半導体レーザと同じ理由により、（１００）基板を用
いた場合よりも高温低閾値動作が可能になる。
【００２８】尚、本発明の実施の形態において、電流ブ
ロック層を有した歪多重量子井戸半導体レーザについて
説明してきたが、電流ブロック層を有しないものも可能
である。但し、高温高出力特性を望むのであれば、電流
ブロック層を有するものの方が望ましい。
ロック層を有した歪多重量子井戸半導体レーザについて
説明してきたが、電流ブロック層を有しないものも可能
である。但し、高温高出力特性を望むのであれば、電流
ブロック層を有するものの方が望ましい。
【００２９】また、本発明の実施の形態において、ｐ型
ＩｎＰ基板を用いて説明を行ってきたが、ｎ型ＩｎＰ基
板を用いても可能である。
ＩｎＰ基板を用いて説明を行ってきたが、ｎ型ＩｎＰ基
板を用いても可能である。
【００３０】
【実施例】本発明の第１の実施の形態例において、基板
としては、減圧ＭＯＶＰＥ法により通常結晶面方位（１
００）から［１１１］Ａ方向に３°オフしたｐ型ＩｎＰ
基板を用いた。また、圧縮歪多重量子井戸構造を持つ活
性層として、井戸層数が５で、且つ、井戸層が膜厚６ｎ
ｍの１．４％圧縮歪ＩｎＧａＡｓＰ、障壁層が膜厚１０
ｎｍの１．１３μｍ波長ＩｎＧａＡｓＰからなり発光波
長が１．３μｍである多重量子井戸活性層を用いた。ま
た、ｎ型ＩｎＰクラッド層を形成した後、メサストライ
プを形成する為にマスクとして用いた第１のＳｉＯ2 膜
の幅は、１．５μｍとした。また、第２のＳｉＯ2 膜を
ストライプ状に除去した際の幅は、１．５μｍとした。
としては、減圧ＭＯＶＰＥ法により通常結晶面方位（１
００）から［１１１］Ａ方向に３°オフしたｐ型ＩｎＰ
基板を用いた。また、圧縮歪多重量子井戸構造を持つ活
性層として、井戸層数が５で、且つ、井戸層が膜厚６ｎ
ｍの１．４％圧縮歪ＩｎＧａＡｓＰ、障壁層が膜厚１０
ｎｍの１．１３μｍ波長ＩｎＧａＡｓＰからなり発光波
長が１．３μｍである多重量子井戸活性層を用いた。ま
た、ｎ型ＩｎＰクラッド層を形成した後、メサストライ
プを形成する為にマスクとして用いた第１のＳｉＯ2 膜
の幅は、１．５μｍとした。また、第２のＳｉＯ2 膜を
ストライプ状に除去した際の幅は、１．５μｍとした。
【００３１】
【発明の効果】以上説明したように、本発明の半導体レ
ーザを用いれば、高温で低閾値、定電流駆動可能な半導
体レーザと及びその製造方法を得ることが出来る。
ーザを用いれば、高温で低閾値、定電流駆動可能な半導
体レーザと及びその製造方法を得ることが出来る。
【図１】本発明の第１の実施の形態の半導体レーザの断
面図である。
面図である。
【図２】通常結晶面方位である（１００）から［１１
１］Ａ方向への基板のオフ角度とその基板上に成長した
１．４％圧縮歪ＩｎＧａＡｓＰ多重量子井戸構造の、フ
ォトルミネッセンス半値幅及びフォトルミネッセンス強
度の関係を示す図である。
１］Ａ方向への基板のオフ角度とその基板上に成長した
１．４％圧縮歪ＩｎＧａＡｓＰ多重量子井戸構造の、フ
ォトルミネッセンス半値幅及びフォトルミネッセンス強
度の関係を示す図である。
【図３】本発明の第２の実施の形態の半導体レーザの断
面図である。
面図である。
【図４】引用例１の半導体レーザの断面図である。
【図５】引用例２の半導体レーザの断面図である。
１ （１１１）Ａ方向に３°オフｐ型ＩｎＰ基板 ２ ｐ型ＩｎＰクラッド層 ３ １．４％圧縮歪ＩｎＧａＡｓＰ ＭＱＷ活性層 ４ ｎ型ＩｎＰクラッド層 ５ ｐ−ＩｎＰ層（ｐ型ＩｎＰ層） ６ ｎ−ＩｎＰ層（ｎ型ＩｎＰ層） ７ ｐ−ＩｎＰ層（ｐ型ＩｎＰ層） ８ ｎ−ＩｎＰ層（ｎ型ＩｎＰ層） ９ ｎ+ −ＩｎＧａＡｓＰコンタクト層（ｎ+ 型Ｉｎ
ＧａＡｓＰコンタクト層） １０ ｎ側電極 １１ ｐ型電極 ３３ １．４％圧縮歪ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
ＭＱＷ活性層 ４１ （１００）ｐ型ＩｎＰ基板 ５１ （１００）ｎ型ＩｎＰ基板 ５２ ｎ型ＩｎＰクラッド層 ５３ ０．９５μｍ波長ＩｎＧａＡｓＰガイド層 ５４ Ｉｎ0.9 Ｇａ0.1 Ａｓ井戸層 ５５ ０．９５μｍ波長ＩｎＧａＡｓＰバリア層 ５６ ０．９５μｍ波長ＩｎＧａＡｓＰバリア層 ５７ ｐ型ＩｎＰクラッド層 ５８ ｐ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層
ＧａＡｓＰコンタクト層） １０ ｎ側電極 １１ ｐ型電極 ３３ １．４％圧縮歪ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
ＭＱＷ活性層 ４１ （１００）ｐ型ＩｎＰ基板 ５１ （１００）ｎ型ＩｎＰ基板 ５２ ｎ型ＩｎＰクラッド層 ５３ ０．９５μｍ波長ＩｎＧａＡｓＰガイド層 ５４ Ｉｎ0.9 Ｇａ0.1 Ａｓ井戸層 ５５ ０．９５μｍ波長ＩｎＧａＡｓＰバリア層 ５６ ０．９５μｍ波長ＩｎＧａＡｓＰバリア層 ５７ ｐ型ＩｎＰクラッド層 ５８ ｐ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層
Claims (6)
- 【請求項１】 ＩｎＰ基板と、前記ＩｎＰ基板上に、ｐ
型クラッド層と、ｎ型クラッド層と、前記ｐ型クラッド
層及びｎ型クラッド層に挟まれ、且つ、井戸層及び該井
戸層よりバンドギャップの大きい障壁層が交互に積層さ
れた多重量子井戸からなる活性層とを有する多重量子井
戸半導体レーザにおいて、 前記井戸層及び前記障壁層は、共にＩｎＧａＡｓＰから
なり、 前記井戸層及び前記障壁層からなる前記活性層は、圧縮
歪多重量子井戸構造を有しており、 前記ＩｎＰは、通常結晶面方位である（１００）から
［１１１］Ａ方向に２〜４°までの範囲でオフした（１
００）２〜４°オフ［１１１］Ａ方向基板であることを
特徴とする歪多重量子井戸半導体レーザ。 - 【請求項２】 ＩｎＰ基板と、前記ＩｎＰ基板上に、ｐ
型クラッド層と、ｎ型クラッド層と、前記ｐ型クラッド
層及びｎ型クラッド層に挟まれ、且つ、井戸層及び該井
戸層よりバンドギャップの大きい障壁層が交互に積層さ
れた多重量子井戸からなる活性層とを有する多重量子井
戸半導体レーザにおいて、 前記井戸層は、ＩｎＧａＡｓからなり、 前記障壁層は、ＩｎＧａＡｓＰからなり、 前記井戸層及び前記障壁層からなる前記活性層は、圧縮
歪多重量子井戸構造を有しており、 前記ＩｎＰは、通常結晶面方位である（１００）から
［１１１］Ａ方向に２〜４°までの範囲でオフした（１
００）２〜４°オフ［１１１］Ａ方向基板であることを
特徴とする歪多重量子井戸半導体レーザ。 - 【請求項３】 請求項１及び請求項２に記載のいずれか
の歪多重量子井戸半導体レーザにおいて、 該歪多重量子井戸半導体レーザは、前記活性層の両側面
を挟み込む様にして形成された電流ブロック層を有し、 リーク電流を減少させることができることを特徴とする
歪多重量子井戸半導体レーザ。 - 【請求項４】 第１導電型ＩｎＰ基板と、前記第１導電
型ＩｎＰ基板上に形成された第１導電型クラッド層と、
第２導電型クラッド層と、前記第１導電型クラッド層及
び第２導電型クラッド層に挟まれ、且つ、井戸層及び該
井戸層よりバンドギャップの大きい障壁層が交互に積層
された多重量子井戸からなる活性層とを有する多重量子
井戸半導体レーザの製造方法において、 通常結晶面方位である（１００）から［１１１］Ａ方向
に２〜４°までの範囲でオフした第１導電型ＩｎＰ基板
を用意し、 該第１導電型ＩｎＰ基板上に第１導電型ＩｎＰクラッド
層を形成し、 該第１導電型ＩｎＰクラッド層上に、前記井戸層及び障
壁層共にＩｎＧａＡｓＰからなる圧縮歪多重量子井戸構
造を有する活性層を形成し、 該活性層上に第２導電型ＩｎＰクラッド層を形成するこ
とを特徴とする歪多重量子井戸半導体レーザの製造方
法。 - 【請求項５】 第１導電型ＩｎＰ基板と、前記第１導電
型ＩｎＰ基板上に形成された第１導電型クラッド層と、
第２導電型クラッド層と、前記第１導電型クラッド層及
び第２導電型クラッド層に挟まれ、且つ、井戸層と該井
戸層よりバンドギャップの大きい障壁層が交互に積層さ
れた多重量子井戸からなる活性層とを持つ多重量子井戸
半導体レーザの製造方法に関し、 通常結晶面方位である（１００）から［１１１］Ａ方向
に２〜４°までの範囲でオフした第１導電ＩｎＰ基板を
用意し、 該第１導電型ＩｎＰ基板上に第１導電型ＩｎＰクラッド
層を形成し、 該第１導電型ＩｎＰクラッド層上に、前記井戸層はＩｎ
ＧａＡｓからなり、前記障壁層はＩｎＧａＡｓＰからな
る圧縮歪多重量子井戸構造を有する活性層を形成し、 該活性層上に第２導電型ＩｎＰクラッド層を形成するこ
とを特徴とする歪多重量子井戸半導体レーザの製造方
法。 - 【請求項６】 請求項４及び請求項５に記載のいずれか
の歪多重量子井戸半導体レーザの製造方法において前記
第１導電型がｐ型であり、前記第２導電型がｎ型である
場合、 前記活性層上に第２導電型ＩｎＰクラッド層を形成する
工程は、 該活性層上に補助ｎ型ＩｎＰクラッド層を形成し、 第１のＳｉＯ2 膜をマスクとしてメサストライプを形成
し、 該メサストライプを挟む両側面に第１のｐ型ＩｎＰ層、
第１のｎ型ＩｎＰ層、第２のｐ型ＩｎＰ層を順に成長さ
せて電流ブロック層を形成し、 前記第１のＳｉＯ2 膜を除去し、 前記第２のｐ型ＩｎＰ層及び前記補助ｎ型ＩｎＰクラッ
ド層のなす平面上に、第２のｎ型ＩｎＰ層を形成するこ
とで、 前記補助ｎ型ＩｎＰクラッド層と該第２のｎ型ＩｎＰ層
とから、前記第２導電型ＩｎＰクラッド層を形成するこ
とを特徴とする歪多重量子井戸半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25093595A JPH0992925A (ja) | 1995-09-28 | 1995-09-28 | 歪多重量子井戸半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25093595A JPH0992925A (ja) | 1995-09-28 | 1995-09-28 | 歪多重量子井戸半導体レーザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992925A true JPH0992925A (ja) | 1997-04-04 |
Family
ID=17215213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25093595A Pending JPH0992925A (ja) | 1995-09-28 | 1995-09-28 | 歪多重量子井戸半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992925A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9698569B2 (en) | 2013-09-20 | 2017-07-04 | Renesas Electronics Corporation | Method for manufacturing semiconductor device and semiconductor device |
| CN112382925A (zh) * | 2020-12-21 | 2021-02-19 | 江苏华兴激光科技有限公司 | 一种dfb激光芯片及其制备方法 |
-
1995
- 1995-09-28 JP JP25093595A patent/JPH0992925A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9698569B2 (en) | 2013-09-20 | 2017-07-04 | Renesas Electronics Corporation | Method for manufacturing semiconductor device and semiconductor device |
| US10020637B2 (en) | 2013-09-20 | 2018-07-10 | Renesas Electronics Corporation | Method for manufacturing semiconductor device and semiconductor device |
| CN112382925A (zh) * | 2020-12-21 | 2021-02-19 | 江苏华兴激光科技有限公司 | 一种dfb激光芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05145178A (ja) | 歪量子井戸半導体レーザ素子 | |
| JP4219010B2 (ja) | 半導体レーザ装置 | |
| JP2718342B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0856045A (ja) | 半導体レーザ装置 | |
| KR100277561B1 (ko) | 반도체 레이저 장치 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| US6432735B1 (en) | High power single mode laser and method of fabrication | |
| JP3857141B2 (ja) | 光半導体装置及びその製造方法 | |
| JPH08274295A (ja) | 光半導体装置の製造方法 | |
| JPH0992925A (ja) | 歪多重量子井戸半導体レーザ及びその製造方法 | |
| JPH08288586A (ja) | ２μｍ帯半導体レーザ | |
| JPH1012961A (ja) | 半導体レーザ | |
| JP2860217B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2513265B2 (ja) | 光変調器 | |
| JPH09129969A (ja) | 半導体レーザ | |
| JPH1084170A (ja) | 量子井戸半導体レーザ素子 | |
| JP2001332816A (ja) | 半導体レーザ素子 | |
| JP3194616B2 (ja) | 半導体レーザ装置 | |
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2875440B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3189900B2 (ja) | 半導体レーザ素子 | |
| JPH05175601A (ja) | 多重量子井戸半導体レーザ | |
| JPH07122811A (ja) | 半導体レーザ素子 | |
| JPH104239A (ja) | 半導体発光素子 | |
| JP2945568B2 (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981224 |