JPH08274295A - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法Info
- Publication number
- JPH08274295A JPH08274295A JP7075112A JP7511295A JPH08274295A JP H08274295 A JPH08274295 A JP H08274295A JP 7075112 A JP7075112 A JP 7075112A JP 7511295 A JP7511295 A JP 7511295A JP H08274295 A JPH08274295 A JP H08274295A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- quantum well
- optical
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000007704 transition Effects 0.000 claims description 22
- 150000001875 compounds Chemical class 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 238000005530 etching Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 239000013307 optical fiber Substances 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 239000012808 vapor phase Substances 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009036 growth inhibition Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＭＯＶＰＥ選択成長によりレーザ部と光導波路
部において、利得（損失）モードが異なる量子井戸構造
を作成し、レーザ発振光に対する光導波路での伝搬損失
を低減する。 【構成】ｎ−ＩｎＰ基板１０１上に領域Ｉ（レーザ領
域）では広く、領域ＩＩ（光導波路領域）では狭く、間
隙は両領域で等しい一対のＳｉＯ2 膜１０２を形成す
る。ＳｉＯ2 膜１０２を成長阻止マスクとして、ＭＯＶ
ＰＥ法により、ＩｎＧａＡｓＰからなる光ガイド層Ｉｎ
ＧａＡｓＰ井戸層、ＩｎＧａＡｓＰ障壁層からなるＭＱ
Ｗ活性層、ｐ−ＩｎＰ層を選択成長させる。このとき、
ＩｎＧａＡｓＰ井戸層は領域Ｉ（ａ），（ｂ）では圧縮
歪みが導入され、領域ＩＩでは伸張歪みが導入されるよ
うに成長する。
部において、利得（損失）モードが異なる量子井戸構造
を作成し、レーザ発振光に対する光導波路での伝搬損失
を低減する。 【構成】ｎ−ＩｎＰ基板１０１上に領域Ｉ（レーザ領
域）では広く、領域ＩＩ（光導波路領域）では狭く、間
隙は両領域で等しい一対のＳｉＯ2 膜１０２を形成す
る。ＳｉＯ2 膜１０２を成長阻止マスクとして、ＭＯＶ
ＰＥ法により、ＩｎＧａＡｓＰからなる光ガイド層Ｉｎ
ＧａＡｓＰ井戸層、ＩｎＧａＡｓＰ障壁層からなるＭＱ
Ｗ活性層、ｐ−ＩｎＰ層を選択成長させる。このとき、
ＩｎＧａＡｓＰ井戸層は領域Ｉ（ａ），（ｂ）では圧縮
歪みが導入され、領域ＩＩでは伸張歪みが導入されるよ
うに成長する。
Description
【０００１】
【産業上の利用分野】本発明は、光半導体装置の製造方
法に関し、特にＬＤ（レーザダイオード）と光導波路と
を高い結合効率で、同一基板上に集積化してなる光半導
体装置の製造方法に関するものである。
法に関し、特にＬＤ（レーザダイオード）と光導波路と
を高い結合効率で、同一基板上に集積化してなる光半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体レーザ、半導体光変調器、半導体
光スイッチ、半導体光導波路等に代表される光半導体素
子は、光ファイバ通信、光計測、光交換等への応用が盛
んに研究されている。そして、近年、装置の小型化や低
価格化を可能ならしめ、また素子間での光結合効率の大
幅な向上により、低消費電力化が可能なデバイスとし
て、モノリシック集積された光半導体装置が脚光をあび
ている。
光スイッチ、半導体光導波路等に代表される光半導体素
子は、光ファイバ通信、光計測、光交換等への応用が盛
んに研究されている。そして、近年、装置の小型化や低
価格化を可能ならしめ、また素子間での光結合効率の大
幅な向上により、低消費電力化が可能なデバイスとし
て、モノリシック集積された光半導体装置が脚光をあび
ている。
【０００３】波長分割多重（ＷＤＭ）通信方式は既設の
光ファイバ網を用いながら通信容量の飛躍的拡大が可能
となることから盛んに研究開発が行われている。これを
実現するためには、異なる波長で発振する複数の半導体
レーザの光を一本の光ファイバへ入力できるようにする
必要があり、そして、このシステムをモノリシック光半
導体装置により実現するには、複数のレーザが光導波路
により１本に結ばれた後、光ファイバと結合することが
望まれる。この場合、各レーザ駆動電流を低く抑え、低
消費電力化を図るために、導波路の損失を十分低く抑え
る必要がある。
光ファイバ網を用いながら通信容量の飛躍的拡大が可能
となることから盛んに研究開発が行われている。これを
実現するためには、異なる波長で発振する複数の半導体
レーザの光を一本の光ファイバへ入力できるようにする
必要があり、そして、このシステムをモノリシック光半
導体装置により実現するには、複数のレーザが光導波路
により１本に結ばれた後、光ファイバと結合することが
望まれる。この場合、各レーザ駆動電流を低く抑え、低
消費電力化を図るために、導波路の損失を十分低く抑え
る必要がある。
【０００４】以下に、従来の半導体レーザと光導波路を
モノリシック集積した、光半導体装置の構造および製造
方法について説明する。
モノリシック集積した、光半導体装置の構造および製造
方法について説明する。
【０００５】図８は佐々木らが、電気学会、光・量子デ
バイス研究会にて報告した、［資料番号ＯＱＤ−９０−
６４（１９９０年１２月１２日）］ＷＤＭ用半導体集積
装置の素子構造の斜視図である［第１の従来例］。ここ
では、分布反射型（ＤＢＲ）レーザ（α，β，γ）と光
変調器δと光導波路εの集積光源が示されている。この
第１の従来例の製造方法について説明すると、図９
（ａ）に示すように、ｎ−ＩｎＰ基板２０１上に部分的
に回折格子２０１ａを形成し、有機金属気相成長法（Ｍ
ＯＶＰＥ法）により、ｎ−ＩｎＧａＡｓＰ（λｇ＝１．
３μｍ）層２０３、ｎ−ＩｎＰスペーサ層（図示しな
い）、多重量子井戸（ＭＱＷ）構造２０４ａ、ｐ−Ｉｎ
Ｐクラッド層２０６ａを形成する。ここで、波長表示の
バンドギャップλｇｂ＝１．３μｍをもちＩｎＰと格子
整合するＩｎ，Ｇａ，Ａｓ及びＰでなる四元化合物半導
体層をＩｎＧａＡｓＰ（λｇｂ＝１．３μｍ）のように
記した。以下、組成比に代えてλｇを併記する簡略表示
を用いる。又、特に断らない限り、格子歪み±０．０５
％以内でＩｎＰと格子整合しているエピタキシャル層を
使用しているものとする。
バイス研究会にて報告した、［資料番号ＯＱＤ−９０−
６４（１９９０年１２月１２日）］ＷＤＭ用半導体集積
装置の素子構造の斜視図である［第１の従来例］。ここ
では、分布反射型（ＤＢＲ）レーザ（α，β，γ）と光
変調器δと光導波路εの集積光源が示されている。この
第１の従来例の製造方法について説明すると、図９
（ａ）に示すように、ｎ−ＩｎＰ基板２０１上に部分的
に回折格子２０１ａを形成し、有機金属気相成長法（Ｍ
ＯＶＰＥ法）により、ｎ−ＩｎＧａＡｓＰ（λｇ＝１．
３μｍ）層２０３、ｎ−ＩｎＰスペーサ層（図示しな
い）、多重量子井戸（ＭＱＷ）構造２０４ａ、ｐ−Ｉｎ
Ｐクラッド層２０６ａを形成する。ここで、波長表示の
バンドギャップλｇｂ＝１．３μｍをもちＩｎＰと格子
整合するＩｎ，Ｇａ，Ａｓ及びＰでなる四元化合物半導
体層をＩｎＧａＡｓＰ（λｇｂ＝１．３μｍ）のように
記した。以下、組成比に代えてλｇを併記する簡略表示
を用いる。又、特に断らない限り、格子歪み±０．０５
％以内でＩｎＰと格子整合しているエピタキシャル層を
使用しているものとする。
【０００６】次に、図９（ｂ）に示すように、レーザ活
性層として残す領域にＳｉＯ2 膜２１４ａを形成し、そ
れをマスクにしてエッチングを行ないｎ−ＩｎＧａＡｓ
Ｐ（λｇｂ＝１．３μｍ）層２０３を露出させる。次
に、ｎ−ＩｎＰ層（図示しない）、図９（ｃ）に示すよ
うに、ノンドープＩｎＧａＡｓＰ（λｇｂ＝１．３５μ
ｍ）光吸収層２０４ｂ，ｐ−ＩｎＰクラッド層２０６ｂ
をＭＯＶＰＥ法により形成する。次に、ＳｉＯ2 膜２１
４ａを除去し、液相成長法（ＬＰＥ法）又はＭＯＶＰＥ
法によりｐ−ＩｎＰ層を成長して図１０（ａ）に示すよ
うに平坦化する。さらに、図１０（ｂ）に示すようにＳ
ｉＯ2 膜２１４ｂを形成しそれをマスクにメサエッチン
グを行い、ＭＯＶＰＥ法によりＦｅドープ高抵抗ＩｎＰ
層２１３、ｎ−ＩｎＰ層２１２の埋め込み成長を行う。
次に電気的な素子分離を行うため、図１０（ｃ）に示す
ように、各領域およびチャンネル間のｎ−ＩｎＰ層２１
２を除去する。そして最後に、図１０（ｃ）に示すよう
にＳｉＯ2 でなる成長阻止マスク２１４ｃを各領域およ
びチャンネル間にパターニングし、ｐ−ＩｎＰクラッド
層２０６ｃ、ｐ−ＩｎＧａＡｓＰ（λｇｂ＝１．６７μ
ｍ）キャップ層２０７を島状に選択的にＭＯＶＰＥ成長
する。
性層として残す領域にＳｉＯ2 膜２１４ａを形成し、そ
れをマスクにしてエッチングを行ないｎ−ＩｎＧａＡｓ
Ｐ（λｇｂ＝１．３μｍ）層２０３を露出させる。次
に、ｎ−ＩｎＰ層（図示しない）、図９（ｃ）に示すよ
うに、ノンドープＩｎＧａＡｓＰ（λｇｂ＝１．３５μ
ｍ）光吸収層２０４ｂ，ｐ−ＩｎＰクラッド層２０６ｂ
をＭＯＶＰＥ法により形成する。次に、ＳｉＯ2 膜２１
４ａを除去し、液相成長法（ＬＰＥ法）又はＭＯＶＰＥ
法によりｐ−ＩｎＰ層を成長して図１０（ａ）に示すよ
うに平坦化する。さらに、図１０（ｂ）に示すようにＳ
ｉＯ2 膜２１４ｂを形成しそれをマスクにメサエッチン
グを行い、ＭＯＶＰＥ法によりＦｅドープ高抵抗ＩｎＰ
層２１３、ｎ−ＩｎＰ層２１２の埋め込み成長を行う。
次に電気的な素子分離を行うため、図１０（ｃ）に示す
ように、各領域およびチャンネル間のｎ−ＩｎＰ層２１
２を除去する。そして最後に、図１０（ｃ）に示すよう
にＳｉＯ2 でなる成長阻止マスク２１４ｃを各領域およ
びチャンネル間にパターニングし、ｐ−ＩｎＰクラッド
層２０６ｃ、ｐ−ＩｎＧａＡｓＰ（λｇｂ＝１．６７μ
ｍ）キャップ層２０７を島状に選択的にＭＯＶＰＥ成長
する。
【０００７】このように、バンドギャップ波長の異なる
領域を、バットジョイント２１５で結合して同一面内で
作製するために、製造工程において、複雑な選択エッチ
ングと選択再生長を必要とするため、十分な制御性を確
保するのが難しく、良好な構造を再現性よく製造するこ
とが困難であるという問題があった。
領域を、バットジョイント２１５で結合して同一面内で
作製するために、製造工程において、複雑な選択エッチ
ングと選択再生長を必要とするため、十分な制御性を確
保するのが難しく、良好な構造を再現性よく製造するこ
とが困難であるという問題があった。
【０００８】また、バッドジョイント２１５での光結合
効率が８０％程度にとどまってしまうという問題もあっ
た。
効率が８０％程度にとどまってしまうという問題もあっ
た。
【０００９】そこで、選択エッチング、埋め込み再成長
の工程を不用とした、ＭＯＶＰＥ選択成長技術を利用し
て、１回のエピタキシャル成長により２領域の光導波路
を形成できるようにした集積型の光半導体装置の製造方
法がエレクトロニクス・レターズ（ＥＬＥＣＴＲＯＮＩ
ＣＳ ＬＥＴＴＥＲＳ）誌、１９９１年、第２７巻、第
２３号の第２１３８頁−第２１４０頁、あるいは、特開
平５−２４３５５１号公報［第２の従来例］にアオキ
（青木）らによって報告、提案されている。
の工程を不用とした、ＭＯＶＰＥ選択成長技術を利用し
て、１回のエピタキシャル成長により２領域の光導波路
を形成できるようにした集積型の光半導体装置の製造方
法がエレクトロニクス・レターズ（ＥＬＥＣＴＲＯＮＩ
ＣＳ ＬＥＴＴＥＲＳ）誌、１９９１年、第２７巻、第
２３号の第２１３８頁−第２１４０頁、あるいは、特開
平５−２４３５５１号公報［第２の従来例］にアオキ
（青木）らによって報告、提案されている。
【００１０】図１１（ａ）〜（ｃ）は、これらの文献に
て提案された製造方法を説明するための工程順の斜視図
と断面図である。
て提案された製造方法を説明するための工程順の斜視図
と断面図である。
【００１１】まず、図１１（ａ）に示すように、ｎ−Ｉ
ｎＰ基板３０１上に、成長阻止マスクとなる一対のＳｉ
Ｏ2 膜３０２（マスク幅は数十〜数百μｍ）を数十μｍ
の間隙をもって形成し、続いて、図１１（ｂ）に示すよ
うに、光ガイド層３０３、活性層３０４、クラッド層３
０６、キャップ層３０７をＭＯＶＰＥ選択成長法により
順次成長させる。
ｎＰ基板３０１上に、成長阻止マスクとなる一対のＳｉ
Ｏ2 膜３０２（マスク幅は数十〜数百μｍ）を数十μｍ
の間隙をもって形成し、続いて、図１１（ｂ）に示すよ
うに、光ガイド層３０３、活性層３０４、クラッド層３
０６、キャップ層３０７をＭＯＶＰＥ選択成長法により
順次成長させる。
【００１２】つぎに、図１１（ｃ）に示すように、Ｓｉ
Ｏ2 膜３０２ａをマスクにレーザ領域と変調器領域の両
方をメサエッチングして幅１．５〜２．０μｍの光導波
路を形成し、続いてこのＳｉＯ2 膜３０２ａをマスク
に、光導波路の両脇に高抵抗層となるＦｅドープＩｎＰ
層３１３を成長させ、光導波路の埋め込みを行う。
Ｏ2 膜３０２ａをマスクにレーザ領域と変調器領域の両
方をメサエッチングして幅１．５〜２．０μｍの光導波
路を形成し、続いてこのＳｉＯ2 膜３０２ａをマスク
に、光導波路の両脇に高抵抗層となるＦｅドープＩｎＰ
層３１３を成長させ、光導波路の埋め込みを行う。
【００１３】この従来例では、光導波路を形成するため
の半導体エッチング工程が必要なため、製造過程で厳密
な制御が必要となり歩留りが低下するという問題点があ
った。
の半導体エッチング工程が必要なため、製造過程で厳密
な制御が必要となり歩留りが低下するという問題点があ
った。
【００１４】また、エレクトロニクス・レターズ（ＥＬ
ＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ）誌、１９９２
年、第２８巻、第２号、第１５３頁−第１５４頁［第３
の従来例］において、カトウ等によって、ＤＦＢレーザ
と光変調器とからなる集積化光源の他の製造方法が報告
されている。
ＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ）誌、１９９２
年、第２８巻、第２号、第１５３頁−第１５４頁［第３
の従来例］において、カトウ等によって、ＤＦＢレーザ
と光変調器とからなる集積化光源の他の製造方法が報告
されている。
【００１５】この第３の従来例では、図１２（ａ）に示
されるように、ＤＦＢレーザの形成される領域Ｉと変調
器の形成される領域ＩＩにおいて、成長阻止マスクが開
口幅２μｍで形成される。すなわち、ｎ−ＩｎＰ基板４
０１上に両領域に共通のＳｉＯ2 膜４０２が形成され
る。そして、この場合、マスク幅Ｗｍは領域Ｉは領域Ｉ
Ｉよりも広く形成されている。
されるように、ＤＦＢレーザの形成される領域Ｉと変調
器の形成される領域ＩＩにおいて、成長阻止マスクが開
口幅２μｍで形成される。すなわち、ｎ−ＩｎＰ基板４
０１上に両領域に共通のＳｉＯ2 膜４０２が形成され
る。そして、この場合、マスク幅Ｗｍは領域Ｉは領域Ｉ
Ｉよりも広く形成されている。
【００１６】次いで、ＭＯＶＰＥ選択成長法により、光
ガイド層、ＭＱＷおよびｐ−ＩｎＰ層を形成する。
ガイド層、ＭＱＷおよびｐ−ＩｎＰ層を形成する。
【００１７】この例では、ＭＯＶＰＥ選択成長時の成長
阻止マスクのマスク幅を変えることによって、導波路の
バンドギャップを制御できるという特徴を生かし、一回
の成長でほぼ１００％の光結合効率をもつＤＦＢレーザ
と光変調器の接続構造が実現されている。
阻止マスクのマスク幅を変えることによって、導波路の
バンドギャップを制御できるという特徴を生かし、一回
の成長でほぼ１００％の光結合効率をもつＤＦＢレーザ
と光変調器の接続構造が実現されている。
【００１８】さらにこの第３の従来例の手法では、光導
波路が直接ＭＯＶＰＥ選択成長法により形成されるた
め、半導体のメサエッチングによって光導波路を形成す
る工程が不要となり、集積化光半導体装置の製造工程が
簡略化される。よって、光デバイスを制御性、再現性よ
く製造することが可能となる。
波路が直接ＭＯＶＰＥ選択成長法により形成されるた
め、半導体のメサエッチングによって光導波路を形成す
る工程が不要となり、集積化光半導体装置の製造工程が
簡略化される。よって、光デバイスを制御性、再現性よ
く製造することが可能となる。
【００１９】
【発明が解決しようとする課題】佐々木らによって報告
された第１の従来例では、バンドギャップの異なる複数
の領域を形成するために、選択エッチングと埋め込み再
成長という切り貼り的手法を用いているため、波長を合
わせるために厳格な工程管理を必要とし、再現性が低い
という問題点があった。また、複数の光導波路領域を別
々のエピタキシャル成長工程で形成しているため、工数
が多くなり歩留りが低下するという問題点もあった。
された第１の従来例では、バンドギャップの異なる複数
の領域を形成するために、選択エッチングと埋め込み再
成長という切り貼り的手法を用いているため、波長を合
わせるために厳格な工程管理を必要とし、再現性が低い
という問題点があった。また、複数の光導波路領域を別
々のエピタキシャル成長工程で形成しているため、工数
が多くなり歩留りが低下するという問題点もあった。
【００２０】これに対し、第２の従来例では、１回のエ
ピタキシャル成長により異なるバンドギャップを持つ２
つの領域を同時に形成することができるため、工数の短
縮と歩留りの向上を図ることができる。しかし、横基本
モードの光導波路を実現するには、メサエッチングの手
法を用いなければならず、再現性を高くすることが困難
で製品の均一性に問題があった。
ピタキシャル成長により異なるバンドギャップを持つ２
つの領域を同時に形成することができるため、工数の短
縮と歩留りの向上を図ることができる。しかし、横基本
モードの光導波路を実現するには、メサエッチングの手
法を用いなければならず、再現性を高くすることが困難
で製品の均一性に問題があった。
【００２１】また、第３の従来例では、選択成長された
活性層をそのまま光導波路として用いているため、第
１、第２の従来例の問題点を基本的に解決することがで
きる。
活性層をそのまま光導波路として用いているため、第
１、第２の従来例の問題点を基本的に解決することがで
きる。
【００２２】しかしながら、半導体レーザと光導波路を
モノリシックに集積化する場合、光導波路の伝搬損失は
極力低く抑える必要がある。光導波路の伝搬損失を十分
低く抑えたい理由はつぎの通りである。
モノリシックに集積化する場合、光導波路の伝搬損失は
極力低く抑える必要がある。光導波路の伝搬損失を十分
低く抑えたい理由はつぎの通りである。
【００２３】波長分割多重（ＷＤＭ）通信を実現するた
めには、異なる波長で発振する複数の半導体レーザの光
を一本の光ファイバへ入力できるようにする必要があ
り、そして、このシステムをモノリシック光半導体装置
により実現するには、複数のレーザが光導波路により１
本に結ばれた後、光ファイバと結合するようにすること
が望まれる。そして、この場合、各レーザ駆動電流を低
く抑え、低消費電力化を図るために、導波路の損失を十
分低く抑えることが必須となる。第３の従来例では、光
変調器の導波路をレーザ部よりバンドギャップの大きい
材料で形成することによりバンドギャップに基づく光吸
収を少なくして伝搬損失を少なくしているが、この光吸
収以外の損失要因に対する考慮が不十分であり、従って
光導波路の伝搬損失は十分に低く抑えられているとはい
えない。
めには、異なる波長で発振する複数の半導体レーザの光
を一本の光ファイバへ入力できるようにする必要があ
り、そして、このシステムをモノリシック光半導体装置
により実現するには、複数のレーザが光導波路により１
本に結ばれた後、光ファイバと結合するようにすること
が望まれる。そして、この場合、各レーザ駆動電流を低
く抑え、低消費電力化を図るために、導波路の損失を十
分低く抑えることが必須となる。第３の従来例では、光
変調器の導波路をレーザ部よりバンドギャップの大きい
材料で形成することによりバンドギャップに基づく光吸
収を少なくして伝搬損失を少なくしているが、この光吸
収以外の損失要因に対する考慮が不十分であり、従って
光導波路の伝搬損失は十分に低く抑えられているとはい
えない。
【００２４】本発明はこのような状況を鑑みてなされた
ものであり、その目的は、半導体レーザと光導波路を光
結合効率高く、光導波路の伝搬損失を低く抑え、再現性
よくかつ歩留り高く集積できる光半導体装置の製造方法
を提供することにある。
ものであり、その目的は、半導体レーザと光導波路を光
結合効率高く、光導波路の伝搬損失を低く抑え、再現性
よくかつ歩留り高く集積できる光半導体装置の製造方法
を提供することにある。
【００２５】
【課題を解決するための手段】本発明の光半導体装置の
製造方法は、光半導体基板表面の第１導電型半導体層に
所定幅のストライプ状領域を挟んで設けられた一対の成
長阻止マスクであって前記ストライプ状領域の走行方向
に沿った第１の領域で第１の幅を有し前記第１の領域に
連結する第２の領域で前記第１の幅より狭い第２の幅を
有する前記成長阻止マスクを形成する工程と、量子井戸
構造を含む臨界膜厚以下の活性層及び第２導電型半導体
層を順次に前記ストライプ状領域に選択的にエピタキシ
ャル成長する工程とを有し、前記第１の領域及び第２の
領域で挟まれた前記ストライプ状領域に対応する部分に
それぞれ半導体レーザ並びに又は光変調器及び光導波路
を形成する光半導体装置の製造方法であって、前記エピ
タキシャル成長の条件を制御して前記第１導電型半導体
層に対する格子歪み量を調節することにより、前記第１
の領域及び第２の領域で挟まれたストライプ状領域にそ
れぞれ電子−重い正孔間遷移が基本遷移となる第１の量
子井戸層及び電子−軽い正孔間遷移が基本遷移となる第
２の量子井戸層を形成するというものである。
製造方法は、光半導体基板表面の第１導電型半導体層に
所定幅のストライプ状領域を挟んで設けられた一対の成
長阻止マスクであって前記ストライプ状領域の走行方向
に沿った第１の領域で第１の幅を有し前記第１の領域に
連結する第２の領域で前記第１の幅より狭い第２の幅を
有する前記成長阻止マスクを形成する工程と、量子井戸
構造を含む臨界膜厚以下の活性層及び第２導電型半導体
層を順次に前記ストライプ状領域に選択的にエピタキシ
ャル成長する工程とを有し、前記第１の領域及び第２の
領域で挟まれた前記ストライプ状領域に対応する部分に
それぞれ半導体レーザ並びに又は光変調器及び光導波路
を形成する光半導体装置の製造方法であって、前記エピ
タキシャル成長の条件を制御して前記第１導電型半導体
層に対する格子歪み量を調節することにより、前記第１
の領域及び第２の領域で挟まれたストライプ状領域にそ
れぞれ電子−重い正孔間遷移が基本遷移となる第１の量
子井戸層及び電子−軽い正孔間遷移が基本遷移となる第
２の量子井戸層を形成するというものである。
【００２６】ここで、第１の量子井戸層及び第２の量子
井戸層の格子歪み量はそれぞれ正及び負とすることがで
きる。
井戸層の格子歪み量はそれぞれ正及び負とすることがで
きる。
【００２７】また、第１の量子井戸層は第１導電型半導
体層と格子整合する格子定数を有し、第２の量子井戸層
の格子歪み量は負とすることもできる。
体層と格子整合する格子定数を有し、第２の量子井戸層
の格子歪み量は負とすることもできる。
【００２８】更にまた、第１の量子井戸層及び第２の量
子井戸層の格子歪み量はいずれも負とすることもでき
る。
子井戸層の格子歪み量はいずれも負とすることもでき
る。
【００２９】量子井戸層を少なくとも３元の▲ＩＩＩ▼
−▲Ｖ▼族化合物で形成し、障壁層が４元の▲ＩＩＩ▼
−▲Ｖ▼族化合物半導体で形成することができる。この
場合、好ましくは、▲ＩＩＩ▼−▲Ｖ▼族化合物半導体
はＩｎ1-x Ｇａx Ａｓy Ｐ1-y ，（０＜ｘ＜１，０＜ｙ
≦１）である。
−▲Ｖ▼族化合物で形成し、障壁層が４元の▲ＩＩＩ▼
−▲Ｖ▼族化合物半導体で形成することができる。この
場合、好ましくは、▲ＩＩＩ▼−▲Ｖ▼族化合物半導体
はＩｎ1-x Ｇａx Ａｓy Ｐ1-y ，（０＜ｘ＜１，０＜ｙ
≦１）である。
【００３０】エピタキシャル成長は好ましくはＭＯＶＰ
Ｅ法である。
Ｅ法である。
【００３１】
【作用】成長阻止マスクの幅に応じて量子井戸層の格子
歪み量、従ってバンドギャップ及び電子−正孔遷移の基
本モードを制御できる。
歪み量、従ってバンドギャップ及び電子−正孔遷移の基
本モードを制御できる。
【００３２】半導体レーザや光変調器では電子−重い正
孔間遷移が基本遷移であり、ＴＥモードが基本モードと
なり、光導波路では電子−軽い正孔間遷移が基本遷移で
あり、ＴＭモードが基本モードとなる。
孔間遷移が基本遷移であり、ＴＥモードが基本モードと
なり、光導波路では電子−軽い正孔間遷移が基本遷移で
あり、ＴＭモードが基本モードとなる。
【００３３】具体例をあげる。
【００３４】図１（ａ）はＭＯＶＰＥ選択成長に用いる
マスクパターンを表している。領域Ｉがレーザ部、領域
ＩＩが光導波路に対応している。レーザ部でマスクが幅
広（１３μｍ）、光導波路部で幅狭（３μｍ）となって
いる。このマスクに挟まれた、２μｍのストライプ状領
域へＩｎＧａＡｓＰ（λｇｂ＝１．１３μｍ）障壁層４
Ｂ／ＩｎＧａＡｓＰ量子井戸層４ＱでなるＭＱＷ構造を
選択成長した断面構造を図１（ｂ）に示している。Ｉｎ
ＧａＡｓＰ量子井戸層４Ｑ（成長阻止マスクの幅が６μ
ｍのときＩｎＰに格子整合するＩｎＧａＡｓＰ（λｇｂ
＝１．６μｍ）層が形成される条件で成長）の領域Ｉに
おける厚さは１０ｎｍ、領域ＩＩにおける厚さは７ｎｍ
であった。１６ａ，１６ｂはＩｎＧａＡｓＰ光閉込層で
ある。
マスクパターンを表している。領域Ｉがレーザ部、領域
ＩＩが光導波路に対応している。レーザ部でマスクが幅
広（１３μｍ）、光導波路部で幅狭（３μｍ）となって
いる。このマスクに挟まれた、２μｍのストライプ状領
域へＩｎＧａＡｓＰ（λｇｂ＝１．１３μｍ）障壁層４
Ｂ／ＩｎＧａＡｓＰ量子井戸層４ＱでなるＭＱＷ構造を
選択成長した断面構造を図１（ｂ）に示している。Ｉｎ
ＧａＡｓＰ量子井戸層４Ｑ（成長阻止マスクの幅が６μ
ｍのときＩｎＰに格子整合するＩｎＧａＡｓＰ（λｇｂ
＝１．６μｍ）層が形成される条件で成長）の領域Ｉに
おける厚さは１０ｎｍ、領域ＩＩにおける厚さは７ｎｍ
であった。１６ａ，１６ｂはＩｎＧａＡｓＰ光閉込層で
ある。
【００３５】顕微フォトルミネッサンス測定によりＩｎ
ＧａＡｓＰ量子井戸層４Ｑの各領域のバンドギャップ波
長を調べたところ、領域Ｉで１．５６３μｍ、領域ＩＩ
で１．３９８μｍであった。このとき各領域で量子井戸
層の歪み量は、領域Ｉで＋０．２％、領域ＩＩで−０．
６％と見積もられる。
ＧａＡｓＰ量子井戸層４Ｑの各領域のバンドギャップ波
長を調べたところ、領域Ｉで１．５６３μｍ、領域ＩＩ
で１．３９８μｍであった。このとき各領域で量子井戸
層の歪み量は、領域Ｉで＋０．２％、領域ＩＩで−０．
６％と見積もられる。
【００３６】膜厚７ｎｍのＩｎＧａＡｓＰ（λｇｂ＝
１．６μｍ）層を量子井戸層とし、ＩｎＧａＡｓＰ（λ
ｇｂ＝１．１３μｍ）層を障壁層としたときを基準（量
子井戸層の格子歪み量は０）として、量子井戸層の格子
歪み量を変化させたときのバンドギャプ波長を計算によ
り求めた結果を図２に示す。電子−重い正孔遷移（ｅ−
ｈｈ）、電子−軽い正孔遷移（ｅ−ｌｈ）について、各
々第１準位のバンドギャップ波長を示している。いずれ
も格子歪み量が増加するほど長くなることが知られてい
る。歪み量が−０．５５％のところで、電子−重い正孔
（ｅ−ｈｈ）遷移の曲線と電子−軽い正孔（ｅ−ｌｈ）
遷移の曲線が交差していることがわかる。つまり、歪み
量が−０．５５％以下ではｅ−ｌｈ遷移が基本遷移とな
り、−０．５５％以上ではｅ−ｈｈ遷移が基本遷移とな
る。
１．６μｍ）層を量子井戸層とし、ＩｎＧａＡｓＰ（λ
ｇｂ＝１．１３μｍ）層を障壁層としたときを基準（量
子井戸層の格子歪み量は０）として、量子井戸層の格子
歪み量を変化させたときのバンドギャプ波長を計算によ
り求めた結果を図２に示す。電子−重い正孔遷移（ｅ−
ｈｈ）、電子−軽い正孔遷移（ｅ−ｌｈ）について、各
々第１準位のバンドギャップ波長を示している。いずれ
も格子歪み量が増加するほど長くなることが知られてい
る。歪み量が−０．５５％のところで、電子−重い正孔
（ｅ−ｈｈ）遷移の曲線と電子−軽い正孔（ｅ−ｌｈ）
遷移の曲線が交差していることがわかる。つまり、歪み
量が−０．５５％以下ではｅ−ｌｈ遷移が基本遷移とな
り、−０．５５％以上ではｅ−ｈｈ遷移が基本遷移とな
る。
【００３７】従って、領域ＩではＴＥモードが基本モー
ドとなり、領域ＩＩではＴＭモードが基本モードとな
る。よって、領域Ｉのレーザ部で発振したＴＥ偏光の光
は領域ＩＩの光導波路領域では吸収されず、吸収損失が
発生しない。また、選択成長により形成された導波路側
壁は平滑な（１１１）Ｂ面とすることができるため、散
乱損失が極めて少ない。この２点により、光導波路の伝
搬損失の低減が図れる。
ドとなり、領域ＩＩではＴＭモードが基本モードとな
る。よって、領域Ｉのレーザ部で発振したＴＥ偏光の光
は領域ＩＩの光導波路領域では吸収されず、吸収損失が
発生しない。また、選択成長により形成された導波路側
壁は平滑な（１１１）Ｂ面とすることができるため、散
乱損失が極めて少ない。この２点により、光導波路の伝
搬損失の低減が図れる。
【００３８】さらに、領域Ｉのレーザ部と領域ＩＩの光
導波路部でＭＱＷ構造が連続しているため、ほぼ１００
％の光結合効率が得られる。
導波路部でＭＱＷ構造が連続しているため、ほぼ１００
％の光結合効率が得られる。
【００３９】次に本発明の製造方法の原理について述べ
る。図３の従来例で説明したように、ＭＱＷ構造をＭＯ
ＶＰＥ選択成長したときのバンドギャップ波長は、マス
ク幅が広くなるにつれて長波化（低エネルギー化）す
る。この理由は次の通りである。 ［成長速度の増加］幅広の成長阻止マスクに挟まれた領
域では、幅狭の成長阻止マスクに挟まれた領域と比較し
て成長速度が速められる。そのメカニズムは、第１に、
成長阻止マスク上に供給された原料が成長阻止マスク上
をマイグレーションして成長領域に到達することによる
ものであり、第２に、気相中での濃度勾配による原料種
の拡散に基づくものである。つまり、成長領域では原料
が消費されるが、成長阻止マスク領域では消費されない
ため、気相中に濃度勾配が生じる。その結果、成長阻止
マスク領域から成長領域への原料の拡散が起こり、幅広
の成長阻止マスクに挟まれた領域での成長速度が速めら
れる。以上の２つのメカニズムによるが、支配的である
のは、第２の気相拡散によるものである。 ［組成の変化］組成の変化は、おもに▲ＩＩＩ▼族原料
（ＩｎＧａＡｓＰ系ではＩｎとＧａ）の混晶比が変化す
ることにより生じる。混晶比の変化は次の理由により起
こる。気相中の原料拡散により選択成長が行われるが、
この気相拡散において、Ｉｎ原料とＧａ原料に分解速度
あるいは拡散速度に違いがあるため、成長阻止マスク領
域からの気相拡散中にＩｎとＧａの濃度比率が変化す
る。そのため、マスク幅を変えると成長領域へ供給され
るＩｎとＧａの濃度比が変化することになる。具体的に
は、マスク幅が大きくなるにつれてＩｎの濃度比率が高
くなるため、ＩｎＧａＡｓやＩｎＧａＡｓＰの結晶格子
が大きくなるとともに、バンドギャップエネルギーが小
さく（バンドギャップ波長が長く）なる。
る。図３の従来例で説明したように、ＭＱＷ構造をＭＯ
ＶＰＥ選択成長したときのバンドギャップ波長は、マス
ク幅が広くなるにつれて長波化（低エネルギー化）す
る。この理由は次の通りである。 ［成長速度の増加］幅広の成長阻止マスクに挟まれた領
域では、幅狭の成長阻止マスクに挟まれた領域と比較し
て成長速度が速められる。そのメカニズムは、第１に、
成長阻止マスク上に供給された原料が成長阻止マスク上
をマイグレーションして成長領域に到達することによる
ものであり、第２に、気相中での濃度勾配による原料種
の拡散に基づくものである。つまり、成長領域では原料
が消費されるが、成長阻止マスク領域では消費されない
ため、気相中に濃度勾配が生じる。その結果、成長阻止
マスク領域から成長領域への原料の拡散が起こり、幅広
の成長阻止マスクに挟まれた領域での成長速度が速めら
れる。以上の２つのメカニズムによるが、支配的である
のは、第２の気相拡散によるものである。 ［組成の変化］組成の変化は、おもに▲ＩＩＩ▼族原料
（ＩｎＧａＡｓＰ系ではＩｎとＧａ）の混晶比が変化す
ることにより生じる。混晶比の変化は次の理由により起
こる。気相中の原料拡散により選択成長が行われるが、
この気相拡散において、Ｉｎ原料とＧａ原料に分解速度
あるいは拡散速度に違いがあるため、成長阻止マスク領
域からの気相拡散中にＩｎとＧａの濃度比率が変化す
る。そのため、マスク幅を変えると成長領域へ供給され
るＩｎとＧａの濃度比が変化することになる。具体的に
は、マスク幅が大きくなるにつれてＩｎの濃度比率が高
くなるため、ＩｎＧａＡｓやＩｎＧａＡｓＰの結晶格子
が大きくなるとともに、バンドギャップエネルギーが小
さく（バンドギャップ波長が長く）なる。
【００４０】以上述べた理由により、ＭＱＷ構造をＭＯ
ＶＰＥ選択成長した場合、マスク幅の広い領域は狭い領
域と比較して、バンドギャップ波長が長くなるとともに
結晶格子が大きくなる。このようにＭＯＶＰＥ選択成長
を用いることで、バンドギャップ波長の短い領域で伸張
歪み、バンドギャップ波長の長い領域で圧縮歪みを導入
した構造を実現できる。
ＶＰＥ選択成長した場合、マスク幅の広い領域は狭い領
域と比較して、バンドギャップ波長が長くなるとともに
結晶格子が大きくなる。このようにＭＯＶＰＥ選択成長
を用いることで、バンドギャップ波長の短い領域で伸張
歪み、バンドギャップ波長の長い領域で圧縮歪みを導入
した構造を実現できる。
【００４１】
【実施例】次に本発明について図面を参照して説明す
る。 ［第１の実施例］図３、図４および、図５を参照して本
発明の第１の実施例について説明する。なお、図３は第
１の実施例において用いられる成長阻止マスクパターン
を示す平面図であり、図４は第１の実施例と説明のため
の工程順断面図であり、図５は第１の実施例により作製
された、半導体レーザと光導波路を集積化したＷＤＭ光
源の、一部断面（図３のＸ−Ｘ線での断面に対応）で示
した斜視図である。
る。 ［第１の実施例］図３、図４および、図５を参照して本
発明の第１の実施例について説明する。なお、図３は第
１の実施例において用いられる成長阻止マスクパターン
を示す平面図であり、図４は第１の実施例と説明のため
の工程順断面図であり、図５は第１の実施例により作製
された、半導体レーザと光導波路を集積化したＷＤＭ光
源の、一部断面（図３のＸ−Ｘ線での断面に対応）で示
した斜視図である。
【００４２】まず、図５に示すように、表面が（１０
０）面であるｎ−ＩｎＰ基板１０１のレーザを形成する
領域（図３の領域Ｉ（ａ），Ｉ（ｂ））に周期２４０ｎ
ｍの回折格子１０１ａを形成した後、図３に示すよう
に、厚さ１００ｎｍのＳｉＯ2 膜１０２でなる成長阻止
マスクを形成する。幅２μｍのストライプ状領域１１６
を挟んで一対のＳｉＯ2 膜１０２が設けられているが、
その長さ及び幅は領域ＩＩでは１０００μｍ及び３μ
ｍ、領域Ｉ（ａ）では３００μｍ及び１３μｍ、領域Ｉ
（ｂ）では３００μｍ及び１０μｍである。また、スト
ライプ状領域１１６の直線的な部分の走行方向は〈０１
１〉である。次に、ＭＯＶＰＥ法により、膜厚０．１μ
ｍのＩｎＧａＡｓＰ（λｇｂ＝１．２μｍ）からなる光
ガイド層１０３を形成する。成長温度は６２５℃，成長
圧力は１００ｈＰａ、トリメチルインジウム（ＴＭＩ
ｎ）、トリエチルガリウム（ＴＥＧａ），アルシン（Ａ
ｓＨ3 ）及びホスフィン（ＰＨ3 ）の流量はそれぞれ１
４２ｍｌ／ｍｉｎ，３２ｍｌ／ｍｉｎ，１１ｍｌ／ｍｉ
ｎおよび６２ｍｌ／ｍｉｎである。ＳｉＯ2 膜１０２で
覆われていない部分には、厚さ及び組成比が同じＩｎＧ
ａＡｓＰ（λｇｂ＝１．２μｍ）層が形成される。
０）面であるｎ−ＩｎＰ基板１０１のレーザを形成する
領域（図３の領域Ｉ（ａ），Ｉ（ｂ））に周期２４０ｎ
ｍの回折格子１０１ａを形成した後、図３に示すよう
に、厚さ１００ｎｍのＳｉＯ2 膜１０２でなる成長阻止
マスクを形成する。幅２μｍのストライプ状領域１１６
を挟んで一対のＳｉＯ2 膜１０２が設けられているが、
その長さ及び幅は領域ＩＩでは１０００μｍ及び３μ
ｍ、領域Ｉ（ａ）では３００μｍ及び１３μｍ、領域Ｉ
（ｂ）では３００μｍ及び１０μｍである。また、スト
ライプ状領域１１６の直線的な部分の走行方向は〈０１
１〉である。次に、ＭＯＶＰＥ法により、膜厚０．１μ
ｍのＩｎＧａＡｓＰ（λｇｂ＝１．２μｍ）からなる光
ガイド層１０３を形成する。成長温度は６２５℃，成長
圧力は１００ｈＰａ、トリメチルインジウム（ＴＭＩ
ｎ）、トリエチルガリウム（ＴＥＧａ），アルシン（Ａ
ｓＨ3 ）及びホスフィン（ＰＨ3 ）の流量はそれぞれ１
４２ｍｌ／ｍｉｎ，３２ｍｌ／ｍｉｎ，１１ｍｌ／ｍｉ
ｎおよび６２ｍｌ／ｍｉｎである。ＳｉＯ2 膜１０２で
覆われていない部分には、厚さ及び組成比が同じＩｎＧ
ａＡｓＰ（λｇｂ＝１．２μｍ）層が形成される。
【００４３】次に、ＩｎＧａＡｓＰ量子井戸層と厚さ８
ｎｍのＩｎＧａＡｓＰ（λｇｂ＝１．１５μｍ）障壁層
からなる５同期のＭＱＷ層１０４を形成する。ＩｎＧａ
ＡｓＰ量子井戸層形成時のＴＭＩｎ，ＴＥＧａ，ＡｓＨ
3 及びＰＨ3 の流量はそれぞれ１４２ｍｌ／ｍｉｎ，８
０ｍｌ／ｍｉｎ，１１７ｍｌ／ｍｉｎ及び５８ｍｌ／ｍ
ｉｎであるが、これは、成長阻止マスクの幅が６μｍの
とき無歪ＩｎＧａＡｓＰ（λｇｂ＝１．６μｍ）層が形
成される条件であり、領域Ｉ（ａ），Ｉ（ｂ）及びＩＩ
のストライプ状領域には、後述のように、異なる組成比
及び厚さに成長される。また、ＩｎＧａＡｓＰ（λｇｂ
＝１．１５μｍ）障壁層形成時のＴＭＩｎ，ＴＥＧａ，
ＡｓＨ3 及びＰＨ3 の流量はそれぞれ１４２ｍｌ／ｍｉ
ｎ，２３ｍｌ／ｍｉｎ，７ｍｌ／ｍｉｎ及び５８ｍｌ／
ｍｉｎであり、ストライプ状領域１１７の全域で厚さ及
び組成比は殆んど変らない。次に、厚さ０．１μｍのｐ
−ＩｎＰ層１０５を形成する。ＴＭＩｎ及びＰＨ3 の流
量はそれぞれ３７５ｍｌ／ｍｉｎ及び１２５ｍｌ／ｍｉ
ｎである。こうして、図４（ａ）に示すように、ストラ
イプ領域１１６に光ガイド層１０３，ＭＱＷ活性層１０
４及びｐ−ＩｎＰ層１０５でなるメサ状の積層構造（側
面は（１１１）Ｂ面となる）が形成される。
ｎｍのＩｎＧａＡｓＰ（λｇｂ＝１．１５μｍ）障壁層
からなる５同期のＭＱＷ層１０４を形成する。ＩｎＧａ
ＡｓＰ量子井戸層形成時のＴＭＩｎ，ＴＥＧａ，ＡｓＨ
3 及びＰＨ3 の流量はそれぞれ１４２ｍｌ／ｍｉｎ，８
０ｍｌ／ｍｉｎ，１１７ｍｌ／ｍｉｎ及び５８ｍｌ／ｍ
ｉｎであるが、これは、成長阻止マスクの幅が６μｍの
とき無歪ＩｎＧａＡｓＰ（λｇｂ＝１．６μｍ）層が形
成される条件であり、領域Ｉ（ａ），Ｉ（ｂ）及びＩＩ
のストライプ状領域には、後述のように、異なる組成比
及び厚さに成長される。また、ＩｎＧａＡｓＰ（λｇｂ
＝１．１５μｍ）障壁層形成時のＴＭＩｎ，ＴＥＧａ，
ＡｓＨ3 及びＰＨ3 の流量はそれぞれ１４２ｍｌ／ｍｉ
ｎ，２３ｍｌ／ｍｉｎ，７ｍｌ／ｍｉｎ及び５８ｍｌ／
ｍｉｎであり、ストライプ状領域１１７の全域で厚さ及
び組成比は殆んど変らない。次に、厚さ０．１μｍのｐ
−ＩｎＰ層１０５を形成する。ＴＭＩｎ及びＰＨ3 の流
量はそれぞれ３７５ｍｌ／ｍｉｎ及び１２５ｍｌ／ｍｉ
ｎである。こうして、図４（ａ）に示すように、ストラ
イプ領域１１６に光ガイド層１０３，ＭＱＷ活性層１０
４及びｐ−ＩｎＰ層１０５でなるメサ状の積層構造（側
面は（１１１）Ｂ面となる）が形成される。
【００４４】次に、図４（ｂ）に示すように、ＳｉＯ2
膜１０２をエッチングしてストライプ状領域の幅を３．
５〜４μｍ程度に拡げたのち、ｐ−ＩｎＰクラッド層１
０６を１．５μｍ膜厚に、ｐ−ＩｎＧａＡｓＰ（λｇｂ
＝１．６７）キャップ層１０７を０．２μｍの膜厚に、
それぞれ選択成長させた。
膜１０２をエッチングしてストライプ状領域の幅を３．
５〜４μｍ程度に拡げたのち、ｐ−ＩｎＰクラッド層１
０６を１．５μｍ膜厚に、ｐ−ＩｎＧａＡｓＰ（λｇｂ
＝１．６７）キャップ層１０７を０．２μｍの膜厚に、
それぞれ選択成長させた。
【００４５】このように形成したＩｎＧａＡｓＰ量子井
戸層のバンドギャップ波長λｇを、顕微フォトルミネッ
センス測定により求めたところ、領域Ｉ（ａ）では１．
５６μｍ（厚さは１０ｎｍ）、領域Ｉ（ｂ）では、１．
５４μｍ（厚さは９ｎｍ）、領域ＩＩでは、１．３９μ
ｍ（厚さは７ｎｍ）であった。またＳＥＭ（走査型電子
顕微鏡）により観測した膜厚と、バンドギャップ波長か
ら求めた格子歪み量は、領域Ｉ（ａ）では＋０．２％、
領域Ｉ（ｂ）では＋０．１８％、領域ＩＩでは−０．６
％であった。±０．６％の格子歪み量に対するＩｎＧａ
ＡｓＰ層の臨界膜厚ｈｃ（ｈｃを越えると転位などの結
晶欠陥が発生して歪みが緩和される）は４５ｎｍである
のでＭＱＷ構造に結晶欠陥は発生しない。なお、前述し
たように、ＩｎＧａＡｓＰ量子井戸層以外はＩｎＰと±
０．０５％以内で格子整合している。
戸層のバンドギャップ波長λｇを、顕微フォトルミネッ
センス測定により求めたところ、領域Ｉ（ａ）では１．
５６μｍ（厚さは１０ｎｍ）、領域Ｉ（ｂ）では、１．
５４μｍ（厚さは９ｎｍ）、領域ＩＩでは、１．３９μ
ｍ（厚さは７ｎｍ）であった。またＳＥＭ（走査型電子
顕微鏡）により観測した膜厚と、バンドギャップ波長か
ら求めた格子歪み量は、領域Ｉ（ａ）では＋０．２％、
領域Ｉ（ｂ）では＋０．１８％、領域ＩＩでは−０．６
％であった。±０．６％の格子歪み量に対するＩｎＧａ
ＡｓＰ層の臨界膜厚ｈｃ（ｈｃを越えると転位などの結
晶欠陥が発生して歪みが緩和される）は４５ｎｍである
のでＭＱＷ構造に結晶欠陥は発生しない。なお、前述し
たように、ＩｎＧａＡｓＰ量子井戸層以外はＩｎＰと±
０．０５％以内で格子整合している。
【００４６】最後にＳｉＯ2 膜１０８を堆積し、所要の
コンタクト孔を設けｐ側電極１０９及びｎ側電極１１０
を形成することによりレーザと光導波路を集積化したＷ
ＤＭ光源を得た。
コンタクト孔を設けｐ側電極１０９及びｎ側電極１１０
を形成することによりレーザと光導波路を集積化したＷ
ＤＭ光源を得た。
【００４７】素子長はレーザ側が３００μｍ、光導波路
側が１０００μｍとなるように切り出した。また図示さ
れてはいないが、端面にはレーザ側に高反射膜（反射率
８０％）、導波路側に低反射膜（反射率０．１％）がコ
ーティングされている。この素子を評価したところ、領
域Ｉ（ａ）、（ｂ）におけるレーザは、いずれも発振し
きい値は１０ｍＡであり、動作電流１００ｍＡ時の導波
路側からの光出力は２０ｍＷであった。また、発振波長
は領域Ｉ（ａ）が１．５５２μｍ、領域Ｉ（ｂ）が１．
５５７μｍであった。
側が１０００μｍとなるように切り出した。また図示さ
れてはいないが、端面にはレーザ側に高反射膜（反射率
８０％）、導波路側に低反射膜（反射率０．１％）がコ
ーティングされている。この素子を評価したところ、領
域Ｉ（ａ）、（ｂ）におけるレーザは、いずれも発振し
きい値は１０ｍＡであり、動作電流１００ｍＡ時の導波
路側からの光出力は２０ｍＷであった。また、発振波長
は領域Ｉ（ａ）が１．５５２μｍ、領域Ｉ（ｂ）が１．
５５７μｍであった。
【００４８】領域ＩＩの直線部のみを切り出し、波長
１．５５５μｍ付近のＴＥ偏光の光を入射して、導波路
の伝搬損失を測定したところ、０．３ｄＢ／ｃｍという
低い値を得た。これは光導波路領域ではＴＭモードが基
本モードになっているためＴＥ偏光の光に対しては吸収
損失を発生しないことと、選択成長により作製した光導
波路側面が（１１１）Ｂ面という結晶面であるため、散
乱損失が極めて少ないことに依るものである。 ［第２の実施例］図６及び図７を参照して、本発明の第
２の実施例について説明する。
１．５５５μｍ付近のＴＥ偏光の光を入射して、導波路
の伝搬損失を測定したところ、０．３ｄＢ／ｃｍという
低い値を得た。これは光導波路領域ではＴＭモードが基
本モードになっているためＴＥ偏光の光に対しては吸収
損失を発生しないことと、選択成長により作製した光導
波路側面が（１１１）Ｂ面という結晶面であるため、散
乱損失が極めて少ないことに依るものである。 ［第２の実施例］図６及び図７を参照して、本発明の第
２の実施例について説明する。
【００４９】図６は第２の実施例において用いられる成
長阻止マスクパターンを示す平面図であり、図７は第２
の実施例により作製された、半導体レーザと電界吸収型
光変調器と光導波路を集積化した、変調器内蔵型ＷＤＭ
光源の、一部断面（図６のＸ−Ｘ線断面に対応）で示し
た斜視図である。
長阻止マスクパターンを示す平面図であり、図７は第２
の実施例により作製された、半導体レーザと電界吸収型
光変調器と光導波路を集積化した、変調器内蔵型ＷＤＭ
光源の、一部断面（図６のＸ−Ｘ線断面に対応）で示し
た斜視図である。
【００５０】半導体レーザと光導波路との間に光変調器
を設けるため、図６に示すように、領域Ｉ（ａ），Ｉ
（ｂ）と領域ＩＩとの間の領域ＩＩＩに長さ１５０μ
ｍ，幅６μｍの成長阻止マスクを挿入したＳｉＯ2 膜１
０２Ａを形成する。以下、第１の実施例と同様にして、
ＭＯＶＰＥ法により、膜厚０．１μｍのＩｎＧａＡｓＰ
（λｇｂ＝１．２μｍ）からなる光ガイド層１０３、Ｉ
ｎＧａＡｓＰ量子井戸層、ＩｎＧａＡｓＰ（λｇｂ＝
１．１５μｍ）障壁層からなる５周期のＭＱＷ活性層１
０４、膜厚０．１μｍのｐ−ＩｎＰ層１０５を、それぞ
れ選択的に成長させた。次に、ＳｉＯ2 膜１０２Ａの一
部を除去して、開口幅を広げ、ｐ−ＩｎＰクラッド層１
０６を１．５μｍ膜厚に、ｐ−ＩｎＧａＡｓキャップ層
１０７を０．２μｍの膜厚に、それぞれ選択成長させ
た。
を設けるため、図６に示すように、領域Ｉ（ａ），Ｉ
（ｂ）と領域ＩＩとの間の領域ＩＩＩに長さ１５０μ
ｍ，幅６μｍの成長阻止マスクを挿入したＳｉＯ2 膜１
０２Ａを形成する。以下、第１の実施例と同様にして、
ＭＯＶＰＥ法により、膜厚０．１μｍのＩｎＧａＡｓＰ
（λｇｂ＝１．２μｍ）からなる光ガイド層１０３、Ｉ
ｎＧａＡｓＰ量子井戸層、ＩｎＧａＡｓＰ（λｇｂ＝
１．１５μｍ）障壁層からなる５周期のＭＱＷ活性層１
０４、膜厚０．１μｍのｐ−ＩｎＰ層１０５を、それぞ
れ選択的に成長させた。次に、ＳｉＯ2 膜１０２Ａの一
部を除去して、開口幅を広げ、ｐ−ＩｎＰクラッド層１
０６を１．５μｍ膜厚に、ｐ−ＩｎＧａＡｓキャップ層
１０７を０．２μｍの膜厚に、それぞれ選択成長させ
た。
【００５１】このように形成した選択成長層のバンドギ
ャップ波長を、顕微フォトルミネッセンス測定により求
めたところ、領域Ｉ（ａ）では１．５６μｍ（厚さは１
０ｎｍ）、領域Ｉ（ｂ）では、１．５４μｍ（厚さは９
ｎｍ）、領域ＩＩＩでは、１．４９μｍ（厚さは８ｎ
ｍ）、領域ＩＩでは、１．３９μｍ（厚さは７ｎｍ）で
あった。またＳＥＭ（走査型電子顕微鏡）により観測し
た膜厚と、バンドギャップ波長から求めた格子歪み量
は、領域Ｉ（ａ）では＋０．２％、領域Ｉ（ｂ）では＋
０．１８％、領域ＩＩＩでは０．０％、領域ＩＩでは、
−０．６％であった。±０．６％の歪みに対する臨界膜
圧は４５ｎｍであるので、ＭＱＷ構造に結晶欠陥は発生
しない。
ャップ波長を、顕微フォトルミネッセンス測定により求
めたところ、領域Ｉ（ａ）では１．５６μｍ（厚さは１
０ｎｍ）、領域Ｉ（ｂ）では、１．５４μｍ（厚さは９
ｎｍ）、領域ＩＩＩでは、１．４９μｍ（厚さは８ｎ
ｍ）、領域ＩＩでは、１．３９μｍ（厚さは７ｎｍ）で
あった。またＳＥＭ（走査型電子顕微鏡）により観測し
た膜厚と、バンドギャップ波長から求めた格子歪み量
は、領域Ｉ（ａ）では＋０．２％、領域Ｉ（ｂ）では＋
０．１８％、領域ＩＩＩでは０．０％、領域ＩＩでは、
−０．６％であった。±０．６％の歪みに対する臨界膜
圧は４５ｎｍであるので、ＭＱＷ構造に結晶欠陥は発生
しない。
【００５２】最後に電極形成プロセスを経て、図７に示
す、レーザと光変調器と光導波路を集積化した、変調器
内蔵型ＷＤＭ光源を得た。レーザ領域、光変調器領域で
の量子井戸層では、利得・損失モードがＴＥモード、光
導波路領域ではＴＭモードとなり、結合効率がよく伝搬
損失を少なくすることができた。
す、レーザと光変調器と光導波路を集積化した、変調器
内蔵型ＷＤＭ光源を得た。レーザ領域、光変調器領域で
の量子井戸層では、利得・損失モードがＴＥモード、光
導波路領域ではＴＭモードとなり、結合効率がよく伝搬
損失を少なくすることができた。
【００５３】以上、量子井戸層及び障壁層がいずれもＩ
ｎ−Ｇａ−Ａｓ−Ｐの４元化合物の場合について説明し
たが量子井戸層をＩｎ−Ｇａ−Ａｓの３元とし、障壁層
をＩｎ−Ｇａ−Ａｓ−Ｐの４元にしてもよいし、Ａｌ，
Ｇａ，Ａｓの２元もしくは３元系でＭＱＷ構造を形成す
るなど、各種の材料を使用しうることは当業者にとって
明らかであろう。
ｎ−Ｇａ−Ａｓ−Ｐの４元化合物の場合について説明し
たが量子井戸層をＩｎ−Ｇａ−Ａｓの３元とし、障壁層
をＩｎ−Ｇａ−Ａｓ−Ｐの４元にしてもよいし、Ａｌ，
Ｇａ，Ａｓの２元もしくは３元系でＭＱＷ構造を形成す
るなど、各種の材料を使用しうることは当業者にとって
明らかであろう。
【００５４】また、各領域の結晶格子歪みについては、
レーザ部で＋歪み（圧縮歪み）、光導波路部で−歪み
（伸張歪み）の場合についてのみ説明したが、レーザ部
が無歪みあるいは、ＴＥモード発振が維持される範囲内
での−歪み（伸張歪み）の場合も同様な効果が得られ
る。
レーザ部で＋歪み（圧縮歪み）、光導波路部で−歪み
（伸張歪み）の場合についてのみ説明したが、レーザ部
が無歪みあるいは、ＴＥモード発振が維持される範囲内
での−歪み（伸張歪み）の場合も同様な効果が得られ
る。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
半導体レーザ及び又は光変調器と光導波路を集積した光
半導体装置において、ＭＯＶＰＥ選択成長により作製し
たＭＱＷ構造を、直接光導波路とし、半導体レーザ部及
び又は光変調器部と光導波路部でその利得（損失）モー
ドが異なる構造を作製することができるので以下の効果
を奏することができる。
半導体レーザ及び又は光変調器と光導波路を集積した光
半導体装置において、ＭＯＶＰＥ選択成長により作製し
たＭＱＷ構造を、直接光導波路とし、半導体レーザ部及
び又は光変調器部と光導波路部でその利得（損失）モー
ドが異なる構造を作製することができるので以下の効果
を奏することができる。
【００５６】（１）半導体レーザ及び又は光変調器と光
導波路は連続するＭＱＷ構造で接続されるため、ほぼ１
００％の光結合効率で集積される。
導波路は連続するＭＱＷ構造で接続されるため、ほぼ１
００％の光結合効率で集積される。
【００５７】（２）半導体レーザ部及び又は光変調器部
と光導波路部で利得（損失）モードが異なる構造となっ
ているため、レーザ部で発振した光は光導波路領域では
吸収されず、吸収損失が発生しない。また、選択成長に
より形製された導波路側壁は平滑な（１１１）Ｂ面とす
ることができ、散乱損失が極めて少ない。この２点によ
り、光導波路の伝搬損失の低減が図られる。
と光導波路部で利得（損失）モードが異なる構造となっ
ているため、レーザ部で発振した光は光導波路領域では
吸収されず、吸収損失が発生しない。また、選択成長に
より形製された導波路側壁は平滑な（１１１）Ｂ面とす
ることができ、散乱損失が極めて少ない。この２点によ
り、光導波路の伝搬損失の低減が図られる。
【００５８】（３）ＭＯＶＰＥ選択成長により直接ＭＱ
Ｗ導波路構造を作製するため、半導体のエッチング工程
が不要となり、その結果、上記の構造を再現性よくかつ
歩留り高く形成することができる。
Ｗ導波路構造を作製するため、半導体のエッチング工程
が不要となり、その結果、上記の構造を再現性よくかつ
歩留り高く形成することができる。
【図１】本発明の作用の説明のための成長阻止マスクの
平面図（図１（ａ））及びＭＱＷ構造の断面図（図１
（ｂ））である。
平面図（図１（ａ））及びＭＱＷ構造の断面図（図１
（ｂ））である。
【図２】本発明の作用の説明のためのグラフである。
【図３】本発明の第１の実施例で使用する成長阻止マス
クを示す平面図である。
クを示す平面図である。
【図４】本発明の第１の実施例の説明のため（ａ），
（ｂ）に分図して示す工程順断面図である。
（ｂ）に分図して示す工程順断面図である。
【図５】本発明の第１の実施例による光半導体装置を示
す断面付きの斜視図である。
す断面付きの斜視図である。
【図６】本発明の第２の実施例で使用する成長阻止マス
クを示す平面図である。
クを示す平面図である。
【図７】本発明の第２の実施例による光半導体装置を示
す断面付きの斜視図である。
す断面付きの斜視図である。
【図８】第１の従来例による光半導体装置を示す斜視図
である。
である。
【図９】第１の従来例の説明のため（ａ）〜（ｃ）に分
図して示す工程順斜視図である。
図して示す工程順斜視図である。
【図１０】図９に続いて（ａ）〜（ｃ）に分図して示す
工程順斜視図である。
工程順斜視図である。
【図１１】第２従来例の説明のため（ａ）〜（ｃ）に分
図して示す図で、図１１（ａ），（ｂ）は斜視図、図１
１（ｃ）は断面図である。
図して示す図で、図１１（ａ），（ｂ）は斜視図、図１
１（ｃ）は断面図である。
【図１２】第３の従来例の説明のための成長阻止マスク
を示す平面図（図１２（ａ））及びグラフである。
を示す平面図（図１２（ａ））及びグラフである。
１，１０１，２０１，３０１，４０１ ｎ−ＩｎＰ基
板 １０１ａ，２０１ａ 回折格子 １０２，１０２Ａ，３０２，３０２ａ，４０２ Ｓｉ
Ｏ2 膜 １０３，２０３，３０３ 光ガイド層 ４Ｂ 障壁層 ４Ｑ 量子井戸層 １０４ ＭＱＷ活性層 ２０４ａ レーザ活性層 ２０４ｂ 光吸収層 ３０４ 活性層 １０５ ｐ−ＩｎＰ層 １０６，２０６ａ，２０６ｂ，２０６ｃ，３０６ ｐ
−ＩｎＰクラッド層 １０７，２０７ ｐ−ＩｎＧａＡｓキャップ層 ３０７ キャップ層 １０８ ＳｉＯ2 膜 １０９，２０９ ｐ側電極 １１０，２１０ ｎ側電極 ２１１ 絶縁膜 ２１２ ｎ−ＩｎＰ層 ２１３，３１３ ＦｅドープＩｎＰ層 ２１４ａ，２１４ｂ，２１４ｃ ＳｉＯ2 膜 ２１５ パッドジョイント １１６ ストライプ状領域
板 １０１ａ，２０１ａ 回折格子 １０２，１０２Ａ，３０２，３０２ａ，４０２ Ｓｉ
Ｏ2 膜 １０３，２０３，３０３ 光ガイド層 ４Ｂ 障壁層 ４Ｑ 量子井戸層 １０４ ＭＱＷ活性層 ２０４ａ レーザ活性層 ２０４ｂ 光吸収層 ３０４ 活性層 １０５ ｐ−ＩｎＰ層 １０６，２０６ａ，２０６ｂ，２０６ｃ，３０６ ｐ
−ＩｎＰクラッド層 １０７，２０７ ｐ−ＩｎＧａＡｓキャップ層 ３０７ キャップ層 １０８ ＳｉＯ2 膜 １０９，２０９ ｐ側電極 １１０，２１０ ｎ側電極 ２１１ 絶縁膜 ２１２ ｎ−ＩｎＰ層 ２１３，３１３ ＦｅドープＩｎＰ層 ２１４ａ，２１４ｂ，２１４ｃ ＳｉＯ2 膜 ２１５ パッドジョイント １１６ ストライプ状領域
Claims (7)
- 【請求項１】 光半導体基板表面の第１導電型半導体層
に所定幅のストライプ状領域を挟んで設けられた一対の
成長阻止マスクであって前記ストライプ状領域の走行方
向に沿った第１の領域で第１の幅を有し前記第１の領域
に連結する第２の領域で前記第１の幅より狭い第２の幅
を有する前記成長阻止マスクを形成する工程と、量子井
戸構造を含む臨界膜厚以下の活性層及び第２導電型半導
体層を順次に前記ストライプ状領域に選択的にエピタキ
シャル成長する工程とを有し、前記第１の領域及び第２
の領域で挟まれた前記ストライプ状領域に対応する部分
にそれぞれ半導体レーザ並びに又は光変調器及び光導波
路を形成する光半導体装置の製造方法であって、前記エ
ピタキシャル成長の条件を制御して前記第１導電型半導
体層に対する格子歪み量を調節することにより、前記第
１の領域及び第２の領域で挟まれたストライプ状領域に
それぞれ電子−重い正孔間遷移が基本遷移となる第１の
量子井戸層及び電子−軽い正孔間遷移が基本遷移となる
第２の量子井戸層を形成することを特徴とする光半導体
装置の製造方法。 - 【請求項２】 第１の量子井戸層及び第２の量子井戸層
の格子歪み量がそれぞれ正及び負である請求項１記載の
光半導体装置の製造方法。 - 【請求項３】 第１の量子井戸層が第１導電型半導体層
と格子整合する格子定数を有し、第２の量子井戸層の格
子歪み量が負である請求項１記載の光半導体装置の製造
方法。 - 【請求項４】 第１の量子井戸層及び第２の量子井戸層
の格子歪み量のいずれも負である請求項１記載の半導体
装置の製造方法。 - 【請求項５】 量子井戸層が少なくとも３元の▲ＩＩＩ
▼−▲Ｖ▼族化合物半導体でなり、障壁層が四元の▲Ｉ
ＩＩ▼−▲Ｖ▼族化合物半導体でなる請求項１，２，３
又は４記載の光半導体装置の製造方法。 - 【請求項６】 ▲ＩＩＩ▼−▲Ｖ▼族化合物半導体がＩ
ｎ1-x Ｇａx ＡｓyＰ1-y ，（０＜ｘ＜１，０＜ｙ≦
１）である請求項５記載の半導体装置の製造方法。 - 【請求項７】 ＭＯＶＰＥ法でエピタキシャル成長を行
なう請求項１，２，３，４，５又は６記載の光半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075112A JP2900824B2 (ja) | 1995-03-31 | 1995-03-31 | 光半導体装置の製造方法 |
| US08/625,196 US5756373A (en) | 1995-03-31 | 1996-04-01 | Method for fabricating optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075112A JP2900824B2 (ja) | 1995-03-31 | 1995-03-31 | 光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274295A true JPH08274295A (ja) | 1996-10-18 |
| JP2900824B2 JP2900824B2 (ja) | 1999-06-02 |
Family
ID=13566775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7075112A Expired - Fee Related JP2900824B2 (ja) | 1995-03-31 | 1995-03-31 | 光半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5756373A (ja) |
| JP (1) | JP2900824B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273452A (ja) * | 2002-03-19 | 2003-09-26 | Furukawa Electric Co Ltd:The | 分布帰還型半導体レーザ素子 |
| JP2011181789A (ja) * | 2010-03-03 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光源 |
| JP2015501421A (ja) * | 2011-10-14 | 2015-01-15 | アストリアム リミテッド | 量子井戸層を有するデバイス |
| JP2015053457A (ja) * | 2013-09-09 | 2015-03-19 | 日本電信電話株式会社 | 光半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3045115B2 (ja) * | 1997-09-30 | 2000-05-29 | 日本電気株式会社 | 光半導体装置の製造方法 |
| JP3329764B2 (ja) * | 1999-05-13 | 2002-09-30 | 日本電気株式会社 | 半導体レーザー及び半導体光増幅器 |
| KR100427581B1 (ko) * | 2002-02-21 | 2004-04-28 | 한국전자통신연구원 | 반도체 광소자의 제조방법 |
| US20030235224A1 (en) * | 2002-06-19 | 2003-12-25 | Ohlander Ulf Roald | Strained quantum-well structure having ternary-alloy material in both quantum-well layers and barrier layers |
| US8913897B2 (en) * | 2011-04-29 | 2014-12-16 | Huawei Technologies Co., Ltd. | Laser diode, method for manufacturing laser diode and passive optical network system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621578A (ja) * | 1992-07-01 | 1994-01-28 | Fujitsu Ltd | 半導体集積化変調光源装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4077817A (en) * | 1975-12-31 | 1978-03-07 | Texas Instruments Incorporated | Making a semiconductor laser structure by liquid phase epitaxy |
| US4114257A (en) * | 1976-09-23 | 1978-09-19 | Texas Instruments Incorporated | Method of fabrication of a monolithic integrated optical circuit |
| US4961198A (en) * | 1988-01-14 | 1990-10-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP3306892B2 (ja) * | 1992-02-28 | 2002-07-24 | 株式会社日立製作所 | 半導体光集積素子およびその製造方法 |
| JP2950028B2 (ja) * | 1992-07-23 | 1999-09-20 | 日本電気株式会社 | 光半導体素子の製造方法 |
| JPH0770791B2 (ja) * | 1992-12-22 | 1995-07-31 | 日本電気株式会社 | 半導体レーザ及びその製造方法 |
| JPH07176827A (ja) * | 1993-08-20 | 1995-07-14 | Mitsubishi Electric Corp | 変調器付半導体レーザ装置の製造方法 |
| JP2937751B2 (ja) * | 1994-04-28 | 1999-08-23 | 日本電気株式会社 | 光半導体装置の製造方法 |
-
1995
- 1995-03-31 JP JP7075112A patent/JP2900824B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-01 US US08/625,196 patent/US5756373A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621578A (ja) * | 1992-07-01 | 1994-01-28 | Fujitsu Ltd | 半導体集積化変調光源装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273452A (ja) * | 2002-03-19 | 2003-09-26 | Furukawa Electric Co Ltd:The | 分布帰還型半導体レーザ素子 |
| JP2011181789A (ja) * | 2010-03-03 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光源 |
| JP2015501421A (ja) * | 2011-10-14 | 2015-01-15 | アストリアム リミテッド | 量子井戸層を有するデバイス |
| JP2015053457A (ja) * | 2013-09-09 | 2015-03-19 | 日本電信電話株式会社 | 光半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5756373A (en) | 1998-05-26 |
| JP2900824B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418183A (en) | Method for a reflective digitally tunable laser | |
| US5678935A (en) | Semiconductor optical waveguide and method of fabricating the same | |
| JP2842292B2 (ja) | 半導体光集積装置および製造方法 | |
| JPH0794833A (ja) | 半導体レーザおよびその製造方法 | |
| JPS6215875A (ja) | 半導体装置およびその製造方法 | |
| JPH1075009A (ja) | 光半導体装置とその製造方法 | |
| JP2004179274A (ja) | 光半導体装置 | |
| EP0177221B1 (en) | Semiconductor laser | |
| EP0378098B1 (en) | Semiconductor optical device | |
| JP2937751B2 (ja) | 光半導体装置の製造方法 | |
| US6399404B2 (en) | Fabricating method of optical semiconductor device | |
| JPH09318918A (ja) | 半導体光変調器 | |
| JP2900824B2 (ja) | 光半導体装置の製造方法 | |
| JPH04303982A (ja) | 光半導体素子の製造方法 | |
| US5557700A (en) | Semiconductor optical device utilizing nonlinear optical effect | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH06196797A (ja) | 光変調器集積化光源素子およびその製造方法 | |
| JP2907234B2 (ja) | 半導体波長可変装置 | |
| JPH10242577A (ja) | 半導体レーザおよびその製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2009105458A (ja) | 光半導体装置 | |
| JPH08292336A (ja) | 光半導体集積回路の製造方法 | |
| JP2002026461A (ja) | 光半導体装置とその製造方法および光半導体装置を備えた光装置モジュール、光通信装置 | |
| JPH01248585A (ja) | 分布帰還形半導体レーザ | |
| JPH1027935A (ja) | 半導体発光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |