JPH04303982A - 光半導体素子の製造方法 - Google Patents
光半導体素子の製造方法Info
- Publication number
- JPH04303982A JPH04303982A JP6749891A JP6749891A JPH04303982A JP H04303982 A JPH04303982 A JP H04303982A JP 6749891 A JP6749891 A JP 6749891A JP 6749891 A JP6749891 A JP 6749891A JP H04303982 A JPH04303982 A JP H04303982A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- thin film
- width
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 230000003287 optical effect Effects 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims description 32
- 238000005253 cladding Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052681 coesite Inorganic materials 0.000 description 18
- 229910052906 cristobalite Inorganic materials 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 229910052682 stishovite Inorganic materials 0.000 description 18
- 229910052905 tridymite Inorganic materials 0.000 description 18
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005701 quantum confined stark effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000010956 selective crystallization Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/164—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、光通信、光情報処理な
どに用いられる、半導体レーザ単体や、半導体レーザと
半導体光変調器、あるいは光導波路を同一半導体基板上
に集積した光半導体素子の製造方法に関する。
どに用いられる、半導体レーザ単体や、半導体レーザと
半導体光変調器、あるいは光導波路を同一半導体基板上
に集積した光半導体素子の製造方法に関する。
【０００２】
【従来の技術】光通信や光情報処理に用いられる半導体
レーザには、よりいっそうの高性能化が必要になってき
ている。一方で加入者光通信用などの所要が多く、低価
格が要求される用途に対応するためには、歩留まりの高
い素子を大面積ウエハを用いて作製する必要がある。こ
うした要求を満たすためには、大面積高均一成長が可能
な有機金属気相成長法（ＭＯＶＰＥ）などの気相成長法
によって結晶成長を行うことが必要である。また気相成
長法を用いれば、低しきい値高効率動作、狭スペクトル
線幅動作など数々の特徴を有する量子井戸構造半導体レ
ーザの作製も可能である。
レーザには、よりいっそうの高性能化が必要になってき
ている。一方で加入者光通信用などの所要が多く、低価
格が要求される用途に対応するためには、歩留まりの高
い素子を大面積ウエハを用いて作製する必要がある。こ
うした要求を満たすためには、大面積高均一成長が可能
な有機金属気相成長法（ＭＯＶＰＥ）などの気相成長法
によって結晶成長を行うことが必要である。また気相成
長法を用いれば、低しきい値高効率動作、狭スペクトル
線幅動作など数々の特徴を有する量子井戸構造半導体レ
ーザの作製も可能である。
【０００３】図７に、ＭＯＶＰＥを用いた光通信用半導
体レーザの典型的な製造方法を示す。ここでは単一モー
ド動作する分布帰還型（ＤＦＢ）レーザであり、埋め込
みリッジ構造によって電流狭窄を行っている。まずｎ−
ＩｎＰ基板１上にグレーティングを形成した後、ｎ−Ｉ
ｎＧａＡｓＰガイド層８、ＩｎＧａＡｓＰ活性層３、ｐ
−ＩｎＰクラッド層４を積層し（図７（ａ））、次にＳ
ｉＯ２膜２１を幅２μｍのストライプ状に形成し（図７
（ｂ））、基板１に達するまでメサエッチングを行う（
図７（ｃ））。その後、全面にｐ−ＩｎＰ層５、ｐ＋
ＩｎＧａＡｓＰキャップ層７を成長し（図７（ｄ））、
活性層の周囲にプロトンを打ち込んだ高抵抗領域３１を
形成するなどして電流を狭窄している（図７（ｅ））。
体レーザの典型的な製造方法を示す。ここでは単一モー
ド動作する分布帰還型（ＤＦＢ）レーザであり、埋め込
みリッジ構造によって電流狭窄を行っている。まずｎ−
ＩｎＰ基板１上にグレーティングを形成した後、ｎ−Ｉ
ｎＧａＡｓＰガイド層８、ＩｎＧａＡｓＰ活性層３、ｐ
−ＩｎＰクラッド層４を積層し（図７（ａ））、次にＳ
ｉＯ２膜２１を幅２μｍのストライプ状に形成し（図７
（ｂ））、基板１に達するまでメサエッチングを行う（
図７（ｃ））。その後、全面にｐ−ＩｎＰ層５、ｐ＋
ＩｎＧａＡｓＰキャップ層７を成長し（図７（ｄ））、
活性層の周囲にプロトンを打ち込んだ高抵抗領域３１を
形成するなどして電流を狭窄している（図７（ｅ））。
【０００４】半導体発光素子においては、半導体レーザ
単体では得られない特徴を有した半導体光集積素子、例
えば高速変調時のスペクトル広がりが小さい、ＤＦＢ半
導体レーザと半導体光変調器の集積素子や、波長可変機
能をもつ分布反射型（ＤＢＲ）半導体レーザといった素
子の需要も増大してきている。これらの集積素子におい
ても一層の特性向上が必要であるとともに、アレイ化な
どを考えると均一性、歩留まりの改善が必要不可欠にな
っている。 こうした集積素子の従来例として、半導
体レーザ２素子と合波器、光導波路を集積した構造を図
８に示す。図８（ａ）は素子の概略を示す平面図、図８
（ｂ）は素子の構造を示す斜視図である。活性層３はレ
ーザ領域のみに存在し、ガイド層８はレーザ領域と導波
路領域全体にわたって存在する。例として活性層３に波
長１．５５μｍ組成のＩｎＧａＡｓＰを用いた場合、ガ
イド層８には波長１．３μｍ組成のＩｎＧａＡｓＰを用
いている。電流をレーザ領域のみに流し、２つのレーザ
素子間の電気的絶縁をとるために、高抵抗ＩｎＰ１３で
埋め込まれた 高抵抗埋め込み構造とし、メサエッチ
ングを用いている。
単体では得られない特徴を有した半導体光集積素子、例
えば高速変調時のスペクトル広がりが小さい、ＤＦＢ半
導体レーザと半導体光変調器の集積素子や、波長可変機
能をもつ分布反射型（ＤＢＲ）半導体レーザといった素
子の需要も増大してきている。これらの集積素子におい
ても一層の特性向上が必要であるとともに、アレイ化な
どを考えると均一性、歩留まりの改善が必要不可欠にな
っている。 こうした集積素子の従来例として、半導
体レーザ２素子と合波器、光導波路を集積した構造を図
８に示す。図８（ａ）は素子の概略を示す平面図、図８
（ｂ）は素子の構造を示す斜視図である。活性層３はレ
ーザ領域のみに存在し、ガイド層８はレーザ領域と導波
路領域全体にわたって存在する。例として活性層３に波
長１．５５μｍ組成のＩｎＧａＡｓＰを用いた場合、ガ
イド層８には波長１．３μｍ組成のＩｎＧａＡｓＰを用
いている。電流をレーザ領域のみに流し、２つのレーザ
素子間の電気的絶縁をとるために、高抵抗ＩｎＰ１３で
埋め込まれた 高抵抗埋め込み構造とし、メサエッチ
ングを用いている。
【０００５】この素子の作製工程を述べる。結晶成長に
はＭＯＶＰＥを用いるのが一般的である。まず、ｎ−Ｉ
ｎＰ基板１の上に、レーザ領域のみにグレーティングを
形成し、ｎ−ＩｎＧａＡｓＰガイド層８、ＩｎＧａＡｓ
Ｐ活性層３、ｐ−ＩｎＰクラッド層４を成長する。次に
ＳｉＯ２ 膜を選択マスクとして導波路領域のｐ−Ｉｎ
Ｐクラッド層４、ＩｎＧａＡｓＰ活性層３を除去し、Ｉ
ｎＧａＡｓＰ導波層およびｐ−ＩｎＰクラッド層（図中
には示されていない）を選択成長する。次にＳｉＯ２
膜をマスクとしてメサエッチングし、Ｆｅドープ高抵抗
ＩｎＰ層１３を埋め込み成長する。ＳｉＯ２ 膜を除去
した後、さらに全面にｐ−ＩｎＰクラッド層５およびｐ
＋ −ＩｎＧａＡｓキャップ層７を成長する。レーザ領
域と導波路領域の間、および二つのレーザ素子の間に絶
縁用の溝をエッチングにより形成してから、全面にＳｉ
Ｏ２膜２１を堆積し、レーザ部の上部を窓開けしてｐ側
のパッド電極３２を、また基板側にｎ側電極３３を形成
して完成する。この例では、二つのレーザ領域でグレー
ティングのピッチを変えたり、多電極構造にするなどし
て多波長光源とすることができる。
はＭＯＶＰＥを用いるのが一般的である。まず、ｎ−Ｉ
ｎＰ基板１の上に、レーザ領域のみにグレーティングを
形成し、ｎ−ＩｎＧａＡｓＰガイド層８、ＩｎＧａＡｓ
Ｐ活性層３、ｐ−ＩｎＰクラッド層４を成長する。次に
ＳｉＯ２ 膜を選択マスクとして導波路領域のｐ−Ｉｎ
Ｐクラッド層４、ＩｎＧａＡｓＰ活性層３を除去し、Ｉ
ｎＧａＡｓＰ導波層およびｐ−ＩｎＰクラッド層（図中
には示されていない）を選択成長する。次にＳｉＯ２
膜をマスクとしてメサエッチングし、Ｆｅドープ高抵抗
ＩｎＰ層１３を埋め込み成長する。ＳｉＯ２ 膜を除去
した後、さらに全面にｐ−ＩｎＰクラッド層５およびｐ
＋ −ＩｎＧａＡｓキャップ層７を成長する。レーザ領
域と導波路領域の間、および二つのレーザ素子の間に絶
縁用の溝をエッチングにより形成してから、全面にＳｉ
Ｏ２膜２１を堆積し、レーザ部の上部を窓開けしてｐ側
のパッド電極３２を、また基板側にｎ側電極３３を形成
して完成する。この例では、二つのレーザ領域でグレー
ティングのピッチを変えたり、多電極構造にするなどし
て多波長光源とすることができる。
【０００６】
【発明が解決しようとする課題】このように多数の半導
体レーザを製造したり、さまざまな光集積素子を製造す
るためには、大面積のウエハを用いて、しかも層構造を
精密に制御することが重要である。層厚はＭＯＶＰＥな
どの気相成長法を用いれば充分に制御が可能であるが、
導波路幅は従来ＳｉＯ２ などをマスクとして用いたメ
サエッチングにより制御しており、サイドエッチングな
どによりじゅうぶんな制御性が得られないなどの問題が
あった。例えば図７（ｃ）に示したメサエッチングにお
いて、ＳｉＯ２ 膜２１の幅が正確に２μｍになってい
ても、メサ構造のばらつきや活性層エッチング時のサイ
ドエッチングにより、活性層幅はばらついてしまう。特
に２インチ基板などの大口径ウエハを用いたプロセスで
はウエハ面内のばらつきはかなり大きくなる。活性層、
導波路幅のばらつきはしきい値電流、発振波長、ビーム
パターンなどの素子特性に影響を与えるため、素子の歩
留まりを低下させるだけでなく、設計通りの動作が得ら
れにくいなどの問題があり、改善が必要であった。また
光集積素子の製造の際、活性層と導波層を突き合わせて
作製する必要があるが、そのためのエッチングおよび埋
め込み成長工程は複雑な上に均一性、再現性に乏しく、
特性向上の点でも、また歩留まり向上の点でも問題があ
った。
体レーザを製造したり、さまざまな光集積素子を製造す
るためには、大面積のウエハを用いて、しかも層構造を
精密に制御することが重要である。層厚はＭＯＶＰＥな
どの気相成長法を用いれば充分に制御が可能であるが、
導波路幅は従来ＳｉＯ２ などをマスクとして用いたメ
サエッチングにより制御しており、サイドエッチングな
どによりじゅうぶんな制御性が得られないなどの問題が
あった。例えば図７（ｃ）に示したメサエッチングにお
いて、ＳｉＯ２ 膜２１の幅が正確に２μｍになってい
ても、メサ構造のばらつきや活性層エッチング時のサイ
ドエッチングにより、活性層幅はばらついてしまう。特
に２インチ基板などの大口径ウエハを用いたプロセスで
はウエハ面内のばらつきはかなり大きくなる。活性層、
導波路幅のばらつきはしきい値電流、発振波長、ビーム
パターンなどの素子特性に影響を与えるため、素子の歩
留まりを低下させるだけでなく、設計通りの動作が得ら
れにくいなどの問題があり、改善が必要であった。また
光集積素子の製造の際、活性層と導波層を突き合わせて
作製する必要があるが、そのためのエッチングおよび埋
め込み成長工程は複雑な上に均一性、再現性に乏しく、
特性向上の点でも、また歩留まり向上の点でも問題があ
った。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めの本発明の光半導体素子の製造方法は以下の通りであ
る。
めの本発明の光半導体素子の製造方法は以下の通りであ
る。
【０００８】（１）半導体基板上に、間に光導波路形成
領域を挟んで対向する２本の誘電体薄膜ストライプを形
成する工程と、前記誘電体薄膜ストライプ以外の前記半
導体基板上に活性層を含む半導体多層膜を積層する選択
結晶成長工程とを含む光半導体素子の製造方法において
、前記選択結晶成長工程の後に、前記誘電体薄膜ストラ
イプの対向する内側の側縁部を部分的に除去し、前記半
導体基板の一部を露出させる工程と、この工程に引き続
き前記選択成長した半導体多層膜を覆って半導体クラッ
ド層を選択成長する工程とを付加させたことを特徴とす
る光半導体素子の製造方法。
領域を挟んで対向する２本の誘電体薄膜ストライプを形
成する工程と、前記誘電体薄膜ストライプ以外の前記半
導体基板上に活性層を含む半導体多層膜を積層する選択
結晶成長工程とを含む光半導体素子の製造方法において
、前記選択結晶成長工程の後に、前記誘電体薄膜ストラ
イプの対向する内側の側縁部を部分的に除去し、前記半
導体基板の一部を露出させる工程と、この工程に引き続
き前記選択成長した半導体多層膜を覆って半導体クラッ
ド層を選択成長する工程とを付加させたことを特徴とす
る光半導体素子の製造方法。
【０００９】（２）表面に回折格子が形成された第１領
域と表面が平坦な第２領域とに分かれた結晶基板の上に
、半導体ガイド層を含む多層膜半導体基板を形成する工
程と、前記多層膜半導体基板上に、間に光導波路形成領
域を挟んで対向する２本の誘電体薄膜ストライプを形成
する工程と、前記誘電体薄膜ストライプ以外の前記多層
膜半導体基板上に活性層を含む半導体多層膜を積層する
選択結晶成長工程とを含み、かつ前記２本の誘電体薄膜
ストライプに挟まれた光導波路形成領域の幅は一定であ
るが前記誘電体薄膜ストライプの幅が前記第１領域では
前記第２領域でのストライプ幅よりも広く形成されてお
り、前記第１領域には半導体レーザを形成し、前記第２
領域には半導体光変調器を形成することを特徴とする光
半導体素子の製造方法。
域と表面が平坦な第２領域とに分かれた結晶基板の上に
、半導体ガイド層を含む多層膜半導体基板を形成する工
程と、前記多層膜半導体基板上に、間に光導波路形成領
域を挟んで対向する２本の誘電体薄膜ストライプを形成
する工程と、前記誘電体薄膜ストライプ以外の前記多層
膜半導体基板上に活性層を含む半導体多層膜を積層する
選択結晶成長工程とを含み、かつ前記２本の誘電体薄膜
ストライプに挟まれた光導波路形成領域の幅は一定であ
るが前記誘電体薄膜ストライプの幅が前記第１領域では
前記第２領域でのストライプ幅よりも広く形成されてお
り、前記第１領域には半導体レーザを形成し、前記第２
領域には半導体光変調器を形成することを特徴とする光
半導体素子の製造方法。
【００１０】（３）表面が平坦な第１領域と第２領域、
および表面に回折格子が形成された第３領域とに分割さ
れ、この順番で並んだ結晶基板の上に半導体ガイド層を
含む多層膜半導体基板を形成する工程と、前記多層膜半
導体基板上に、間に光導波路形成領域を挟んで対向する
２本の誘電体薄膜ストライプを形成する工程と、前記誘
電体薄膜ストライプ以外の前記多層膜半導体基板上に活
性層を含む半導体多層膜を積層する選択結晶成長工程と
を含み、かつ前記２本の誘電体薄膜ストライプに挟まれ
る光導波路形成領域の幅は前記第１領域、第２領域、第
３領域で同一であり、前記誘電体薄膜ストライプの幅は
前記第２領域と第３領域では同じであるが、前記第１領
域でのストライプ幅は前記第２領域および第３領域より
も広く形成されており、前記第１領域には発光部、第２
領域には位相制御部、第３領域には波長可変ブラッグ反
射器が形成されることを特徴とする光半導体素子の製造
方法。
および表面に回折格子が形成された第３領域とに分割さ
れ、この順番で並んだ結晶基板の上に半導体ガイド層を
含む多層膜半導体基板を形成する工程と、前記多層膜半
導体基板上に、間に光導波路形成領域を挟んで対向する
２本の誘電体薄膜ストライプを形成する工程と、前記誘
電体薄膜ストライプ以外の前記多層膜半導体基板上に活
性層を含む半導体多層膜を積層する選択結晶成長工程と
を含み、かつ前記２本の誘電体薄膜ストライプに挟まれ
る光導波路形成領域の幅は前記第１領域、第２領域、第
３領域で同一であり、前記誘電体薄膜ストライプの幅は
前記第２領域と第３領域では同じであるが、前記第１領
域でのストライプ幅は前記第２領域および第３領域より
も広く形成されており、前記第１領域には発光部、第２
領域には位相制御部、第３領域には波長可変ブラッグ反
射器が形成されることを特徴とする光半導体素子の製造
方法。
【００１１】
【作用】（１００）方位の半導体基板表面の［０１１］
方向に２本の平行なＳｉＯ２ 膜などの誘電体薄膜スト
ライプを形成し、ダブルヘテロ（ＤＨ）構造をＭＯＶＰ
Ｅ法により選択成長すると、ストライプに挟まれた部分
は表面が平坦な（１００）面、側面が平滑な（１１１）
Ｂ面であるリッジ状に成長するため、活性層幅をメサエ
ッチングなどの均一性に欠ける手法を用いずにＳｉＯ２
膜のパターニングだけで決定できる。またこの選択成
長においては成長中に活性層側面を上部クラッド層で覆
うことができる。このため制御性および再現性に優れ、
界面再結合成分の少ない良好な特性を有した半導体レー
ザの作製が可能となった。
方向に２本の平行なＳｉＯ２ 膜などの誘電体薄膜スト
ライプを形成し、ダブルヘテロ（ＤＨ）構造をＭＯＶＰ
Ｅ法により選択成長すると、ストライプに挟まれた部分
は表面が平坦な（１００）面、側面が平滑な（１１１）
Ｂ面であるリッジ状に成長するため、活性層幅をメサエ
ッチングなどの均一性に欠ける手法を用いずにＳｉＯ２
膜のパターニングだけで決定できる。またこの選択成
長においては成長中に活性層側面を上部クラッド層で覆
うことができる。このため制御性および再現性に優れ、
界面再結合成分の少ない良好な特性を有した半導体レー
ザの作製が可能となった。
【００１２】また本発明の方法ではｐ−ＩｎＰクラッド
層およびｐ＋ＩｎＧａＡｓキャップ層の形成も選択成長
によって行なう。このため、素子作製プロセスがＳｉＯ
２ などの誘電体薄膜のパターニングおよび選択成長の
みによって構成され、諸問題の根源となる半導体のエッ
チングを全く用いる必要がない。こうして、大面積ウエ
ハを用いた均一性、再現性に優れた一括成長／プロセス
によって素子を作製でき、活性層を選択成長で形成する
ことによる利点を最大限引き出すことができる。
層およびｐ＋ＩｎＧａＡｓキャップ層の形成も選択成長
によって行なう。このため、素子作製プロセスがＳｉＯ
２ などの誘電体薄膜のパターニングおよび選択成長の
みによって構成され、諸問題の根源となる半導体のエッ
チングを全く用いる必要がない。こうして、大面積ウエ
ハを用いた均一性、再現性に優れた一括成長／プロセス
によって素子を作製でき、活性層を選択成長で形成する
ことによる利点を最大限引き出すことができる。
【００１３】さらにこのＭＯＶＰＥ選択成長では、Ｓｉ
Ｏ２ ストライプ幅が広いほど成長速度が高くなり、さ
らに混晶成長時にはそのＩＩＩ族組成も変化するという
特徴がある。図５（ａ）に選択成長したＩｎＰおよびＩ
ｎＧａＡｓ混晶のストライプ幅と成長速度の関係、図５
（ｂ）に選択成長したＩｎｘ Ｇａ１ーｘ Ａｓ、Ｉｎ
ｘ Ｇａ１ーｘ Ａｓ０．６ Ｐ０．４ 混晶（１．３
μｍ波長組成）のストライプ幅とＩｎ組成ｘの関係を測
定した結果の一例を示す。ストライプ幅が広いほど成長
速度は高くなるのは、ＳｉＯ２ 膜上から横方向拡散し
て半導体表面に到達する成長種の量が増加するためであ
る。またＩｎ組成が増加するのは、Ｇａ原料種に比べて
Ｉｎ原料種の方が横方向拡散しやすいためと考えられる
。このことから、ＩｎＧａＡｓあるいはＩｎＧａＡｓＰ
をウェルに用いた量子井戸構造の選択成長において、ス
トライプ幅を広くすればウェル層厚が厚くなるとともに
、ウェルのＩｎ組成が増加するように格子歪（圧縮応力
）が加わるため、両者の効果により量子井戸構造の遷移
エネルギーが低くなる。
Ｏ２ ストライプ幅が広いほど成長速度が高くなり、さ
らに混晶成長時にはそのＩＩＩ族組成も変化するという
特徴がある。図５（ａ）に選択成長したＩｎＰおよびＩ
ｎＧａＡｓ混晶のストライプ幅と成長速度の関係、図５
（ｂ）に選択成長したＩｎｘ Ｇａ１ーｘ Ａｓ、Ｉｎ
ｘ Ｇａ１ーｘ Ａｓ０．６ Ｐ０．４ 混晶（１．３
μｍ波長組成）のストライプ幅とＩｎ組成ｘの関係を測
定した結果の一例を示す。ストライプ幅が広いほど成長
速度は高くなるのは、ＳｉＯ２ 膜上から横方向拡散し
て半導体表面に到達する成長種の量が増加するためであ
る。またＩｎ組成が増加するのは、Ｇａ原料種に比べて
Ｉｎ原料種の方が横方向拡散しやすいためと考えられる
。このことから、ＩｎＧａＡｓあるいはＩｎＧａＡｓＰ
をウェルに用いた量子井戸構造の選択成長において、ス
トライプ幅を広くすればウェル層厚が厚くなるとともに
、ウェルのＩｎ組成が増加するように格子歪（圧縮応力
）が加わるため、両者の効果により量子井戸構造の遷移
エネルギーが低くなる。
【００１４】図６にＩｎｘ Ｇａ１ーｘ Ａｓウェルお
よびＩｎｘ Ｇａ１ーｘ Ａｓｙ Ｐ１ーｙ バリアか
らなる多重量子井戸（ＭＱＷ）構造を選択成長した時の
、選択成長層からの発光波長のストライプ幅依存性の測
定結果を示す。ストライプ幅が広いほど波長は長くなり
、幅約４μｍで波長約１．４μｍ、幅１０μｍで波長約
１．５５μｍとなった。このことから、半導体レーザと
光導波路などの集積素子において、レーザ領域のストラ
イプ幅を導波領域に比べて広くすることにより、波長１
．５５μｍ帯の半導体レーザと波長１．３μｍ帯の導波
層をも一括して形成することが可能である。すなわち１
回の結晶成長工程により、導波路方向でレーザ発振領域
と、この光に対して透明な導波路領域を形成することが
でき、種々の構造の光素子製造方法に適用することがで
きる。 また本発明の光集積素子の作製においては、
ガイド層を全面に成長してから活性層を選択成長するこ
とにより、選択成長層の層厚が厚くならず、成長の進行
に従って発生する格子歪を最小限に抑えることができる
。量子井戸活性層のＩｎＧａＡｓウェルは層厚が数ｎｍ
程度であるため、格子歪が発生してもウェル内で緩和さ
れた歪量子井戸構造となるので、結晶欠陥を発生しない
。なおバリアに使用されるＩｎＧａＡｓＰについては、
ＩｎＧａＡｓほどストライプ幅による組成変動は大きく
なく、成長にともなう組成変動も大きくないので問題は
生じない。
よびＩｎｘ Ｇａ１ーｘ Ａｓｙ Ｐ１ーｙ バリアか
らなる多重量子井戸（ＭＱＷ）構造を選択成長した時の
、選択成長層からの発光波長のストライプ幅依存性の測
定結果を示す。ストライプ幅が広いほど波長は長くなり
、幅約４μｍで波長約１．４μｍ、幅１０μｍで波長約
１．５５μｍとなった。このことから、半導体レーザと
光導波路などの集積素子において、レーザ領域のストラ
イプ幅を導波領域に比べて広くすることにより、波長１
．５５μｍ帯の半導体レーザと波長１．３μｍ帯の導波
層をも一括して形成することが可能である。すなわち１
回の結晶成長工程により、導波路方向でレーザ発振領域
と、この光に対して透明な導波路領域を形成することが
でき、種々の構造の光素子製造方法に適用することがで
きる。 また本発明の光集積素子の作製においては、
ガイド層を全面に成長してから活性層を選択成長するこ
とにより、選択成長層の層厚が厚くならず、成長の進行
に従って発生する格子歪を最小限に抑えることができる
。量子井戸活性層のＩｎＧａＡｓウェルは層厚が数ｎｍ
程度であるため、格子歪が発生してもウェル内で緩和さ
れた歪量子井戸構造となるので、結晶欠陥を発生しない
。なおバリアに使用されるＩｎＧａＡｓＰについては、
ＩｎＧａＡｓほどストライプ幅による組成変動は大きく
なく、成長にともなう組成変動も大きくないので問題は
生じない。
【００１５】
【実施例】まず、本発明の請求項１の発明を用いて、埋
め込みリッジ構造半導体レーザを作製した結果について
述べる。図１がその製造方法である。（１００）方位の
ｎ−ＩｎＰ基板１の表面にＣＶＤ法を用いてＳｉＯ２
膜２１（厚さ約２０００Ａ（オングストローム））を堆
積し、フォトリソグラフィの手法を用いて幅１０μｍ、
間隔１．８μｍの２本のストライプを形成した（図１（
ａ））。そして、減圧ＭＯＶＰＥ法により、Ｓｉドープ
ｎ−ＩｎＰクラッド層２（層厚１０００Ａ、キャリア濃
度１×１０１８ｃｍー３ ）、ＩｎＧａＡｓＰ活性層
３（１．５５μｍ組成、層厚８００Ａ）、Ｚｎドープｐ
−ＩｎＰクラッド層４（層厚５００Ａ、キャリア濃度５
×１０１７ｃｍー３）を選択成長した（図１（ｂ））。 層厚はＳｉＯ２ 膜２１にはさまれた活性領域での値で
あり、この領域内で層厚は一定であった。次に活性領域
を中心として幅１０μｍのストライプ状にＳｉＯ２ 膜
２１を除去し（図１（ｃ））、残されたＳｉＯ２ 膜２
１を用いて、ｐ−ＩｎＰクラッド層６（層厚１．５μｍ
、キャリア濃度５×１０１７ｃｍー３）およびｐ＋ −
ＩｎＧａＡｓキャップ層７（層厚０．３μｍ、キャリア
濃度１×１０１９ｃｍー３ ）を選択成長し（図１（
ｄ））、再び全面に形成したＳｉＯ２ 膜２１の活性領
域上部のみを幅約７μｍのストライプ状に除去して（図
１（ｅ））、ｐ側電極３２およびｎ側電極３３を形成し
てレーザを完成した（図１（ｆ））。このレーザを共振
器長３００μｍで評価したところ、しきい値電流は平均
１０．２ｍＡ、標準偏差０．２ｍＡ、スロープ効率は平
均０．２３Ｗ／Ａ、標準偏差０．０４Ｗ／Ａであった。 活性層幅は平均１．５２μｍ、標準偏差０．１２μｍで
あった。この結果は従来例の結果に比べて改善されてお
り、本発明を用いることにより、素子特性が向上するこ
とが確認された。こうして大面積均一成長が可能なＭＯ
ＶＰＥ成長を用いることにより、特性歩留まりの高い、
低価格な半導体レーザを製造することが可能となる。な
お本実施例では活性層にバルクＩｎＧａＡｓＰを用いた
が、量子井戸構造（ＭＱＷ）を用いることにより一層の
特性改善が図れる。また基板１にｎ型を用いたが、ｐ型
基板を用いてもよい。この場合、成長層の導電型は反対
となる。
め込みリッジ構造半導体レーザを作製した結果について
述べる。図１がその製造方法である。（１００）方位の
ｎ−ＩｎＰ基板１の表面にＣＶＤ法を用いてＳｉＯ２
膜２１（厚さ約２０００Ａ（オングストローム））を堆
積し、フォトリソグラフィの手法を用いて幅１０μｍ、
間隔１．８μｍの２本のストライプを形成した（図１（
ａ））。そして、減圧ＭＯＶＰＥ法により、Ｓｉドープ
ｎ−ＩｎＰクラッド層２（層厚１０００Ａ、キャリア濃
度１×１０１８ｃｍー３ ）、ＩｎＧａＡｓＰ活性層
３（１．５５μｍ組成、層厚８００Ａ）、Ｚｎドープｐ
−ＩｎＰクラッド層４（層厚５００Ａ、キャリア濃度５
×１０１７ｃｍー３）を選択成長した（図１（ｂ））。 層厚はＳｉＯ２ 膜２１にはさまれた活性領域での値で
あり、この領域内で層厚は一定であった。次に活性領域
を中心として幅１０μｍのストライプ状にＳｉＯ２ 膜
２１を除去し（図１（ｃ））、残されたＳｉＯ２ 膜２
１を用いて、ｐ−ＩｎＰクラッド層６（層厚１．５μｍ
、キャリア濃度５×１０１７ｃｍー３）およびｐ＋ −
ＩｎＧａＡｓキャップ層７（層厚０．３μｍ、キャリア
濃度１×１０１９ｃｍー３ ）を選択成長し（図１（
ｄ））、再び全面に形成したＳｉＯ２ 膜２１の活性領
域上部のみを幅約７μｍのストライプ状に除去して（図
１（ｅ））、ｐ側電極３２およびｎ側電極３３を形成し
てレーザを完成した（図１（ｆ））。このレーザを共振
器長３００μｍで評価したところ、しきい値電流は平均
１０．２ｍＡ、標準偏差０．２ｍＡ、スロープ効率は平
均０．２３Ｗ／Ａ、標準偏差０．０４Ｗ／Ａであった。 活性層幅は平均１．５２μｍ、標準偏差０．１２μｍで
あった。この結果は従来例の結果に比べて改善されてお
り、本発明を用いることにより、素子特性が向上するこ
とが確認された。こうして大面積均一成長が可能なＭＯ
ＶＰＥ成長を用いることにより、特性歩留まりの高い、
低価格な半導体レーザを製造することが可能となる。な
お本実施例では活性層にバルクＩｎＧａＡｓＰを用いた
が、量子井戸構造（ＭＱＷ）を用いることにより一層の
特性改善が図れる。また基板１にｎ型を用いたが、ｐ型
基板を用いてもよい。この場合、成長層の導電型は反対
となる。
【００１６】次に、請求項２の発明の実施例として、Ｍ
ＱＷ構造の活性層を有するＤＦＢ半導体レーザと量子閉
じ込めシュタルク効果を利用した半導体光変調器を集積
した素子を作製した結果について述べる。図２と図３に
製造方法を記す。（１００）ｎ−ＩｎＰ基板１のレーザ
領域のみに＜０１１＞方向にグレーティング（回折格子
）１１を形成し（図２（ａ））、全面にｎ−ＩｎＧａＡ
ｓＰガイド層８（波長１．３μｍ組成、キャリア濃度１
×１０１８ｃｍー３、層厚１０００Ａ）、ｎ−ＩｎＰス
ペーサ層９（キャリア濃度１×１０１８ｃｍー３、層厚
５００Ａ）を成長した（図２（ｂ））。続いて、２本の
ＳｉＯ２ 膜２１を、互いに対向する側の側面は平行な
直線（間隔２μｍ）であり、ストライプ幅がレーザ領域
では１０μｍ、変調器領域では６μｍになるようにパタ
ーニングした（図２（ｃ））。ストライプ幅の遷移領域
長は２０μｍとした。次にｎ−ＩｎＰクラッド層２（キ
ャリア濃度１×１０１８ｃｍー３、層厚５００Ａ）、Ｍ
ＱＷ活性層３、ｐ−ＩｎＰクラッド層４（キャリア濃度
５×１０１７ｃｍー３、層厚５００Ａ）を選択成長した
（図３（ａ））。ＭＱＷはウェル数４で、ウェルはＩｎ
ＧａＡｓ、バリアはＩｎＧａＡｓＰとした。また活性領
域においてウェルおよびバリアがＩｎＰ基板１に格子整
合し、ウェル厚７５Ａ、バリア厚１５０Ａになるように
成長条件を設定した。この結果活性領域での発光波長は
１．５６μｍ、変調器領域では約１．４５μｍになった
。次に導波領域に隣接した両側のＳｉＯ２ 膜２１を、
それぞれ幅２μｍにわたって除去し（図３（ｂ））、続
いてｐ−ＩｎＰ層クラッド層６（キャリア濃度５×１０
１７ｃｍー３、層厚１．５μｍ）およびｐ＋ −ＩｎＧ
ａＡｓキャップ層７（層厚０．３μｍ、キャリア濃度１
×１０１９ｃｍー３ ）を選択成長した（図３（ｃ）
）。最後に全面に形成したＳｉＯ２ 膜を長さ２０μｍ
のレーザ・変調器領域間にわたって窓開けし、ｐ＋ −
ＩｎＧａＡｓキャップ層７をエッチングで除去して領域
間の電気的絶縁を図った。そしてｐ側電極をパッド状に
形成し、基板１側にもｎ側電極を形成して素子化した。 へき開したレーザ領域長は５００μｍ、変調器領域長は
２００μｍとした。
ＱＷ構造の活性層を有するＤＦＢ半導体レーザと量子閉
じ込めシュタルク効果を利用した半導体光変調器を集積
した素子を作製した結果について述べる。図２と図３に
製造方法を記す。（１００）ｎ−ＩｎＰ基板１のレーザ
領域のみに＜０１１＞方向にグレーティング（回折格子
）１１を形成し（図２（ａ））、全面にｎ−ＩｎＧａＡ
ｓＰガイド層８（波長１．３μｍ組成、キャリア濃度１
×１０１８ｃｍー３、層厚１０００Ａ）、ｎ−ＩｎＰス
ペーサ層９（キャリア濃度１×１０１８ｃｍー３、層厚
５００Ａ）を成長した（図２（ｂ））。続いて、２本の
ＳｉＯ２ 膜２１を、互いに対向する側の側面は平行な
直線（間隔２μｍ）であり、ストライプ幅がレーザ領域
では１０μｍ、変調器領域では６μｍになるようにパタ
ーニングした（図２（ｃ））。ストライプ幅の遷移領域
長は２０μｍとした。次にｎ−ＩｎＰクラッド層２（キ
ャリア濃度１×１０１８ｃｍー３、層厚５００Ａ）、Ｍ
ＱＷ活性層３、ｐ−ＩｎＰクラッド層４（キャリア濃度
５×１０１７ｃｍー３、層厚５００Ａ）を選択成長した
（図３（ａ））。ＭＱＷはウェル数４で、ウェルはＩｎ
ＧａＡｓ、バリアはＩｎＧａＡｓＰとした。また活性領
域においてウェルおよびバリアがＩｎＰ基板１に格子整
合し、ウェル厚７５Ａ、バリア厚１５０Ａになるように
成長条件を設定した。この結果活性領域での発光波長は
１．５６μｍ、変調器領域では約１．４５μｍになった
。次に導波領域に隣接した両側のＳｉＯ２ 膜２１を、
それぞれ幅２μｍにわたって除去し（図３（ｂ））、続
いてｐ−ＩｎＰ層クラッド層６（キャリア濃度５×１０
１７ｃｍー３、層厚１．５μｍ）およびｐ＋ −ＩｎＧ
ａＡｓキャップ層７（層厚０．３μｍ、キャリア濃度１
×１０１９ｃｍー３ ）を選択成長した（図３（ｃ）
）。最後に全面に形成したＳｉＯ２ 膜を長さ２０μｍ
のレーザ・変調器領域間にわたって窓開けし、ｐ＋ −
ＩｎＧａＡｓキャップ層７をエッチングで除去して領域
間の電気的絶縁を図った。そしてｐ側電極をパッド状に
形成し、基板１側にもｎ側電極を形成して素子化した。 へき開したレーザ領域長は５００μｍ、変調器領域長は
２００μｍとした。
【００１７】典型的な素子の発振しきい値電流は２０ｍ
Ａで、変調器側からの最大ＣＷ光出力は３０ｍＷであっ
た。発振波長は１．５５μｍであり、変調領域に−５Ｖ
印加したときの消光比は２０ｄＢであった。また、消光
特性から見積った結合効率は９８％ときわめて高い値が
得られた。領域間の分離抵抗は１０ｋΩであった。また
無作為に選んだ２０個の素子すべてにおいて、−５Ｖ印
加時の消光比１５ｄＢ以上が得られた。このように、本
発明の選択成長により活性層と吸収層を同時に成長する
技術により、良好な結合導波路構造が容易に作製でき、
集積素子が良好な素子特性および均一性を実現できるこ
とが確認された。
Ａで、変調器側からの最大ＣＷ光出力は３０ｍＷであっ
た。発振波長は１．５５μｍであり、変調領域に−５Ｖ
印加したときの消光比は２０ｄＢであった。また、消光
特性から見積った結合効率は９８％ときわめて高い値が
得られた。領域間の分離抵抗は１０ｋΩであった。また
無作為に選んだ２０個の素子すべてにおいて、−５Ｖ印
加時の消光比１５ｄＢ以上が得られた。このように、本
発明の選択成長により活性層と吸収層を同時に成長する
技術により、良好な結合導波路構造が容易に作製でき、
集積素子が良好な素子特性および均一性を実現できるこ
とが確認された。
【００１８】最後に、請求項３の発明のＤＢＲ半導体レ
ーザの実施例として、多波長の波長可変ＤＢＲ半導体レ
ーザアレイを作製した結果について述べる。図４が素子
構造であり、活性領域、位相調整領域、ＤＢＲ領域に分
かれた導波領域がアレイ状に配列された構造となってい
る。作製方法は図２と図３に準じている。まずＤＢＲ領
域のみにグレーティング１１を形成したｎ−ＩｎＰ基板
１の上に、ｎ−ＩｎＧａＡｓＰガイド層８（波長１．３
μｍ組成、キャリア濃度１×１０１８ｃｍー３、層厚約
１０００Ａ）、ｎ−ＩｎＰスペーサ層９（キャリア濃度
１×１０１８ｃｍー３、層厚約５００Ａ）を成長した。 続いて、２本のＳｉＯ２ 膜を、互いに対向する側の側
面は平行な直線（間隔２μｍ）であり、ストライプ幅が
活性領域では１０μｍ、位相調整領域とＤＢＲ領域では
４μｍになるようにパターニングした。ストライプ幅の
遷移領域幅は２０μｍとした。次にｎ−ＩｎＰクラッド
層２（キャリア濃度１×１０１８ｃｍー３、層厚５００
Ａ）、ＭＱＷ活性層３、ｐ−ＩｎＰクラッド層４（キャ
リア濃度５×１０１７ｃｍー３、層厚５００Ａ）を選択
成長した。ＭＱＷはウェル数４で、ウェルはＩｎＧａＡ
ｓ、バリアはＩｎＧａＡｓＰとした。また活性領域にお
いてウェルおよびバリアがＩｎＰ基板に格子整合し、ウ
ェル厚７５Ａ、バリア厚１５０Ａになるように成長条件
を設定した。この結果活性領域での発光波長は１．５６
μｍ、位相調整領域とＤＢＲ領域では約１．３５μｍに
なった。次に導波領域に隣接した両側のＳｉＯ２ 膜を
、それぞれ幅２μｍにわたって除去し、続いてｐ−Ｉｎ
Ｐ層クラッド層６（キャリア濃度５×１０１７ｃｍー３
、層厚１．５μｍ）およびｐ＋ −ＩｎＧａＡｓキャッ
プ層７（層厚０．３μｍ、キャリア濃度１×１０１９ｃ
ｍー３）を選択成長した。最後に全面に形成したＳｉＯ
２ 膜を幅２０μｍの各領域間にわたって窓開けし、ｐ
＋ −ＩｎＧａＡｓキャップ層７をエッチングで除去し
て領域間の電気的絶縁を図った。そして各領域のｐ側電
極３２をパッド状に形成し、基板側にもｎ側電極３３を
形成して素子化した。へき開した活性領域長は５００μ
ｍ、位相調整領域長は１５０μｍ、ＤＢＲ領域長は３０
０μｍとした。また導波路間隔は６００μｍとして、活
性領域側出射端面に無反射コーティングを施した後、４
チャンネルずつ切り出して評価した。
ーザの実施例として、多波長の波長可変ＤＢＲ半導体レ
ーザアレイを作製した結果について述べる。図４が素子
構造であり、活性領域、位相調整領域、ＤＢＲ領域に分
かれた導波領域がアレイ状に配列された構造となってい
る。作製方法は図２と図３に準じている。まずＤＢＲ領
域のみにグレーティング１１を形成したｎ−ＩｎＰ基板
１の上に、ｎ−ＩｎＧａＡｓＰガイド層８（波長１．３
μｍ組成、キャリア濃度１×１０１８ｃｍー３、層厚約
１０００Ａ）、ｎ−ＩｎＰスペーサ層９（キャリア濃度
１×１０１８ｃｍー３、層厚約５００Ａ）を成長した。 続いて、２本のＳｉＯ２ 膜を、互いに対向する側の側
面は平行な直線（間隔２μｍ）であり、ストライプ幅が
活性領域では１０μｍ、位相調整領域とＤＢＲ領域では
４μｍになるようにパターニングした。ストライプ幅の
遷移領域幅は２０μｍとした。次にｎ−ＩｎＰクラッド
層２（キャリア濃度１×１０１８ｃｍー３、層厚５００
Ａ）、ＭＱＷ活性層３、ｐ−ＩｎＰクラッド層４（キャ
リア濃度５×１０１７ｃｍー３、層厚５００Ａ）を選択
成長した。ＭＱＷはウェル数４で、ウェルはＩｎＧａＡ
ｓ、バリアはＩｎＧａＡｓＰとした。また活性領域にお
いてウェルおよびバリアがＩｎＰ基板に格子整合し、ウ
ェル厚７５Ａ、バリア厚１５０Ａになるように成長条件
を設定した。この結果活性領域での発光波長は１．５６
μｍ、位相調整領域とＤＢＲ領域では約１．３５μｍに
なった。次に導波領域に隣接した両側のＳｉＯ２ 膜を
、それぞれ幅２μｍにわたって除去し、続いてｐ−Ｉｎ
Ｐ層クラッド層６（キャリア濃度５×１０１７ｃｍー３
、層厚１．５μｍ）およびｐ＋ −ＩｎＧａＡｓキャッ
プ層７（層厚０．３μｍ、キャリア濃度１×１０１９ｃ
ｍー３）を選択成長した。最後に全面に形成したＳｉＯ
２ 膜を幅２０μｍの各領域間にわたって窓開けし、ｐ
＋ −ＩｎＧａＡｓキャップ層７をエッチングで除去し
て領域間の電気的絶縁を図った。そして各領域のｐ側電
極３２をパッド状に形成し、基板側にもｎ側電極３３を
形成して素子化した。へき開した活性領域長は５００μ
ｍ、位相調整領域長は１５０μｍ、ＤＢＲ領域長は３０
０μｍとした。また導波路間隔は６００μｍとして、活
性領域側出射端面に無反射コーティングを施した後、４
チャンネルずつ切り出して評価した。
【００１９】この４チャンネル波長可変レーザの典型的
な発振しきい値電流は１８ｍＡで、活性領域のみに電流
注入した場合の４チャンネルの発振波長は１．５５３μ
ｍ±０．００３μｍであった。光出力３０ｍＷまで単一
モード動作を確認した。また位相調整領域、ＤＢＲ領域
に電流注入することにより、光出力を５ｍＷに保った状
態で、各チャンネルで５ｎｍ以上の波長可変範囲を得る
ことができた。
な発振しきい値電流は１８ｍＡで、活性領域のみに電流
注入した場合の４チャンネルの発振波長は１．５５３μ
ｍ±０．００３μｍであった。光出力３０ｍＷまで単一
モード動作を確認した。また位相調整領域、ＤＢＲ領域
に電流注入することにより、光出力を５ｍＷに保った状
態で、各チャンネルで５ｎｍ以上の波長可変範囲を得る
ことができた。
【００２０】なお請求項２ならびに３の発明の実施例に
ついては、請求項１記載の選択成長を用いた電流狭窄構
造を採用したが、従来の方法、例えば図７（ｅ）に表わ
されたのプロトン打ち込みによる構造を用いても、請求
項２と３の発明について述べた格子歪低減の効果は得ら
れる。
ついては、請求項１記載の選択成長を用いた電流狭窄構
造を採用したが、従来の方法、例えば図７（ｅ）に表わ
されたのプロトン打ち込みによる構造を用いても、請求
項２と３の発明について述べた格子歪低減の効果は得ら
れる。
【００２１】
【発明の効果】以上述べたように、本発明の光半導体素
子の作製方法を用いれば、均一性、再現性に乏しい半導
体のエッチングが全く不要となり、均一な活性層、導波
路幅を有する素子を制御性よく作製できる。この方法を
大面積ウエハを用いた一括成長／プロセスにより行なう
ことにより、高特性の低価格半導体レーザを高歩留まり
で作製することが可能となった。また成長層内に生じる
組成変動も問題ない程度に抑えることができるため、Ｍ
ＱＷ構造の結晶性を良好に保ったままで、マスク幅を変
えることによる発光波長や実効屈折率の制御が可能とな
った。これにより、従来複雑なプロセスを必要としてい
た各種半導体光集積素子を、高い導波路結合効率などの
良好な特性を維持したままで容易に均一性よく作製する
ことができるようになった。
子の作製方法を用いれば、均一性、再現性に乏しい半導
体のエッチングが全く不要となり、均一な活性層、導波
路幅を有する素子を制御性よく作製できる。この方法を
大面積ウエハを用いた一括成長／プロセスにより行なう
ことにより、高特性の低価格半導体レーザを高歩留まり
で作製することが可能となった。また成長層内に生じる
組成変動も問題ない程度に抑えることができるため、Ｍ
ＱＷ構造の結晶性を良好に保ったままで、マスク幅を変
えることによる発光波長や実効屈折率の制御が可能とな
った。これにより、従来複雑なプロセスを必要としてい
た各種半導体光集積素子を、高い導波路結合効率などの
良好な特性を維持したままで容易に均一性よく作製する
ことができるようになった。
【図１】本発明の請求項１による半導体レーザの製造方
法の一実施例を示す断面図である。
法の一実施例を示す断面図である。
【図２】請求項２の発明による分布帰還型半導体レーザ
と半導体光変調器の集積素子の製造方法の一実施例を示
す図である。
と半導体光変調器の集積素子の製造方法の一実施例を示
す図である。
【図３】請求項２の発明による集積素子の製造方法を示
す図で、図２の続きである。
す図で、図２の続きである。
【図４】請求項３の発明により作製した分布反射型半導
体レーザの構造を表わす図である。
体レーザの構造を表わす図である。
【図５】誘電体薄膜ストライプ幅と選択成長した結晶の
成長速度および組成の関係を表わす図である。
成長速度および組成の関係を表わす図である。
【図６】選択成長した量子井戸構造のストライプ幅と発
光波長の関係を表わす図である。
光波長の関係を表わす図である。
【図７】従来の半導体レーザの製造方法を説明するため
の図である。
の図である。
【図８】従来の方法により作製された光半導体素子を示
す図である。
す図である。
１ ｎ−ＩｎＰ基板
２ ｎ−ＩｎＰクラッド層
３ 活性層（量子井戸構造を含む）
４ ｐ−ＩｎＰクラッド層
５ ｐ−ＩｎＰ層
６ ｐ−ＩｎＰクラッド層
７ ｐ＋ ＩｎＧａＡｓキャップ層
８ ｎ−ＩｎＧａＡｓＰガイド層
９ ｎ−ＩｎＰスペーサ層
１１ グレーティング
１３ 高抵抗ＩｎＰ層
２１ ＳｉＯ２ 膜
３１ プロトン注入領域
３２ ｐ側電極
３３ ｎ側電極
Claims (3)
- 【請求項１】 半導体基板上に、間に光導波路形成領
域を挟んで対向する２本の誘電体薄膜ストライプを形成
する工程と、前記誘電体薄膜ストライプ以外の前記半導
体基板上に活性層を含む半導体多層膜を積層する選択結
晶成長工程とを含む光半導体素子の製造方法において、
前記選択結晶成長工程の後に、前記誘電体薄膜ストライ
プの対向する内側の側縁部を部分的に除去し、前記半導
体基板の一部を露出させる工程と、この工程に引き続き
前記選択成長した半導体多層膜を覆って半導体クラッド
層を選択成長する工程とを付加させたことを特徴とする
光半導体素子の製造方法。 - 【請求項２】 表面に回折格子が形成された第１領域
と表面が平坦な第２領域とに分かれた結晶基板の上に、
半導体ガイド層を含む多層膜半導体基板を形成する工程
と、前記多層膜半導体基板上に、間に光導波路形成領域
を挟んで対向する２本の誘電体薄膜ストライプを形成す
る工程と、前記誘電体薄膜ストライプ以外の前記多層膜
半導体基板上に活性層を含む半導体多層膜を積層する選
択結晶成長工程とを含み、かつ前記２本の誘電体薄膜ス
トライプに挟まれた光導波路形成領域の幅は一定である
が前記誘電体薄膜ストライプの幅が前記第１領域では前
記第２領域でのストライプ幅よりも広く形成されており
、前記第１領域には半導体レーザを形成し、前記第２領
域には半導体光変調器を形成することを特徴とする光半
導体素子の製造方法。 - 【請求項３】 表面が平坦な第１領域と第２領域、お
よび表面に回折格子が形成された第３領域とに分割され
、この順番で並んだ結晶基板の上に半導体ガイド層を含
む多層膜半導体基板を形成する工程と、前記多層膜半導
体基板上に、間に光導波路形成領域を挟んで対向する２
本の誘電体薄膜ストライプを形成する工程と、前記誘電
体薄膜ストライプ以外の前記多層膜半導体基板上に活性
層を含む半導体多層膜を積層する選択結晶成長工程とを
含み、かつ前記２本の誘電体薄膜ストライプに挟まれる
光導波路形成領域の幅は前記第１領域、第２領域、第３
領域で同一であり、前記誘電体薄膜ストライプの幅は前
記第２領域と第３領域では同じであるが、前記第１領域
でのストライプ幅は前記第２領域および第３領域よりも
広く形成されており、前記第１領域には発光部、第２領
域には位相制御部、第３領域には波長可変ブラッグ反射
器が形成されることを特徴とする光半導体素子の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067498A JP2701569B2 (ja) | 1991-04-01 | 1991-04-01 | 光半導体素子の製造方法 |
| EP94118307A EP0643461B1 (en) | 1990-08-24 | 1991-08-26 | Method for fabricating an optical semiconductor device |
| EP91114272A EP0472221B1 (en) | 1990-08-24 | 1991-08-26 | Method for fabricating an optical semiconductor device |
| DE69115596T DE69115596T2 (de) | 1990-08-24 | 1991-08-26 | Verfahren zur Herstellung einer optischen Halbleitervorrichtung |
| US07/750,172 US5250462A (en) | 1990-08-24 | 1991-08-26 | Method for fabricating an optical semiconductor device |
| DE69128097T DE69128097T2 (de) | 1990-08-24 | 1991-08-26 | Verfahren zur Herstellung einer optischen Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067498A JP2701569B2 (ja) | 1991-04-01 | 1991-04-01 | 光半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04303982A true JPH04303982A (ja) | 1992-10-27 |
| JP2701569B2 JP2701569B2 (ja) | 1998-01-21 |
Family
ID=13346715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3067498A Expired - Lifetime JP2701569B2 (ja) | 1990-08-24 | 1991-04-01 | 光半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701569B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529602A (ja) * | 1991-07-22 | 1993-02-05 | Hitachi Ltd | 半導体光集積素子及びその製造方法 |
| JPH05243551A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | 半導体光集積素子 |
| EP0662627A1 (en) * | 1993-12-20 | 1995-07-12 | Nec Corporation | Optical modulator and method of producing the same |
| JPH07202333A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 埋め込み構造半導体光導波路素子の製造方法 |
| JPH07226566A (ja) * | 1994-02-10 | 1995-08-22 | Nec Corp | 量子井戸半導体レーザおよびその製造方法 |
| EP0680119A1 (en) * | 1994-04-28 | 1995-11-02 | Nec Corporation | Fabrication process for semiconductor optical device |
| JPH08236856A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | 光半導体素子の製造方法 |
| US5565693A (en) * | 1993-01-07 | 1996-10-15 | Nec Corporation | Semiconductor optical integrated circuits |
| US5579155A (en) * | 1993-11-11 | 1996-11-26 | Nec Corporation | Semiconductor optical amplifier |
| US5703974A (en) * | 1995-07-13 | 1997-12-30 | Nec Corporation | Semiconductor photonic integrated circuit and fabrication process therefor |
| US5757833A (en) * | 1995-11-06 | 1998-05-26 | The Furukawa Electric Co., Ltd. | Semiconductor laser having a transparent light emitting section, and a process of producing the same |
| US5811838A (en) * | 1995-02-28 | 1998-09-22 | Nec Corporation | Electro-absorption type semiconductor optical modulator |
| US6228671B1 (en) | 1998-06-10 | 2001-05-08 | Nec Corporation | Process for production of semiconductor laser grating |
| JP2013197168A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Electric Corp | 半導体レーザ素子、半導体レーザ素子の製造方法、半導体レーザアレイ |
-
1991
- 1991-04-01 JP JP3067498A patent/JP2701569B2/ja not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529602A (ja) * | 1991-07-22 | 1993-02-05 | Hitachi Ltd | 半導体光集積素子及びその製造方法 |
| JPH05243551A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | 半導体光集積素子 |
| US5770466A (en) * | 1993-01-07 | 1998-06-23 | Nec Corporation | Semiconductor optical integrated circuits and method for fabricating the same |
| US5565693A (en) * | 1993-01-07 | 1996-10-15 | Nec Corporation | Semiconductor optical integrated circuits |
| US5579155A (en) * | 1993-11-11 | 1996-11-26 | Nec Corporation | Semiconductor optical amplifier |
| US5543957A (en) * | 1993-12-20 | 1996-08-06 | Nec Corporation | Optical modulator and method of producing the same |
| EP0662627A1 (en) * | 1993-12-20 | 1995-07-12 | Nec Corporation | Optical modulator and method of producing the same |
| JPH07202333A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 埋め込み構造半導体光導波路素子の製造方法 |
| JPH07226566A (ja) * | 1994-02-10 | 1995-08-22 | Nec Corp | 量子井戸半導体レーザおよびその製造方法 |
| EP0680119A1 (en) * | 1994-04-28 | 1995-11-02 | Nec Corporation | Fabrication process for semiconductor optical device |
| JPH08236856A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | 光半導体素子の製造方法 |
| US5918109A (en) * | 1995-02-22 | 1999-06-29 | Nec Corporation | Method for making optical semiconductor element |
| US5811838A (en) * | 1995-02-28 | 1998-09-22 | Nec Corporation | Electro-absorption type semiconductor optical modulator |
| US5703974A (en) * | 1995-07-13 | 1997-12-30 | Nec Corporation | Semiconductor photonic integrated circuit and fabrication process therefor |
| US5757833A (en) * | 1995-11-06 | 1998-05-26 | The Furukawa Electric Co., Ltd. | Semiconductor laser having a transparent light emitting section, and a process of producing the same |
| US6228671B1 (en) | 1998-06-10 | 2001-05-08 | Nec Corporation | Process for production of semiconductor laser grating |
| JP2013197168A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Electric Corp | 半導体レーザ素子、半導体レーザ素子の製造方法、半導体レーザアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2701569B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250462A (en) | Method for fabricating an optical semiconductor device | |
| US5459747A (en) | Semiconductor optical devices | |
| US5770466A (en) | Semiconductor optical integrated circuits and method for fabricating the same | |
| JPH0794833A (ja) | 半導体レーザおよびその製造方法 | |
| CA2139140C (en) | A method for fabricating a semiconductor photonic integrated circuit | |
| JP2701569B2 (ja) | 光半導体素子の製造方法 | |
| JP2937751B2 (ja) | 光半導体装置の製造方法 | |
| EP0527615A1 (en) | Method of making tunable semiconductor laser | |
| JPH04105383A (ja) | 半導体光集積素子の製造方法 | |
| US5756373A (en) | Method for fabricating optical semiconductor device | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH0645687A (ja) | 光半導体素子の製造方法 | |
| JPH06196797A (ja) | 光変調器集積化光源素子およびその製造方法 | |
| GB2292011A (en) | Semiconductor optical devices and methods for fabrication | |
| JPH077232A (ja) | 光半導体装置 | |
| JPH06283802A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3251615B2 (ja) | 半導体レーザ装置 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JPH0697591A (ja) | 半導体レーザの製造方法 | |
| JPH03156989A (ja) | 半導体レーザとその製造方法 | |
| JP2917787B2 (ja) | 埋め込み構造半導体光導波路素子およびその製造方法 | |
| JPH09214059A (ja) | 量子細線を利用した半導体光デバイスおよびそれを用いた光源装置、光通信方式、光通信システム | |
| JPH05235477A (ja) | 光半導体素子の製造方法 | |
| JPH07335977A (ja) | 半導体レーザ及び光集積デバイス並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |