JPH0697591A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0697591A JPH0697591A JP27100692A JP27100692A JPH0697591A JP H0697591 A JPH0697591 A JP H0697591A JP 27100692 A JP27100692 A JP 27100692A JP 27100692 A JP27100692 A JP 27100692A JP H0697591 A JPH0697591 A JP H0697591A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa stripe
- forming
- type semiconductor
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 製造歩留まりに優れた波長可変レーザの製造
方法を提供する。 【構成】 ＴＴＧ−ＬＤの製造方法において、メサスト
ライプの高さを１μｍ以下として埋め込み成長時の異常
成長をなくし、さらにクラッド層などを選択的に成長す
ることにより電極の形成を容易にした。また選択成長に
よりメサストライプを形成した後、全面に絶縁膜を形成
し、さらに全面にミリングなどの加工を加えることによ
りメサ上面にマスクを残し、同時に底面部、メサ側面の
絶縁膜を除去できる。それらによって素子構造の再現
性、特性歩留まりが大幅に向上する。
方法を提供する。 【構成】 ＴＴＧ−ＬＤの製造方法において、メサスト
ライプの高さを１μｍ以下として埋め込み成長時の異常
成長をなくし、さらにクラッド層などを選択的に成長す
ることにより電極の形成を容易にした。また選択成長に
よりメサストライプを形成した後、全面に絶縁膜を形成
し、さらに全面にミリングなどの加工を加えることによ
りメサ上面にマスクを残し、同時に底面部、メサ側面の
絶縁膜を除去できる。それらによって素子構造の再現
性、特性歩留まりが大幅に向上する。
Description
【０００１】
【産業上の利用分野】本発明は光通信システムへの応用
上重要な波長可変半導体レーザに関する。
上重要な波長可変半導体レーザに関する。
【０００２】
【従来の技術】光ファイバ通信の技術は近年めざましい
進展を遂げており、２−５Ｇｂ／ｓで１００ｋｍを越す
長距離の伝送システムが、実用化に向けた開発段階に至
りつつある。なかでもコヒーレント光伝送システムにお
いては、高密度な周波数多重伝送が比較的容易であり、
将来の長距離第容量光伝送方式として注目を集めてい
る。そのようなシステムにおいては、送信側に発振周波
数の異なる複数の光源を準備し、受信側にそれらと同等
の周波数の光源を準備する必要がある。
進展を遂げており、２−５Ｇｂ／ｓで１００ｋｍを越す
長距離の伝送システムが、実用化に向けた開発段階に至
りつつある。なかでもコヒーレント光伝送システムにお
いては、高密度な周波数多重伝送が比較的容易であり、
将来の長距離第容量光伝送方式として注目を集めてい
る。そのようなシステムにおいては、送信側に発振周波
数の異なる複数の光源を準備し、受信側にそれらと同等
の周波数の光源を準備する必要がある。
【０００３】波長可変半導体レーザはそのようなシステ
ムにおいて、送信用光源としては、個々のレーザの周波
数間隔を一定にする上で有効である。一方、局発用光源
としては、送信側光源の周波数範囲をカバーするために
できる限り広い、波長可変範囲を有することが望まし
い。外部反射鏡などを用いない、単体の波長可変半導体
レーザとして素子内部に回折格子を作りつけた、分布帰
還型（ＤＦＢ）、分布ブラッグ反射型（ＤＢＲ）をベー
スとした構造の素子が、近年多く検討されている。その
ような波長可変レーザの一例として２重導波路構造の波
長可変ＤＦＢ−ＬＤ（以下ＴＴＧ−ＬＤと略す）の断面
素子構造を図４に示す。このような素子は例えばＣ．
Ｆ．Ｊ．シャネン氏等により、１９９０年発行のＩＥＥ
プロシーディング誌、第１３７巻、Ｊ−１号、第６９ペ
ージから第７３ページに報告されている。素子作製方法
としては、はじめにｐ−ＩｎＰ基板１表面に回折格子
（図と垂直な方向に繰り返すように形成される）を形成
し、その上に１．３μｍの波長組成のＩｎＧａＡｓＰガ
イド層２、１．５５μｍの波長組成のＩｎＧａＡｓＰ活
性層３、ｎ−ＩｎＰ層４、１．３μｍ波長組成のＩｎＧ
ａＡｓＰチューニング層５、ｐ−ＩｎＰクラッド層６を
順次成長した後、活性層部分の幅が２μｍ程度になるよ
うにエッチングによってメサ構造を形成し、埋め込み成
長を行ってｎ−ＩｎＰ埋め込み層７を形成する。成長し
たウェハ表面に絶縁膜８をパターニングし、成長表面に
共通電極９、チューニング電極１０、基板側にレーザ電
極１１を形成して所望の素子を得る。レーザ電極１１に
プラスの電圧を印可すると、図中実線で示した通路で電
流が流れ、数十ｍＡの電流注入時にレーザ発振に至る。
数−１０ｍＷの光出力で動作させておき、チューニング
電極１０にプラスの電圧を印可すると、図中破線の通路
で電流が流れ、チューニング層中にキャリアがたまり、
プラズマ効果によって屈折率が低減して発振波長は短波
長側にシフトする。実際数ｍＷの光出力の動作条件のも
とで６０Å前後の波長可変特性が報告されている。
ムにおいて、送信用光源としては、個々のレーザの周波
数間隔を一定にする上で有効である。一方、局発用光源
としては、送信側光源の周波数範囲をカバーするために
できる限り広い、波長可変範囲を有することが望まし
い。外部反射鏡などを用いない、単体の波長可変半導体
レーザとして素子内部に回折格子を作りつけた、分布帰
還型（ＤＦＢ）、分布ブラッグ反射型（ＤＢＲ）をベー
スとした構造の素子が、近年多く検討されている。その
ような波長可変レーザの一例として２重導波路構造の波
長可変ＤＦＢ−ＬＤ（以下ＴＴＧ−ＬＤと略す）の断面
素子構造を図４に示す。このような素子は例えばＣ．
Ｆ．Ｊ．シャネン氏等により、１９９０年発行のＩＥＥ
プロシーディング誌、第１３７巻、Ｊ−１号、第６９ペ
ージから第７３ページに報告されている。素子作製方法
としては、はじめにｐ−ＩｎＰ基板１表面に回折格子
（図と垂直な方向に繰り返すように形成される）を形成
し、その上に１．３μｍの波長組成のＩｎＧａＡｓＰガ
イド層２、１．５５μｍの波長組成のＩｎＧａＡｓＰ活
性層３、ｎ−ＩｎＰ層４、１．３μｍ波長組成のＩｎＧ
ａＡｓＰチューニング層５、ｐ−ＩｎＰクラッド層６を
順次成長した後、活性層部分の幅が２μｍ程度になるよ
うにエッチングによってメサ構造を形成し、埋め込み成
長を行ってｎ−ＩｎＰ埋め込み層７を形成する。成長し
たウェハ表面に絶縁膜８をパターニングし、成長表面に
共通電極９、チューニング電極１０、基板側にレーザ電
極１１を形成して所望の素子を得る。レーザ電極１１に
プラスの電圧を印可すると、図中実線で示した通路で電
流が流れ、数十ｍＡの電流注入時にレーザ発振に至る。
数−１０ｍＷの光出力で動作させておき、チューニング
電極１０にプラスの電圧を印可すると、図中破線の通路
で電流が流れ、チューニング層中にキャリアがたまり、
プラズマ効果によって屈折率が低減して発振波長は短波
長側にシフトする。実際数ｍＷの光出力の動作条件のも
とで６０Å前後の波長可変特性が報告されている。
【０００４】
【発明が解決しようとする課題】このような波長可変レ
ーザを作製する場合、従来例の素子作製方法においては
２−３μｍのたかさのメサストライプを形成し、それを
埋め込み成長するという手法によっていた。活性層部分
での幅は横モード制御の観点から１．５μｍ以下である
必要がある。すなわちほぼ垂直な側面を有するメサスト
ライプを形成してから、素子表面がほぼ平坦になるよう
に埋め込みを成長する必要がある。しかしながらほぼ垂
直な側面を有する細長いメサストライプを形成するに
は、通常のケミカルエッチングでは極めて困難であり、
ドライエッチングの技術を用いざるを得ないが、活性層
とクラッド層など、組成の異なる半導体層を同じエッチ
ング速度でエッチングを行い、同時に幅を１．５μｍ程
度に制御するには、温度、ガス圧等、微妙なエッチング
条件の調整が必要であり、制御性、再現性が十分ではな
かった、さらにメサストライプが良好に形成できた後に
あっても、埋め込み成長が容易ではなく、時としてメサ
の下部に空洞ができてしまったり、メサ上端付近で異常
成長が生じたりすることがあった。すなわち素子製作の
歩留まりが低く、特性の良い波長可変レーザを歩留まり
よく作製することが極めて困難であった。
ーザを作製する場合、従来例の素子作製方法においては
２−３μｍのたかさのメサストライプを形成し、それを
埋め込み成長するという手法によっていた。活性層部分
での幅は横モード制御の観点から１．５μｍ以下である
必要がある。すなわちほぼ垂直な側面を有するメサスト
ライプを形成してから、素子表面がほぼ平坦になるよう
に埋め込みを成長する必要がある。しかしながらほぼ垂
直な側面を有する細長いメサストライプを形成するに
は、通常のケミカルエッチングでは極めて困難であり、
ドライエッチングの技術を用いざるを得ないが、活性層
とクラッド層など、組成の異なる半導体層を同じエッチ
ング速度でエッチングを行い、同時に幅を１．５μｍ程
度に制御するには、温度、ガス圧等、微妙なエッチング
条件の調整が必要であり、制御性、再現性が十分ではな
かった、さらにメサストライプが良好に形成できた後に
あっても、埋め込み成長が容易ではなく、時としてメサ
の下部に空洞ができてしまったり、メサ上端付近で異常
成長が生じたりすることがあった。すなわち素子製作の
歩留まりが低く、特性の良い波長可変レーザを歩留まり
よく作製することが極めて困難であった。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めの手段は以下のとおりである。 （１）第１導電型半導体層上に発光再結合する活性層お
よびチューニング層を少なくとも含む半導体積層構造を
形成する工程と、エッチングなどの手段により該半導体
積層構造にメサストライプを形成する工程と、前記メサ
ストライプ上面を除いて第２導電型半導体層を形成する
工程とを含む半導体レーザの製造方法において、前記メ
サストライプ形成工程では前記メサストライプの高さを
１μｍ以下に形成し、前記メサストライプ上面に選択的
に第１導電型半導体層を形成する工程と、そのメサスト
ライプ上面の第１導電型半導体層上、および前記第２導
電型半導体層上の少なくとも一部の領域に互いに独立し
た電極をそれぞれ形成する工程とを含むことを特徴とす
る半導体レーザの製造方法。
めの手段は以下のとおりである。 （１）第１導電型半導体層上に発光再結合する活性層お
よびチューニング層を少なくとも含む半導体積層構造を
形成する工程と、エッチングなどの手段により該半導体
積層構造にメサストライプを形成する工程と、前記メサ
ストライプ上面を除いて第２導電型半導体層を形成する
工程とを含む半導体レーザの製造方法において、前記メ
サストライプ形成工程では前記メサストライプの高さを
１μｍ以下に形成し、前記メサストライプ上面に選択的
に第１導電型半導体層を形成する工程と、そのメサスト
ライプ上面の第１導電型半導体層上、および前記第２導
電型半導体層上の少なくとも一部の領域に互いに独立し
た電極をそれぞれ形成する工程とを含むことを特徴とす
る半導体レーザの製造方法。
【０００６】（２）第１導電型半導体層上に活性層、第
２導電型半導体層およびチューニング層を含む半導体積
層構造を形成する工程と、エッチングなどの手段により
該半導体積層構造にメサストライプを形成する工程を含
む半導体レーザの製造方法において、前記メサストライ
プにおける前記第２導電型半導体層での幅をその上部の
層の幅よりも広くし、前記メサストライプにおける前記
第２導電型半導体層の側面に第２導電型半導体埋め込み
層を形成する工程と、この埋め込み層の上にそれと異な
る半導体層を形成する工程と、前記メサストライプ上面
に選択的に第１導電型半導体層を形成する工程とを含む
ことを特徴とする半導体レーザの製造方法。
２導電型半導体層およびチューニング層を含む半導体積
層構造を形成する工程と、エッチングなどの手段により
該半導体積層構造にメサストライプを形成する工程を含
む半導体レーザの製造方法において、前記メサストライ
プにおける前記第２導電型半導体層での幅をその上部の
層の幅よりも広くし、前記メサストライプにおける前記
第２導電型半導体層の側面に第２導電型半導体埋め込み
層を形成する工程と、この埋め込み層の上にそれと異な
る半導体層を形成する工程と、前記メサストライプ上面
に選択的に第１導電型半導体層を形成する工程とを含む
ことを特徴とする半導体レーザの製造方法。
【０００７】（３）活性層、第２導電型半導体層および
チューニング層を含むメサストライプを第１導電型半導
体層上に選択的に形成してなる半導体レーザの製造方法
において、前記メサストライプ上面において最も膜厚が
厚くなるように、全面に絶縁膜を形成する工程と、イオ
ンミリング、エッチングなどの手段により、少なくとも
前記メサストライプ上面の絶縁膜を除去し、かつ前記メ
サストライプ上面の絶縁膜を残す工程と、前記メサスト
ライプ側面の領域に第２導電型半導体埋め込み層を形成
する工程と、前記メサストライプ上に選択的に第１導電
型半導体層を形成する工程とを含むことを特徴とする半
導体レーザの製造方法。
チューニング層を含むメサストライプを第１導電型半導
体層上に選択的に形成してなる半導体レーザの製造方法
において、前記メサストライプ上面において最も膜厚が
厚くなるように、全面に絶縁膜を形成する工程と、イオ
ンミリング、エッチングなどの手段により、少なくとも
前記メサストライプ上面の絶縁膜を除去し、かつ前記メ
サストライプ上面の絶縁膜を残す工程と、前記メサスト
ライプ側面の領域に第２導電型半導体埋め込み層を形成
する工程と、前記メサストライプ上に選択的に第１導電
型半導体層を形成する工程とを含むことを特徴とする半
導体レーザの製造方法。
【０００８】
【作用】従来例の作製方法においては、細長く高いメサ
ストライプを形成する工程と、それを埋め込んで、ほぼ
平坦な結晶表面を得るという２つの工程に難しさがあっ
た。
ストライプを形成する工程と、それを埋め込んで、ほぼ
平坦な結晶表面を得るという２つの工程に難しさがあっ
た。
【０００９】そこで第１の工程に関しては、エッチング
などによって形成する場合のメサ高さを低くする、ある
いは選択成長によって自動的にメサストライプが形成で
きるようにすれば歩留まりの改善が期待できる。
などによって形成する場合のメサ高さを低くする、ある
いは選択成長によって自動的にメサストライプが形成で
きるようにすれば歩留まりの改善が期待できる。
【００１０】また第２の工程に関してはメサ高さを低く
すればそれだけ良好に埋め込まれ易くなる。さらにメサ
ストライプを２段の台形形状にしてやれば、埋め込み成
長する際に１段目のメサ端部で成長が止まり易く、マス
ク端部での異常成長がかなり低減される。ただしメサを
低くすると、活性層ないし、チューニング層上のクラッ
ド層が薄くなり、その上にそのまま電極を形成すると、
電極金属が半導体中にしみこんで、活性層ないしチュー
ニング層を破壊してしまう可能性がある。そこで埋め込
み層を成長したあとでメサ上面をおおうようにクラッド
層とコンタクト層を形成してやればそのような問題を回
避できる。その際に選択的にクラッド層を形成してやれ
ばチューニング電極と共通電極の形成が容易である。
すればそれだけ良好に埋め込まれ易くなる。さらにメサ
ストライプを２段の台形形状にしてやれば、埋め込み成
長する際に１段目のメサ端部で成長が止まり易く、マス
ク端部での異常成長がかなり低減される。ただしメサを
低くすると、活性層ないし、チューニング層上のクラッ
ド層が薄くなり、その上にそのまま電極を形成すると、
電極金属が半導体中にしみこんで、活性層ないしチュー
ニング層を破壊してしまう可能性がある。そこで埋め込
み層を成長したあとでメサ上面をおおうようにクラッド
層とコンタクト層を形成してやればそのような問題を回
避できる。その際に選択的にクラッド層を形成してやれ
ばチューニング電極と共通電極の形成が容易である。
【００１１】
【実施例】以下実施例を示す図面を用いて、本発明をよ
り詳細に説明する。図１は請求項１に記載した発明の一
実施例であるＴＴＧ−ＬＤの素子断面図を示す。このよ
うな素子を作製するには以下のようにすればよい。ｐ−
ＩｎＰ基板１上に回折格子を形成し（図において紙面と
垂直な方向に繰り返している。）、その上に発光波長
１．３μｍ組成のｐ−ＩｎＧａＡｓＰチューニング層５
（厚さ０．２５μｍ、ノンドープ）、ｎ−ＩｎＰ層４
（厚さ０．１μｍ、キャリア濃度７×１０17ｃｍ-3）、
ＭＱＷ活性層３（ＩｎＧａＡｓウェル層７０Ａ、１．３
μｍ組成ＩｎＧａＡｓＰバリア層１００Ａを５層成長、
いずれもノンドープ）、ｐ−ＩｎＰクラッド層６（厚さ
０．２μｍ、キャリア濃度７×１０17ｃｍ-3）を順次積
層する。成長層表面にマスクをパターニングし、エッチ
ングによって活性層幅１．５μｍ、高さ０．６μｍのメ
サストライプを形成する。エッチングに使用したマスク
を用いてメサ以外の領域にｎ−ＩｎＰ埋め込み層７（厚
さ０．６μｍ、キャリア濃度７×１０17ｃｍ-3）を成長
する。このような埋め込み成長を行う場合、メサ高さが
１μｍを越えるとマスク端部での異常成長が発生し易く
なる。この実施例のように０．６μｍ程度のメサ高さで
は、異常成長はほとんど認められなかった。続いてマス
クを除去した後、メサ上部の幅１０μｍの領域のみに選
択的にｐ−ＩｎＰクラッド層１５（厚さ１．５μｍ、キ
ャリア濃度７×１０17ｃｍ-3）、発光波長１．３μｍ組
成のｐ−ＩｎＧａＡｓＰコンタクト層１６（厚さ０．５
μｍ、キャリア濃度５×１０18ｃｍ-3）を成長した。そ
の後絶縁膜８をパターニングし、基板側にチューニング
電極１０、埋め込み層上に共通電極９、コンタクト層上
にレーザ電極１１を形成して所望の半導体レーザを得
た。
り詳細に説明する。図１は請求項１に記載した発明の一
実施例であるＴＴＧ−ＬＤの素子断面図を示す。このよ
うな素子を作製するには以下のようにすればよい。ｐ−
ＩｎＰ基板１上に回折格子を形成し（図において紙面と
垂直な方向に繰り返している。）、その上に発光波長
１．３μｍ組成のｐ−ＩｎＧａＡｓＰチューニング層５
（厚さ０．２５μｍ、ノンドープ）、ｎ−ＩｎＰ層４
（厚さ０．１μｍ、キャリア濃度７×１０17ｃｍ-3）、
ＭＱＷ活性層３（ＩｎＧａＡｓウェル層７０Ａ、１．３
μｍ組成ＩｎＧａＡｓＰバリア層１００Ａを５層成長、
いずれもノンドープ）、ｐ−ＩｎＰクラッド層６（厚さ
０．２μｍ、キャリア濃度７×１０17ｃｍ-3）を順次積
層する。成長層表面にマスクをパターニングし、エッチ
ングによって活性層幅１．５μｍ、高さ０．６μｍのメ
サストライプを形成する。エッチングに使用したマスク
を用いてメサ以外の領域にｎ−ＩｎＰ埋め込み層７（厚
さ０．６μｍ、キャリア濃度７×１０17ｃｍ-3）を成長
する。このような埋め込み成長を行う場合、メサ高さが
１μｍを越えるとマスク端部での異常成長が発生し易く
なる。この実施例のように０．６μｍ程度のメサ高さで
は、異常成長はほとんど認められなかった。続いてマス
クを除去した後、メサ上部の幅１０μｍの領域のみに選
択的にｐ−ＩｎＰクラッド層１５（厚さ１．５μｍ、キ
ャリア濃度７×１０17ｃｍ-3）、発光波長１．３μｍ組
成のｐ−ＩｎＧａＡｓＰコンタクト層１６（厚さ０．５
μｍ、キャリア濃度５×１０18ｃｍ-3）を成長した。そ
の後絶縁膜８をパターニングし、基板側にチューニング
電極１０、埋め込み層上に共通電極９、コンタクト層上
にレーザ電極１１を形成して所望の半導体レーザを得
た。
【００１２】以上のようにして作製したＴＴＧ−ＬＤに
おいて特性を測定したところ、発振しきい値電流２５ｍ
Ａ、光出力３０ｍＷ以上が得られ、チューニング電流を
０から２５ｍＡまで流すことにより、最大１２０Ａの波
長変化が実現できた。１２０Ａの可変波長範囲内で１３
ＭＨｚ以下のスペクトル線幅で動作した。作製条件の改
良により、素子作製の再現性、さらに特性歩留まりは大
幅に改善された。
おいて特性を測定したところ、発振しきい値電流２５ｍ
Ａ、光出力３０ｍＷ以上が得られ、チューニング電流を
０から２５ｍＡまで流すことにより、最大１２０Ａの波
長変化が実現できた。１２０Ａの可変波長範囲内で１３
ＭＨｚ以下のスペクトル線幅で動作した。作製条件の改
良により、素子作製の再現性、さらに特性歩留まりは大
幅に改善された。
【００１３】図２は請求項２に記載した発明の一実施例
によるＴＴＧ−ＬＤの素子断面図を示す。ここではメサ
ストライプを形成する際にＩｎＰとＩｎＧａＡｓＰとの
エッチング速度の異なるエッチング液を用いて、選択エ
ッチングにより図のような２段の台形形状のメサストラ
イプを形成した。活性層３は幅１．２μｍ、チューニン
グ層は幅１．７μｍとした。メサストライプの高さは
０．７μｍとした。クラッド層６上のマスクをそのまま
残してｎ−ＩｎＰ埋め込み層７（厚さ０．４μｍ）およ
びＦｅドープＩｎＰの高抵抗層２１（厚さ０．３μｍ）
を積層した。この際メサが２段になっているため、埋め
込み層７は１段目のメサ側面に優先的に成長した。続く
高抵抗層２１はほぼ平坦になった埋め込み層７の上に積
層する事になり、異常成長の少ない、極めてスムーズな
成長ができた。続いて、図１の実施例と同様にクラッド
層１５、コンタクト層１６を選択的に成長し、部分的に
高抵抗層２１を除去して、埋め込み層表面に共通電極９
を形成した所望の素子を得た。レーザ特性、作製歩留ま
りとも第１の実施例とほぼ同等の結果を得た。
によるＴＴＧ−ＬＤの素子断面図を示す。ここではメサ
ストライプを形成する際にＩｎＰとＩｎＧａＡｓＰとの
エッチング速度の異なるエッチング液を用いて、選択エ
ッチングにより図のような２段の台形形状のメサストラ
イプを形成した。活性層３は幅１．２μｍ、チューニン
グ層は幅１．７μｍとした。メサストライプの高さは
０．７μｍとした。クラッド層６上のマスクをそのまま
残してｎ−ＩｎＰ埋め込み層７（厚さ０．４μｍ）およ
びＦｅドープＩｎＰの高抵抗層２１（厚さ０．３μｍ）
を積層した。この際メサが２段になっているため、埋め
込み層７は１段目のメサ側面に優先的に成長した。続く
高抵抗層２１はほぼ平坦になった埋め込み層７の上に積
層する事になり、異常成長の少ない、極めてスムーズな
成長ができた。続いて、図１の実施例と同様にクラッド
層１５、コンタクト層１６を選択的に成長し、部分的に
高抵抗層２１を除去して、埋め込み層表面に共通電極９
を形成した所望の素子を得た。レーザ特性、作製歩留ま
りとも第１の実施例とほぼ同等の結果を得た。
【００１４】第３の実施例について図３を用いて説明す
る。回折格子を形成した基板１上に幅１０μｍの２本の
平行な絶縁膜のマスクをパターニングし、上記と同様な
膜厚でチューニング層５、ｎ−ＩｎＰ層４、活性層３、
クラッド層６を選択的に成長する。活性層の幅は１．５
μｍになるようにはじめてのマスクの間隔を設定してい
る。マスクを除去した後、全面に絶縁膜３１を形成する
図３（ａ）。この際、例えばＣＶＤ法を用いればメサの
上面部での厚さが最も厚くなり、原料の届きにくいメサ
側面や底面部では薄くなる。実際に厚さを測定したとこ
ろメサ上面で６０００Å、メサ側面および底面部で４０
００Åであった。そのまま全面に対してイオンミリング
を行うと、膜厚の差に加えて、ミリング速度の角度依存
性により、斜めにミリングすることになる側面部でミリ
ング速度が大きく、選択成長した部分の上面のみに絶縁
膜を残すことができる。実際には１５００Å程度の厚さ
の絶縁膜をメサ上面に残し、同時にメサ側面、および底
面部の絶縁膜を除去することができた。その後絶縁膜３
１をマスクとして埋め込み層７を成長し、さらにクラッ
ド層１５、コンタクト層１６を選択成長し、電極を形成
して所望のＴＴＧ−ＬＤを得た。この実施例においても
図１の実施例と同等の結果を得た図３（ｂ）。なおこの
場合には埋め込み層７の両わきに残されているチューニ
ング層を通しても電流が流れる可能性もある。それを防
ぐためにメサストライプの下部に電流ブロック構造を形
成し、メサ部分のみにチューニング電流が流れるように
することも有効である。そのような電流ブロック構造は
図１、図２の実施例についても有効である。
る。回折格子を形成した基板１上に幅１０μｍの２本の
平行な絶縁膜のマスクをパターニングし、上記と同様な
膜厚でチューニング層５、ｎ−ＩｎＰ層４、活性層３、
クラッド層６を選択的に成長する。活性層の幅は１．５
μｍになるようにはじめてのマスクの間隔を設定してい
る。マスクを除去した後、全面に絶縁膜３１を形成する
図３（ａ）。この際、例えばＣＶＤ法を用いればメサの
上面部での厚さが最も厚くなり、原料の届きにくいメサ
側面や底面部では薄くなる。実際に厚さを測定したとこ
ろメサ上面で６０００Å、メサ側面および底面部で４０
００Åであった。そのまま全面に対してイオンミリング
を行うと、膜厚の差に加えて、ミリング速度の角度依存
性により、斜めにミリングすることになる側面部でミリ
ング速度が大きく、選択成長した部分の上面のみに絶縁
膜を残すことができる。実際には１５００Å程度の厚さ
の絶縁膜をメサ上面に残し、同時にメサ側面、および底
面部の絶縁膜を除去することができた。その後絶縁膜３
１をマスクとして埋め込み層７を成長し、さらにクラッ
ド層１５、コンタクト層１６を選択成長し、電極を形成
して所望のＴＴＧ−ＬＤを得た。この実施例においても
図１の実施例と同等の結果を得た図３（ｂ）。なおこの
場合には埋め込み層７の両わきに残されているチューニ
ング層を通しても電流が流れる可能性もある。それを防
ぐためにメサストライプの下部に電流ブロック構造を形
成し、メサ部分のみにチューニング電流が流れるように
することも有効である。そのような電流ブロック構造は
図１、図２の実施例についても有効である。
【００１５】なお本発明の実施例においては波長１μｍ
帯の素子について示したが、用いる半導体材料はもちろ
んこれに限るものでのはなく、ＧａＡｌＡｓ系など、他
の材料系を用いて、何等差し支えない。また回折格子上
に直接チューニング層を成長する手法を採用したが、回
折格子上にガイド層、活性層を積層し、それからチュー
ニング層を成長するという方法でも何等差し支えない。
帯の素子について示したが、用いる半導体材料はもちろ
んこれに限るものでのはなく、ＧａＡｌＡｓ系など、他
の材料系を用いて、何等差し支えない。また回折格子上
に直接チューニング層を成長する手法を採用したが、回
折格子上にガイド層、活性層を積層し、それからチュー
ニング層を成長するという方法でも何等差し支えない。
【００１６】
【発明の効果】以上に述べたように、本発明においては
メサ高さを低くして埋め込み層成長後にクラッド層など
を選択的に成長すること、あるいは選択成長によってメ
サストライプを形成し、全面に絶縁膜を形成した後に全
面にミリングする際、絶縁膜の形成される特性、ミリン
グ時の特徴により、自動的に埋め込み成長時のマスクが
形成できること、などから素子作製の再現性、特性歩留
まりが大幅に向上した半導体レーザを実現できる。
メサ高さを低くして埋め込み層成長後にクラッド層など
を選択的に成長すること、あるいは選択成長によってメ
サストライプを形成し、全面に絶縁膜を形成した後に全
面にミリングする際、絶縁膜の形成される特性、ミリン
グ時の特徴により、自動的に埋め込み成長時のマスクが
形成できること、などから素子作製の再現性、特性歩留
まりが大幅に向上した半導体レーザを実現できる。
【図１】請求項１に記載した発明になるＴＴＧ半導体レ
ーザの素子断面図である。
ーザの素子断面図である。
【図２】請求項２に記載した発明になるＴＴＧ半導体レ
ーザの素子断面図である。
ーザの素子断面図である。
【図３】請求項３に記載した発明になるＴＴＧ半導体レ
ーザの素子作製工程を示す図である。
ーザの素子作製工程を示す図である。
【図４】従来から知られている波長可変ＤＦＢ−ＬＤの
断面図である。
断面図である。
１ 基板 ２ ガイド層 ３ 活性層 ４ ｎ−ＩｎＰ層 ５ チューニング層 ６ クラッド層 ７ 埋め込み層 ８ 絶縁膜 ９ 共通電極 １０ チューニング電極 １１ レーザ電極 １５ ｐ−ＩｎＰ層 １６ コンタクト層 ２１ 高抵抗層 ３１ 絶縁膜
Claims (3)
- 【請求項１】 第１導電型半導体層上に発光再結合する
活性層およびチューニング層を少なくとも含む半導体積
層構造を形成する工程と、エッチングなどの手段により
該半導体積層構造にメサストライプを形成する工程と、
前記メサストライプ上面を除いて第２導電型半導体層を
形成する工程とを含む半導体レーザの製造方法におい
て、前記メサストライプ形成工程では前記メサストライ
プの高さを１μｍ以下に形成し、前記メサストライプ上
面に選択的に第１導電型半導体層を形成する工程と、そ
のメサストライプ上面の第１導電型半導体層上、および
前記第２導電型半導体層上の少なくとも一部の領域に互
いに独立した電極をそれぞれ形成する工程とを含むこと
を特徴とする半導体レーザの製造方法。 - 【請求項２】 第１導電型半導体層上に活性層、第２導
電型半導体層およびチューニング層を含む半導体積層構
造を形成する工程と、エッチングなどの手段により該半
導体積層構造にメサストライプを形成する工程を含む半
導体レーザの製造方法において、前記メサストライプに
おける前記第２導電型半導体層での幅をその上部の層の
幅よりも広くし、前記メサストライプにおける前記第２
導電型半導体層の側面に第２導電型半導体埋め込み層を
形成する工程と、この埋め込み層の上にそれと異なる半
導体層を形成する工程と、前記メサストライプ上面に選
択的に第１導電型半導体層を形成する工程とを含むこと
を特徴とする半導体レーザの製造方法。 - 【請求項３】 活性層、第２導電型半導体層およびチュ
ーニング層を含むメサストライプを第１導電型半導体層
上に選択的に形成してなる半導体レーザの製造方法にお
いて、前記メサストライプ上面において最も膜厚が厚く
なるように、全面に絶縁膜を形成する工程と、イオンミ
リング、エッチングなどの手段により、少なくとも前記
メサストライプ上面の絶縁膜を除去し、かつ前記メサス
トライプ上面の絶縁膜を残す工程と、前記メサストライ
プ側面の領域に第２導電型半導体埋め込み層を形成する
工程と、前記メサストライプ上に選択的に第１導電型半
導体層を形成する工程とを含むことを特徴とする半導体
レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27100692A JPH0697591A (ja) | 1992-09-14 | 1992-09-14 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27100692A JPH0697591A (ja) | 1992-09-14 | 1992-09-14 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697591A true JPH0697591A (ja) | 1994-04-08 |
Family
ID=17494105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27100692A Withdrawn JPH0697591A (ja) | 1992-09-14 | 1992-09-14 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697591A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330665A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 光半導体レーザの製造方法 |
| JP2004349592A (ja) * | 2003-05-26 | 2004-12-09 | Fujitsu Ltd | 波長可変レーザダイオード |
| US7112827B2 (en) | 2002-10-22 | 2006-09-26 | Fujitsu Limited | Tunable wavelength laser |
-
1992
- 1992-09-14 JP JP27100692A patent/JPH0697591A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330665A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 光半導体レーザの製造方法 |
| US7112827B2 (en) | 2002-10-22 | 2006-09-26 | Fujitsu Limited | Tunable wavelength laser |
| JP2004349592A (ja) * | 2003-05-26 | 2004-12-09 | Fujitsu Ltd | 波長可変レーザダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0527615B1 (en) | Method of making tunable semiconductor laser | |
| JP2937751B2 (ja) | 光半導体装置の製造方法 | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JP2701569B2 (ja) | 光半導体素子の製造方法 | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| US6552358B2 (en) | High power single mode laser and method of fabrication | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JPH0697591A (ja) | 半導体レーザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JP4927769B2 (ja) | 半導体レーザの作製方法及び半導体レーザ | |
| JPH06283802A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2725449B2 (ja) | 光半導体素子の製造方法 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JP2687884B2 (ja) | 波長可変半導体レーザ及びその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH05235477A (ja) | 光半導体素子の製造方法 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 | |
| JPH03156989A (ja) | 半導体レーザとその製造方法 | |
| JPH05190960A (ja) | 波長可変半導体レーザ | |
| JPH0715090A (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JPH04309280A (ja) | 分布帰還型半導体レーザの製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |