JP2725449B2 - 光半導体素子の製造方法 - Google Patents
光半導体素子の製造方法Info
- Publication number
- JP2725449B2 JP2725449B2 JP2222931A JP22293190A JP2725449B2 JP 2725449 B2 JP2725449 B2 JP 2725449B2 JP 2222931 A JP2222931 A JP 2222931A JP 22293190 A JP22293190 A JP 22293190A JP 2725449 B2 JP2725449 B2 JP 2725449B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- insulating film
- conductivity type
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は埋め込み型半導体レーザ、波長可変半導体レ
ーザ等の光半導体素子の製造方法に関する。
ーザ等の光半導体素子の製造方法に関する。
埋め込み型半導体レーザ、波長可変半導体レーザ等の
半導体光源は光ファイバ通信におけるキーデバイスとし
て活発に研究開発が行なわれている。光ファイバ通信方
式には、長距離、大容量のシステムからLANのような比
較的短距離のシステムまでさまざまのシステムが含まれ
る。その中で、通信容量拡大の要求に伴って急速な進展
が望まれる加入者系システムには高温動作特性に優れ、
安価な半導体レーザが望まれる。一方、高感度性のため
に長距離が伝送が可能で、かつ周波数多重化によって伝
送容量の拡大が可能なコヒーレント光通信システムにお
いては、波長可変半導体レーザが不可欠である。
半導体光源は光ファイバ通信におけるキーデバイスとし
て活発に研究開発が行なわれている。光ファイバ通信方
式には、長距離、大容量のシステムからLANのような比
較的短距離のシステムまでさまざまのシステムが含まれ
る。その中で、通信容量拡大の要求に伴って急速な進展
が望まれる加入者系システムには高温動作特性に優れ、
安価な半導体レーザが望まれる。一方、高感度性のため
に長距離が伝送が可能で、かつ周波数多重化によって伝
送容量の拡大が可能なコヒーレント光通信システムにお
いては、波長可変半導体レーザが不可欠である。
埋め込み型半導体レーザの一従来例として第４図にPB
H構造LDの断面図を示す。その製造工程は以下のようで
ある。ｎ−InP基板１上にMOVPE法により例えば発光波長
1.3μｍ相当のInGaAsP活性層４（厚さ0.1μｍ）、ｐ−I
nPクラッド層５（厚さ0.6μｍ）を順次成長した後、ウ
ェハ全面にSiO2のような絶縁膜を形成し、ストライプ状
にパターニングを行ない、化学エッチングによってメサ
ストライプを形成する。活性層幅は２μｍ程度とする。
その後、エッチングンに用いたマスクを残したままｐ−
InPブロック層６（厚さ1.2μｍ）、ｎ−InPブロック層
７（厚さ1.2μｍ）を選択的に成長する。メサストライ
プの高さは約２μｍとする。最後に、SiO2マスクを除去
し、全面にｐ−InP層８（厚さ1.5μｍ）、ｐ−InGaAsP
電極層９（厚さ１μｍ）を成長する。このような半導体
レーザ（LD）において発振閾値電流15mA、微分効率0.3W
/A、加入者システムにおいて要求される85℃の動作条件
においても安定に動作する素子が得られている。
H構造LDの断面図を示す。その製造工程は以下のようで
ある。ｎ−InP基板１上にMOVPE法により例えば発光波長
1.3μｍ相当のInGaAsP活性層４（厚さ0.1μｍ）、ｐ−I
nPクラッド層５（厚さ0.6μｍ）を順次成長した後、ウ
ェハ全面にSiO2のような絶縁膜を形成し、ストライプ状
にパターニングを行ない、化学エッチングによってメサ
ストライプを形成する。活性層幅は２μｍ程度とする。
その後、エッチングンに用いたマスクを残したままｐ−
InPブロック層６（厚さ1.2μｍ）、ｎ−InPブロック層
７（厚さ1.2μｍ）を選択的に成長する。メサストライ
プの高さは約２μｍとする。最後に、SiO2マスクを除去
し、全面にｐ−InP層８（厚さ1.5μｍ）、ｐ−InGaAsP
電極層９（厚さ１μｍ）を成長する。このような半導体
レーザ（LD）において発振閾値電流15mA、微分効率0.3W
/A、加入者システムにおいて要求される85℃の動作条件
においても安定に動作する素子が得られている。
また波長可変LDの一従来例として第５図にチューナブ
ルツインガイド（TTG）構造の素子の断面構造図を示
す。この作製には、まず回折格子を形成したｐ−InP基
板11上に発光波長組成1.3μｍのｐ−InGaAsPガイド層14
（厚さ0.15μｍ）、発光波長1.55μｍ組成のInGaAsP活
性層４（厚さ0.1μｍ）、ｎ−InP層15（厚さ0.3μ
ｍ）、発光波長1.3μｍ組成のInGaAsPチューニング層16
（厚さ0.2μｍ）、ｐ−InPクラッド層５（厚さ1.5μ
ｍ）を順次成長する。前述の埋め込みLDと同様に幅２μ
ｍ程度のメサストライプを形成し、それ以外の部分全体
にｎ−InPコンタクト層18を成長する。その後成長層表
面に絶縁膜19を形成し、パターニングして部分的にチュ
ーニング電極20、アース電極21、および基板側にレーザ
電極22を形成する。このようなLDに図の一点鎖線で示し
たパスで電流を流すことにより、レーザ発振させ、破線
で示したパスでチューニング層に電流を流してその屈折
率を変化させることにより、発振波長を変化させること
ができる。このような構造のTTG型波長可変LDにおいて8
00GHz程度の波長可変動作が実現されている。
ルツインガイド（TTG）構造の素子の断面構造図を示
す。この作製には、まず回折格子を形成したｐ−InP基
板11上に発光波長組成1.3μｍのｐ−InGaAsPガイド層14
（厚さ0.15μｍ）、発光波長1.55μｍ組成のInGaAsP活
性層４（厚さ0.1μｍ）、ｎ−InP層15（厚さ0.3μ
ｍ）、発光波長1.3μｍ組成のInGaAsPチューニング層16
（厚さ0.2μｍ）、ｐ−InPクラッド層５（厚さ1.5μ
ｍ）を順次成長する。前述の埋め込みLDと同様に幅２μ
ｍ程度のメサストライプを形成し、それ以外の部分全体
にｎ−InPコンタクト層18を成長する。その後成長層表
面に絶縁膜19を形成し、パターニングして部分的にチュ
ーニング電極20、アース電極21、および基板側にレーザ
電極22を形成する。このようなLDに図の一点鎖線で示し
たパスで電流を流すことにより、レーザ発振させ、破線
で示したパスでチューニング層に電流を流してその屈折
率を変化させることにより、発振波長を変化させること
ができる。このような構造のTTG型波長可変LDにおいて8
00GHz程度の波長可変動作が実現されている。
〔発明が解決しようとする課題〕 前述の埋め込み型LDにおいては、その作製工程におい
てメサストライプの形成を通常化学エッチングによって
行なっている。その際活性層の幅はマスクと幅とサイド
エッチング量、およびｐ−InPクラッド層５の厚さによ
って決まる。この内、特にサイドエッチング量は半導体
層と絶縁膜との密着の度合いによって決まり、その制御
性，再現性が問題となっている。またこのサイドエッチ
ング量によって絶縁膜のひさしの長さが決まり、ひさし
が短いとブロック層成長時に成長層がメサストライプの
上面を覆ってしまう場合がある。逆にひさしが長すぎる
と絶縁膜の下に空洞が生じて３回目の成長時に全体を平
坦に成長することが困難になる、等の問題がある。
てメサストライプの形成を通常化学エッチングによって
行なっている。その際活性層の幅はマスクと幅とサイド
エッチング量、およびｐ−InPクラッド層５の厚さによ
って決まる。この内、特にサイドエッチング量は半導体
層と絶縁膜との密着の度合いによって決まり、その制御
性，再現性が問題となっている。またこのサイドエッチ
ング量によって絶縁膜のひさしの長さが決まり、ひさし
が短いとブロック層成長時に成長層がメサストライプの
上面を覆ってしまう場合がある。逆にひさしが長すぎる
と絶縁膜の下に空洞が生じて３回目の成長時に全体を平
坦に成長することが困難になる、等の問題がある。
また第５図に示した波長可変LDの場合には活性層以
外、あるいはチューニング層以外に流れる濡れ電流が大
きく、波長可変範囲が制限されてしまう、あるいは高い
光出力を得ることができない等の問題があった。
外、あるいはチューニング層以外に流れる濡れ電流が大
きく、波長可変範囲が制限されてしまう、あるいは高い
光出力を得ることができない等の問題があった。
本発明の目的は、上述の問題点を克服し、再現性、お
よび、成長層位置の制御性に優れた、光半導体素子の製
造方法を提供することにある。
よび、成長層位置の制御性に優れた、光半導体素子の製
造方法を提供することにある。
本発明は３つあり、その第１は、半導体基板上に絶縁
膜を形成した後、その一部をストライプ状に除去し、そ
の部分に少なくとも活性層を含む半導体多層構造を断面
がほぼ三角形状のストライプ状に選択的に成長する工程
と、前記絶縁膜を除去した後前記半導体多層構造以外の
領域に少なくとも電流ブロック層を成長する工程とを少
くとも含むことを特徴とする埋め込み構造の光半導体素
子の製造方法である。
膜を形成した後、その一部をストライプ状に除去し、そ
の部分に少なくとも活性層を含む半導体多層構造を断面
がほぼ三角形状のストライプ状に選択的に成長する工程
と、前記絶縁膜を除去した後前記半導体多層構造以外の
領域に少なくとも電流ブロック層を成長する工程とを少
くとも含むことを特徴とする埋め込み構造の光半導体素
子の製造方法である。
第２は、第１導電型半導体基板上に絶縁膜を形成した
後、その一部をストライプ状に除去し、その部分に少な
くとも活性層、第２導電型半導体層、チューニング層を
含む半導体多層構造を選択的に成長する工程と、前記絶
縁膜を除去した後、前記第２導電型半導体層を部分的に
接した第２導電型コンタクト層を形成する工程を少くと
も含む波長可変型の光半導体素子の製造方法である。
後、その一部をストライプ状に除去し、その部分に少な
くとも活性層、第２導電型半導体層、チューニング層を
含む半導体多層構造を選択的に成長する工程と、前記絶
縁膜を除去した後、前記第２導電型半導体層を部分的に
接した第２導電型コンタクト層を形成する工程を少くと
も含む波長可変型の光半導体素子の製造方法である。
第３は、第１導電型半導体基板上に低ドープ半導体層
を形成し、その上に絶縁膜を形成した後、その一部をス
トライプ状に除去し、その部分の前記低ドープ半導体層
を第１導電型にする工程と、その上に少なくとも活性層
を含む半導体多層構造を選択的に成長する工程と、前記
半導体多層構造以外の部分に少なくとも電流ブロック層
を成長する工程とを少くとも含むことを特徴とする光半
導体素子の製造方法である。
を形成し、その上に絶縁膜を形成した後、その一部をス
トライプ状に除去し、その部分の前記低ドープ半導体層
を第１導電型にする工程と、その上に少なくとも活性層
を含む半導体多層構造を選択的に成長する工程と、前記
半導体多層構造以外の部分に少なくとも電流ブロック層
を成長する工程とを少くとも含むことを特徴とする光半
導体素子の製造方法である。
本発明においてはMOVPE成長技術の選択成長技術を巧
みに利用している。例えば（100）InP基板上にSiO2膜を
形成し、ストライプ状に除去してその上にInP等の結晶
層を成長すると、始めは平坦に成長が進むが、次第に側
面の（111）Ｂ結晶面が形成され、その面での成長速度
が（100）結晶面に比べて極めて小さいため、実施例の
第１図（ａ）に示すような三角形状になったところで、
成長がほぼ停止してしまう。その後、SiO2膜を除去した
全面に成長を行なえば平坦部の領域から成長が進み、電
流ブロック層等の成長における再現性、制御性が大幅に
改善される。
みに利用している。例えば（100）InP基板上にSiO2膜を
形成し、ストライプ状に除去してその上にInP等の結晶
層を成長すると、始めは平坦に成長が進むが、次第に側
面の（111）Ｂ結晶面が形成され、その面での成長速度
が（100）結晶面に比べて極めて小さいため、実施例の
第１図（ａ）に示すような三角形状になったところで、
成長がほぼ停止してしまう。その後、SiO2膜を除去した
全面に成長を行なえば平坦部の領域から成長が進み、電
流ブロック層等の成長における再現性、制御性が大幅に
改善される。
以下本発明の実施例を示す図面を用いて本発明をより
詳細に説明する。
詳細に説明する。
第１図は本発明の第１の実施例の埋め込み型LDの製造
工程を示す図である。その製作は以下のようにすれば良
い。まずｎ−InP基板１上に全面にSiO2絶縁膜２を形成
し、その一部を〈011〉結晶方位に平行にストライプ状
に除去する。ストライプの幅は約２μｍとする。次に絶
縁膜２を残したままｎ−InPバッファ層３（厚さ0.6μ
ｍ）、発光波長組成1.3μｍのInGaAsP活性層４（厚さ0.
1μｍ）、ｐ−InPクラッド層５を順次成長する。前述の
ように（111）Ｂ結晶面が形成されて、三角形状になっ
たところで成長がほぼ停止する。活性層幅は始めの絶縁
膜のエッチング幅で決定されるので、再現性、面内均一
性は極めて良好である。次に絶縁膜２の除去し、第１図
（ｂ）に示すように、ｐ−InPブロック層６（厚さ0.6μ
ｍ）、ｎ−InPブロック層７（厚さ0.6μｍ）、ｐ−InP
層８（厚さ2.5μｍ）、ｐ−InGaAsP電極層９（厚さ１μ
ｍ）を順次成長する。この際、２層のブロック層は、始
めに成長した三角形状のメサストライプの側面にはほと
んど成長せず、平坦な領域から成長する。したがって図
に示すように活性層の左右にブロック層が形成され、注
入電流は有効に活性層に流れるようになる。活性層幅、
およびブロック層形状はぼほ自動的に決定されるので、
面内均一性、再現性は極めて良好である。発振閾値電流
の分布を評価したところ、従来例の素子が標準偏差5.2m
Aであったのに対し、本発明のBH−LDでは0.8mAと大幅な
改善が認められた。さらに素子特性の均一性、製造の再
現性が向上したことにより、製造上の大幅な低コスト化
が実現できた。
工程を示す図である。その製作は以下のようにすれば良
い。まずｎ−InP基板１上に全面にSiO2絶縁膜２を形成
し、その一部を〈011〉結晶方位に平行にストライプ状
に除去する。ストライプの幅は約２μｍとする。次に絶
縁膜２を残したままｎ−InPバッファ層３（厚さ0.6μ
ｍ）、発光波長組成1.3μｍのInGaAsP活性層４（厚さ0.
1μｍ）、ｐ−InPクラッド層５を順次成長する。前述の
ように（111）Ｂ結晶面が形成されて、三角形状になっ
たところで成長がほぼ停止する。活性層幅は始めの絶縁
膜のエッチング幅で決定されるので、再現性、面内均一
性は極めて良好である。次に絶縁膜２の除去し、第１図
（ｂ）に示すように、ｐ−InPブロック層６（厚さ0.6μ
ｍ）、ｎ−InPブロック層７（厚さ0.6μｍ）、ｐ−InP
層８（厚さ2.5μｍ）、ｐ−InGaAsP電極層９（厚さ１μ
ｍ）を順次成長する。この際、２層のブロック層は、始
めに成長した三角形状のメサストライプの側面にはほと
んど成長せず、平坦な領域から成長する。したがって図
に示すように活性層の左右にブロック層が形成され、注
入電流は有効に活性層に流れるようになる。活性層幅、
およびブロック層形状はぼほ自動的に決定されるので、
面内均一性、再現性は極めて良好である。発振閾値電流
の分布を評価したところ、従来例の素子が標準偏差5.2m
Aであったのに対し、本発明のBH−LDでは0.8mAと大幅な
改善が認められた。さらに素子特性の均一性、製造の再
現性が向上したことにより、製造上の大幅な低コスト化
が実現できた。
次に第２の実施例である波長可変LDについて以下に説
明する。まず第２図（ａ）に示すようにｐ−InP基板11
上にノンドープInP層12（厚さ0.3μｍ）を全面に成長
し、表面に干渉露光法によって回折格子を形成し、その
上に絶縁膜２を形成する。第１の実施例と同様に幅２μ
ｍのストライプ状に絶縁膜を除去し、発光波長1.3μｍ
の組成のｐ−InGaAsPガイド層14（厚さ0.2μｍ）、発光
波長1.55μｍ組成のInGaAsP活性層４（厚さ0.1μｍ）、
ｎ−InP層15（厚さ0.3μｍ（、発光波長1.3μｍ組成のI
nGaAsPチューニング層16（厚さ0.2μｍ）、ｐ−InPクラ
ッド層５を順次成長する。ここでガイド層14はドーピン
グ濃度を２〜３×1018cm-3程度まで高濃度にした。その
成長過程においてドーパントであるZnがノンドープ層12
に拡散し、活性層の下部にｐ−InP拡散層13が形成され
るようにした。拡散層13の形成にはこのように成長時の
固相拡散の手法を用いるのみならず、成長前に不純物拡
散ないし、イオン注入によって形成しても良い。続い
て、第２図（ｂ）に示すように、絶縁膜２を除去した
後、Feドープ高抵抗InP層17（厚さ0.4μｍ、ｎ−InPコ
ンタクト層18（厚さ0.5μｍ）、ｐ−InP層８（厚さ2.5
μｍ）、ｐ−InGaAsP電極層９（厚さ１μｍ）を順次成
長する。ここでも第１の実施例と同様に、高抵抗InP層1
7、ｎ−InPコンタクト層18は平坦に成長し、次に、第２
図（ｃ）に示すように、部分的にｐ−InGaAsP電極層
９、ｐ−InP層８を除去し、ｎ−InPコンタクト層18を露
出させ、SiO2絶縁膜19を形成した後、部分的にチューニ
ング電極20、アース電極21、基板側にレーザ電極22を形
成する。このように作製した波長可変LDにおいてレーザ
電極から電流を注入してレーザ発振させた状態で、チュ
ーニング層16に電流を流すことにより発振波長を変化さ
せることが可能となり、5mW光出力に1100GHzと広い波長
可変範囲を実現した。またチューニング電流を流さない
状態での発振波長の制御性は活性層幅等が絶縁膜の幅で
自動的に決まってしまうことから、極めて良好であっ
た。
明する。まず第２図（ａ）に示すようにｐ−InP基板11
上にノンドープInP層12（厚さ0.3μｍ）を全面に成長
し、表面に干渉露光法によって回折格子を形成し、その
上に絶縁膜２を形成する。第１の実施例と同様に幅２μ
ｍのストライプ状に絶縁膜を除去し、発光波長1.3μｍ
の組成のｐ−InGaAsPガイド層14（厚さ0.2μｍ）、発光
波長1.55μｍ組成のInGaAsP活性層４（厚さ0.1μｍ）、
ｎ−InP層15（厚さ0.3μｍ（、発光波長1.3μｍ組成のI
nGaAsPチューニング層16（厚さ0.2μｍ）、ｐ−InPクラ
ッド層５を順次成長する。ここでガイド層14はドーピン
グ濃度を２〜３×1018cm-3程度まで高濃度にした。その
成長過程においてドーパントであるZnがノンドープ層12
に拡散し、活性層の下部にｐ−InP拡散層13が形成され
るようにした。拡散層13の形成にはこのように成長時の
固相拡散の手法を用いるのみならず、成長前に不純物拡
散ないし、イオン注入によって形成しても良い。続い
て、第２図（ｂ）に示すように、絶縁膜２を除去した
後、Feドープ高抵抗InP層17（厚さ0.4μｍ、ｎ−InPコ
ンタクト層18（厚さ0.5μｍ）、ｐ−InP層８（厚さ2.5
μｍ）、ｐ−InGaAsP電極層９（厚さ１μｍ）を順次成
長する。ここでも第１の実施例と同様に、高抵抗InP層1
7、ｎ−InPコンタクト層18は平坦に成長し、次に、第２
図（ｃ）に示すように、部分的にｐ−InGaAsP電極層
９、ｐ−InP層８を除去し、ｎ−InPコンタクト層18を露
出させ、SiO2絶縁膜19を形成した後、部分的にチューニ
ング電極20、アース電極21、基板側にレーザ電極22を形
成する。このように作製した波長可変LDにおいてレーザ
電極から電流を注入してレーザ発振させた状態で、チュ
ーニング層16に電流を流すことにより発振波長を変化さ
せることが可能となり、5mW光出力に1100GHzと広い波長
可変範囲を実現した。またチューニング電流を流さない
状態での発振波長の制御性は活性層幅等が絶縁膜の幅で
自動的に決まってしまうことから、極めて良好であっ
た。
第３の実施例を第３図に示す。第２の実施例と同様な
手法で埋め込み型のDFB−LDを作製した例である。ｐ−I
nP基板11上にノンドープInP層12（厚さ0.3μｍ）を全面
に成長し、表面に干渉露光法によって回折格子を形成
し、その上に絶縁膜２を形成する。第１の実施例と同様
に幅２μｍのストライプ状に絶縁膜を除去し、発光波長
1.3μｍ組成のｐ−InGaAsPガイド層14（厚さ0.2μ
ｍ）、発光波長1.55μｍ組成のInGaAsP活性層４（厚さ
0.1μｍ）、ｎ−InP層15を順次成長した。この成長過程
においてZnの固相拡散を利用し、ガイド層下部のノンド
ープInP層をｐ型にした。その後全面にｎ−InP層15を厚
さ３μｍ成長し、電極を形成して所望のLDを得る。900
μｍの流さに切り出して両端面にARコード膜を形成した
ところ、最大出力120mW、最小発振スペクトル線幅0.4MH
zを得た。特性の歩留り、再現性が従来例と比べて大幅
に改善された。
手法で埋め込み型のDFB−LDを作製した例である。ｐ−I
nP基板11上にノンドープInP層12（厚さ0.3μｍ）を全面
に成長し、表面に干渉露光法によって回折格子を形成
し、その上に絶縁膜２を形成する。第１の実施例と同様
に幅２μｍのストライプ状に絶縁膜を除去し、発光波長
1.3μｍ組成のｐ−InGaAsPガイド層14（厚さ0.2μ
ｍ）、発光波長1.55μｍ組成のInGaAsP活性層４（厚さ
0.1μｍ）、ｎ−InP層15を順次成長した。この成長過程
においてZnの固相拡散を利用し、ガイド層下部のノンド
ープInP層をｐ型にした。その後全面にｎ−InP層15を厚
さ３μｍ成長し、電極を形成して所望のLDを得る。900
μｍの流さに切り出して両端面にARコード膜を形成した
ところ、最大出力120mW、最小発振スペクトル線幅0.4MH
zを得た。特性の歩留り、再現性が従来例と比べて大幅
に改善された。
なお実施例においてはInPを基板とする波長１μｍ帯
の材料について示したが、これに限ることなく、AlGaAs
系等、他の材料系を用いてなんら差し支えない。また実
施例としては埋め込み型のファブリペローLDおよび波長
可変LDについて示したが、もちろん埋め込み型DBR−LD
等にも適用可能である。もちろん活性層やツーニング層
として量子井戸構造、あるいは歪量子井戸構造を採用し
てなんら差し支えない。
の材料について示したが、これに限ることなく、AlGaAs
系等、他の材料系を用いてなんら差し支えない。また実
施例としては埋め込み型のファブリペローLDおよび波長
可変LDについて示したが、もちろん埋め込み型DBR−LD
等にも適用可能である。もちろん活性層やツーニング層
として量子井戸構造、あるいは歪量子井戸構造を採用し
てなんら差し支えない。
本発明においてはMOVPE法を用いた巧みな選択成長技
術の利用により、特性の均一性、再現性に優れた埋め込
み型LD、波長可変LD等の光半導体素子を製造することが
可能となった。
術の利用により、特性の均一性、再現性に優れた埋め込
み型LD、波長可変LD等の光半導体素子を製造することが
可能となった。
【図面の簡単な説明】 第１図は本発明の第１の実施例である埋め込み型LDの製
造工程を示す図、第２図は第２の実施例である波長可変
LDの製造工程を示す図、第３図は第３の実施例である埋
め込み型DFB−LDの断面図、第４図は従来例の埋め込み
型LDの断面図、第５図は従来例の波長可変LDの断面図を
それぞれ示す。 １……基板、２……絶縁膜、３……ｎ−InPバッファ
層、４……活性層、５……ｐ−InPクラッド層、６……
ｐ−InPブロック層、７……ｎ−InPブロック層、８……
ｐ−InP層、９……ｐ−InGaAsP電極層、11……ｐ−InP
基板、12……ノンドープInP層、13……ｐ−InP拡散層、
14……ガイド層、15……ｎ−InP層、16……チューニン
グ層、17……高抵抗InP層、18……ｎ−InPコンタクト
層、19……絶縁膜、20……チューニング電極、21……ア
ース電極、22……レーザ電極、31……ｎ電極、32……ｐ
電極。
造工程を示す図、第２図は第２の実施例である波長可変
LDの製造工程を示す図、第３図は第３の実施例である埋
め込み型DFB−LDの断面図、第４図は従来例の埋め込み
型LDの断面図、第５図は従来例の波長可変LDの断面図を
それぞれ示す。 １……基板、２……絶縁膜、３……ｎ−InPバッファ
層、４……活性層、５……ｐ−InPクラッド層、６……
ｐ−InPブロック層、７……ｎ−InPブロック層、８……
ｐ−InP層、９……ｐ−InGaAsP電極層、11……ｐ−InP
基板、12……ノンドープInP層、13……ｐ−InP拡散層、
14……ガイド層、15……ｎ−InP層、16……チューニン
グ層、17……高抵抗InP層、18……ｎ−InPコンタクト
層、19……絶縁膜、20……チューニング電極、21……ア
ース電極、22……レーザ電極、31……ｎ電極、32……ｐ
電極。
Claims (3)
- 【請求項１】半導体基板上に絶縁膜を形成した後、その
一部をストライプ状に除去し、その部分にバッファ層、
活性層、前記バッファ層と反対の導電型の半導体層から
成る半導体多層構造を断面がほぼ三角形状のストライプ
状に選択的に成長する工程と、前記絶縁膜を除去した
後、前記バッファ層の両脇に、前記バッファ層と反対の
導電型のブロック層を接するように成長し、前記活性層
の両脇に前記バッファ層と同一導電型のブロック層を成
長し、このブロック層の上に半導体層、電極層を成長し
て前記半導体多層構造を埋め込む工程とを少なくとも含
むことを特徴とする光半導体素子の製造方法。 - 【請求項２】第１導電型半導体基板上に絶縁膜を形成し
た後、その一部をストライプ状に除去し、その部分に少
なくとも活性層、第２導電型半導体層、チューニング層
を含む半導体多層構造を選択的に成長する工程と、前記
絶縁膜を除去した後、前記第２導電型半導体層に部分的
に接した第２導電型コンタクト層を形成する工程を少な
くとも含む波長可変型の光半導体素子の製造方法。 - 【請求項３】第１導電型半導体基板上に低ドープ半導体
層を形成し、その上に絶縁膜を形成した後、その一部を
ストライプ状に除去し、その部分の前記低ドープ半導体
層を第１導電型にする工程と、その上にに少なくとも活
性層を含む半導体多層構造を選択的に成長する工程と、
前記半導体多層構造以外の部分に少なくとも電流ブロッ
ク層を成長する工程とを少なくとも含む波長可変型の光
半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222931A JP2725449B2 (ja) | 1990-08-24 | 1990-08-24 | 光半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222931A JP2725449B2 (ja) | 1990-08-24 | 1990-08-24 | 光半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105385A JPH04105385A (ja) | 1992-04-07 |
| JP2725449B2 true JP2725449B2 (ja) | 1998-03-11 |
Family
ID=16790114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2222931A Expired - Lifetime JP2725449B2 (ja) | 1990-08-24 | 1990-08-24 | 光半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725449B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08234148A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 光半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834336B2 (ja) * | 1990-01-31 | 1996-03-29 | シャープ株式会社 | 半導体レーザ素子及びその製造方法 |
| JPH03288489A (ja) * | 1990-04-04 | 1991-12-18 | Sharp Corp | 分布帰還型半導体レーザ装置 |
-
1990
- 1990-08-24 JP JP2222931A patent/JP2725449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105385A (ja) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288659A (en) | Photonic-integrated-circuit fabrication process | |
| JP2004179274A (ja) | 光半導体装置 | |
| US5636237A (en) | Semiconductor laser device which makes it possible to realize high-speed modulation | |
| US5470786A (en) | Semiconductor laser device | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| JPH04303982A (ja) | 光半導体素子の製造方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP2725449B2 (ja) | 光半導体素子の製造方法 | |
| JP2917950B2 (ja) | 波長可変半導体レーザ及びその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH01114092A (ja) | 埋込み型半導体レーザ | |
| JP2770722B2 (ja) | 波長可変半導体レーザの製造方法 | |
| JPH0697591A (ja) | 半導体レーザの製造方法 | |
| JPS6124839B2 (ja) | ||
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPH09307179A (ja) | 位相シフト型分布帰還半導体レーザ | |
| JPH04105386A (ja) | 波長可変半導体レーザ | |
| JP3251615B2 (ja) | 半導体レーザ装置 | |
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
| JP2924433B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0484484A (ja) | 波長可変半導体レーザ | |
| JPH06104521A (ja) | 波長可変半導体レーザの製造方法 | |
| JPS61212082A (ja) | 集積型半導体レ−ザ | |
| JPH04279078A (ja) | 波長可変半導体レーザ |