JP2770722B2 - 波長可変半導体レーザの製造方法 - Google Patents
波長可変半導体レーザの製造方法Info
- Publication number
- JP2770722B2 JP2770722B2 JP5282239A JP28223993A JP2770722B2 JP 2770722 B2 JP2770722 B2 JP 2770722B2 JP 5282239 A JP5282239 A JP 5282239A JP 28223993 A JP28223993 A JP 28223993A JP 2770722 B2 JP2770722 B2 JP 2770722B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- semiconductor layer
- type semiconductor
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、波長可変半導体レーザ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】光通信の分野において、通信容量および
中継距離の拡大を図るための技術開発はめざましいもの
がある。なかでも光ヘテロダイン検波、光ホモダイン検
波といったコヒーレント光通信方式は高い感度を有し、
そこでは、例えば受信器の局部発振光源として、発振周
波数のチューニングという機能をもった半導体レーザ
（波長可変レーザ）が要求される。また、強度変調され
た異なる波長の光信号を、一本の光ファイバーに多重化
することで通信容量の拡大を図る波長多重通信方式にお
いては、通信光源として波長可変レーザが要求される。
中継距離の拡大を図るための技術開発はめざましいもの
がある。なかでも光ヘテロダイン検波、光ホモダイン検
波といったコヒーレント光通信方式は高い感度を有し、
そこでは、例えば受信器の局部発振光源として、発振周
波数のチューニングという機能をもった半導体レーザ
（波長可変レーザ）が要求される。また、強度変調され
た異なる波長の光信号を、一本の光ファイバーに多重化
することで通信容量の拡大を図る波長多重通信方式にお
いては、通信光源として波長可変レーザが要求される。
【０００３】従来、波長可変レーザの主なものとして、
分布帰還型（ＤＦＢ）レーザ、分布反射型（ＤＢＲ）レ
ーザ、チューナブル二重導波路型（ＴＴＧ）レーザが報
告されている。このうちＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．５４（２５），２５３５頁以後でＡｍａｎｎらによ
って報告されているＴＴＧレーザは、その構造上一つの
チューニング電流でもって単一モード発振を維持したま
ま、最大屈折率変化量で決まる波長可変幅いっぱいに波
長を変えることができる特徴を持つ。波長可変の源であ
る屈折率変化は、電流注入により導波路層に蓄えられた
キャリアにより生ずるプラズマ効果によって引き起こさ
れる。そのため、いかに効果的にチューニング電流を、
波長可変を引き起こすチューニング領域に閉じ込めるこ
とができるかが、波長可変幅を決定する大きな要因とな
る。図４のＴＴＧレーザの断面図に示すように、従来、
ＴＴＧレーザの電流閉じ込め構造の製造方法では、回折
格子を形成したｐ−ＩｎＰ基板４１上全面にｐ型ＩｎＧ
ａＡｓＰ光ガイド層４２、活性層４３、型ＩｎＰコンタ
クト層４４、ｎ型ＩｎＧａＡｓＰチューニング層４５、
ｐ型ＩｎＰクラッド層４６、ｐ+ −ＩｎＧａＡｓキャッ
プ層４７を成長した後、レーザ部分以外をメサ型にエッ
チングで除去し、その除去した領域をｎコンタンクト層
となるｎ型ＩｎＰ層４８で埋め込んで作製していた。
分布帰還型（ＤＦＢ）レーザ、分布反射型（ＤＢＲ）レ
ーザ、チューナブル二重導波路型（ＴＴＧ）レーザが報
告されている。このうちＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．５４（２５），２５３５頁以後でＡｍａｎｎらによ
って報告されているＴＴＧレーザは、その構造上一つの
チューニング電流でもって単一モード発振を維持したま
ま、最大屈折率変化量で決まる波長可変幅いっぱいに波
長を変えることができる特徴を持つ。波長可変の源であ
る屈折率変化は、電流注入により導波路層に蓄えられた
キャリアにより生ずるプラズマ効果によって引き起こさ
れる。そのため、いかに効果的にチューニング電流を、
波長可変を引き起こすチューニング領域に閉じ込めるこ
とができるかが、波長可変幅を決定する大きな要因とな
る。図４のＴＴＧレーザの断面図に示すように、従来、
ＴＴＧレーザの電流閉じ込め構造の製造方法では、回折
格子を形成したｐ−ＩｎＰ基板４１上全面にｐ型ＩｎＧ
ａＡｓＰ光ガイド層４２、活性層４３、型ＩｎＰコンタ
クト層４４、ｎ型ＩｎＧａＡｓＰチューニング層４５、
ｐ型ＩｎＰクラッド層４６、ｐ+ −ＩｎＧａＡｓキャッ
プ層４７を成長した後、レーザ部分以外をメサ型にエッ
チングで除去し、その除去した領域をｎコンタンクト層
となるｎ型ＩｎＰ層４８で埋め込んで作製していた。
【０００４】また、１９９３年電子情報通信学会春季大
会、Ｃ−１６６、４−２０２頁で阪田らによって報告さ
れているＴＴＧレーザを図３に示す。この場合ＭＯＶＰ
Ｅ選択成長により、ＩｎＧａＡｓＰチューニング層３
２、ｎ−ＩｎＰコンタクト層３３、活性層３４、ｐ−Ｉ
ｎＰクラッド層３６の一部を形成した後、選択成長層の
上面に成長阻止マスクを形成し、ｎ−ＩｎＰ層３５で埋
め込むことによって、電流閉じ込め構造を作製してい
る。
会、Ｃ−１６６、４−２０２頁で阪田らによって報告さ
れているＴＴＧレーザを図３に示す。この場合ＭＯＶＰ
Ｅ選択成長により、ＩｎＧａＡｓＰチューニング層３
２、ｎ−ＩｎＰコンタクト層３３、活性層３４、ｐ−Ｉ
ｎＰクラッド層３６の一部を形成した後、選択成長層の
上面に成長阻止マスクを形成し、ｎ−ＩｎＰ層３５で埋
め込むことによって、電流閉じ込め構造を作製してい
る。
【０００５】
【発明が解決しようとする課題】上述した２つの従来の
製造方法では、チューニング層及び活性層への電流閉じ
込めは、ＩｎＰとＩｎＧａＡｓＰの拡散電位差のみによ
って実現しているため、漏れ電流が発生し易くなる。チ
ューニング層に対して漏れ電流が発生した場合、有効に
チューニング層へキャリアがたまらない状態となり、プ
ラズマ効果による屈折率変化を十分に引き起こせなくな
る。また、発熱の原因ともなり、この両方の影響で波長
可変幅が狭くなるという問題がある。一方、活性層に対
して漏れ電流が発生した場合、光出力の飽和現象を引き
起こすため、高出力動作ができないという問題がある。
製造方法では、チューニング層及び活性層への電流閉じ
込めは、ＩｎＰとＩｎＧａＡｓＰの拡散電位差のみによ
って実現しているため、漏れ電流が発生し易くなる。チ
ューニング層に対して漏れ電流が発生した場合、有効に
チューニング層へキャリアがたまらない状態となり、プ
ラズマ効果による屈折率変化を十分に引き起こせなくな
る。また、発熱の原因ともなり、この両方の影響で波長
可変幅が狭くなるという問題がある。一方、活性層に対
して漏れ電流が発生した場合、光出力の飽和現象を引き
起こすため、高出力動作ができないという問題がある。
【０００６】
【課題を解決するための手段】本発明の半導体レーザの
第一番目の製造方法は、第一導電型半導体層上に回折格
子を形成する工程と、前記回折格子を形成した第一導電
型半導体層上の一部領域に選択成長を行うためのマスク
をストライプ状にパターニングし、前記マスクのない領
域に少なくともチューニング層と第二導電型スペーサ層
と活性領域層を、チューニング層、第二導電型スペーサ
層、活性領域層の順、あるいは活性領域層、第二導電型
スペーサ層、チューニング層の順に選択的にエピタキシ
ャル成長する工程と、前記マスクを除去する工程と、前
記選択成長により形成したメサ上面に成長を阻止するた
めのマスクを形成する工程と、前記マスクのない領域に
少なくとも第二導電型コンタクト層で前記メサの側面を
埋め込み、さらに、第二導電型半導体層と第二の第一導
電型半導体層と第二の第二導電型半導体層とをエピタキ
シャル成長する工程と、前記マスクを除去する工程と、
前記マスクを除去した表面と第二の第二導電型半導体層
を第三の第一導電型半導体層で埋め込む工程とを含むこ
とを特徴とする。さらに、前記第二の第一導電型半導体
層と前記第二の第二導電型半導体層がＩｎＰであり、前
記第二導電型半導体層が前記第二の第一導電型半導体層
と前記第二の第二導電型半導体層よりナローギャップな
材料であることを特徴とする。
第一番目の製造方法は、第一導電型半導体層上に回折格
子を形成する工程と、前記回折格子を形成した第一導電
型半導体層上の一部領域に選択成長を行うためのマスク
をストライプ状にパターニングし、前記マスクのない領
域に少なくともチューニング層と第二導電型スペーサ層
と活性領域層を、チューニング層、第二導電型スペーサ
層、活性領域層の順、あるいは活性領域層、第二導電型
スペーサ層、チューニング層の順に選択的にエピタキシ
ャル成長する工程と、前記マスクを除去する工程と、前
記選択成長により形成したメサ上面に成長を阻止するた
めのマスクを形成する工程と、前記マスクのない領域に
少なくとも第二導電型コンタクト層で前記メサの側面を
埋め込み、さらに、第二導電型半導体層と第二の第一導
電型半導体層と第二の第二導電型半導体層とをエピタキ
シャル成長する工程と、前記マスクを除去する工程と、
前記マスクを除去した表面と第二の第二導電型半導体層
を第三の第一導電型半導体層で埋め込む工程とを含むこ
とを特徴とする。さらに、前記第二の第一導電型半導体
層と前記第二の第二導電型半導体層がＩｎＰであり、前
記第二導電型半導体層が前記第二の第一導電型半導体層
と前記第二の第二導電型半導体層よりナローギャップな
材料であることを特徴とする。
【０００７】第二番目の製造方法は、第一導電型半導体
層上に回折格子を形成する工程と、前記回折格子を形成
した第一導電型半導体層上の一部領域に選択成長を行う
ためのマスクをストライプ状にパターニングし、前記マ
スクのない領域に少なくともチューニング層と第二導電
型スペーサ層と活性領域層を、チューニング層、第二導
電型スペーサ層、活性領域層の順、あるいは活性領域
層、第二導電型スペーサ層、チューニング層の順に選択
的にエピタキシャル成長する工程と、前記マスクを除去
する工程と、前記選択成長により形成したメサ上面に成
長を阻止するためのマスクを形成する工程と、前記マス
クのない領域に少なくとも第二導電型半導体層と高抵抗
半導体層をエピタキシャル成長する工程とを含むことを
特徴とする。
層上に回折格子を形成する工程と、前記回折格子を形成
した第一導電型半導体層上の一部領域に選択成長を行う
ためのマスクをストライプ状にパターニングし、前記マ
スクのない領域に少なくともチューニング層と第二導電
型スペーサ層と活性領域層を、チューニング層、第二導
電型スペーサ層、活性領域層の順、あるいは活性領域
層、第二導電型スペーサ層、チューニング層の順に選択
的にエピタキシャル成長する工程と、前記マスクを除去
する工程と、前記選択成長により形成したメサ上面に成
長を阻止するためのマスクを形成する工程と、前記マス
クのない領域に少なくとも第二導電型半導体層と高抵抗
半導体層をエピタキシャル成長する工程とを含むことを
特徴とする。
【０００８】
【作用】本発明の製造方法では、選択成長により作製し
た光導波路構造へ、ｐｎ電流ブロック層あるいは、高抵
抗電流ブロック層を付加することにより電流閉じ込め効
果を大きくすることができる。チューニング層側へ電流
ブロック層を付加した場合、チューニング層への電流閉
じ込め効率が高くなり、その結果注入電流による屈折率
変化を大きく引き出せるため、波長可変幅が拡大され
る。活性層側へ電流ブロック層を付加した場合、高電流
注入時にも漏れ電流が抑えられるため、高光出力動作が
可能となる。
た光導波路構造へ、ｐｎ電流ブロック層あるいは、高抵
抗電流ブロック層を付加することにより電流閉じ込め効
果を大きくすることができる。チューニング層側へ電流
ブロック層を付加した場合、チューニング層への電流閉
じ込め効率が高くなり、その結果注入電流による屈折率
変化を大きく引き出せるため、波長可変幅が拡大され
る。活性層側へ電流ブロック層を付加した場合、高電流
注入時にも漏れ電流が抑えられるため、高光出力動作が
可能となる。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の製造方法の第１の実
施例を示す断面図である。図１（ａ）に示す様に、ｐ−
ＩｎＰ基板１上に回折格子を形成（図面には現れていな
い）した後、一対のＳｉＯ2マスク２を間隔２μｍでパ
ターニングし、この２μｍの領域へ、ＭＯＶＰＥにより
ＩｎＧａＡｓＰチューニング層３を０．２５μｍ、ｎ−
ＩｎＰスペーサ層４を０．１μｍ、（ＩｎＧａＡｓ（厚
さ７ｎｍ，５層）／ＩｎＧａＡｓＰ（厚さ６ｎｍ，発光
波長組成１．２μｍ））ＭＱＷレーザ活性層５、ｐ−Ｉ
ｎＰ層６を０．３μｍ連続的に選択成長する。次にＳｉ
Ｏ2 マスク２を除去した後、図１（ｂ）に示す様に、選
択成長で形成したリッジ導波路上にＳｉＯ2 マスク１１
をパターニングし、ＭＯＶＰＥによりｎ−ＩｎＰ層を
０．４μｍ、ｎ−ＩｎＧａＡｓＰ層８を０．０５μｍ、
ｐ−ＩｎＰ層９を０．３μｍ、ｎ−ＩｎＰ層１０を０．
４μｍ埋め込み成長する。最後に図１（ｃ）に示す様
に、ＳｉＯ2 マスク１１を除去した後、ｐ−ＩｎＰクラ
ッド層１２を１．５μｍ、ｐ−ＩｎＧａＡｓキャップ層
１３を０．２μｍリッジ導波路上部に選択成長したの
ち、ｎ側電極１６形成部分のＩｎＰをＨＣｌ系エッチン
グ液により除去し、電極形成プロセスを経てＴＴＧレー
ザを製作した。
る。図１（ａ）〜（ｃ）は本発明の製造方法の第１の実
施例を示す断面図である。図１（ａ）に示す様に、ｐ−
ＩｎＰ基板１上に回折格子を形成（図面には現れていな
い）した後、一対のＳｉＯ2マスク２を間隔２μｍでパ
ターニングし、この２μｍの領域へ、ＭＯＶＰＥにより
ＩｎＧａＡｓＰチューニング層３を０．２５μｍ、ｎ−
ＩｎＰスペーサ層４を０．１μｍ、（ＩｎＧａＡｓ（厚
さ７ｎｍ，５層）／ＩｎＧａＡｓＰ（厚さ６ｎｍ，発光
波長組成１．２μｍ））ＭＱＷレーザ活性層５、ｐ−Ｉ
ｎＰ層６を０．３μｍ連続的に選択成長する。次にＳｉ
Ｏ2 マスク２を除去した後、図１（ｂ）に示す様に、選
択成長で形成したリッジ導波路上にＳｉＯ2 マスク１１
をパターニングし、ＭＯＶＰＥによりｎ−ＩｎＰ層を
０．４μｍ、ｎ−ＩｎＧａＡｓＰ層８を０．０５μｍ、
ｐ−ＩｎＰ層９を０．３μｍ、ｎ−ＩｎＰ層１０を０．
４μｍ埋め込み成長する。最後に図１（ｃ）に示す様
に、ＳｉＯ2 マスク１１を除去した後、ｐ−ＩｎＰクラ
ッド層１２を１．５μｍ、ｐ−ＩｎＧａＡｓキャップ層
１３を０．２μｍリッジ導波路上部に選択成長したの
ち、ｎ側電極１６形成部分のＩｎＰをＨＣｌ系エッチン
グ液により除去し、電極形成プロセスを経てＴＴＧレー
ザを製作した。
【００１０】図２（ａ），（ｂ）を用いて本発明の第２
の実施例を説明する。上述の図１（ａ）と同様なリッジ
導波路構造を形成したのち、ＳｉＯ2 マスク２を除去す
る。次に図２（ａ）に示すように、リッジ導波路上にＳ
ｉＯ2 マスク２４をパターニングし、ＭＯＶＰＥにより
ｎ−ＩｎＰ層（厚さ０．４μｍ）２１、ｎ−ＩｎＧａＡ
ｓＰ層（厚さ０．１μｍ）２、Ｆｅドープ高抵抗ＩｎＰ
層（厚さ０．５μｍ）２３で埋め込み成長を行なう。最
後に図２（ｂ）に示すように、ＳｉＯ2 マスク２４を除
去し、ｐ−ＩｎＰクラッド層（厚さ１．５μｍ）２５、
ｐ−ＩｎＧａＡｓキャップ層（厚さ０．５μｍ）２６を
リッジ導波路上部に選択成長したのち、第１の実施例と
同様の電極形成プロセスを経てＴＴＧレーザを完成し
た。なお、第１の実施例、第２の実施例ともに、最初の
ＭＯＶＰＥ選択成長において、チューニング層３とレー
ザ活性層５の位置関係を反転させることも可能である。
の実施例を説明する。上述の図１（ａ）と同様なリッジ
導波路構造を形成したのち、ＳｉＯ2 マスク２を除去す
る。次に図２（ａ）に示すように、リッジ導波路上にＳ
ｉＯ2 マスク２４をパターニングし、ＭＯＶＰＥにより
ｎ−ＩｎＰ層（厚さ０．４μｍ）２１、ｎ−ＩｎＧａＡ
ｓＰ層（厚さ０．１μｍ）２、Ｆｅドープ高抵抗ＩｎＰ
層（厚さ０．５μｍ）２３で埋め込み成長を行なう。最
後に図２（ｂ）に示すように、ＳｉＯ2 マスク２４を除
去し、ｐ−ＩｎＰクラッド層（厚さ１．５μｍ）２５、
ｐ−ＩｎＧａＡｓキャップ層（厚さ０．５μｍ）２６を
リッジ導波路上部に選択成長したのち、第１の実施例と
同様の電極形成プロセスを経てＴＴＧレーザを完成し
た。なお、第１の実施例、第２の実施例ともに、最初の
ＭＯＶＰＥ選択成長において、チューニング層３とレー
ザ活性層５の位置関係を反転させることも可能である。
【００１１】以上のようにして作製したＴＴＧレーザを
評価したところ、第１の実施例、第２の実施例ともに、
発振しきい値２０ｍＡ、光出力３０ｍＷ以上であった。
またチューニング電流を０から５０ｍＡまで流すことに
より、光出力２０ｍＷ以上を維持したまま、最大１０ｎ
ｍの連続チューニング特性が得られた。またチューニン
グ層とレーザ活性層の位置関係を反転させた構造では、
発振しきい値２０ｍＡ、光出力２０ｍＷ以上であった。
またチューニング電流を０から２５ｍＡまで流すことに
より、光出力１５ｍＷ以上を維持したまま、最大１２ｎ
ｍの連続チューニング特性が得られた。
評価したところ、第１の実施例、第２の実施例ともに、
発振しきい値２０ｍＡ、光出力３０ｍＷ以上であった。
またチューニング電流を０から５０ｍＡまで流すことに
より、光出力２０ｍＷ以上を維持したまま、最大１０ｎ
ｍの連続チューニング特性が得られた。またチューニン
グ層とレーザ活性層の位置関係を反転させた構造では、
発振しきい値２０ｍＡ、光出力２０ｍＷ以上であった。
またチューニング電流を０から２５ｍＡまで流すことに
より、光出力１５ｍＷ以上を維持したまま、最大１２ｎ
ｍの連続チューニング特性が得られた。
【００１２】
【発明の効果】以上説明したように、本発明はＴＴＧレ
ーザにおいて以下のような利点を有する。選択成長によ
り作製した光導波路構造へ、ｐｎ電流ブロック層あるい
は、高抵抗電流ブロック層を付加することにより電流閉
じ込め効果を大きくすることができる。チューニング層
側へ電流ブロック層を付加した場合、チューニング層へ
の電流閉じ込め効率が高くなり、その結果注入電流によ
る屈折率変化を大きく引き出せるため、波長可変幅が拡
大される。活性層側へ電流ブロック層を付加した場合、
高電流注入時にも漏れ電流が抑えられるため、高光出力
動作が可能となる。
ーザにおいて以下のような利点を有する。選択成長によ
り作製した光導波路構造へ、ｐｎ電流ブロック層あるい
は、高抵抗電流ブロック層を付加することにより電流閉
じ込め効果を大きくすることができる。チューニング層
側へ電流ブロック層を付加した場合、チューニング層へ
の電流閉じ込め効率が高くなり、その結果注入電流によ
る屈折率変化を大きく引き出せるため、波長可変幅が拡
大される。活性層側へ電流ブロック層を付加した場合、
高電流注入時にも漏れ電流が抑えられるため、高光出力
動作が可能となる。
【図１】（ａ）〜（ｃ）は、本発明の波長可変半導体レ
ーザの第１の実施例の製造工程を示す断面図である。
ーザの第１の実施例の製造工程を示す断面図である。
【図２】（ａ），（ｂ）は、本発明の波長可変半導体レ
ーザの第２の実施例の製造工程を示す断面図である。
ーザの第２の実施例の製造工程を示す断面図である。
【図３】従来の二重導波路型波長可変半導体レーザを示
す断面図である。
す断面図である。
【図４】従来の他の二重導波路型波長可変半導体レーザ
を示す断面図である。
を示す断面図である。
１，３１，４１ ｐ−ＩｎＰ基板 ２，１１，２４ ＳｉＯ2 マスク ３，３２，４５ ＩｎＧａＡｓチューニング層 ４ ｎ−ＩｎＰスペーサ層 ５ ＭＱＷレーザ活性層 ６，９ ｐ−ＩｎＰ層 ７，１０，２１，３５，４５，４８ ｎ−ＩｎＰ層 ８，２２ ｎ−ＩｎＧａＡｓＰ層 １２，２５，３６，４６ ｐ−ＩｎＰクラッド層 １３，２６，３７ ｐ−ＩｎＧａＡｓキャップ層 １４，２７，３８，４９ ＳｉＯ2 １５，２８，３９，５０ ｐ側電極 １６，２９，４０，５１ ｎ側電極 ２３ Ｆｅドープ高抵抗ＩｎＰ層 ３３，４４ ｎ−ＩｎＰコンタクト層 ３４，４３ 活性層 ４２ ｐ−ＩｎＧａＡｓＰ光ガイド層 ４７ ｐ+ −ＩｎＧａＡｓキャップ層
Claims (3)
- 【請求項１】 第一導電型半導体層上に回折格子を形成
する工程と、前記回折格子を形成した第一導電型半導体
層上の一部領域に選択成長を行うためのマスクをストラ
イプ状にパターニングし、前記マスクのない領域に少な
くともチューニング層と第二導電型スペーサ層と活性領
域層を、チューニング層、第二導電型スペーサ層、活性
領域層の順、あるいは活性領域層、第二導電型スペーサ
層、チューニング層の順に選択的にエピタキシャル成長
する工程と、前記マスクを除去する工程と、前記選択成
長により形成したメサ上面に成長を阻止するためのマス
クを形成する工程と、前記マスクのない領域に少なくと
も第二導電型コンタクト層で前記メサの側面を埋め込
み、さらに、第二導電型半導体層と第二の第一導電型半
導体層と第二の第二導電型半導体層とをエピタキシャル
成長する工程と、前記マスクを除去する工程と、前記マ
スクを除去した表面と第二の第二導電型半導体層を第三
の第一導電型半導体層で埋め込む工程とを含むことを特
徴とする波長可変半導体レーザの製造方法。 - 【請求項２】 第一導電型半導体層上に回折格子を形成
する工程と、前記回折格子を形成した第一導電型半導体
層上の一部領域に選択成長を行うためのマスクをストラ
イプ状にパターニングし、前記マスクのない領域に少な
くともチューニング層と第二導電型スペーサ層と活性領
域層を、チューニング層、第二導電型スペーサ層、活性
領域層の順、あるいは活性領域層、第二導電型スペーサ
層、チューニング層の順に選択的にエピタキシャル成長
する工程と、前記マスクを除去する工程と、前記選択成
長により形成したメサ上面に成長を阻止するためのマス
クを形成する工程と、前記マスクのない領域に少なくと
も第二導電型半導体層と高抵抗半導体層をエピタキシャ
ル成長する工程とを含むことを特徴とする波長可変半導
体レーザの製造方法。 - 【請求項３】 第一導電型半導体層上に回折格子を形成
する工程と、前記回折格子を形成した第一導電型半導体
層上の一部領域に選択成長を行うためのマスクをストラ
イプ状にパターニングし、前記マスクのない領域に少な
くともチューニング層と第二導電型スペーサ層と活性領
域層を、チューニング層、第二導電型スペーサ層、活性
領域層の順、あるいは活性領域層、第二導電型スペーサ
層、チューニング層の順に選択的にエピタキシャル成長
する工程と、前記マスクを除去する工程と、前記選択成
長により形成したメサ上面に成長を阻止するためのマス
クを形成する工程と、前記マスクのない領域に少なくと
も第二導電型コンタクト層で前記メサの側面を埋め込
み、さらに、第二導電型半導体層と第二の第一導電型半
導体層と第二の第二導電型半導体層とをエピタキシャル
成長する工程と、前記マスクを除去する工程と、前記マ
スクを除去した表面と第二の第二導電型半導体層を第三
の第一導電型半導体層で埋め込む工程とを含み、前記第
二の第一導電型半導体層と前記第二の第二導電型半導体
層がＩｎＰであり、前記第二導電型半導体層が前記第二
の第一導電型半導体層と前記第二の第二導電型半導体層
よりナローギャップな材料であることを特徴とする波長
可変半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282239A JP2770722B2 (ja) | 1993-11-11 | 1993-11-11 | 波長可変半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282239A JP2770722B2 (ja) | 1993-11-11 | 1993-11-11 | 波長可変半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07135368A JPH07135368A (ja) | 1995-05-23 |
| JP2770722B2 true JP2770722B2 (ja) | 1998-07-02 |
Family
ID=17649873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5282239A Expired - Lifetime JP2770722B2 (ja) | 1993-11-11 | 1993-11-11 | 波長可変半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770722B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3024611B2 (ja) | 1997-10-20 | 2000-03-21 | 日本電気株式会社 | 半導体レーザおよびその製造方法 |
| JP3317271B2 (ja) * | 1999-03-19 | 2002-08-26 | 日本電気株式会社 | 半導体光素子およびその製造方法 |
| JP4330376B2 (ja) | 2002-10-22 | 2009-09-16 | 富士通株式会社 | 光半導体装置及びその駆動方法 |
| JP2004349592A (ja) * | 2003-05-26 | 2004-12-09 | Fujitsu Ltd | 波長可変レーザダイオード |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390786A (en) * | 1977-01-20 | 1978-08-09 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and its production |
| JPS63133587A (ja) * | 1986-11-25 | 1988-06-06 | Nec Corp | 埋込み構造半導体レ−ザ |
| JP2630035B2 (ja) * | 1990-07-27 | 1997-07-16 | 日本電気株式会社 | 波長可変半導体レーザ |
| JPH04279078A (ja) * | 1991-01-08 | 1992-10-05 | Nec Corp | 波長可変半導体レーザ |
| JP2943510B2 (ja) * | 1991-08-09 | 1999-08-30 | 日本電気株式会社 | 可変波長半導体レーザ装置 |
-
1993
- 1993-11-11 JP JP5282239A patent/JP2770722B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07135368A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0903820A2 (en) | Two-section complex coupled distributed feedback semiconductor laser with enhanced wavelength tuning range | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| JP4026334B2 (ja) | 半導体レーザ、分布帰還型半導体レーザおよび波長可変半導体レーザ | |
| JP2982422B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| US5319661A (en) | Semiconductor double heterostructure laser device with InP current blocking layer | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| US6574258B2 (en) | Semiconductor laser having an active layer provided between two different conduction types of semiconductor layers, and optical modules and communication systems formed therewith | |
| JPH09331110A (ja) | 光半導体装置、および光半導体装置の製造方法 | |
| JP2770722B2 (ja) | 波長可変半導体レーザの製造方法 | |
| US20050185689A1 (en) | Optoelectronic device having a Discrete Bragg Reflector and an electro-absorption modulator | |
| JP4599700B2 (ja) | 分布帰還型半導体レーザ | |
| JP2003234541A (ja) | 分布帰還型半導体レーザ素子 | |
| JPH06112595A (ja) | 半導体光機能素子の製造方法 | |
| JP5310271B2 (ja) | 半導体レーザ素子 | |
| JP2004311556A (ja) | 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2630035B2 (ja) | 波長可変半導体レーザ | |
| JP2913922B2 (ja) | 量子井戸分布帰還型半導体レーザ | |
| JP2550729B2 (ja) | 半導体レーザ | |
| JP2001326423A (ja) | 半導体光素子及びその製造方法 | |
| JPS6218782A (ja) | 埋込み構造半導体レ−ザ | |
| JPH04105386A (ja) | 波長可変半導体レーザ | |
| JP2783163B2 (ja) | 分布帰還型半導体レーザおよびその製造方法 | |
| US4530099A (en) | Planar narrow-stripe laser with improved charge carrier confinement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |