JPH06112595A - 半導体光機能素子の製造方法 - Google Patents
半導体光機能素子の製造方法Info
- Publication number
- JPH06112595A JPH06112595A JP4280985A JP28098592A JPH06112595A JP H06112595 A JPH06112595 A JP H06112595A JP 4280985 A JP4280985 A JP 4280985A JP 28098592 A JP28098592 A JP 28098592A JP H06112595 A JPH06112595 A JP H06112595A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- forming
- high resistance
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 230000031700 light absorption Effects 0.000 claims abstract description 56
- 239000013078 crystal Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 47
- 238000005253 cladding Methods 0.000 claims description 43
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 19
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 14
- 238000001039 wet etching Methods 0.000 abstract description 10
- 238000000206 photolithography Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 35
- 238000005530 etching Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000003776 cleavage reaction Methods 0.000 description 4
- 230000001902 propagating effect Effects 0.000 description 4
- 230000007017 scission Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- UBQYURCVBFRUQT-UHFFFAOYSA-N N-benzoyl-Ferrioxamine B Chemical compound CC(=O)N(O)CCCCCNC(=O)CCC(=O)N(O)CCCCCNC(=O)CCC(=O)N(O)CCCCCN UBQYURCVBFRUQT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 241001538234 Nala Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/0155—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption
- G02F1/0157—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption using electro-absorption effects, e.g. Franz-Keldysh [FK] effect or quantum confined stark effect [QCSE]
Landscapes
- Lasers (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 超高速変調が可能な光変調器及び光検出器が
歩留まり良く得られる製造方法を提供する。 【構成】 光変調器及び光検出器を製作する際に高抵抗
基板を用い、更にＰＩＮ構造光導波路を高抵抗層で埋め
込むことにより、変調器及び光検出器の実際の動作とは
無関係な部分の容量を極力下げて素子全体の容量を低減
する。選択的な結晶成長により高抵抗ブロック層及び光
吸収層を含むメサストライプを形成する。半導体のメサ
エッチングは不要であり、素子の製作精度は選択的結晶
成長を行う際の誘電体マスクの加工精度により決定され
る。
歩留まり良く得られる製造方法を提供する。 【構成】 光変調器及び光検出器を製作する際に高抵抗
基板を用い、更にＰＩＮ構造光導波路を高抵抗層で埋め
込むことにより、変調器及び光検出器の実際の動作とは
無関係な部分の容量を極力下げて素子全体の容量を低減
する。選択的な結晶成長により高抵抗ブロック層及び光
吸収層を含むメサストライプを形成する。半導体のメサ
エッチングは不要であり、素子の製作精度は選択的結晶
成長を行う際の誘電体マスクの加工精度により決定され
る。
Description
【０００１】
【産業上の利用分野】本発明は、将来の超高速光通信シ
ステム等に用いられる超高速光変調器、超高速ＤＦＢレ
ーザ／光変調器集積化光源、超高速光検出器等超高速光
機能素子の製造方法に関するものである。
ステム等に用いられる超高速光変調器、超高速ＤＦＢレ
ーザ／光変調器集積化光源、超高速光検出器等超高速光
機能素子の製造方法に関するものである。
【０００２】
【従来の技術】近年の光通信システムの発展に伴い、超
高速、低電圧動作が可能で、小型化、集積化が容易な光
変調器や光検出器の需要が高まってきている。これらの
要求を満たすものの例として、脇田らの試作した’Ｉｎ
ＧａＡｌＡｓ／ＩｎＡｌＡｓＭＱＷ構造を用いた２０Ｇ
Ｈｚ光変調器’がある。（１９８９年電子情報通信学会
春季全国大会 Ｃ−４７４）。これは半導体のＰＩＮ構
造へ逆バイアス電圧を印加することによる電界で生ずる
エキシトンピークのシフトを利用した吸収型の変調器で
あり、ｎ−ＩｎＰ基板上にｎ−ＩｎＡｌＡｓクラッド
層、ｉ−ＭＱＷガイド層、ｐ−ＩｎＡｌＡｓクラッド層
をＭＢＥ法により作成したものである。この様な変調器
の変調周波数帯域Δｆは素子の静電容量Ｃによりほぼ決
定されΔｆ＝１／（πＣＲ）で表される。また素子の静
電容量Ｃはｐｎ接合部での接合容量Ｃj 、配線容量
Ｃi 、ボンディングパッド部でのパッド容量Ｃp の和で
表される。上述の変調器の場合、超高速変調を狙ってい
るためにパッド部の下をポリイミドで埋め込み低容量化
を図り、その結果、素子容量約０．２ｐＦと低い値を得
ている。しかし、この場合でも変調器に本質的な接合容
量Ｃj は全体の半分以下であり、残りはｎ−ＩｎＰ基板
と配線電極間によって生ずる本来不要な配線容量とパッ
ド容量である。またこの変調器の素子長は約１００μｍ
であり、変調器の特性から考えて、これ以上の接合容量
の大幅な低減は困難であり、更にｎ−ＩｎＰ基板のよう
な導電性の基板を用いているために配線容量、パッド容
量をこれ以上下げることもまた困難である。従って従来
の構造の光変調器では、変調帯域は高々２０〜４０ＧＨ
ｚであり、将来の超高速光変調器（帯域≧５０ＧＨｚ）
への適用は困難である。
高速、低電圧動作が可能で、小型化、集積化が容易な光
変調器や光検出器の需要が高まってきている。これらの
要求を満たすものの例として、脇田らの試作した’Ｉｎ
ＧａＡｌＡｓ／ＩｎＡｌＡｓＭＱＷ構造を用いた２０Ｇ
Ｈｚ光変調器’がある。（１９８９年電子情報通信学会
春季全国大会 Ｃ−４７４）。これは半導体のＰＩＮ構
造へ逆バイアス電圧を印加することによる電界で生ずる
エキシトンピークのシフトを利用した吸収型の変調器で
あり、ｎ−ＩｎＰ基板上にｎ−ＩｎＡｌＡｓクラッド
層、ｉ−ＭＱＷガイド層、ｐ−ＩｎＡｌＡｓクラッド層
をＭＢＥ法により作成したものである。この様な変調器
の変調周波数帯域Δｆは素子の静電容量Ｃによりほぼ決
定されΔｆ＝１／（πＣＲ）で表される。また素子の静
電容量Ｃはｐｎ接合部での接合容量Ｃj 、配線容量
Ｃi 、ボンディングパッド部でのパッド容量Ｃp の和で
表される。上述の変調器の場合、超高速変調を狙ってい
るためにパッド部の下をポリイミドで埋め込み低容量化
を図り、その結果、素子容量約０．２ｐＦと低い値を得
ている。しかし、この場合でも変調器に本質的な接合容
量Ｃj は全体の半分以下であり、残りはｎ−ＩｎＰ基板
と配線電極間によって生ずる本来不要な配線容量とパッ
ド容量である。またこの変調器の素子長は約１００μｍ
であり、変調器の特性から考えて、これ以上の接合容量
の大幅な低減は困難であり、更にｎ−ＩｎＰ基板のよう
な導電性の基板を用いているために配線容量、パッド容
量をこれ以上下げることもまた困難である。従って従来
の構造の光変調器では、変調帯域は高々２０〜４０ＧＨ
ｚであり、将来の超高速光変調器（帯域≧５０ＧＨｚ）
への適用は困難である。
【０００３】また、変調器と光源である半導体レーザ
（ＬＤ）を集積した素子の一例として、雙田らが試作し
た光変調器／ＤＦＢレーザ集積化光源がある。（ＩＯＯ
Ｃ’８９テクニカルダイジェスト ２０ＰＤＢ−５）。
これは、ｎ−ＩｎＰ基板上にＤＦＢ−ＬＤとフランツ・
ケルディッシュ効果による光の吸収を利用した変調器を
集積したものであり、ＬＤ及び変調器の光導波路の両側
を高抵抗ＩｎＰで埋め込んだものである。これも前記の
従来例と同様に導電性の基板を用いているため、パッド
部での容量が大きく素子容量として５．５ｐＦ、変調帯
域として１０ＧＨｚ程度までしか得られていない。
（ＬＤ）を集積した素子の一例として、雙田らが試作し
た光変調器／ＤＦＢレーザ集積化光源がある。（ＩＯＯ
Ｃ’８９テクニカルダイジェスト ２０ＰＤＢ−５）。
これは、ｎ−ＩｎＰ基板上にＤＦＢ−ＬＤとフランツ・
ケルディッシュ効果による光の吸収を利用した変調器を
集積したものであり、ＬＤ及び変調器の光導波路の両側
を高抵抗ＩｎＰで埋め込んだものである。これも前記の
従来例と同様に導電性の基板を用いているため、パッド
部での容量が大きく素子容量として５．５ｐＦ、変調帯
域として１０ＧＨｚ程度までしか得られていない。
【０００４】本発明の目的は、素子容量を下げることに
より超高速変調が可能な、広帯域の光変調器及び光検出
器が歩留まり良く得られる製造方法を提供することにあ
る。
より超高速変調が可能な、広帯域の光変調器及び光検出
器が歩留まり良く得られる製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明においては、高抵
抗半導体基板上にストライプ状の第一導電型クラッド層
を部分的に選択結晶成長により形成する工程と、メサス
トライプ形状の一対の高抵抗半導体ブロック層を一方は
該第一導電型のクラッド層の上に、他方は第一導電型の
クラッド層が形成されていない部分の高抵抗半導体基板
の上に選択結晶成長により形成する工程と、前記一対の
高抵抗半導体ブロック層の間の前記第一導電型クラッド
層上に半導体光吸収層、逆導電型クラッド層および逆導
電型キャップ層を選択結晶成長により順次に形成する工
程と、前記逆導電型キャップ層とコンタクトを取るため
の窓および前記第一導電型のクラッド層を除く領域の基
板表面を被覆する誘電体膜を形成する工程と、前記第一
導電型のクラッド層の上に第一の電極を形成する工程
と、前記逆導電型キャップ層における前記窓の部分に第
二の電極を形成する工程とを備えることを特徴とする半
導体光機能素子の製造方法を用いることにより上述の問
題点を解決する。
抗半導体基板上にストライプ状の第一導電型クラッド層
を部分的に選択結晶成長により形成する工程と、メサス
トライプ形状の一対の高抵抗半導体ブロック層を一方は
該第一導電型のクラッド層の上に、他方は第一導電型の
クラッド層が形成されていない部分の高抵抗半導体基板
の上に選択結晶成長により形成する工程と、前記一対の
高抵抗半導体ブロック層の間の前記第一導電型クラッド
層上に半導体光吸収層、逆導電型クラッド層および逆導
電型キャップ層を選択結晶成長により順次に形成する工
程と、前記逆導電型キャップ層とコンタクトを取るため
の窓および前記第一導電型のクラッド層を除く領域の基
板表面を被覆する誘電体膜を形成する工程と、前記第一
導電型のクラッド層の上に第一の電極を形成する工程
と、前記逆導電型キャップ層における前記窓の部分に第
二の電極を形成する工程とを備えることを特徴とする半
導体光機能素子の製造方法を用いることにより上述の問
題点を解決する。
【０００６】また本発明においては、高抵抗半導体基板
上にストライプ状の溝を形成する工程と、該溝を第一導
電型のクラッド層で選択結晶成長により埋め込む工程
と、メサストライプ形状の一対の高抵抗半導体ブロック
層を一方は該第一導電型のクラッド層で埋め込まれた該
溝の上に、他方は溝が形成されていない部分の高抵抗半
導体基板の上に選択結晶成長により形成する工程と、前
記一対の高抵抗半導体ブロック層の間の前記第一導電型
クラッド層上に半導体光吸収層、逆導電型クラッド層お
よび逆導電型キャップ層を選択結晶成長により順次に形
成する工程と、前記逆導電型キャップ層とコンタクトを
取るための窓および前記第一導電型のクラッド層を除く
領域の基板表面を被覆する誘電体膜を形成する工程と、
前記第一導電型のクラッド層の上に第一の電極を形成す
る工程と、前記逆導電型キャップ層における前記窓の部
分に第二の電極を形成する工程とを備えることを特徴と
する半導体光機能素子の製造方法を用いて上述の問題点
を解決する。
上にストライプ状の溝を形成する工程と、該溝を第一導
電型のクラッド層で選択結晶成長により埋め込む工程
と、メサストライプ形状の一対の高抵抗半導体ブロック
層を一方は該第一導電型のクラッド層で埋め込まれた該
溝の上に、他方は溝が形成されていない部分の高抵抗半
導体基板の上に選択結晶成長により形成する工程と、前
記一対の高抵抗半導体ブロック層の間の前記第一導電型
クラッド層上に半導体光吸収層、逆導電型クラッド層お
よび逆導電型キャップ層を選択結晶成長により順次に形
成する工程と、前記逆導電型キャップ層とコンタクトを
取るための窓および前記第一導電型のクラッド層を除く
領域の基板表面を被覆する誘電体膜を形成する工程と、
前記第一導電型のクラッド層の上に第一の電極を形成す
る工程と、前記逆導電型キャップ層における前記窓の部
分に第二の電極を形成する工程とを備えることを特徴と
する半導体光機能素子の製造方法を用いて上述の問題点
を解決する。
【０００７】また本発明においては、高抵抗半導体基板
上に部分的に回折格子を形成する工程と、該高抵抗半導
体基板上にストライプ状の第一導電型のクラッド層を部
分的に選択結晶成長により形成する工程と、メサストラ
イプ形状の一対の高抵抗半導体ブロック層を一方は該第
一導電型のクラッド層上に、他方は第一導電型のクラッ
ド層が形成されていない部分の高抵抗半導体基板の上に
選択結晶成長により形成する工程と、前記一対の高抵抗
半導体ブロック層の間の前記第一導電型クラッド層上で
あって前記回折格子が形成された領域に半導体光ガイド
層、半導体活性層、逆導電型クラッド層および逆導電型
キャップ層を選択結晶成長により順次に形成して分布帰
還型半導体レーザ部を形成する工程と、前記一対の高抵
抗半導体ブロック層の間の前記第一導電型クラッド層上
であって前記回折格子が形成されていない領域に該分布
帰還型半導体レーザ部と光学的に結合するように半導体
光ガイド層、半導体光吸収層、逆導電型クラッド層およ
び逆導電型キャップ層を選択結晶成長により順次に形成
して光変調器部を形成する工程と、半導体光吸収層と逆
導電型クラッド層との境界または半導体光活性層と逆導
電型クラッド層との境界にまで達する溝を前記分布帰還
型半導体レーザ部と前記光変調器部との境界に形成する
工程と、分布帰還型半導体レーザ部の第一導電型のクラ
ッド層および光変調器部の第一導電型のクラッド層並び
に分布帰還型半導体レーザ部の逆導電型キャップ層およ
び光変調器部の逆導電型キャップ層とコンタクトを取る
ための窓を除く領域の基板表面を被覆する誘電体膜を形
成する工程と、前記第一導電型のクラッド層の上に第一
の電極を形成する工程と、前記分布帰還型半導体レーザ
部の逆導電型キャップ層の上に第二の電極を形成する工
程と、前記光変調器部の逆導電型キャップ層の上に第三
の電極を形成する工程とを備えることを特徴とする半導
体光機能素子の製造方法を用いて上述の問題点を解決す
る。
上に部分的に回折格子を形成する工程と、該高抵抗半導
体基板上にストライプ状の第一導電型のクラッド層を部
分的に選択結晶成長により形成する工程と、メサストラ
イプ形状の一対の高抵抗半導体ブロック層を一方は該第
一導電型のクラッド層上に、他方は第一導電型のクラッ
ド層が形成されていない部分の高抵抗半導体基板の上に
選択結晶成長により形成する工程と、前記一対の高抵抗
半導体ブロック層の間の前記第一導電型クラッド層上で
あって前記回折格子が形成された領域に半導体光ガイド
層、半導体活性層、逆導電型クラッド層および逆導電型
キャップ層を選択結晶成長により順次に形成して分布帰
還型半導体レーザ部を形成する工程と、前記一対の高抵
抗半導体ブロック層の間の前記第一導電型クラッド層上
であって前記回折格子が形成されていない領域に該分布
帰還型半導体レーザ部と光学的に結合するように半導体
光ガイド層、半導体光吸収層、逆導電型クラッド層およ
び逆導電型キャップ層を選択結晶成長により順次に形成
して光変調器部を形成する工程と、半導体光吸収層と逆
導電型クラッド層との境界または半導体光活性層と逆導
電型クラッド層との境界にまで達する溝を前記分布帰還
型半導体レーザ部と前記光変調器部との境界に形成する
工程と、分布帰還型半導体レーザ部の第一導電型のクラ
ッド層および光変調器部の第一導電型のクラッド層並び
に分布帰還型半導体レーザ部の逆導電型キャップ層およ
び光変調器部の逆導電型キャップ層とコンタクトを取る
ための窓を除く領域の基板表面を被覆する誘電体膜を形
成する工程と、前記第一導電型のクラッド層の上に第一
の電極を形成する工程と、前記分布帰還型半導体レーザ
部の逆導電型キャップ層の上に第二の電極を形成する工
程と、前記光変調器部の逆導電型キャップ層の上に第三
の電極を形成する工程とを備えることを特徴とする半導
体光機能素子の製造方法を用いて上述の問題点を解決す
る。
【０００８】また本発明においては、高抵抗半導体基板
上にストライプ状の溝を形成する工程と、該溝を第一導
電型のクラッド層で選択結晶成長により埋め込む工程
と、該部分的に第一導電型クラッド層が形成された高抵
抗半導体基板上に部分的に回折格子を形成する工程と、
メサストライプ形状の一対の高抵抗半導体ブロック層を
一方は該第一導電型のクラッド層の上に、他方は第一導
電型のクラッド層が形成されていない部分の高抵抗半導
体基板の上に選択結晶成長により形成する工程と、前記
一対の高抵抗半導体ブロック層の間の前記第一導電型ク
ラッド層上であって前記回折格子が形成された領域に半
導体光ガイド層、半導体光活性層、逆導電型クラッド層
および逆導電型キャップ層を選択結晶成長により順次に
形成して分布帰還型半導体レーザ部を形成する工程と、
前記一対の高抵抗半導体ブロック層の間の前記第一導電
型クラッド層上であって前記回折格子が形成されていな
い領域に該分布帰還型半導体レーザ部と光学的に結合す
るように半導体光ガイド層、半導体光吸収層、逆導電型
クラッド層および逆導電型キャップ層を選択結晶成長に
より順次に形成して光変調器部を形成する工程と、半導
体光吸収層と逆導電型クラッド層との境界または半導体
光活性層と逆導電型クラッド層との境界にまで達する溝
を前記分布帰還型半導体レーザ部と前記光変調器部との
境界に形成する工程と、分布帰還型半導体レーザ部の第
一導電型のクラッド層および光変調器部の第一導電型の
クラッド層並びに分布帰還型半導体レーザ部の逆導電型
キャップ層および光変調器部の逆導電型キャップ層とコ
ンタクトを取るための窓を除く領域の基板表面を被覆す
る誘電体膜を形成する工程と、前記第一導電型のクラッ
ド層の上に第一の電極を形成する工程と、前記分布帰還
型半導体レーザ部の逆導電型キャップ層の上に第二の電
極を形成する工程と、前記光変調器部の逆導電型キャッ
プ層の上に第三の電極を形成する工程とを備えることを
特徴とする半導体光機能素子の製造方法を用いて上述の
問題点を解決する。
上にストライプ状の溝を形成する工程と、該溝を第一導
電型のクラッド層で選択結晶成長により埋め込む工程
と、該部分的に第一導電型クラッド層が形成された高抵
抗半導体基板上に部分的に回折格子を形成する工程と、
メサストライプ形状の一対の高抵抗半導体ブロック層を
一方は該第一導電型のクラッド層の上に、他方は第一導
電型のクラッド層が形成されていない部分の高抵抗半導
体基板の上に選択結晶成長により形成する工程と、前記
一対の高抵抗半導体ブロック層の間の前記第一導電型ク
ラッド層上であって前記回折格子が形成された領域に半
導体光ガイド層、半導体光活性層、逆導電型クラッド層
および逆導電型キャップ層を選択結晶成長により順次に
形成して分布帰還型半導体レーザ部を形成する工程と、
前記一対の高抵抗半導体ブロック層の間の前記第一導電
型クラッド層上であって前記回折格子が形成されていな
い領域に該分布帰還型半導体レーザ部と光学的に結合す
るように半導体光ガイド層、半導体光吸収層、逆導電型
クラッド層および逆導電型キャップ層を選択結晶成長に
より順次に形成して光変調器部を形成する工程と、半導
体光吸収層と逆導電型クラッド層との境界または半導体
光活性層と逆導電型クラッド層との境界にまで達する溝
を前記分布帰還型半導体レーザ部と前記光変調器部との
境界に形成する工程と、分布帰還型半導体レーザ部の第
一導電型のクラッド層および光変調器部の第一導電型の
クラッド層並びに分布帰還型半導体レーザ部の逆導電型
キャップ層および光変調器部の逆導電型キャップ層とコ
ンタクトを取るための窓を除く領域の基板表面を被覆す
る誘電体膜を形成する工程と、前記第一導電型のクラッ
ド層の上に第一の電極を形成する工程と、前記分布帰還
型半導体レーザ部の逆導電型キャップ層の上に第二の電
極を形成する工程と、前記光変調器部の逆導電型キャッ
プ層の上に第三の電極を形成する工程とを備えることを
特徴とする半導体光機能素子の製造方法を用いて上述の
問題点を解決する。
【０００９】
【作用】本発明は高抵抗基板を用い、更にＰＩＮ構造光
導波路を高抵抗層で埋め込むことにより、変調器及び光
検出器の実際の動作とは無関係な部分の容量を極力下
げ、素子全体の容量を低減し、変調器及び光検出器の広
帯域化を可能としたものである。
導波路を高抵抗層で埋め込むことにより、変調器及び光
検出器の実際の動作とは無関係な部分の容量を極力下
げ、素子全体の容量を低減し、変調器及び光検出器の広
帯域化を可能としたものである。
【００１０】一般に静電容量ＣはＣ＝εs ε0 Ｓ／ｄで
表すことが出来る。ここでεs は比誘電率、ε0 は真空
の誘電率、Ｓは電極面積（またはｐｎ接合面積）、ｄは
電極間距離（または空乏層厚）である。従来例の項でも
述べたが、素子全体の静電容量Ｃt は接合容量Ｃj 、配
線容量Ｃi 、パッド容量Ｃp により、Ｃt ＝Ｃj ＋Ｃi
＋Ｃp で表される。接合容量Ｃj は変調器の静特性に影
響を及ぼすため、それを劣化させない程度に設計し、導
波路幅２μｍ、導波路長１００μｍ、空乏層厚０．３μ
ｍとすると接合容量Ｃj は約７４ｆＦとなる。残りの配
線容量Ｃi 、パッド容量Ｃp は変調器の広帯域化のため
には低減するのが望ましい。本発明によれば、高抵抗基
板及び高抵抗埋め込み構造をもちいることにより、電極
間距離ｄを約１００μｍ程度とすることができ、従来の
導電性基板を用い、パッド部の下をポリイミドなどの誘
電体で埋め込んだ構造（ｄ＝２〜３μｍ、εs 〜３）に
比べて約１／１０、パッド部の下を半導体の高抵抗層で
埋め込んだ構造（ｄ＝２〜３μｍ、εs 〜１２）に比べ
て約１／３０程度まで、配線容量Ｃi 、パッド容量Ｃp
を低減することが出来る。その結果、素子全体の容量Ｃ
t はほぼ接合容量Ｃj によって決まり、変調器の広帯域
化を図ることが出来る。
表すことが出来る。ここでεs は比誘電率、ε0 は真空
の誘電率、Ｓは電極面積（またはｐｎ接合面積）、ｄは
電極間距離（または空乏層厚）である。従来例の項でも
述べたが、素子全体の静電容量Ｃt は接合容量Ｃj 、配
線容量Ｃi 、パッド容量Ｃp により、Ｃt ＝Ｃj ＋Ｃi
＋Ｃp で表される。接合容量Ｃj は変調器の静特性に影
響を及ぼすため、それを劣化させない程度に設計し、導
波路幅２μｍ、導波路長１００μｍ、空乏層厚０．３μ
ｍとすると接合容量Ｃj は約７４ｆＦとなる。残りの配
線容量Ｃi 、パッド容量Ｃp は変調器の広帯域化のため
には低減するのが望ましい。本発明によれば、高抵抗基
板及び高抵抗埋め込み構造をもちいることにより、電極
間距離ｄを約１００μｍ程度とすることができ、従来の
導電性基板を用い、パッド部の下をポリイミドなどの誘
電体で埋め込んだ構造（ｄ＝２〜３μｍ、εs 〜３）に
比べて約１／１０、パッド部の下を半導体の高抵抗層で
埋め込んだ構造（ｄ＝２〜３μｍ、εs 〜１２）に比べ
て約１／３０程度まで、配線容量Ｃi 、パッド容量Ｃp
を低減することが出来る。その結果、素子全体の容量Ｃ
t はほぼ接合容量Ｃj によって決まり、変調器の広帯域
化を図ることが出来る。
【００１１】また、高抵抗基板上に形成し、高抵抗層で
埋め込んだＰＩＮ構造をもつ光導波路は半導体レーザと
も構造的に類似点が多く、同様な構成で光変調器と半導
体レーザの集積素子への適用も容易であり、集積素子と
しての超高速化も実現可能である。
埋め込んだＰＩＮ構造をもつ光導波路は半導体レーザと
も構造的に類似点が多く、同様な構成で光変調器と半導
体レーザの集積素子への適用も容易であり、集積素子と
しての超高速化も実現可能である。
【００１２】また、本発明による光変調器の構造におい
て、光吸収層の組成を光源の波長より長いバンドギャッ
プ波長をもつ組成とし、光吸収層で吸収された光による
フォトカレントをＰＩＮ構造にそれぞれ独立に形成した
ｐ側電極、ｎ側電極から検出することで、導波型の光検
出器として用いることができる。この場合にも先に示し
たように、素子の容量を非常に低減できるので、超広帯
域の光検出器が得られる。
て、光吸収層の組成を光源の波長より長いバンドギャッ
プ波長をもつ組成とし、光吸収層で吸収された光による
フォトカレントをＰＩＮ構造にそれぞれ独立に形成した
ｐ側電極、ｎ側電極から検出することで、導波型の光検
出器として用いることができる。この場合にも先に示し
たように、素子の容量を非常に低減できるので、超広帯
域の光検出器が得られる。
【００１３】なお、光変調器および光検出器に高抵抗基
板を用いたことによる効果を十分に引き出すためにはｐ
側電極の下に高抵抗層、高抵抗基板をはさんで対向する
位置にｎ側電極があってはならない。素子容量を小さく
するためにメサストライプをはさんで片側にｐ型電極、
他方の側にｎ型電極を配置する必要がある。この構造は
メサエッチングを２回に分けて片側ずつエッチングする
ことにより実現できるが、製作工程が複雑になる。しか
も半導体の深いメサエッチングであるので精度を出すの
は難しい。これに対して、本発明の製造方法によれば、
選択的な結晶成長により高抵抗ブロック層および光吸収
層を含むメサストライプを形成するので、半導体のメサ
エッチングは不要であり、素子の製作精度は選択的結晶
成長を行う際の誘電体マスクの加工精度により決定され
るので、容易に歩留まり良く超高速の光変調器および光
検出器を製造することができる。
板を用いたことによる効果を十分に引き出すためにはｐ
側電極の下に高抵抗層、高抵抗基板をはさんで対向する
位置にｎ側電極があってはならない。素子容量を小さく
するためにメサストライプをはさんで片側にｐ型電極、
他方の側にｎ型電極を配置する必要がある。この構造は
メサエッチングを２回に分けて片側ずつエッチングする
ことにより実現できるが、製作工程が複雑になる。しか
も半導体の深いメサエッチングであるので精度を出すの
は難しい。これに対して、本発明の製造方法によれば、
選択的な結晶成長により高抵抗ブロック層および光吸収
層を含むメサストライプを形成するので、半導体のメサ
エッチングは不要であり、素子の製作精度は選択的結晶
成長を行う際の誘電体マスクの加工精度により決定され
るので、容易に歩留まり良く超高速の光変調器および光
検出器を製造することができる。
【００１４】
【実施例】以下、図面を参照して本発明を詳細に説明す
る。図１は、本発明による半導体光機能素子の製造方法
の一実施例として光変調器の実施例を示す斜視図であ
る。材料系としては、ＩｎＧａＡｓＰ／ＩｎＰ系を用い
ＤＨ構造の導波路につき説明するが、材料、構造はこれ
に限定されるものではなく、ＩｎＧａＡｓ／ＩｎＡｌＡ
ｓ系、ＧａＡｓ／ＡｌＧａＡｓ系の材料、更にＭＱＷ構
造などを用いてもよい。
る。図１は、本発明による半導体光機能素子の製造方法
の一実施例として光変調器の実施例を示す斜視図であ
る。材料系としては、ＩｎＧａＡｓＰ／ＩｎＰ系を用い
ＤＨ構造の導波路につき説明するが、材料、構造はこれ
に限定されるものではなく、ＩｎＧａＡｓ／ＩｎＡｌＡ
ｓ系、ＧａＡｓ／ＡｌＧａＡｓ系の材料、更にＭＱＷ構
造などを用いてもよい。
【００１５】図１に示した実施例においては、高抵抗Ｉ
ｎＰ基板１０１上にｎ+ −ＩｎＰクラッド層１０２が部
分的に積層され、その上にｉ−ＩｎＧａＡｓＰ光吸収層
１０３、ｐ−ＩｎＰクラッド層１０４、ｐ+ −ＩｎＧａ
Ａｓキャップ層１０５が順次積層されたメサストライプ
がさらに積層されている。メサストライプの両側は高抵
抗ＩｎＰブロック層１０６で埋め込まれウェハ上面は平
坦化されている。なお、一方の高抵抗ＩｎＰブロック１
０６層の下にはｎ−ＩｎＰクラッド層が存在するが、も
う一方の高抵抗ＩｎＰブロック層の下にはｎ−ＩｎＰク
ラッド層は存在せず、前述のように、ｐ電極とｎ電極が
メサストライプをはさんでそれぞれ両側に形成されてい
る。ここで、各層の厚さは、ｎ−ＩｎＰクラッド層１０
２が０．５μｍ程度、ｉ−ＩｎＧａＡｓＰ光吸収層１０
３が０．３μｍ、ｐ−ＩｎＰクラッド層１０４が１μｍ
程度、ｐ+ −ＩｎＧａＡｓキャップ層１０５が０．２μ
ｍ程度である。また、ｉ−ＩｎＧａＡｓＰ光吸収層１０
３のバンドギャップ波長は１．４７５μｍに設定されて
いる。なお、メサストライプの幅は２μｍである。
ｎＰ基板１０１上にｎ+ −ＩｎＰクラッド層１０２が部
分的に積層され、その上にｉ−ＩｎＧａＡｓＰ光吸収層
１０３、ｐ−ＩｎＰクラッド層１０４、ｐ+ −ＩｎＧａ
Ａｓキャップ層１０５が順次積層されたメサストライプ
がさらに積層されている。メサストライプの両側は高抵
抗ＩｎＰブロック層１０６で埋め込まれウェハ上面は平
坦化されている。なお、一方の高抵抗ＩｎＰブロック１
０６層の下にはｎ−ＩｎＰクラッド層が存在するが、も
う一方の高抵抗ＩｎＰブロック層の下にはｎ−ＩｎＰク
ラッド層は存在せず、前述のように、ｐ電極とｎ電極が
メサストライプをはさんでそれぞれ両側に形成されてい
る。ここで、各層の厚さは、ｎ−ＩｎＰクラッド層１０
２が０．５μｍ程度、ｉ−ＩｎＧａＡｓＰ光吸収層１０
３が０．３μｍ、ｐ−ＩｎＰクラッド層１０４が１μｍ
程度、ｐ+ −ＩｎＧａＡｓキャップ層１０５が０．２μ
ｍ程度である。また、ｉ−ＩｎＧａＡｓＰ光吸収層１０
３のバンドギャップ波長は１．４７５μｍに設定されて
いる。なお、メサストライプの幅は２μｍである。
【００１６】次に図１に示した本実施例の構造方法を図
２および図３を用いて説明する。まず、高抵抗基板Ｉｎ
Ｐ基板１０１の上にｎ+ −ＩｎＰクラッド層１０２を選
択的に結晶成長するために通常のフォトリソグラフィ法
とウェットエッチング法を用いてパターン化されたＳｉ
Ｏ2 マスク２０１を形成する（図１（ａ））。このＳｉ
Ｏ2 マスク２０１の開口部にのみｎ+ −ＩｎＰクラッド
層１０２をＭＯＶＰＥ法を用いて選択的に結晶成長し
（図１（ｂ））、その後ＳｉＯ2 マスク２０１を除去す
る。次に高抵抗ＩｎＰブロック層１０６を選択的に形成
するためのパターン化されたＳｉＯ2 マスク２０２を同
様の方法で形成し（図１（ｃ））、一対の高抵抗ＩｎＰ
ブロック層１０６をやはりＭＯＶＰＥ法により選択的に
形成し（図１（ｄ））、その後ＳｉＯ2 マスク２０２を
除去する。次に、ｉ−ＩｎＧａＡｓＰ光吸収層１０３を
含むメサストライプを選択的に形成するためのパターン
化されたＳｉＯ2 マスク２０３を同様の方法で形成し
（図１（ｅ））、続いてｉ−ＧａＡｓＰ光吸収層１０
３、ｐ−ＩｎＰクラッド層１０４、ｐ−ＩｎＧａＡｓキ
ャップ層１０５をＭＯＶＰＥ法により順次一対の高抵抗
ＩｎＰブロック層１０６の間に選択的に結晶成長する
（図２（ａ））。最後に、ｎ−ＩｎＰクラッド層１０２
とコンタクトを取るために、ｎ−ＩｎＰクラッド層１０
２の上のＳｉＯ2 マスク２０３の一部にも窓を開け（図
２（ｂ））、その窓の上にｎ側電極１０９を、ｉ−Ｉｎ
ＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰクラッド層１０
４およびｐ−ＩｎＧａＡｓキャップ層１０５を含むメサ
ストライプの上にｐ側電極１０８を形成する（図２
（ｃ））。電極形成後、基板は研磨により約１００μｍ
の厚さとされ、へき開により変調器端面が形成される。
変調器端面には必要に応じて無反射コーティングが施さ
れる。変調器の素子長は１００μｍである。また、ｐ側
電極の面積は、ストライプ部で２μｍ×１００μｍ、パ
ッド部で１００μｍ×１００μｍである。
２および図３を用いて説明する。まず、高抵抗基板Ｉｎ
Ｐ基板１０１の上にｎ+ −ＩｎＰクラッド層１０２を選
択的に結晶成長するために通常のフォトリソグラフィ法
とウェットエッチング法を用いてパターン化されたＳｉ
Ｏ2 マスク２０１を形成する（図１（ａ））。このＳｉ
Ｏ2 マスク２０１の開口部にのみｎ+ −ＩｎＰクラッド
層１０２をＭＯＶＰＥ法を用いて選択的に結晶成長し
（図１（ｂ））、その後ＳｉＯ2 マスク２０１を除去す
る。次に高抵抗ＩｎＰブロック層１０６を選択的に形成
するためのパターン化されたＳｉＯ2 マスク２０２を同
様の方法で形成し（図１（ｃ））、一対の高抵抗ＩｎＰ
ブロック層１０６をやはりＭＯＶＰＥ法により選択的に
形成し（図１（ｄ））、その後ＳｉＯ2 マスク２０２を
除去する。次に、ｉ−ＩｎＧａＡｓＰ光吸収層１０３を
含むメサストライプを選択的に形成するためのパターン
化されたＳｉＯ2 マスク２０３を同様の方法で形成し
（図１（ｅ））、続いてｉ−ＧａＡｓＰ光吸収層１０
３、ｐ−ＩｎＰクラッド層１０４、ｐ−ＩｎＧａＡｓキ
ャップ層１０５をＭＯＶＰＥ法により順次一対の高抵抗
ＩｎＰブロック層１０６の間に選択的に結晶成長する
（図２（ａ））。最後に、ｎ−ＩｎＰクラッド層１０２
とコンタクトを取るために、ｎ−ＩｎＰクラッド層１０
２の上のＳｉＯ2 マスク２０３の一部にも窓を開け（図
２（ｂ））、その窓の上にｎ側電極１０９を、ｉ−Ｉｎ
ＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰクラッド層１０
４およびｐ−ＩｎＧａＡｓキャップ層１０５を含むメサ
ストライプの上にｐ側電極１０８を形成する（図２
（ｃ））。電極形成後、基板は研磨により約１００μｍ
の厚さとされ、へき開により変調器端面が形成される。
変調器端面には必要に応じて無反射コーティングが施さ
れる。変調器の素子長は１００μｍである。また、ｐ側
電極の面積は、ストライプ部で２μｍ×１００μｍ、パ
ッド部で１００μｍ×１００μｍである。
【００１７】次に本実施例の光変調器の動作について説
明する。最初に静特性について述べる。入射光の波長は
光通信用の１．５５μｍとする。ｐ側電極１０８とｎ側
電極１０９の間に逆バイアス電圧が印加されていないと
きは、入射光はそのまま出射光として出力される。この
時の伝搬損失は、素子長１００μｍ、入射光と光吸収層
１０３のバンドギャップと波長差が７５ｎｍのとき（す
なわちｉ−ＩｎＧａＡｓＰ光吸収層１０３のバンドギャ
ップ波長が１．４７５μｍのとき）約１．５ｄＢと小さ
な値である。ｐ側電極１０８とｎ側電極１０９の間に逆
バイアス電圧が印加されｉ−ＩｎＧａＡｓＰ光吸収層１
０３に電界が印加されるとフランツ・ケルディッシュ効
果により入射光はｉ−ＩｎＧａＡｓＰ光吸収層１０３を
伝搬中に吸収を受け出射光は出力されない。この時の消
光比は電圧３Ｖで１０ｄＢ以上と良好な特性が得られ
る。次に変調特性について述べる。作用の項でも述べた
様に、電界効果を用いた変調器の帯域は素子の容量Ｃに
よりほぼ決定されΔｆ＝１／（πＣＲ）で表される。本
実施例の場合、半導体の非誘電率を１２．５として計算
すると、接合容量Ｃj は７４ｆＦ、配線容量Ｃi 及びパ
ッド容量Ｃp は１２ｆＦであり、素子全体の容量は８６
ｆＦである。従って、本発明による高抵抗基板を使用し
た変調器構造を採用することにより、変調速度を決定す
る素子容量の値を従来に比べ数分の１から１／１０以下
に低減でき、変調帯域として７４ＧＨｚが得られ、超高
速変調が可能な変調器が得られる。
明する。最初に静特性について述べる。入射光の波長は
光通信用の１．５５μｍとする。ｐ側電極１０８とｎ側
電極１０９の間に逆バイアス電圧が印加されていないと
きは、入射光はそのまま出射光として出力される。この
時の伝搬損失は、素子長１００μｍ、入射光と光吸収層
１０３のバンドギャップと波長差が７５ｎｍのとき（す
なわちｉ−ＩｎＧａＡｓＰ光吸収層１０３のバンドギャ
ップ波長が１．４７５μｍのとき）約１．５ｄＢと小さ
な値である。ｐ側電極１０８とｎ側電極１０９の間に逆
バイアス電圧が印加されｉ−ＩｎＧａＡｓＰ光吸収層１
０３に電界が印加されるとフランツ・ケルディッシュ効
果により入射光はｉ−ＩｎＧａＡｓＰ光吸収層１０３を
伝搬中に吸収を受け出射光は出力されない。この時の消
光比は電圧３Ｖで１０ｄＢ以上と良好な特性が得られ
る。次に変調特性について述べる。作用の項でも述べた
様に、電界効果を用いた変調器の帯域は素子の容量Ｃに
よりほぼ決定されΔｆ＝１／（πＣＲ）で表される。本
実施例の場合、半導体の非誘電率を１２．５として計算
すると、接合容量Ｃj は７４ｆＦ、配線容量Ｃi 及びパ
ッド容量Ｃp は１２ｆＦであり、素子全体の容量は８６
ｆＦである。従って、本発明による高抵抗基板を使用し
た変調器構造を採用することにより、変調速度を決定す
る素子容量の値を従来に比べ数分の１から１／１０以下
に低減でき、変調帯域として７４ＧＨｚが得られ、超高
速変調が可能な変調器が得られる。
【００１８】図４は、本発明による半導体光機能素子の
製造方法の他の実施例として光変調器の実施例を示す斜
視図である。材料系としては、ＩｎＧａＡｓＰ／ＩｎＰ
系を用いＤＨ構造の導波路につき説明するが、材料、構
造はこれに限定されるものではなく、ＩｎＧａＡｓ／Ｉ
ｎＡｌＡｓ系、ＧａＡｓ／ＡｌＧａＡｓ系の材料、更に
ＭＱＷ構造などを用いてもよい。
製造方法の他の実施例として光変調器の実施例を示す斜
視図である。材料系としては、ＩｎＧａＡｓＰ／ＩｎＰ
系を用いＤＨ構造の導波路につき説明するが、材料、構
造はこれに限定されるものではなく、ＩｎＧａＡｓ／Ｉ
ｎＡｌＡｓ系、ＧａＡｓ／ＡｌＧａＡｓ系の材料、更に
ＭＱＷ構造などを用いてもよい。
【００１９】図４に示した実施例においては、高抵抗Ｉ
ｎＰ基板１０１上に部分的にエッチングによって溝（エ
ッチング部２１０）が形成され、その溝（エッチング部
２１０）がｎ+ −ＩｎＰクラッド層１０２によって埋め
込まれることにより、平坦でありながらストライプ状の
ｎ型ＩｎＰ部を有する高抵抗ＩｎＰ基板１０１がまず用
意される。そしてそのストライプ状のｎ型ＩｎＰクラッ
ド層１０２の上にｉ−ＩｎＧａＡｓＰ光吸収層１０３、
ｐ−ＩｎＰクラッド層１０４、ｐ+ −ＩｎＧａＡｓキャ
ップ層１０５が順次積層されたメサストライプフがさら
に積層されている。メサストライプの両側は高抵抗Ｉｎ
Ｐブロック層１０６で埋め込まれたウェハ上面は平坦化
されている。なお、一方の高抵抗ＩｎＰブロック層の下
にはｎ−ＩｎＰクラッド層が存在するが、もう一方の高
抵抗ＩｎＰブロック層の下にはｎ−ＩｎＰクラッド層は
存在せず、前述のように、ｐ電極とｎ電極がメサストラ
イプをはさんでそれぞれ両側に形成されている。ここ
で、各層の厚さは、ｎ+ −ＩｎＰクラッド層１０２が
０．５μｍ程度、ｉ−ＩｎＧａＡｓＰ光吸収層１０３が
０．３μｍ、ｐ−ＩｎＰクラッド層１０４が１μｍ程
度、ｐ+ −ＩｎＧａＡｓギャップ層１０５が０．２μｍ
程度である。また、ｉ−ＩｎＧａＡｓＰ光吸収層１０３
のバンドギャップ波長は１．４７５μｍに設定されてい
る。なお、メサストライプの幅は２μｍである。
ｎＰ基板１０１上に部分的にエッチングによって溝（エ
ッチング部２１０）が形成され、その溝（エッチング部
２１０）がｎ+ −ＩｎＰクラッド層１０２によって埋め
込まれることにより、平坦でありながらストライプ状の
ｎ型ＩｎＰ部を有する高抵抗ＩｎＰ基板１０１がまず用
意される。そしてそのストライプ状のｎ型ＩｎＰクラッ
ド層１０２の上にｉ−ＩｎＧａＡｓＰ光吸収層１０３、
ｐ−ＩｎＰクラッド層１０４、ｐ+ −ＩｎＧａＡｓキャ
ップ層１０５が順次積層されたメサストライプフがさら
に積層されている。メサストライプの両側は高抵抗Ｉｎ
Ｐブロック層１０６で埋め込まれたウェハ上面は平坦化
されている。なお、一方の高抵抗ＩｎＰブロック層の下
にはｎ−ＩｎＰクラッド層が存在するが、もう一方の高
抵抗ＩｎＰブロック層の下にはｎ−ＩｎＰクラッド層は
存在せず、前述のように、ｐ電極とｎ電極がメサストラ
イプをはさんでそれぞれ両側に形成されている。ここ
で、各層の厚さは、ｎ+ −ＩｎＰクラッド層１０２が
０．５μｍ程度、ｉ−ＩｎＧａＡｓＰ光吸収層１０３が
０．３μｍ、ｐ−ＩｎＰクラッド層１０４が１μｍ程
度、ｐ+ −ＩｎＧａＡｓギャップ層１０５が０．２μｍ
程度である。また、ｉ−ＩｎＧａＡｓＰ光吸収層１０３
のバンドギャップ波長は１．４７５μｍに設定されてい
る。なお、メサストライプの幅は２μｍである。
【００２０】次に図４に示した本実施例の製造方法を図
５および図６を用いて説明する。まず、高抵抗ＩｎＰ基
板１０１の上に、通常フォトリソグラフィ法とウェット
エッチング法を用いて溝（エッチング部２１０）を形成
するためのパターン化されたＳｉＯ2 マスク２０１を形
成する。ＳｉＯ2 マスク２０１を用いてウェットエッチ
ング法により溝（エッチング部２１０）を形成した後、
同じＳｉＯ2 マスク２０１を用いてマスクの開口部にの
みｎ+ −ＩｎＰクラッド層１０２をＭＯＶＰＥ法を用い
て選択的に結晶成長し（図５（ｂ））、その後ＳｉＯ2
マスク２０１を除去する。次に高抵抗ＩｎＰブロック層
１０６を選択的に形成するためのパターン化されたＳｉ
Ｏ2 マスク２０２を同様の方法で形成し（図５
（ｃ））、一対の高抵抗ＩｎＰブロック層１０６をやは
りＭＯＶＰＥ法により選択的に形成し（図５（ｄ））、
その後ＳｉＯ2 マスク２０２を除去する。次に、ｉ−Ｉ
ｎＧａＡｓＰ光吸収層１０３を含むメサストライプを選
択的に形成するためのパターン化されたＳｉＯ2 マスク
２０４を同様の方法で形成し（図５（ｅ））、続いてｉ
−ＩｎＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰクラッド
層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５をＭＯＶ
ＰＥ法により順次一対の高抵抗ＩｎＰブロック層１０６
の間に選択的に結晶成長する（図６（ａ））。最後に、
ｎ−ＩｎＰクラッド層１０２とコンタクトを取るため
に、ｎ−ＩｎＰクラッド層１０２の上のＳｉＯ2マスク
２０４の一部にも窓を開け（図６（ｂ））、その窓の上
にｎ側電極１０９を、ｉ−ＩｎＧａＡｓＰ光吸収層１０
３、ｐ−ＩｎＰクラッド層１０４およびｐ−ＩｎＧａＡ
ｓキャップ層１０５を含むメサストライプの上にｐ側電
極１０８を形成する（図６（ｃ））。電極形成後、基板
は研磨により約１００μｍの厚さとされ、へき開により
変調器端面が形成される。変調器端面には必要に応じて
無反射コーティングが施される。変調器の素子長は１０
０μｍである。また、ｐ側電極の面積は、ストライプ部
で２μｍ×１００μｍ、パッド部で１００μｍ×１００
μｍである。
５および図６を用いて説明する。まず、高抵抗ＩｎＰ基
板１０１の上に、通常フォトリソグラフィ法とウェット
エッチング法を用いて溝（エッチング部２１０）を形成
するためのパターン化されたＳｉＯ2 マスク２０１を形
成する。ＳｉＯ2 マスク２０１を用いてウェットエッチ
ング法により溝（エッチング部２１０）を形成した後、
同じＳｉＯ2 マスク２０１を用いてマスクの開口部にの
みｎ+ −ＩｎＰクラッド層１０２をＭＯＶＰＥ法を用い
て選択的に結晶成長し（図５（ｂ））、その後ＳｉＯ2
マスク２０１を除去する。次に高抵抗ＩｎＰブロック層
１０６を選択的に形成するためのパターン化されたＳｉ
Ｏ2 マスク２０２を同様の方法で形成し（図５
（ｃ））、一対の高抵抗ＩｎＰブロック層１０６をやは
りＭＯＶＰＥ法により選択的に形成し（図５（ｄ））、
その後ＳｉＯ2 マスク２０２を除去する。次に、ｉ−Ｉ
ｎＧａＡｓＰ光吸収層１０３を含むメサストライプを選
択的に形成するためのパターン化されたＳｉＯ2 マスク
２０４を同様の方法で形成し（図５（ｅ））、続いてｉ
−ＩｎＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰクラッド
層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５をＭＯＶ
ＰＥ法により順次一対の高抵抗ＩｎＰブロック層１０６
の間に選択的に結晶成長する（図６（ａ））。最後に、
ｎ−ＩｎＰクラッド層１０２とコンタクトを取るため
に、ｎ−ＩｎＰクラッド層１０２の上のＳｉＯ2マスク
２０４の一部にも窓を開け（図６（ｂ））、その窓の上
にｎ側電極１０９を、ｉ−ＩｎＧａＡｓＰ光吸収層１０
３、ｐ−ＩｎＰクラッド層１０４およびｐ−ＩｎＧａＡ
ｓキャップ層１０５を含むメサストライプの上にｐ側電
極１０８を形成する（図６（ｃ））。電極形成後、基板
は研磨により約１００μｍの厚さとされ、へき開により
変調器端面が形成される。変調器端面には必要に応じて
無反射コーティングが施される。変調器の素子長は１０
０μｍである。また、ｐ側電極の面積は、ストライプ部
で２μｍ×１００μｍ、パッド部で１００μｍ×１００
μｍである。
【００２１】次に本実施例の光変調器の動作について説
明する。最初に静特性について述べる。入射光の波長は
光通信用の１．５５μｍとする。ｐ側電極１０８とｎ側
電極１０９の間に逆バイアス電圧が印加されていないと
きは、入射光はそのまま出射光として出力される。この
時の伝搬損失は、素子長１００μｍ、入射光と光吸収層
１０３のバンドギャップと波長差が７５ｎｍのとき（す
なわちｉ−ＩｎＧａＡｓＰ光吸収層１０３のバンドギャ
ップ波長が１．４７５μｍのとき）約１．５ｄＢと小さ
な値である。ｐ側電極１０８とｎ側電極１０９の間に逆
バイアス電圧が印加されｉ−ＩｎＧａＡｓＰ光吸収層１
０３に電界が印加されるとフランツ・ケルディッシュ効
果により入射光はｉ−ＩｎＧａＡｓＰ光吸収層１０３を
伝搬中に吸収を受け出射光は出力されない。この時の消
光比は電圧３Ｖで１０ｄＢ以上と良好な特性が得られ
る。次に変調特性について述べる。作用の項でも述べた
様に、電界効果を用いた変調器の帯域は素子の容量Ｃに
よりほぼ決定されΔｆ＝１／（πＣＲ）で表される。本
実施例の場合、半導体の非誘電率を１２．５として計算
すると、接合容量Ｃj は７４ｆＦ、配線容量Ｃi 及びパ
ッド容量Ｃp は１２ｆＦであり、素子全体の容量は８６
ｆＦである。従って、本発明による高抵抗基板を使用し
た変調器構造を採用することにより、変調速度を決定す
る素子容量の値を従来に比べ数分の１から１／１０以下
に低減でき、変調帯域として７４ＧＨｚが得られ、超高
速変調が可能な変調器が得られる。
明する。最初に静特性について述べる。入射光の波長は
光通信用の１．５５μｍとする。ｐ側電極１０８とｎ側
電極１０９の間に逆バイアス電圧が印加されていないと
きは、入射光はそのまま出射光として出力される。この
時の伝搬損失は、素子長１００μｍ、入射光と光吸収層
１０３のバンドギャップと波長差が７５ｎｍのとき（す
なわちｉ−ＩｎＧａＡｓＰ光吸収層１０３のバンドギャ
ップ波長が１．４７５μｍのとき）約１．５ｄＢと小さ
な値である。ｐ側電極１０８とｎ側電極１０９の間に逆
バイアス電圧が印加されｉ−ＩｎＧａＡｓＰ光吸収層１
０３に電界が印加されるとフランツ・ケルディッシュ効
果により入射光はｉ−ＩｎＧａＡｓＰ光吸収層１０３を
伝搬中に吸収を受け出射光は出力されない。この時の消
光比は電圧３Ｖで１０ｄＢ以上と良好な特性が得られ
る。次に変調特性について述べる。作用の項でも述べた
様に、電界効果を用いた変調器の帯域は素子の容量Ｃに
よりほぼ決定されΔｆ＝１／（πＣＲ）で表される。本
実施例の場合、半導体の非誘電率を１２．５として計算
すると、接合容量Ｃj は７４ｆＦ、配線容量Ｃi 及びパ
ッド容量Ｃp は１２ｆＦであり、素子全体の容量は８６
ｆＦである。従って、本発明による高抵抗基板を使用し
た変調器構造を採用することにより、変調速度を決定す
る素子容量の値を従来に比べ数分の１から１／１０以下
に低減でき、変調帯域として７４ＧＨｚが得られ、超高
速変調が可能な変調器が得られる。
【００２２】なお、本実施例の場合には第一の実施例の
場合と比較して、ｎ−ＩｎＰクラッド層１０２が高抵抗
ＩｎＰ基板に埋め込まれているので、より基板表面が平
坦であり、選択成長用のＳｉＯ2 マスクのパターン化が
容易に高精度でできるという利点がある。
場合と比較して、ｎ−ＩｎＰクラッド層１０２が高抵抗
ＩｎＰ基板に埋め込まれているので、より基板表面が平
坦であり、選択成長用のＳｉＯ2 マスクのパターン化が
容易に高精度でできるという利点がある。
【００２３】ところで、図１に示した第一の実施例およ
び図４に示した第二の実施例においては、ｉ−ＩｎＧａ
ＡｓＰ光吸収層１０３をＩｎＰと格子整合するｉ−Ｉｎ
ＧａＡｓとすればそのまま超高速の導波路光検出器とす
ることができる。すなわちｉ−ＩｎＧａＡｓＰ光吸収層
１０３をＩｎＰと格子整合するｉ−ＩｎＧａＡｓとすれ
ば、光吸収層のバンドギャップは１．６７μｍとなるの
で、波長１．５５μｍの入射光に対してｉ−ＩｎＧａＡ
ｓ光吸収層１０３のバンドギャップは入射光の波長より
長波長側となり、光吸収層において入射光は効率的に吸
収され、吸収された光によるフォトカレントをｐ側電
極、ｎ側電極から検出することで、図１および図４に示
した素子は導波型の光検出器として機能する。この場合
も、素子長及びｉ−ＩｎＧａＡｓ光吸収層の厚さが第一
および第二の実施例と同程度であれば、素子の容量は
０．１ｐＦ以下とすることができ、本発明により超広帯
域の光検出器も得られる。
び図４に示した第二の実施例においては、ｉ−ＩｎＧａ
ＡｓＰ光吸収層１０３をＩｎＰと格子整合するｉ−Ｉｎ
ＧａＡｓとすればそのまま超高速の導波路光検出器とす
ることができる。すなわちｉ−ＩｎＧａＡｓＰ光吸収層
１０３をＩｎＰと格子整合するｉ−ＩｎＧａＡｓとすれ
ば、光吸収層のバンドギャップは１．６７μｍとなるの
で、波長１．５５μｍの入射光に対してｉ−ＩｎＧａＡ
ｓ光吸収層１０３のバンドギャップは入射光の波長より
長波長側となり、光吸収層において入射光は効率的に吸
収され、吸収された光によるフォトカレントをｐ側電
極、ｎ側電極から検出することで、図１および図４に示
した素子は導波型の光検出器として機能する。この場合
も、素子長及びｉ−ＩｎＧａＡｓ光吸収層の厚さが第一
および第二の実施例と同程度であれば、素子の容量は
０．１ｐＦ以下とすることができ、本発明により超広帯
域の光検出器も得られる。
【００２４】図７は本発明による半導体レーザと変調器
を集積した素子の実施例を示す図であり、図７（ａ）に
は素子の斜視図、図７（ｂ）にはＡ−Ａ’間の断面図を
示した。
を集積した素子の実施例を示す図であり、図７（ａ）に
は素子の斜視図、図７（ｂ）にはＡ−Ａ’間の断面図を
示した。
【００２５】図７に示した本実施例の集積素子において
は、高抵抗ＩｎＰ基板１０１上に＜１１０＞方向に平行
な回折格子が素子を前後に二分する片方の領域（ＤＦＢ
レーザ部）にのみ形成されている。回折格子の周期は２
４００Ａである。そのような高抵抗ＩｎＰ基板１０１の
上にはバンドギャップ波長１．２μｍのｎ+ ＩｎＧａＡ
ｓＰガイド層５１０が積層され、ｎ+ −ＩｎＧａＡｓＰ
ガイド層５１０のうえにはｉ−ＩｎＧａＡｓＰ活性層５
０４、ｐ−ＩｎＰクラッド層１０４、ｐ+ −ＩｎＧａＡ
ｓキャップ層１０５が順次積層されたメサストライプが
＜１１０＞方向に沿って形成されている。ｉ−ＩｎＧａ
ＡｓＰ活性層５０４はメサストライプに沿った方向にお
いて異なる禁制帯幅の半導体よりなっており、回折格子
５０３の上の部分は波長組成１．５５μｍのＩｎＧａＡ
ｓＰからなり電流注入により発光する活性層５０４であ
り、回折格子５０３が形成されていない部分の上は波長
組成１．４７５μｍのＩｎＧａＡｓＰからなり変調器部
の光吸収層１０３として働く。ここで、各層の厚さは、
ｎ+ −ＩｎＧａＡｓＰガイド層５１０が０．５μｍ、ｉ
−ＩｎＧａＡｓＰ光吸収層１０３およびｉ−ＩｎＧａＡ
ｓＰ活性層５０４が０．３μｍ、ｐ−ＩｎＰクラッド層
１０４が１μｍ、ｐ+ −ＩｎＧａＡｓキャップ層１０５
が０．２μｍである。また、メサストライプ幅は２μｍ
である。メサストライプの両脇はＦｅドープ高抵抗Ｉｎ
Ｐブロック層１０６で埋め込まれウェハ上面は平坦化さ
れている。
は、高抵抗ＩｎＰ基板１０１上に＜１１０＞方向に平行
な回折格子が素子を前後に二分する片方の領域（ＤＦＢ
レーザ部）にのみ形成されている。回折格子の周期は２
４００Ａである。そのような高抵抗ＩｎＰ基板１０１の
上にはバンドギャップ波長１．２μｍのｎ+ ＩｎＧａＡ
ｓＰガイド層５１０が積層され、ｎ+ −ＩｎＧａＡｓＰ
ガイド層５１０のうえにはｉ−ＩｎＧａＡｓＰ活性層５
０４、ｐ−ＩｎＰクラッド層１０４、ｐ+ −ＩｎＧａＡ
ｓキャップ層１０５が順次積層されたメサストライプが
＜１１０＞方向に沿って形成されている。ｉ−ＩｎＧａ
ＡｓＰ活性層５０４はメサストライプに沿った方向にお
いて異なる禁制帯幅の半導体よりなっており、回折格子
５０３の上の部分は波長組成１．５５μｍのＩｎＧａＡ
ｓＰからなり電流注入により発光する活性層５０４であ
り、回折格子５０３が形成されていない部分の上は波長
組成１．４７５μｍのＩｎＧａＡｓＰからなり変調器部
の光吸収層１０３として働く。ここで、各層の厚さは、
ｎ+ −ＩｎＧａＡｓＰガイド層５１０が０．５μｍ、ｉ
−ＩｎＧａＡｓＰ光吸収層１０３およびｉ−ＩｎＧａＡ
ｓＰ活性層５０４が０．３μｍ、ｐ−ＩｎＰクラッド層
１０４が１μｍ、ｐ+ −ＩｎＧａＡｓキャップ層１０５
が０．２μｍである。また、メサストライプ幅は２μｍ
である。メサストライプの両脇はＦｅドープ高抵抗Ｉｎ
Ｐブロック層１０６で埋め込まれウェハ上面は平坦化さ
れている。
【００２６】次に図７に示した本実施例の製造方法を図
８、図９および図１０を用いて説明する。まず、高抵抗
ＩｎＰ基板１０１の上に＜１０１＞方向に平行な回折格
子が素子を前後に二分する片方の領域（ＤＦＢレーザ
部）にのみ形成する。次に高抵抗ＩｎＰ基板１０１の上
に通常のフォトリソグラフィ法とウェットエッチング法
を用いてｎ−ＩｎＧａＡｓＰガイド層５１０を部分的に
形成するためのパターン化されたＳｉＯ2 マスク６０１
を形成する（図８（ａ））。このＳｉＯ2 マスク６０１
を用いてマスクの開口部にのみｎ+ −ＩｎＧａＡｓＰガ
イド層５１０をＭＯＶＰＥ法を用いて選択的に結晶成長
し（図８（ａ））、その後ＳｉＯ2 マスク６０１を除去
する。次に高抵抗ＩｎＰブロック層１０６を選択的に形
成するためのパターン化されたＳｉＯ2 マスク６０２同
様の方法で形成し、一対の高抵抗ＩｎＰブロック層１０
６をやはりＭＯＶＰＥ法により選択的に形成し（図８
（ｂ））、その後ＳｉＯ2 マスク６０２を除去する。次
に、ｉ−ＩｎＧａＡｓＰ活性層５０４を含むメサストラ
イプヲＤＦＢレーザ部にのみ選択的に形成するために窓
部６０４を有するパターン化されたＳｉＯ2 マスク６０
３を同様の方法で形成し（図８（ｃ））、続いてｉ−Ｉ
ｎＧａＡｓＰ活性層５０４、ｐ−ＩｎＰクラッド層１０
４、ｐ−ＩｎＧａＡｓキャップ層１０５をＭＯＶＰＥ法
により順次一対の高抵抗ＩｎＰブロック層１０６の間に
ＤＦＢレーザ部にのみ選択的に結晶成長する（図９
（ａ））。その結果、ＤＦＢレーザ部選択成長領域６１
０が形成される（図９（ａ））。ＳｉＯ2 マスク６０３
を除去した後、今度はｉ−ＩｎＧａＡｓＰ光吸収層１０
３を含むメサストライプを変調器部のみに選択的に形成
するための窓部６０６を有するパターン化されたＳｉＯ
2 マスク６０５を同様の方法で形成し（図９（ｂ））、
続いてｉ−ＩｎＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰ
クラッド層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５
をＭＯＶＰＥ法により順次一対の高抵抗ＩｎＰブロック
層１０６の間に変調器部のみに選択的に結晶成長し、変
調器部選択成長領域６０７を形成する（図９（ｃ））。
ＳｉＯ2 マスク６０５を除去した後、通常のフォトリソ
グラフィ法とウェットエッチング法を用いて、ＤＦＢレ
ーザ部と変調器部とを電気的に分離するためにｐ−Ｉｎ
Ｐクラッド層１０４とｉ−ＩｎＧａＡｓＰ光吸収層１０
３の境界にまで達する。溝６０８を形成する（図１０
（ａ））。その後、ＳｉＯ2 膜６０９を形成した後ＤＦ
Ｂレーザ部と変調器部のメサストライプ部およびｎ−Ｉ
ｎＧａＡｓＰガイド層部に電極コンタクトのためのＳｉ
Ｏ2 の窓を開け、最後に変調器部ｐ側電極５０１、ＤＦ
Ｂレーザ部ｐ側電極５０２およびｎ側電極１０９を形成
する（図１０（ｂ））。電極形成後、基板は研磨により
約１００μｍの厚さとされ、へき開により変調器端面が
形成される。なお、変調器側側面には無反射コーティン
グ膜５０５ガ施される（図７（ｂ））。素子長は４００
μｍであり、そのうちＤＦＢレーザ部が３００μｍ、変
調器部が１００μｍである。また変調器ｐ側電極の面積
は、ストライプ部で２μｍ×１００μｍ、パッド部で１
００μｍ×１００μｍである。
８、図９および図１０を用いて説明する。まず、高抵抗
ＩｎＰ基板１０１の上に＜１０１＞方向に平行な回折格
子が素子を前後に二分する片方の領域（ＤＦＢレーザ
部）にのみ形成する。次に高抵抗ＩｎＰ基板１０１の上
に通常のフォトリソグラフィ法とウェットエッチング法
を用いてｎ−ＩｎＧａＡｓＰガイド層５１０を部分的に
形成するためのパターン化されたＳｉＯ2 マスク６０１
を形成する（図８（ａ））。このＳｉＯ2 マスク６０１
を用いてマスクの開口部にのみｎ+ −ＩｎＧａＡｓＰガ
イド層５１０をＭＯＶＰＥ法を用いて選択的に結晶成長
し（図８（ａ））、その後ＳｉＯ2 マスク６０１を除去
する。次に高抵抗ＩｎＰブロック層１０６を選択的に形
成するためのパターン化されたＳｉＯ2 マスク６０２同
様の方法で形成し、一対の高抵抗ＩｎＰブロック層１０
６をやはりＭＯＶＰＥ法により選択的に形成し（図８
（ｂ））、その後ＳｉＯ2 マスク６０２を除去する。次
に、ｉ−ＩｎＧａＡｓＰ活性層５０４を含むメサストラ
イプヲＤＦＢレーザ部にのみ選択的に形成するために窓
部６０４を有するパターン化されたＳｉＯ2 マスク６０
３を同様の方法で形成し（図８（ｃ））、続いてｉ−Ｉ
ｎＧａＡｓＰ活性層５０４、ｐ−ＩｎＰクラッド層１０
４、ｐ−ＩｎＧａＡｓキャップ層１０５をＭＯＶＰＥ法
により順次一対の高抵抗ＩｎＰブロック層１０６の間に
ＤＦＢレーザ部にのみ選択的に結晶成長する（図９
（ａ））。その結果、ＤＦＢレーザ部選択成長領域６１
０が形成される（図９（ａ））。ＳｉＯ2 マスク６０３
を除去した後、今度はｉ−ＩｎＧａＡｓＰ光吸収層１０
３を含むメサストライプを変調器部のみに選択的に形成
するための窓部６０６を有するパターン化されたＳｉＯ
2 マスク６０５を同様の方法で形成し（図９（ｂ））、
続いてｉ−ＩｎＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰ
クラッド層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５
をＭＯＶＰＥ法により順次一対の高抵抗ＩｎＰブロック
層１０６の間に変調器部のみに選択的に結晶成長し、変
調器部選択成長領域６０７を形成する（図９（ｃ））。
ＳｉＯ2 マスク６０５を除去した後、通常のフォトリソ
グラフィ法とウェットエッチング法を用いて、ＤＦＢレ
ーザ部と変調器部とを電気的に分離するためにｐ−Ｉｎ
Ｐクラッド層１０４とｉ−ＩｎＧａＡｓＰ光吸収層１０
３の境界にまで達する。溝６０８を形成する（図１０
（ａ））。その後、ＳｉＯ2 膜６０９を形成した後ＤＦ
Ｂレーザ部と変調器部のメサストライプ部およびｎ−Ｉ
ｎＧａＡｓＰガイド層部に電極コンタクトのためのＳｉ
Ｏ2 の窓を開け、最後に変調器部ｐ側電極５０１、ＤＦ
Ｂレーザ部ｐ側電極５０２およびｎ側電極１０９を形成
する（図１０（ｂ））。電極形成後、基板は研磨により
約１００μｍの厚さとされ、へき開により変調器端面が
形成される。なお、変調器側側面には無反射コーティン
グ膜５０５ガ施される（図７（ｂ））。素子長は４００
μｍであり、そのうちＤＦＢレーザ部が３００μｍ、変
調器部が１００μｍである。また変調器ｐ側電極の面積
は、ストライプ部で２μｍ×１００μｍ、パッド部で１
００μｍ×１００μｍである。
【００２７】次にこの実施例の集積型光変調器の動作に
ついて説明する。電極５０２、１０９の間に順方向に電
流を流すとレーザ波長は１．５５μｍで発振し、活性層
５０４と光学的に縦続接続されている光吸収層１０３を
通って変調器側側面より光出力が得られる。変調器部の
ｐ側電極５０１とｎ側共通電極１０９の間に逆バイアス
電圧を印加すると、光吸収層１０３を伝搬している光は
フランツケルディッシュ効果により吸収された変調を受
ける。変調器の動作については図１に示した実施例と同
様であり、既に説明してあるためここでは省略するが、
変調器の変調帯域はやはり５０ＧＨｚ以上であり、本発
明のＤＦＢレーザと変調器を集積した集積型光変調器は
超高速変調が可能な光源として用いることができる。
ついて説明する。電極５０２、１０９の間に順方向に電
流を流すとレーザ波長は１．５５μｍで発振し、活性層
５０４と光学的に縦続接続されている光吸収層１０３を
通って変調器側側面より光出力が得られる。変調器部の
ｐ側電極５０１とｎ側共通電極１０９の間に逆バイアス
電圧を印加すると、光吸収層１０３を伝搬している光は
フランツケルディッシュ効果により吸収された変調を受
ける。変調器の動作については図１に示した実施例と同
様であり、既に説明してあるためここでは省略するが、
変調器の変調帯域はやはり５０ＧＨｚ以上であり、本発
明のＤＦＢレーザと変調器を集積した集積型光変調器は
超高速変調が可能な光源として用いることができる。
【００２８】また図７においては、ＩｎＰ系の材料を用
い、ＤＦＢレーザと図１に示した第１の実施例とを集積
化したものについて示したが集積型光変調器の材料、構
造、製造方法は、この実施例に限るものではないことは
言うまでもない。
い、ＤＦＢレーザと図１に示した第１の実施例とを集積
化したものについて示したが集積型光変調器の材料、構
造、製造方法は、この実施例に限るものではないことは
言うまでもない。
【００２９】図１１は本発明による半導体レーザと変調
器を集積した素子の他の実施例を示す図であり、図１１
（ａ）には素子の斜視図、図１１（ｂ）にＡ−Ａ’間の
断面図を示した。
器を集積した素子の他の実施例を示す図であり、図１１
（ａ）には素子の斜視図、図１１（ｂ）にＡ−Ａ’間の
断面図を示した。
【００３０】図１１に示した本実施例の集積素子におい
ては、高抵抗ＩｎＰ基板１０１上に部分的にエッチング
によって溝が形成され、その溝がｎ+ ＩｎＰクラッド層
１０２によって埋め込まれることにより、平坦でありな
がらストライプ状のｎ型ＩｎＰ部を有する高抵抗ＩｎＰ
基板１０１がまず用意される。そしてストライプ状のｎ
型ＩｎＰ部を有する高抵抗ＩｎＰ基板１０１上には＜１
１０＞方向に平行な回折格子が素子を前後に二分する片
方の領域（ＤＦＢレーザ部）にのみ形成されている。回
折格子の周期は２４００Ａである。そのような高抵抗Ｉ
ｎＰ基板１０１の上にはバンドギャップ波長１．２μｍ
のｎ+ ＩｎＧａＡｓＰガイド層５１０が積層され、ｎ+
−ＩｎＧａＡｓＰガイド層５１０の上にはｉ−ＩｎＧａ
ＡｓＰ活性層５０４、ｐ−ＩｎＰクラッド層１０４、ｐ
+ −ＩｎＧａＡｓキャップ層１０５が順次積層されたメ
サストライプが＜１１０＞方向に沿って形成されてい
る。ｉ−ＩｎＧａＡｓＰ活性層５０４はメサストライプ
に沿った方向において異なる禁制帯幅の半導体よりなっ
ており、回折格子の上の部分は波長組成１．５５μｍの
ＩｎＧａＡｓＰからなり、電流注入により発光する活性
層５０４であり、回折格子が形成されていない部分の上
は波長組成１．４７５μｍのＩｎＧａＡｓＰからなり変
調器部の光吸収層１０３として働く。ここで、各層の厚
さは、ｎ+ ＩｎＰクラッド層１０２が０．５μｍ、ｎ+
−ＩｎＧａＡｓＰガイド層５１０が０．５μｍ、ｉ−Ｉ
ｎＧａＡｓＰ光吸収層１０３およびｉ−ＩｎＧａＡｓＰ
活性層５０４が０．３μｍ、ｐ−ＩｎＰクラッド層１０
４が１μｍ、ｐ+ −ＩｎＧａＡｓキャップ層１０５が
０．２μｍである。また、メサストライプ幅は２μｍで
ある。メサストライプの両脇はＦｅドープ高抵抗ＩｎＰ
ブロック層１０６で埋め込まれウェハ上面は平坦化され
ている。
ては、高抵抗ＩｎＰ基板１０１上に部分的にエッチング
によって溝が形成され、その溝がｎ+ ＩｎＰクラッド層
１０２によって埋め込まれることにより、平坦でありな
がらストライプ状のｎ型ＩｎＰ部を有する高抵抗ＩｎＰ
基板１０１がまず用意される。そしてストライプ状のｎ
型ＩｎＰ部を有する高抵抗ＩｎＰ基板１０１上には＜１
１０＞方向に平行な回折格子が素子を前後に二分する片
方の領域（ＤＦＢレーザ部）にのみ形成されている。回
折格子の周期は２４００Ａである。そのような高抵抗Ｉ
ｎＰ基板１０１の上にはバンドギャップ波長１．２μｍ
のｎ+ ＩｎＧａＡｓＰガイド層５１０が積層され、ｎ+
−ＩｎＧａＡｓＰガイド層５１０の上にはｉ−ＩｎＧａ
ＡｓＰ活性層５０４、ｐ−ＩｎＰクラッド層１０４、ｐ
+ −ＩｎＧａＡｓキャップ層１０５が順次積層されたメ
サストライプが＜１１０＞方向に沿って形成されてい
る。ｉ−ＩｎＧａＡｓＰ活性層５０４はメサストライプ
に沿った方向において異なる禁制帯幅の半導体よりなっ
ており、回折格子の上の部分は波長組成１．５５μｍの
ＩｎＧａＡｓＰからなり、電流注入により発光する活性
層５０４であり、回折格子が形成されていない部分の上
は波長組成１．４７５μｍのＩｎＧａＡｓＰからなり変
調器部の光吸収層１０３として働く。ここで、各層の厚
さは、ｎ+ ＩｎＰクラッド層１０２が０．５μｍ、ｎ+
−ＩｎＧａＡｓＰガイド層５１０が０．５μｍ、ｉ−Ｉ
ｎＧａＡｓＰ光吸収層１０３およびｉ−ＩｎＧａＡｓＰ
活性層５０４が０．３μｍ、ｐ−ＩｎＰクラッド層１０
４が１μｍ、ｐ+ −ＩｎＧａＡｓキャップ層１０５が
０．２μｍである。また、メサストライプ幅は２μｍで
ある。メサストライプの両脇はＦｅドープ高抵抗ＩｎＰ
ブロック層１０６で埋め込まれウェハ上面は平坦化され
ている。
【００３１】次に図１１に示した本実施例の製造方法を
図１２、図１３および図１４を用いて説明する。まず、
高抵抗ＩｎＰ基板１０１の上に通常のフォトリソグラフ
ィ法とウェットエッチング法を用いて溝を形成するため
のパターン化されたＳｉＯ2マスク６０１を形成する
（図１２（ａ））。このＳｉＯ2 マスク６０１を用いて
ウェットエッチング法により溝を形成した後、同じＳｉ
Ｏ2 マスク６０１を用いてマスクの開口部にのみｎ+ −
ＩｎＰクラッド層１０２をＭＯＶＰＥ法を用いて選択的
に結晶成長し（図１２（ａ））、その後ＳｉＯ2 マスク
６０１を除去する。次に、ストライプ状のｎ型ＩｎＰ部
を有する高抵抗ＩｎＰ基板１０１の上に＜１１０＞方向
に平行な回折格子が素子を前後に二分する片方の領域
（ＤＦＢレーザ部）にのみ形成する。次に高抵抗ＩｎＰ
ブロック層１０６を選択的に形成するためのパターン化
されたＳｉＯ2 マスク６０２を通常のフォトリソグラフ
ィ法とウェットエッチング法を用いて形成し、一対の高
抵抗ＩｎＰブロック層１０６をやはりＭＯＶＰＥ法によ
り選択的に形成し（図１２（ｂ））、その後ＳｉＯ2 マ
スク６０２を除去する。次に、ｉ−ＩｎＧａＡｓＰ活性
層５０４を含むメサストライプをＤＦＢレーザ部のみに
選択的に形成するために窓部６０４を有するパターン化
されたＳｉＯ2 マスク６０３を同様の方法で形成し（図
１２（ｃ））、続いてｎ−ＩｎＧａＡｓＰガイド層５１
０、ｉ−ＩｎＧａＡｓＰ活性層５０４、ｐ−ＩｎＰクラ
ッド層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５をＭ
ＯＶＰＥ法により順次一対の高抵抗ＩｎＰブロック層１
０６の間にＤＦＢレーザ部のみに選択的に結晶成長する
（図１３（ａ））。その結果、ＤＦＢレーザ部選択成長
領域６１０が形成される（図１３（ａ））。ＳｉＯ2 マ
スク６０３を除去した後、今度はｉ−ＩｎＧａＡｓＰ光
吸収層１０３を含むメサストライプを変調器部のみに選
択的に形成するための窓部６０６を有するパターン化さ
れたＳｉＯ2 マスク６０５を同様の方法で形成し（図１
３（ｂ））、続いてｎ−ＩｎＧａＡｓＰガイド層５１
０、ｉ−ＩｎＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰク
ラッド層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５を
ＭＯＶＰＥ法により順次一対の高抵抗ＩｎＰブロック層
１０６の間に変調器部のみに選択的に結晶成長し、変調
器部選択成長領域６０７を形成する（図１３（ｃ））。
ＳｉＯ2 マスク６０５を除去した後、通常のフォトリソ
グラフィ法とウェットエッチング法を用いて、ＤＦＢレ
ーザ部と変調器部とを電気的に分離するためにｐ−Ｉｎ
Ｐクラッド層１０４とｉ−ＩｎＧａＡｓＰ光吸収層１０
３の境界にまで達する溝６０８を形成する（図１４
（ａ））。その後、ＳｉＯ2 膜６０９を形成した後ＤＦ
Ｂレーザ部と変調器部のメサストライプ部およびｎ−Ｉ
ｎＰクラッド層部に電極コンタクトのためのＳｉＯ2 の
窓を開け、最後に変調器部ｐ側電極５０１、ＤＦＢレー
ザ部ｐ側電極５０２およびｎ側電極１０９を形成する
（図１４（ｂ））。電極形成後、基板は研磨により約１
００μｍの厚さとされ、へき開により変調器端面が形成
される。なお、変調器側側面には無反射コーティング膜
５０５が施される（図１１（ｂ））。素子長は４００μ
ｍであり、そのうちＤＦＢレーザ部が３００μｍ、変調
器部が１００μｍである。また、変調器のｐ側電極の面
積は、ストライプ部で２μｍ×１００μｍ、パッド部で
１００μｍ×１００μｍである。
図１２、図１３および図１４を用いて説明する。まず、
高抵抗ＩｎＰ基板１０１の上に通常のフォトリソグラフ
ィ法とウェットエッチング法を用いて溝を形成するため
のパターン化されたＳｉＯ2マスク６０１を形成する
（図１２（ａ））。このＳｉＯ2 マスク６０１を用いて
ウェットエッチング法により溝を形成した後、同じＳｉ
Ｏ2 マスク６０１を用いてマスクの開口部にのみｎ+ −
ＩｎＰクラッド層１０２をＭＯＶＰＥ法を用いて選択的
に結晶成長し（図１２（ａ））、その後ＳｉＯ2 マスク
６０１を除去する。次に、ストライプ状のｎ型ＩｎＰ部
を有する高抵抗ＩｎＰ基板１０１の上に＜１１０＞方向
に平行な回折格子が素子を前後に二分する片方の領域
（ＤＦＢレーザ部）にのみ形成する。次に高抵抗ＩｎＰ
ブロック層１０６を選択的に形成するためのパターン化
されたＳｉＯ2 マスク６０２を通常のフォトリソグラフ
ィ法とウェットエッチング法を用いて形成し、一対の高
抵抗ＩｎＰブロック層１０６をやはりＭＯＶＰＥ法によ
り選択的に形成し（図１２（ｂ））、その後ＳｉＯ2 マ
スク６０２を除去する。次に、ｉ−ＩｎＧａＡｓＰ活性
層５０４を含むメサストライプをＤＦＢレーザ部のみに
選択的に形成するために窓部６０４を有するパターン化
されたＳｉＯ2 マスク６０３を同様の方法で形成し（図
１２（ｃ））、続いてｎ−ＩｎＧａＡｓＰガイド層５１
０、ｉ−ＩｎＧａＡｓＰ活性層５０４、ｐ−ＩｎＰクラ
ッド層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５をＭ
ＯＶＰＥ法により順次一対の高抵抗ＩｎＰブロック層１
０６の間にＤＦＢレーザ部のみに選択的に結晶成長する
（図１３（ａ））。その結果、ＤＦＢレーザ部選択成長
領域６１０が形成される（図１３（ａ））。ＳｉＯ2 マ
スク６０３を除去した後、今度はｉ−ＩｎＧａＡｓＰ光
吸収層１０３を含むメサストライプを変調器部のみに選
択的に形成するための窓部６０６を有するパターン化さ
れたＳｉＯ2 マスク６０５を同様の方法で形成し（図１
３（ｂ））、続いてｎ−ＩｎＧａＡｓＰガイド層５１
０、ｉ−ＩｎＧａＡｓＰ光吸収層１０３、ｐ−ＩｎＰク
ラッド層１０４、ｐ−ＩｎＧａＡｓキャップ層１０５を
ＭＯＶＰＥ法により順次一対の高抵抗ＩｎＰブロック層
１０６の間に変調器部のみに選択的に結晶成長し、変調
器部選択成長領域６０７を形成する（図１３（ｃ））。
ＳｉＯ2 マスク６０５を除去した後、通常のフォトリソ
グラフィ法とウェットエッチング法を用いて、ＤＦＢレ
ーザ部と変調器部とを電気的に分離するためにｐ−Ｉｎ
Ｐクラッド層１０４とｉ−ＩｎＧａＡｓＰ光吸収層１０
３の境界にまで達する溝６０８を形成する（図１４
（ａ））。その後、ＳｉＯ2 膜６０９を形成した後ＤＦ
Ｂレーザ部と変調器部のメサストライプ部およびｎ−Ｉ
ｎＰクラッド層部に電極コンタクトのためのＳｉＯ2 の
窓を開け、最後に変調器部ｐ側電極５０１、ＤＦＢレー
ザ部ｐ側電極５０２およびｎ側電極１０９を形成する
（図１４（ｂ））。電極形成後、基板は研磨により約１
００μｍの厚さとされ、へき開により変調器端面が形成
される。なお、変調器側側面には無反射コーティング膜
５０５が施される（図１１（ｂ））。素子長は４００μ
ｍであり、そのうちＤＦＢレーザ部が３００μｍ、変調
器部が１００μｍである。また、変調器のｐ側電極の面
積は、ストライプ部で２μｍ×１００μｍ、パッド部で
１００μｍ×１００μｍである。
【００３２】次にこの実施例の集積型光変調器の動作に
ついて説明する。電極５０２、１０９の間に順方向に電
流を流すとレーザは波長１．５５μｍで発振し、活性層
５０４と光学的に縦続接続されている光吸収層１０３を
通って変調器側端面より光出力が得られる。変調器部の
ｐ側電極５０１とｎ側共通電極１０９の間に逆バイアス
電圧を印加すると、光吸収層１０３を伝搬している光は
フランツケルディッシュ効果により吸収され変調を受け
る。変調器の動作については図４に示した実施例と同様
であり、既に説明してあるためここでは省略するが、変
調器の変調帯域はやはり５０ＧＨｚ以上であり、本発明
のＤＦＢレーザと変調器を集積した集積型光変調器は超
高速変調が可能な光源として用いることができる。
ついて説明する。電極５０２、１０９の間に順方向に電
流を流すとレーザは波長１．５５μｍで発振し、活性層
５０４と光学的に縦続接続されている光吸収層１０３を
通って変調器側端面より光出力が得られる。変調器部の
ｐ側電極５０１とｎ側共通電極１０９の間に逆バイアス
電圧を印加すると、光吸収層１０３を伝搬している光は
フランツケルディッシュ効果により吸収され変調を受け
る。変調器の動作については図４に示した実施例と同様
であり、既に説明してあるためここでは省略するが、変
調器の変調帯域はやはり５０ＧＨｚ以上であり、本発明
のＤＦＢレーザと変調器を集積した集積型光変調器は超
高速変調が可能な光源として用いることができる。
【００３３】また図１１においては、ＩｎＰ系の材料を
用い、ＤＦＢレーザと図４に示し第１の実施例とを集積
化したものについて示したが集積型光変調器の材料、構
造、製造方法は、この実施例に限るものではないことは
言うまでもない。
用い、ＤＦＢレーザと図４に示し第１の実施例とを集積
化したものについて示したが集積型光変調器の材料、構
造、製造方法は、この実施例に限るものではないことは
言うまでもない。
【００３４】
【発明の効果】以上詳細に説明したように、本発明によ
れば超高速変調が可能な光変調器及びそれに関連した光
検出器が得られ、将来の超高速光通信システムの実現に
貢献すること大である。
れば超高速変調が可能な光変調器及びそれに関連した光
検出器が得られ、将来の超高速光通信システムの実現に
貢献すること大である。
【図１】本発明の一実施例であるＩｎＧａＡｓＰ／Ｉｎ
Ｐ光変調器の構造を示す斜視図である。
Ｐ光変調器の構造を示す斜視図である。
【図２】本発明による光機能素子の製造方法を説明する
ための図である。
ための図である。
【図３】本発明による光機能素子の製造方法を説明する
ための図であり、図２の続きである。
ための図であり、図２の続きである。
【図４】本発明の一実施例であるＩｎＧａＡｓＰ／Ｉｎ
Ｐ光変調器の構造を示す斜視図である。
Ｐ光変調器の構造を示す斜視図である。
【図５】本発明による光機能素子の製造方法を説明する
ための図である。
ための図である。
【図６】本発明による光機能素子の製造方法を説明する
ための図であり、図５の続きである。
ための図であり、図５の続きである。
【図７】本発明の一実施例であるＩｎＧａＡｓＰ／Ｉｎ
Ｐ ＤＦＢレーザ／光変調器集積化光源の構造を示す斜
視図である。
Ｐ ＤＦＢレーザ／光変調器集積化光源の構造を示す斜
視図である。
【図８】本発明による光機能素子の製造方法を説明する
ための図である。
ための図である。
【図９】本発明による光機能素子の製造方法を説明する
ための図であり、図８の続きである。
ための図であり、図８の続きである。
【図１０】本発明による光機能素子の製造方法を説明す
るための図であり、図９の続きである。
るための図であり、図９の続きである。
【図１１】本発明の一実施例であるＩｎＧａＡｓＰ／Ｉ
ｎＰ ＤＦＢレーザ／光変調器集積化光源の構造を示す
斜視図である。
ｎＰ ＤＦＢレーザ／光変調器集積化光源の構造を示す
斜視図である。
【図１２】本発明による光機能素子の製造方法を説明す
るための図である。
るための図である。
【図１３】本発明による光機能素子の製造方法を説明す
るための図であり、図１２の続きである。
るための図であり、図１２の続きである。
【図１４】本発明による光機能素子の製造方法を説明す
るための図であり、図１３の続きである。
るための図であり、図１３の続きである。
１０１ 高抵抗ＩｎＰ基板 １０２ ｎ+ −ＩｎＰクラッド層 １０３ ｉ−ＩｎＧａＡｓＰ光吸収層 １０４ ｐ−ＩｎＰクラッド層 １０５ ｐ+ −ＩｎＧａＡｓキャップ層 １０６ 高抵抗ＩｎＰブロック層 １０７，６０９ ＳｉＯ2 膜 １０８ ｐ側電極 １０９ ｎ側電極 ２０１，２０２，２０３，６０１，６０２，６０３，６
０５ ＳｉＯ2 マスク ２１０ エッチング部 ５０１ 変調器部ｐ側電極 ５０２ ＤＦＢレーザ部ｐ側電極 ５０３ 回折格子 ５０４ ｉ−ＩｎＧａＡｓＰ活性層 ５０５ 無反射コーティング膜 ５１０ ｎ−ＩｎＧａＡｓＰガイド層 ６０４，６０６ 窓部 ６０７ 変調器部選択成長領域 ６０８ 溝 ６１０ ＤＦＢレーザ部選択成長領域
０５ ＳｉＯ2 マスク ２１０ エッチング部 ５０１ 変調器部ｐ側電極 ５０２ ＤＦＢレーザ部ｐ側電極 ５０３ 回折格子 ５０４ ｉ−ＩｎＧａＡｓＰ活性層 ５０５ 無反射コーティング膜 ５１０ ｎ−ＩｎＧａＡｓＰガイド層 ６０４，６０６ 窓部 ６０７ 変調器部選択成長領域 ６０８ 溝 ６１０ ＤＦＢレーザ部選択成長領域
Claims (4)
- 【請求項１】 高抵抗半導体基板上にストライプ状の第
一導電型クラッド層を部分的に選択結晶成長により形成
する工程と、メサストライプ形状の一対の高抵抗半導体
ブロック層を一方は該第一導電型のクラッド層の上に、
他方は第一導電型のクラッド層が形成されていない部分
の高抵抗半導体基板の上に選択結晶成長により形成する
工程と、前記一対の高抵抗半導体ブロック層の間の前記
第一導電型クラッド層上に半導体光吸収層、逆導電型ク
ラッド層および逆導電型キャップ層を選択結晶成長によ
り順次に形成する工程と、前記逆導電型キャップ層とコ
ンタクトを取るための窓および前記第一導電型のクラッ
ド層を除く領域の基板表面を被覆する誘電体膜を形成す
る工程と、前記第一導電型のクラッド層の上に第一の電
極を形成する工程と、前記逆導電型キャップ層における
前記窓の部分に第二の電極を形成する工程とを備えるこ
とを特徴とする半導体光機能素子の製造方法。 - 【請求項２】 高抵抗半導体基板上にストライプ状の溝
を形成する工程と、該溝を第一導電型のクラッド層で選
択結晶成長により埋め込む工程と、メサストライプ形状
の一対の高抵抗半導体ブロック層を一方は該第一導電型
のクラッド層で埋め込まれた該溝の上に、他方は溝が形
成されていない部分の高抵抗半導体基板の上に選択結晶
成長により形成する工程と、前記一対の高抵抗半導体ブ
ロック層の間の前記第一導電型クラッド層上に半導体光
吸収層、逆導電型クラッド層および逆導電型キャップ層
を選択結晶成長により順次に形成する工程と、前記逆導
電型キャップ層とコンタクトを取るための窓および前記
第一導電型のクラッド層を除く領域の基板表面を被覆す
る誘電体膜を形成する工程と、前記第一導電型のクラッ
ド層の上に第一の電極を形成する工程と、前記逆導電型
キャップ層における前記窓の部分に第二の電極を形成す
る工程とを備えることを特徴とする半導体光機能素子の
製造方法。 - 【請求項３】 高抵抗半導体基板上に部分的に回折格子
を形成する工程と、該高抵抗半導体基板上にストライプ
状の第一導電型のクラッド層を部分的に選択結晶成長に
より形成する工程と、メサストライプ形状の一対の高抵
抗半導体ブロック層を一方は該第一導電型のクラッド層
上に、他方は第一導電型のクラッド層が形成されていな
い部分の高抵抗半導体基板の上に選択結晶成長により形
成する工程と、前記一対の高抵抗半導体ブロック層の間
の前記第一導電型クラッド層上であって前記回折格子が
形成された領域に半導体光ガイド層、半導体活性層、逆
導電型クラッド層および逆導電型キャップ層を選択結晶
成長により順次に形成して分布帰還型半導体レーザ部を
形成する工程と、前記一対の高抵抗半導体ブロック層の
間の前記第一導電型クラッド層上であって前記回折格子
が形成されていない領域に該分布帰還型半導体レーザ部
と光学的に結合するように半導体光ガイド層、半導体光
吸収層、逆導電型クラッド層および逆導電型キャップ層
を選択結晶成長により順次に形成して光変調器部を形成
する工程と、半導体光吸収層と逆導電型クラッド層との
境界または半導体光活性層と逆導電型クラッド層との境
界にまで達する溝を前記分布帰還型半導体レーザ部と前
記光変調器部との境界に形成する工程と、分布帰還型半
導体レーザ部の第一導電型のクラッド層および光変調器
部の第一導電型のクラッド層並びに分布帰還型半導体レ
ーザ部の逆導電型キャップ層および光変調器部の逆導電
型キャップ層とコンタクトを取るための窓を除く領域の
基板表面を被覆する誘電体膜を形成する工程と、前記第
一導電型のクラッド層の上に第一の電極を形成する工程
と、前記分布帰還型半導体レーザ部の逆導電型キャップ
層の上に第二の電極を形成する工程と、前記光変調器部
の逆導電型キャップ層の上に第三の電極を形成する工程
とを備えることを特徴とする半導体光機能素子の製造方
法。 - 【請求項４】 高抵抗半導体基板上にストライプ状の溝
を形成する工程と、該溝を第一導電型のクラッド層で選
択結晶成長により埋め込む工程と、該部分的に第一導電
型クラッド層が形成された高抵抗半導体基板上に部分的
に回折格子を形成する工程と、メサストライプ形状の一
対の高抵抗半導体ブロック層を一方は該第一導電型のク
ラッド層の上に、他方は第一導電型のクラッド層が形成
されていない部分の高抵抗半導体基板の上に選択結晶成
長により形成する工程と、前記一対の高抵抗半導体ブロ
ック層の間の前記第一導電型クラッド層上であって前記
回折格子が形成された領域に半導体光ガイド層、半導体
光活性層、逆導電型クラッド層および逆導電型キャップ
層を選択結晶成長により順次に形成して分布帰還型半導
体レーザ部を形成する工程と、前記一対の高抵抗半導体
ブロック層の間の前記第一導電型クラッド層上であって
前記回折格子が形成されていない領域に該分布帰還型半
導体レーザ部と光学的に結合するように半導体光ガイド
層、半導体光吸収層、逆導電型クラッド層および逆導電
型キャップ層を選択結晶成長により順次に形成して光変
調器部を形成する工程と、半導体光吸収層と逆導電型ク
ラッド層との境界または半導体光活性層と逆導電型クラ
ッド層との境界にまで達する溝を前記分布帰還型半導体
レーザ部と前記光変調器部との境界に形成する工程と、
分布帰還型半導体レーザ部の第一導電型のクラッド層お
よび光変調器部の第一導電型のクラッド層並びに分布帰
還型半導体レーザ部の逆導電型キャップ層および光変調
器部の逆導電型キャップ層とコンタクトを取るための窓
を除く領域の基板表面を被覆する誘電体膜を形成する工
程と、前記第一導電型のクラッド層の上に第一の電極を
形成する工程と、前記分布帰還型半導体レーザ部の逆導
電型キャップ層の上に第二の電極を形成する工程と、前
記光変調器部の逆導電型キャップ層の上に第三の電極を
形成する工程とを備えることを特徴とする半導体光機能
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280985A JPH06112595A (ja) | 1992-09-25 | 1992-09-25 | 半導体光機能素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280985A JPH06112595A (ja) | 1992-09-25 | 1992-09-25 | 半導体光機能素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112595A true JPH06112595A (ja) | 1994-04-22 |
Family
ID=17632653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4280985A Withdrawn JPH06112595A (ja) | 1992-09-25 | 1992-09-25 | 半導体光機能素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112595A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08136749A (ja) * | 1994-11-09 | 1996-05-31 | Nec Corp | 半導体ｐｉｎ型光導波路及びその製造方法 |
| JP2007096317A (ja) * | 2005-09-27 | 2007-04-12 | Avago Technologies Fiber Ip (Singapore) Pte Ltd | 変調器およびレーザの集積化構造およびその製造方法 |
| US7414767B2 (en) | 2004-01-15 | 2008-08-19 | Samsung Electronics Co., Ltd. | Semiconductor optical device and semiconductor optical package using the same |
| JP2010271667A (ja) * | 2009-05-25 | 2010-12-02 | Opnext Japan Inc | 光半導体装置、及びその製造方法 |
| JP2013007952A (ja) * | 2011-06-27 | 2013-01-10 | Fujitsu Ltd | 光半導体集積素子及びその製造方法 |
| EP2434537A3 (en) * | 2004-05-18 | 2016-09-28 | Nippon Telegraph And Telephone Corporation | Electrode pad on conductive semiconductor substrate |
| CN114365359A (zh) * | 2019-09-17 | 2022-04-15 | 三菱电机株式会社 | 半导体激光装置 |
-
1992
- 1992-09-25 JP JP4280985A patent/JPH06112595A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08136749A (ja) * | 1994-11-09 | 1996-05-31 | Nec Corp | 半導体ｐｉｎ型光導波路及びその製造方法 |
| US7414767B2 (en) | 2004-01-15 | 2008-08-19 | Samsung Electronics Co., Ltd. | Semiconductor optical device and semiconductor optical package using the same |
| EP2434537A3 (en) * | 2004-05-18 | 2016-09-28 | Nippon Telegraph And Telephone Corporation | Electrode pad on conductive semiconductor substrate |
| JP2007096317A (ja) * | 2005-09-27 | 2007-04-12 | Avago Technologies Fiber Ip (Singapore) Pte Ltd | 変調器およびレーザの集積化構造およびその製造方法 |
| JP2010271667A (ja) * | 2009-05-25 | 2010-12-02 | Opnext Japan Inc | 光半導体装置、及びその製造方法 |
| JP2013007952A (ja) * | 2011-06-27 | 2013-01-10 | Fujitsu Ltd | 光半導体集積素子及びその製造方法 |
| CN114365359A (zh) * | 2019-09-17 | 2022-04-15 | 三菱电机株式会社 | 半导体激光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825047A (en) | Optical semiconductor device | |
| US5680411A (en) | Integrated monolithic laser-modulator component with multiple quantum well structure | |
| US6134368A (en) | Optical semiconductor device with a current blocking structure and method for making the same | |
| US7577319B2 (en) | Semiconductor optical device and manufacturing method thereof | |
| US7476558B2 (en) | Method for manufacturing selective area grown stacked-layer electro-absorption modulated laser structure | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| EP0846967B1 (en) | Optical semiconductor device and method of fabricating the same | |
| JPH0750443A (ja) | 半導体光集積素子及びその製造方法 | |
| JP2008010484A (ja) | 半導体光素子及び光送信モジュール | |
| JP2870632B2 (ja) | 半導体光集積回路およびその製造方法 | |
| EP0672932B1 (en) | Semiconductor optical modulator | |
| EP0729208B1 (en) | Semiconductor light source having a spectrally broad, high power optical output | |
| US6222867B1 (en) | Optical semiconductor device having waveguide layers buried in an InP current blocking layer | |
| JP2827411B2 (ja) | 光半導体素子及びその製造方法 | |
| JPH06112595A (ja) | 半導体光機能素子の製造方法 | |
| JPH01319986A (ja) | 半導体レーザ装置 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| CA2033246C (en) | Optical semiconductor device | |
| JP4550371B2 (ja) | 電界吸収型光変調器、電界吸収型光変調器付き半導体集積素子、それらを用いたモジュール及び電界吸収型光変調器付き半導体集積素子の製造方法 | |
| JP2605911B2 (ja) | 光変調器及び光検出器 | |
| JPH08234148A (ja) | 光半導体装置及びその製造方法 | |
| JP2770722B2 (ja) | 波長可変半導体レーザの製造方法 | |
| JP2004311556A (ja) | 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ | |
| JP2760276B2 (ja) | 選択成長導波型光制御素子 | |
| JP2550729B2 (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |