JP2004349592A - 波長可変レーザダイオード - Google Patents

波長可変レーザダイオード Download PDF

Info

Publication number
JP2004349592A
JP2004349592A JP2003147126A JP2003147126A JP2004349592A JP 2004349592 A JP2004349592 A JP 2004349592A JP 2003147126 A JP2003147126 A JP 2003147126A JP 2003147126 A JP2003147126 A JP 2003147126A JP 2004349592 A JP2004349592 A JP 2004349592A
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
laser diode
buried
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003147126A
Other languages
English (en)
Inventor
Yoshihiro Satou
嘉洋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003147126A priority Critical patent/JP2004349592A/ja
Publication of JP2004349592A publication Critical patent/JP2004349592A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】TTG−DFB構造の波長可変レーザダイオードにおいて制御電流あるいは駆動電流のリークを低減し、効率を向上させる。
【解決手段】TTG−DFB構造の波長可変レーザダイオードにおいて、活性層(22E)あるいはチューニング層(22C)への駆動電流あるいは制御電流の電流路の周囲に、半導体障壁層(27)を形成し、キャリアのリークを抑制する。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に波長可変レーザダイオードに関する。
【0002】
レーザダイオードは光通信ネットワークにおいて光源などを構成し、必要不可欠な要素である。
【0003】
特に最近の大容量光通信ネットワークでは、単一の光ファイバを介して大量の情報を伝送するために、複数の波長の光信号を多重化して伝送する、いわゆる波長多重化技術が使われている。このような波長多重化光通信ネットワークでは、単一の活性層を使いながら、しかも発振波長を連続的に変化させることのできるいわゆる波長可変レーザダイオードが重要である。
【0004】
波長多重化技術においては、光源として使われる波長可変レーザダイオードが、広い波長範囲にわたり、連続的に波長を変化できることが要求される。また、このような波長可変レーザダイオードは、大きな出力を提供できることが要求される。
【0005】
【従来の技術】
図1は、波長可変レーザダイオードとして使われる、従来のTTG(tunable twin−guide))型DFBレーザダイオード10の構成を示す(IEEE J. Quantum Electronics, vol.35, No.5, May 1999, pp.794−802)。TTG型DFBレーザダイオードは、8nm程度の大きな波長可変幅を有しており、また発振波長の変化が電流注入により誘起される好ましい特徴を有している。
【0006】
図1を参照するに、レーザダイオード10はp型InP基板11上に構成されており、前記InP基板11上にはp型下部クラッド層12がエピタキシャルに形成されている。
【0007】
前記下部クラッド層12中には電流路に対応した開口部13Aを有するn型InPよりなる電流狭窄層13が、エピタキシャルに埋設されており、前記クラッド層12上には前記開口部13Aに対応して、活性層14がエピタキシャルに形成されている。
【0008】
前記開口部13Aは図1中、紙面に垂直な方向に延在しており、前記活性層14も、前記図1中、紙面に垂直な方向に延在している。また前記活性層14の上面あるいは下面の一方に近接して、図示を省略している回折格子が、図1の紙面に垂直な方向に、すなわちレーザダイオードの光軸方向に延在するように形成されている。
【0009】
さらに前記活性層14は、前記下部クラッド層12上に形成されたn型InPよりなる埋め込みチャネル層15により覆われ、前記埋め込みチャネル層15には前記活性層14に対応して凹部が形成され、前記凹部には前記活性層14と同様なバンド構造を有するチューニング層16が形成されている。
【0010】
さらに前記埋め込みチャネル層15上には前記チューニング層16を覆うようにp型InPよりなる上部クラッド層17が形成され、さらに前記上部クラッド層17上には前記チューニング層16に対応してp型電極18Aが、また前記p型電極18Aから離間して、n型電極18Bが形成されており、前記上部クラッド層17および埋め込みチャネル層15の露出表面は、保護膜18Cにより覆われている。前記n型電極18Bは前記埋め込みチャネル層15上に直接に形成されている。
【0011】
さらに前記p型InP基板11の下面には、p型電極19が形成されている。
【0012】
図1のTTG−DFBレーザダイオード10では、前記n型電極18Bに負電圧を、p型電極19に正電圧を供給することにより、前記活性層14にホールが前記電極19から、また電子が前記電極18Bから注入され、前記活性層14中において発光が生じる。生じた光は前記活性層14中を導波され、前記回折格子と相互作用することにより、誘導放出およびレーザ発振が生じる。その際、前記電極19から注入されるホールは前記n型InP電流狭窄層13中に形成された開口部13Aにおいて狭窄されるため、レーザ発振の閾値を低減することができる。
【0013】
図1のレーザダイオード10では、先にも述べたように前記活性層14の近傍に、同様なバンド構造を有するチューニング層16が形成されている。前記チューニング層16は前記活性層14中を導波される光の電磁場内に形成されており、このため前記活性層14中を導波される光は、前記チューニング層16の屈折率の影響を受ける。
【0014】
そこで、図1のレーザダイオード10では前記p型電極18Aから前記チューニング層16にホールを注入することにより、前記チューニング層16の屈折率を変化させる。これにより、前記活性層14が前記回折格子とともに形成する共振器の共振器長が変化し、レーザ発振周波数が変化する。
【0015】
【特許文献1】
特開平7−135368号公報
【0016】
【非特許文献1】
OHTOSHI, T., et al., IEEE Journal of Quantum Electronics, vo.25, No.6, June 1989
【0017】
【発明が解決しようとする課題】
このように図1のレーザダイオード10では、活性層14に平行に、活性層中を導波される光のフィールド内に位置するようにチューニング層16が形成されているため、チューニング層16への電流注入によりレーザ発振波長を容易に、しかも高速で、連続的に変化させることが可能である。
【0018】
一方、図1のn型InP埋め込みチャネル層15が活性層14の横に位置する構成のレーザダイオード10では、前記活性層14に導入された電子のかなりの部分がn型InP埋め込みチャネル層15へと無効電流の形でリークしてしまい、活性層14へのキャリアの注入効率が大きく低下する現象が報告されている(IEEE J. Electronics, vol.25, No.6, June 1989, pp.1369)。また図1の構造では、前記電極18Bから前記チューニング層16に注入されるはずの電子が直接に前記電極18A直下のp型InP層17にリークしてしまう問題が生じる。その結果、図1のレーザダイオード10では多量の制御電流を注入しても十分な周波数可変範囲が確保できない問題が生じる。
【0019】
そこで、本発明は上記の問題点を解決した、新規で有用な波長可変レーザダイオードを提供することを概括的課題とする。
【0020】
本発明のより具体的課題は、キャリアのリークを抑制した、効率的な波長可変レーザダイオードを提供することにある。
【0021】
【課題を解決するための手段】
本発明は上記の課題を、活性層を含む第1の光導波路層と第2の別の光導波路とにより第1導電型の中間層を上下方向から狭持した構成を有し、レーザダイオードの光軸方向に延在する光導波構造と、前記光導波構造の近傍に、前記光軸方向に延在するように形成された回折格子と、前記光導波路構造を上下方向から狭持する、各々第2導電型を有する第1および第2のクラッド層とを含む波長可変レーザダイオードであって、前記第1のクラッド層は前記第1の光導波路層に接し、前記第2のクラッド層は前記第2の光導波路層に接し、前記光導波構造の両側には、前記中間層の側壁面に接するように、前記第1の導電型を有し、さらに前記第1および第2の光導波路層のいずれよりも低い屈折率と前記第1および第2の光導波路層のいずれよりも大きなバンドギャップを有する埋め込み半導体層が設けられており、前記第1のクラッド層には第1の電極が設けられ、前記第2のクラッド層には第2の電極が設けられ、前記埋め込み半導体層には第3の電極が設けられ、前記第1および第2の光導波路層の少なくとも一方には、その側壁面に接して障壁層が設けられ、前記障壁層の伝導帯エネルギと前記活性層の伝導帯エネルギの差は、前記埋め込み半導体層の伝導帯エネルギと前記活性層の伝導帯エネルギの差よりも大きいことを特徴とする波長可変レーザダイオード、およびその製造方法により、解決する。
【0022】
本発明によれば、前記中間層には前記第3の電極を設けられた第1導電型の埋め込み半導体層を介して第1導電型のキャリア、例えば電子が供給され、前記第1導電型のキャリアの一部は前記中間層から前記活性層に、レーザ駆動電流の一部として注入される。また前記活性層には、前記第1あるいは第2の電極から、前記第1あるいは第2のクラッド層を介して第2導電型のキャリア、例えばホールがレーザ駆動電流の一部として供給され、前記活性層中に注入された前記第1導電型のキャリアとの再結合により、発光が生じる。このようにして生じた発光は、前記回折格子により前後に反射され、誘導放出により光増幅およびレーザ発振が生じる。その際、前記中間層に供給された第1導電型のキャリアの一部は前記第2の光導波路層に制御電流として注入され、その屈折率をプラズマ効果により変化させる。これにより、前記回折格子が形成する光共振器の実効的共振器長が変化し、レーザ発振波長が変化する。さらに前記第2の光導波路層に注入されたキャリアの濃度は、前記第2あるいは第1の電極から前記第2あるいは第1のクラッド層を介して前記第2の光導波路層中に第1導電型のキャリアを注入することにより制御される。
【0023】
特に本発明では、前記光導波構造中において前記中間層に隣接する第1および第2のクラッド層のうち、レーザ駆動電流を構成する第2導電型キャリアの電流路となる層の側壁面を覆うように高抵抗の障壁層が形成されるため、活性層あるいはチューニング層に注入されたキャリア、特に電子のリークが低減され、レーザ発振の閾値が低減され、あるいはレーザ発振波長の変調効率が向上する。このような障壁層としては、前記埋め込み半導体層に対してpn接合を形成するp型半導体層、例えばp型InP層、あるいは半絶縁性半導体層を使うことができる。このようなpn接合では、p型半導体層における伝導帯エネルギレベルがn型半導体層におけるよりも高くなり、同一組成の半導体材料であっても、p型半導体層はn型半導体層と組み合わせることで、ポテンシャル障壁として使うことができる。
【0024】
【発明の実施の形態】
[原理]
図2は、本発明による波長可変レーザダイオード20の原理を示す。
【0025】
図2を参照するに、レーザダイオード20は例えばp型の第1導電型を有する半導体基板21上に形成され、前記基板21上には光軸方向に、すなわち紙面に垂直方法に、メサ構造を有する光導波構造22が延在している。
【0026】
前記基板21の下面には第1の電極21Aが形成されており、一方前記光導波構造22は、前記第1導電型の第1クラッド層22Aと、前記第1クラッド層22A上に形成された、回折格子を担持する回折格子層22Bと、前記回折格子層22B上に形成された第1の光導波路層22Cと、前記第1の光導波路層22C上に形成された、例えばn型の第2導電型を有する中間層22Dと、前記中間層22D上に形成された第2光導波路22Eと、前記第2光導波路層22E上に形成された、前記第1導電型の第2クラッド層22Fとを含む。前記第1光導波路層22Cは図1のチューニング層16に対応するチューニング層を構成し、一方、前記第2光導波路層22Eは内部に図1の活性層14に対応する活性層を含んでいる。
【0027】
前記基板21上には、前記光導波構造22の両側に、少なくとも前記中間層22Dの側壁面にコンタクトするように一対の第2導電型の埋め込み半導体チャネル層23が形成され、前記埋め込み半導体チャネル層23上には、前記光導波構造22の第2クラッド層22Fを覆うように、前記第1導電型を有する第3クラッド層24が形成されている。
【0028】
前記第3クラッド層24は平坦化主面を有し、前記平坦化主面上には、第1導電型のコンタクト層25を介して第2の電極25Aが形成される。
【0029】
さらに前記第3クラッド層24は前記埋め込み半導体チャネル層23の一部を露出するように形成され、前記埋め込み半導体チャネル層23の露出表面上には、第3の電極23Cが形成されている。
【0030】
また図2の構成では、前記第3クラッド層24の露出表面および前記埋め込み半導体層23の露出表面は、SiOなどの保護絶縁膜26により覆われている。
【0031】
図2のレーザダイオード20では、前記第2導電型埋め込み半導体チャネル層23は前記光導波路層22Cあるいは光導波路層22Eのいずれよりも大きなバンドギャップおよびより小さな屈折率を有し、前記光導波路層22E中の活性層に対し、左右のクラッド層として作用する。
【0032】
動作時には、前記第1の電極21Aから第1の極性のキャリア、今の場合はホールが、制御電流の一部として、前記第1クラッド層22Aおよび回折格子層22Bを介して前記光導波路層22C中に注入され、また前記第3の電極23Cから第2の極性のキャリア、今の場合は電子が、制御電流の一部として、前記中間層22Dから前記光導波路層22C中へと注入される。このようにして注入された電子は前記光導波路層22C中に蓄積してその屈折率を、プラズマ効果により変化させる。
【0033】
さらに前記第3の電極23Cからの電子は前記中間層22Dを介して前記第2の光導波路層22E中の活性層にも、駆動電流として注入される。また前記第2の電極25Aからのホールが前記活性層に、駆動電流として注入される。その結果、前記光導波路層22E中の活性層では、誘導放出による発光が生じる。
【0034】
ところで前記光導波路層22Cは前記光導波路層22E中をガイドされる光の電磁場内に位置するように形成されており、このため前記光導波路層22Cの屈折率が変化すると、前記回折格子により規定される光共振器の共振器長が実質的に変化する。これにより、前記活性層中において誘導放出により光増幅されるレーザビームの共振波長が変化する。その際、前記第1の電極21Aから前記第1の光導波路層22Cにキャリア、すなわちホールを注入することにより、あるいは前記第1の電極21Aへと前記第2の光導波路層22Cから電子を引き抜くことにより、前記光導波路層22C中における電子の蓄積、すなわち屈折率を自在に制御することが可能になる。
【0035】
ところで図2の構成では、前記光導波構造22の下部に、前記光導波構造22の側壁面と前記埋め込み半導体チャネル層23との界面に沿って、半導体障壁膜27が形成されていることに注意すべきである。
【0036】
図示の例では前記半導体障壁膜27は、前記基板21の表面から前記中間層22Dの下端まで、前記第1クラッド層22A、回折格子層22Bおよび第1光導波路層22Cの側壁面を連続して覆うように延在する。かかる半導体障壁膜27を設けることにより、前記p型クラッド層22Aから直接にn型チャネル層へリークする無効電流の発生が抑制される。
【0037】
図3(A),(B)は、図2のレーザダイオード構造について求めた伝導帯エネルギEcの分布を示す。ただし図3(A)中、縦軸は図2中、各層の伝導帯エネルギを、横軸yは厚さ方向を、また横軸xは幅方向を示している。また図3(B)は、図2あるいは図3(A)中のラインAに沿ったエネルギプロファイルを示す。
【0038】
図3(A),(B)を参照するに、図2のレーザダイオード20では前記光導波路層22Cとその横に形成された第2導電型半導体チャネル層23との間に半導体障壁層27が形成されているが、前記第2導電型半導体チャネル層23の伝導帯エネルギと前記光導波路層22Cの伝導帯エネルギとの差ΔEcよりも、前記半導体障壁層27の伝導帯エネルギと前記光導波路層22Cの伝導帯エネルギとの差ΔEcの方が大きいため、前記半導体障壁層27は高抵抗層として作用し、前記p型クラッド層22Aから前記第2導電型埋め込み半導体チャネル層23への電子のリークが抑制され、前記光導波路層22C中に蓄積した電子によるレーザ発振周波数の変調効率が向上する。このような半導体障壁層27は、前記埋め込み半導体チャネル層23との界面に形成される空乏層を超える膜厚を有するのが好ましい。
【0039】
なお図2のレーザダイオード20において、前記光導波路層22Cと22Eとを入れ替えることも可能である。
【0040】
この場合には、前記光導波路層22Eと埋め込み半導体チャネル層23との間に前記半導体障壁層27が形成される。この場合には、前記p型クラッド層に注入されている駆動電流が前記n型埋め込み半導体チャネル層23へと直接にリークするのが抑制される。その結果、レーザダイオード20の発振効率が向上し、またレーザ発振の閾値が低下する。
【0041】
なお、図2のレーザダイオード20において、図4に示すように前記半導体障壁層27を、前記基板21と埋め込み半導体チャネル層23との界面に、前記界面に沿って連続的に延在するように形成することも可能である。図4中、図2に対応する部分には同一の参照符号を付し、説明を省略する。
【0042】
さらに、図4のレーザダイオードにおいて、前記埋め込み半導体チャネル層23と半導体障壁層27との積層順序を、図5に示すように逆転させることも可能である。この場合には、前記半導体障壁層27は、光導波路層22E中に注入された電子の密度が向上する。
【0043】
さらに図4のレーザダイオードにおいて、図6に示すように、前記第2の光導波路層22Eの両側に図5の構成と同様な半導体障壁層27aを形成することも可能である。この場合、前記埋め込み半導体チャネル層23は前記半導体障壁層27および半導体障壁層27aにより、上下方向から狭持される。また図6の構成では、前記半導体障壁層27の直下に第2導電型を有する電流阻止層28が形成され、また前記半導体障壁層27aの直上に第2導電型を有する別の電流阻止層28aが形成されている。このため、図6の構成では、前記電極23Cから前記埋め込み半導体チャネル層23および中間層22Dを介して光導波路層22Cあるいは光導波路層22Eに注入される第2導電型キャリアの、前記基板21あるいはクラッド層24へのリークが抑制され、レーザ発振閾値を低減させることが可能になる。
[第1実施例]
図7は、本発明による波長可変レーザダイオード40の構成を示す。
【0044】
図7を参照するに、レーザダイオード70は1×1018cm−3のキャリア濃度を有するInP基板41上に形成され、前記基板41上には光軸方向に、すなわち紙面に垂直方法に、メサ構造を有する光導波構造42が延在している。前記光導波構造42は1500nmの高さに形成されており、前記基板41上を400μmの物理長にわたり延在する。
【0045】
前記基板41の下面にはAu電極41Aが形成されており、一方、前記光導波構造42は、キャリア濃度が7×1017cm−3で厚さが150nmのp型InP下部クラッド層42Aと、前記p型クラッド層42A上に形成された、バンドギャップ組成が1.25μmで厚さが70nmのInGaAsPよりなり、深さが50nmでピッチ間隔が240nmのλ/4シフト回折格子を形成されている回折格子層42Bとを含む。前記層42Aおよび42Bは前記基板41上にエピタキシャルに成長されており、前記回折格子層42B上には厚さが200nmのInP層(図示せず)がエピタキシャルに形成されている。
【0046】
さらに前記光導波構造42は、前記回折格子層42B上に前記InP層を介してエピタキシャルに形成された、バンドギャップ波長が1.3μmのInGaAsPよりなり厚さが290nmの光導波路層42Cと、前記光導波路層42C上にエピタキシャルに形成されたキャリア濃度が1×1018cm−3で厚さが160nmのn型InPよりなる中間層42Dと、前記中間層42D上にエピタキシャルに形成された、第2の光導波路層42Eと、前記光導波路層42E上にエピタキシャルに形成された、キャリア濃度が7×1017cm−3で厚さが150nmのInP上部クラッド層42Fとを含む。
【0047】
ここで前記光導波路層42Cは図2のチューニング層22Cに対応し、一方、前記光導波路層42Eは図8に詳細に示すように、活性層を含む。
【0048】
図8を参照するに、前記光導波路層42Eはバンドギャップ波長が1.25μmで厚さが40nmのInGaAsP層よりなる下部SCH層42aを含み、前記SCH層上には、PL波長が1.55μmで厚さが7nmのInGaAsP量子井戸層42bと、バンドギャップ波長が1.25μmで厚さが9nmのInGaASPバリア層42cとを7回繰り返した多重量子井戸構造を有するMQW活性層がエピタキシャルに形成されている。なお、前記InGaAsP量子井戸層は、0.8%の圧縮ひずみを蓄積している。
【0049】
さらに前記多重量子井戸構造上には、バンドギャップ波長が1.15μmで厚さが100nmのInGaAsP層よりなる上部SCH層42dがエピタキシャルに形成されている。
【0050】
ところで前記メサ構造42は前記基板41の表面の一部をエッチングするように形成されており、前記基板41の露出表面上には、前記光導波構造42の両側に、一対の、キャリア密度が7×1017cm−3のp型InPよりなる半導体障壁層47がエピタキシャルに形成されている。
【0051】
その際、前記半導体障壁層47は前記光導波構造42の側壁面上を延在し、前記下部クラッド層42A,回折格子層42Bおよび光導波路層42Cの側壁面を連続的に覆い、前記中間層42Dの下端まで到達する這い上がり部47Aを含んでいる。
【0052】
さらに前記半導体障壁層47上には、前記光導波構造42の両側に、前記半導体障壁層47を覆うようにキャリア密度が1×1018cm−3で厚さが1300nmのn型InPよりなる埋め込み半導体チャネル層43がエピタキシャルに形成されており、前記埋め込み半導体チャネル層43上には、前記光導波構造42中の上部クラッド層42Fを覆うように、キャリア密度が7×1017cm−3で厚さが3000nmのp型InP膜よりなる平坦化膜44が、エピタキシャルに形成されている。なお、前記平坦化膜44が前記埋め込み半導体チャネル層43にコンタクトする部分には、キャリア密度が7×1017cm−3で厚さが300nmのp型InPよりなる埋め込み障壁層44Aが、エピタキシャルに形成されている。
【0053】
前記InP平坦化44は前記InP基板41とともに上下クラッド層を形成し、平坦化主面を有し、前記平坦化膜44上には、キャリア密度が1×1018cm−3で厚さが300nmのp型InGaAsよりなるコンタクト層45を介してAu電極45Aが2μmの厚さに形成される。
【0054】
前記第InP層44は前記埋め込み半導体チャネル層43の一部を露出するように形成され、前記埋め込み半導体チャネル層43の露出表面上には、Au電極43Cが形成されている。
【0055】
また図7の構成では、前記第InP層44の露出表面および前記埋め込み半導体層43の露出表面は、SiO膜46により覆われている。
【0056】
図7のレーザダイオード40では、前記n型埋め込み半導体チャネル層43は前記光導波路層42Cあるいは光導波路層42Eのいずれよりも大きなバンドギャップおよびより小さな屈折率を有し、前記光導波路層42C中の活性層に対し、左右のクラッド層として作用する。
【0057】
動作時には、前記電極41Aからホールが波長制御信号電流の一部として、前記下部クラッド層42Aおよび回折格子層42Bを介して前記光導波路層42C中に注入され、また前記電極43Cから電子が、波長制御信号電流の一部として、前記中間層42Dから前記光導波路層42C中へと注入される。このようにして光導波路層42C中に蓄積した電子は、前記光導波路層42E中に蓄積してその屈折率を、プラズマ効果により変化させる。
【0058】
さらに前記電極43Cからの電子は前記中間層42Dを介して前記第2の光導波路層42E中のMQW活性層にも駆動電流として注入される。
【0059】
前記光導波路層42Cは前記光導波路層42E中をガイドされる光のフィールド内に位置するように形成されており、このため前記光導波路層42Cの屈折率が変化すると、前記回折格子により規定される光共振器の共振器長が実質的に変化する。これにより、前記光導波路層42EのMQW活性層中において誘導放出により生じるレーザビームの共振波長が変化する。その際、前記電極41Aから前記光導波路層42Cにホールを注入することにより、あるいは前記電極41Aへと、前記光導波路層42Cから電子を引き抜くことにより、前記光導波路層42C中における電子の蓄積、すなわち屈折率を自在に制御することが可能になる。
【0060】
図7の構成では、前記光導波構造42の下部に、前記光導波構造42の側壁面と前記埋め込み半導体チャネル層43との界面に沿って、半導体障壁膜47が形成されており、前記半導体障壁膜47は、その這い上がり部47Aが、前記基板41の露出表面から前記中間層42Dの下端まで、前記下部クラッド層42A、回折格子層42Bおよび光導波路層42Cの側壁面を連続して覆うように延在している。
【0061】
このため、前記電極41Aから前記下部クラッド層42Aに注入されたホールが直接に、前記n型埋め込み半導体チャネル層43へと無効電流として逃げてしまうのが阻止され、レーザ発振波長が、前記電極41Aおよび43Cより供給される信号電流、すなわちチューニング電流により、効率的に変化させられる。
【0062】
図9は、図7のレーザダイオード40において、チューニング電流とレーザ発振波長のチューニング量との関係を示す。
【0063】
図9を参照するに、前記半導体障壁層47を設けなかった場合、100mAのチューニング電流を注入しても、レーザ発振波長のシフト量は4nmに達しないのに対し、前記半導体障壁層47をp型に、7.5×1017cm−3のドーピング濃度で形成した場合には、同じ4nmのシフト量が90mAのチューニング電流で達成されるのがわかる。また前記半導体障壁層47を2×1018cm−3のドーピング濃度で形成した場合、4nmのシフト量がわずか70mAのチューニング電流で達成されるのがわかる。
【0064】
図9の結果は、明らかに前記半導体障壁層47が、前記光導波路層42C中に注入されたキャリア、特に電子のリークを抑制していることを示している。
【0065】
なお、本実施例においても、前記光導波路層42Cと42Eとを入れ替えることが可能である。
[第2実施例]
次に、図7の波長可変レーザダイオード40の製造工程を、本発明の第2実施例として、図10(A)〜(D)を参照しながら説明する。
【0066】
図10(A)を参照するに、前記p型InPよりなる基板41上には前記回折格子層42B,光導波路層42C,中間層42D,光導波路層42Eおよび上部クラッド層42Eが順次エピタキシャルに堆積され、さらにSiOパターン42Mをマスクにドライエッチングを行うことにより、前記光導波構造42となるメサ構造が形成される。
【0067】
次に図10(B)の工程において前記SiOパターン42Mを残したまま、前記InP基板41上にp型InP層を前記半導体障壁層47として、MOVPE法により堆積する。その際、前記メサ構造42の側壁面上には、前記這い上がり部42Aが形成されるが、這い上がり部42Aの這い上がり量は、前記MOVPEプロセスにおける堆積温度あるいは塩素添加量を制御することにより、前記這い上がり部42Aが前記中間層42Dの下端を越えないように制御することができる。
【0068】
次に図10(C)の工程において図10(B)の構造上にn型InP層を前記埋め込み半導体チャネル層43として、前記InP層43が前記光導波構造42の露出側壁面を完全に覆うようにMOVPE法により堆積する。この場合、前記光導波構造42上には、SiOマスク42Mが形成されているためInP層の堆積は生じない。
【0069】
次に図10(D)の工程において前記SiOマスク42Mを除去し、さらに前記n型InP埋め込み半導体チャネル層43および露出されたp型InP上部クラッド層42Fを覆うようにp型InP平坦化膜44をMOVPE法により堆積し、さらに前記InP平坦化膜44上に前記p型InGaAsコンタクト層45をMOVPE法により堆積する。
【0070】
さらにこのようにして得られた構造をパターニングし、電極41A,43C,45Aを形成することにより、図7の波長可変レーザダイオード40が得られる。
[第3実施例]
図11は、本発明の第3実施例による波長可変レーザダイオード60の構成を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【0071】
図11を参照するに、本実施例では前記n型InPよりなる埋め込み半導体チャネル層43が前記光導波構造42の側壁面を、その下端から前記光導波路層42Eの下端まで連続的に覆うように形成されており、前記光導波路層42Eの側壁面には前記半導体層43上に形成されたp型InPよりなる半導体障壁層44Aが接している。
【0072】
前記半導体障壁層44Aは、図7のレーザダイオード40と同じく、前記p型InP平坦化層44の一部を構成している。
【0073】
かかる構造においても前記半導体障壁層44Aは前記中間層42Dに対して高抵抗障壁層として作用し、前記中間層42Dに供給された電子のリークを抑制する。
【0074】
本実施例においては前記n型InP埋め込みチャネル層43は、例えば1×1018cm−3のキャリア濃度において1000nmの厚さに形成され、一方前記p型InP半導体障壁層は、例えば7×1017cm−3のキャリア濃度において600nmの厚さに形成される。
[第4実施例]
次に図12(A)〜(D)を参照しながら、図11の波長可変レーザダイオード60の製造工程を、本発明の第4実施例として説明する。
【0075】
図12(A)を参照するに、この工程は先に説明した図10(A)の工程と同一であり、p型InPよりなる基板41上に回折格子層42B,光導波路層42C,中間層42D,光導波路層42Eおよび上部クラッド層42Eが順次エピタキシャルに堆積され、さらにSiOパターン42Mをマスクにドライエッチングを行うことにより、前記光導波構造42となるメサ構造が形成される。
【0076】
次に図12(B)の工程において前記SiOマスク42Mを残したまま前記p型InP基板41上にn型InP埋め込みチャネル層43を、前記層43の上端が前記活性層42Eの下端、すなわち前記中間層42Dの上端に達するまでMOVPE法によりエピタキシャルに堆積し、さらに図12(C)の工程において前記n型InP埋め込みチャネル層43上にp型InP障壁層44Aを、前記障壁層44Aが前記上部クラッド層42Fの側壁面を完全に覆うように、MOVPE法によりエピタキシャルに堆積する。かかるSiOマスク42Mを使った堆積工程の結果、前記障壁層44Aは前記SiOマスク42Mの両側において盛り上がる構造を有する。なお図12(B)の工程において前記n型InP埋め込みチャネル層43は、前記メサ構造42の側壁面に沿った這い上がりが抑制されるような条件で堆積される。
【0077】
さらに図12(D)の工程において図12(C)の構造上にp型InPよりなる平坦化層44およびp型InGaAsよりなるコンタクト層45が、同様にMOVPE法により、エピタキシャルに形成される。
[第5実施例]
図13は、本発明の第5実施例による波長可変レーザダイオード70の構成を示す。ただし図13中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【0078】
図13を参照するに、波長可変レーザダイオード70は図7の波長可変レーザダイオード40と同様な構成を有しているが、前記p型InP埋め込み障壁層47とp型InP基板41との間に、キャリア密度が1×1018cm−3で厚さが300nmのn型InPよりなる電流阻止層41Bが挿入されている。また本実施例では前記n型InP埋め込みチャネル層43上にp型InP埋め込み障壁層44Aは7×1017cm−3のキャリア濃度で1000nmの厚さに形成されている。さらに前記n型InP埋め込みチャネル層43は1×1018cm−3のキャリア密度で1000nmの膜厚に、また前記p型InP埋め込み障壁層47は7×1017cm−3のキャリア濃度で300nmの厚さに形成されている。
【0079】
かかる構成により、前記裏面電極41Aより前記光導波路層42Cへと制御電流として注入されるホールは前記光導波構造42に集中し、効率的な発振波長の変調が実現される。また前記電極43Cから前記n型InP埋め込みチャネル層43および中間層42Dを介して前記光導波路層42Cへと注入される電子が前記電極41Aへとリークするのが効果的に抑制される。
【0080】
なお、本実施例において前記n型InP埋め込みチャネル層43は、前記メサ構造42の側壁面に沿った這い上がりが抑制されるような条件で、1000nmの厚さに形成される。一方、前記p型InP障壁層44Aは、かかる這い上がりが生じるような条件で、300nmの厚さに堆積される。
[第6実施例]
図14は、本発明の第6実施例による波長可変レーザダイオード80の構成を示す。ただし図14中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【0081】
図14を参照するに、波長可変レーザダイオード80は図13の波長可変レーザダイオード70と同様な構成を有しているが、前記p型InP埋め込み障壁層44Aはメサ構造42に沿った這い上がりが抑制されるような条件で形成され、さらに前記p型InP埋め込み障壁層44Aとp型InP平坦化層44との間に、n型InPよりなる電流阻止層41Bが、1×1018cm−3のキャリア濃度および300nmの厚さで挿入されている。また本実施例では前記p型InP埋め込み障壁層44Aは7×1017cm−3のキャリア濃度で1000nmの膜厚に形成されており、前記n型InP埋め込みチャネル層43は1×1018cm−3のキャリア濃度で500nmの厚さに形成されている。
【0082】
本実施例では、前記電流阻止層44Bを形成することにより、前記電極45Aから注入されるホールのリークパスが前記n型電流阻止層44Bとp型障壁層44Aとの間に形成されるpn接合により遮断され、前記電極45Aから注入されたホールは効率よく光導波路層42E中の活性層に注入される。
【0083】
このため、本実施例のレーザダイオード80では発振波長の変調効率のみならず、レーザ発振効率も向上し、レーザ発振の閾値が低下する。
【0084】
なお、以上の各実施例において、前記p型InP埋め込み障壁層44Aおよび47を半絶縁性InP膜により形成することも可能である。
【0085】
さらに以上の各実施例において、前記光導波路層42Cと42Eとを入れ替えることも可能である。この場合には、駆動電流が前記電極41Aと43Cに供給され、波長制御電流が前記電極45Aと43Cに供給される。
【0086】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【0087】
(付記1) 活性層を含む第1の光導波路層と第2の別の光導波路とにより第1導電型の中間層を上下方向から狭持した構成を有し、レーザダイオードの光軸方向に延在する光導波構造と、
前記光導波構造の近傍に、前記光軸方向に延在するように形成された回折格子と、
前記光導波路構造を上下方向から狭持する、各々第2導電型を有する第1および第2のクラッド層とを含む波長可変レーザダイオードであって、
前記第1のクラッド層は前記第1の光導波路層に接し、
前記第2のクラッド層は前記第2の光導波路層に接し、
前記光導波構造の両側には、前記中間層の側壁面に接するように、前記第1の導電型を有し、さらに前記第1および第2の光導波路層のいずれよりも低い屈折率と前記第1および第2の光導波路層のいずれよりも大きなバンドギャップを有する埋め込み半導体層が設けられており、
前記第1のクラッド層には第1の電極が設けられ、
前記第2のクラッド層には第2の電極が設けられ、
前記埋め込み半導体層には第3の電極が設けられ、
前記第1および第2の光導波路層の少なくとも一方には、その側壁面に接して障壁層が設けられ、
前記障壁層の伝導帯エネルギと前記活性層の伝導帯エネルギの差は、前記埋め込み半導体層の伝導帯エネルギと前記活性層の伝導帯エネルギの差よりも大きいことを特徴とする波長可変レーザダイオード。
【0088】
(付記2) 前記障壁層は前記第2の光導波路層の側壁面に接し、前記埋め込み半導体層は、前記第1の光導波路層の側壁面に接することを特徴とする付記1記載の波長可変レーザダイオード。
【0089】
(付記3) 前記障壁層は、前記第2の光導波路層の側壁面を這い上がることを特徴とする付記2記載の波長可変レーザダイオード。
【0090】
(付記4) 前記障壁層は前記第1の光導波路層の側壁面に接し、前記埋め込み半導体層は、前記第2の光導波路層の側壁面に接することを特徴とする付記1記載の波長可変レーザダイオード。
【0091】
(付記5) 前記障壁層の前記埋め込み半導体層と反対の側には、前記第1の導電型を有する埋め込み電流阻止層が形成されることを特徴とする付記1記載の波長可変レーザダイオード。
【0092】
(付記6) 前記障壁層は、前記第1の光導波路層の側壁面に接する第1の埋め込み障壁膜と、前記第2の光導波路層の側壁面に接する第2の埋め込み障壁膜とよりなることを特徴とする付記1記載の波長可変レーザダイオード。
【0093】
(付記7) 前記第1の障壁膜の、前記埋め込み半導体層と反対の側には、前記第1の導電型を有する第1の埋め込み電流阻止層が形成され、前記第2の障壁膜の、前記埋め込み半導体層と反対の側には、前記第1の導電型を有する第2の埋め込み電流阻止層が形成されていることを特徴とする付記6記載の波長可変レーザダイオード。
【0094】
(付記8) 前記埋め込み半導体と前記障壁層とは同一の半導体材料よりなり、前記埋め込み半導体層はn型に、前記障壁層はp型にドープされていることを特徴とする付記1〜7のうち、いずれか一項記載の波長可変レーザダイオード。
【0095】
(付記9) 前記障壁層と前記埋め込み半導体層とは互いに接しており、前記障壁層は、前記障壁層と前記埋め込み半導体層との接合部に形成される空乏層の厚さ以上の厚さを有することを特徴とする付記1〜7のうち、いずれか一項記載の波長可変レーザダイオード。
【0096】
(付記10) 前記障壁層は、半絶縁性半導体層よりなることを特徴とする付記1〜6のうち、いずれか一項記載の波長可変レーザダイオード。
【0097】
(付記11) 前記活性層と前記第2の光導波路層とは、異なったバンドギャップ波長を有することを特徴とする付記1〜10のうち、いずれか一項記載の波長可変レーザダイオード。
【0098】
(付記12) 波長可変レーザダイオードの製造方法であって、
基板上に第1導電型の第1のクラッド層と、第1の光導波路層と、第2導電型の中間層と、活性層を含む第2の光導波路と、前記第1導電型の第2のクラッド層とを順次積層した構成を有し、さらに回折格子を構成する回折格子層を含む光導波構造を、レーザダイオードの光軸方向に延在するメサ構造の形で形成する工程と、
前記基板上に、前記第1の導電型を有し前記第1の光導波路層のバンドギャップよりも大きなバンドギャップを有する障壁層を、前記障壁層の一部が前記光導波構造の側壁面を、前記第1の光導波路層と前記中間層との界面を超えない位置まで覆うように形成する工程と、
前記障壁層上に、前記第2導電型を有し、さらに前記第1および第2の光導波路層のいずれよりも低い屈折率と前記第1および第2の光導波路層のいずれよりも大きなバンドギャップを有する埋め込み半導体層を、前記埋め込み半導体層が、少なくとも前記中間層の側壁面に接するように形成する工程とを含むことを特徴とする波長可変レーザダイオードの製造方法。
【0099】
(付記13) 前記障壁層を形成する工程は、前記障壁層が前記側壁面上を、前記第1の光導波路層と前記中間層との界面を越えない位置まで這い上がるように実行されることを特徴とする付記12記載の波長可変レーザダイオードの製造方法。
【0100】
(付記14) 波長可変レーザダイオードの製造方法であって、
基板上に第1導電型の第1のクラッド層と、活性層を含む第1の光導波路層と、第2導電型の中間層と、第2の光導波路と、前記第1導電型の第2のクラッド層とを順次積層した構成を有し、さらに回折格子を構成する回折格子層を含む光導波構造を、レーザダイオードの光軸方向に延在するメサ構造の形で形成する工程と、
前記基板上に、前記第2導電型を有し、さらに前記第1および第2の光導波路層のいずれよりも低い屈折率と前記第1および第2の光導波路層のいずれよりも大きなバンドギャップを有する埋め込み半導体層を、前記埋め込み半導体層が、少なくとも前記中間層の側壁面を覆うように形成する工程と、
前記埋め込み半導体層上に、前記第1の導電型を有し前記第1の光導波路層のバンドギャップよりも大きなバンドギャップを有する障壁層を、前記障壁層が前記第2の光導波路層の側壁面を少なくとも覆うように形成する工程とを含むことを特徴とする波長可変レーザダイオードの製造方法.
【発明の効果】
本発明によれば、前記光導波構造中において前記中間層に隣接する第1および第2のクラッド層のうち、レーザ駆動電流を構成する第2導電型キャリアの電流路となる層の側壁面を覆うように高抵抗の障壁層が形成されるため、活性層あるいはチューニング層に注入されたキャリア、特に電子のリークが低減され、レーザ発振の閾値が低減され、あるいはレーザ発振波長の変調効率が向上する。このような障壁層としては、前記埋め込み半導体層に対してpn接合を形成するp型半導体層、例えばp型InP層を使うことができる。このようなpn接合では、p型半導体層における伝導帯エネルギレベルがn型半導体層におけるよりも高くなり、同一組成の半導体材料であっても、p型半導体層はn型半導体層と組み合わせることで、ポテンシャル障壁として使うことができる。あるいは前記障壁層として、半絶縁性半導体層を使うことも可能である。
【図面の簡単な説明】
【図1】図1は、従来のTTG−DFBレーザダイオードの構成を示す図である。
【図2】本発明の原理を説明する図である。
【図3】(A),(B)は、本発明の原理を説明する別の図である。
【図4】本発明の原理を説明する別の図である。
【図5】本発明の原理を説明する別の図である。
【図6】本発明の原理を説明するさらに別の図である。
【図7】本発明の第1実施例による波長可変レーザダイオードの構成を示す図である。
【図8】図7のレーザダイオードの一部を拡大して示す図である。
【図9】図7の波長可変レーザダイオードのチューニング電流と波長チューニング量との関係を示す図である。
【図10】(A)〜(D)は、本発明の第2実施例による、図7のレーザダイオードの製造工程を示す図である。
【図11】本発明の第3実施例による波長可変レーザダイオードの構成を示す図である。
【図12】(A)〜(D)は、本発明の第4実施例による、図11の波長可変レーザダイオードの製造工程を示す図である。
【図13】本発明の第5実施例による波長可変レーザダイオードの構成を示す図である。
【図14】本発明の第6実施例による波長可変レーザダイオードの構成を示す図である。
【符号の説明】
10,20,40,60,70,80 波長可変レーザダイオード
11,21,41 基板
12,22A,42A 下部クラッド層
13,28,28a,41B,44B 電流阻止層
14 活性層
15,23,43 埋め込みチャネル層
16 チューニング層
17,22F,42F 上部クラッド層
18A,25A,45A 制御電極
18B,23C,43C 駆動電極
19,21A,41A 裏面電極
22 光導波構造(メサ構造)
22B,42B 回折格子層
23C,23E,42C,42E 光導波路層
23D,42D 中間層
25,45 コンタクト層
26,46 保護絶縁膜
27,27a,43,44A 埋め込み障壁層
42a SCH層
42b 量子井戸層
42c バリア層

Claims (5)

  1. 活性層を含む第1の光導波路層と第2の別の光導波路とにより第1導電型の中間層を上下方向から狭持した構成を有し、レーザダイオードの光軸方向に延在する光導波構造と、
    前記光導波構造の近傍に、前記光軸方向に延在するように形成された回折格子と、
    前記光導波路構造を上下方向から狭持する、各々第2導電型を有する第1および第2のクラッド層とを含む波長可変レーザダイオードであって、
    前記第1のクラッド層は前記第1の光導波路層に接し、
    前記第2のクラッド層は前記第2の光導波路層に接し、
    前記光導波構造の両側には、前記中間層の側壁面に接するように、前記第1の導電型を有し、さらに前記第1および第2の光導波路層のいずれよりも低い屈折率と前記第1および第2の光導波路層のいずれよりも大きなバンドギャップを有する埋め込み半導体層が設けられており、
    前記第1のクラッド層には第1の電極が設けられ、
    前記第2のクラッド層には第2の電極が設けられ、
    前記埋め込み半導体層には第3の電極が設けられ、
    前記第1および第2の光導波路層の少なくとも一方には、その側壁面に接して障壁層が設けられ、
    前記障壁層の伝導帯エネルギと前記活性層の伝導帯エネルギの差は、前記埋め込み半導体層の伝導帯エネルギと前記活性層の伝導帯エネルギの差よりも大きいことを特徴とする波長可変レーザダイオード。
  2. 前記障壁層は前記第2の光導波路層の側壁面に接し、前記埋め込み半導体層は、前記第1の光導波路層の側壁面に接することを特徴とする請求項1記載の波長可変レーザダイオード。
  3. 前記障壁層は、前記第2の光導波路層の側壁面を這い上がることを特徴とする請求項2記載の波長可変レーザダイオード。
  4. 前記障壁層は前記第1の光導波路層の側壁面に接し、前記埋め込み半導体層は、前記第2の光導波路層の側壁面に接することを特徴とする請求項1記載の波長可変レーザダイオード。
  5. 前記障壁層の前記埋め込み半導体層と反対の側には、前記第1の導電型を有する埋め込み電流阻止層が形成されることを特徴とする請求項1記載の波長可変レーザダイオード。
JP2003147126A 2003-05-26 2003-05-26 波長可変レーザダイオード Pending JP2004349592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003147126A JP2004349592A (ja) 2003-05-26 2003-05-26 波長可変レーザダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003147126A JP2004349592A (ja) 2003-05-26 2003-05-26 波長可変レーザダイオード

Publications (1)

Publication Number Publication Date
JP2004349592A true JP2004349592A (ja) 2004-12-09

Family

ID=33533745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003147126A Pending JP2004349592A (ja) 2003-05-26 2003-05-26 波長可変レーザダイオード

Country Status (1)

Country Link
JP (1) JP2004349592A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390786A (en) * 1977-01-20 1978-08-09 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its production
JPH0697591A (ja) * 1992-09-14 1994-04-08 Nec Corp 半導体レーザの製造方法
JPH07135368A (ja) * 1993-11-11 1995-05-23 Nec Corp 波長可変半導体レーザの製造方法
JPH07226565A (ja) * 1994-02-15 1995-08-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390786A (en) * 1977-01-20 1978-08-09 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its production
JPH0697591A (ja) * 1992-09-14 1994-04-08 Nec Corp 半導体レーザの製造方法
JPH07135368A (ja) * 1993-11-11 1995-05-23 Nec Corp 波長可変半導体レーザの製造方法
JPH07226565A (ja) * 1994-02-15 1995-08-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
EP1368870B1 (en) Asymmetric waveguide electroabsorption-modulated laser
US5717710A (en) Optical semiconductor device
KR20100055398A (ko) 마이크로 공진기 시스템 및 그의 제조 방법
JP2011091164A (ja) 半導体集積素子
JP6209129B2 (ja) 半導体光素子
WO2015122367A1 (ja) 集積型半導体レーザ素子および半導体レーザモジュール
JP2019054107A (ja) 半導体光素子
JP4909159B2 (ja) 半導体導波路素子およびその作製方法ならびに半導体レーザ
JP4947778B2 (ja) 光半導体素子及びその製造方法
JPH05251817A (ja) 可変波長半導体レーザ装置
US5912475A (en) Optical semiconductor device with InP
US20080199128A1 (en) Semiconductor integrated optical element
JP2010010622A (ja) 半導体光素子
JP2005286192A (ja) 光集積素子
JP2009054721A (ja) 半導体素子及び半導体素子の製造方法
JP6206498B2 (ja) 光半導体装置及びその製造方法
US11557876B2 (en) Semiconductor laser
JP6947113B2 (ja) 半導体光素子
JP2004349592A (ja) 波長可変レーザダイオード
WO2021209114A1 (en) Optical device
JP2004311556A (ja) 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ
KR100753814B1 (ko) 단일집적 반도체 변조기-soa-led 광대역 광원 및 그제조 방법
JP2009016878A (ja) 半導体レーザ及びそれを用いた光モジュール
JPH10303499A (ja) 半導体レーザ及びその製造方法
JP2010045066A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060424

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20091022

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20091104

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831