JP2009158745A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009158745A
JP2009158745A JP2007335698A JP2007335698A JP2009158745A JP 2009158745 A JP2009158745 A JP 2009158745A JP 2007335698 A JP2007335698 A JP 2007335698A JP 2007335698 A JP2007335698 A JP 2007335698A JP 2009158745 A JP2009158745 A JP 2009158745A
Authority
JP
Japan
Prior art keywords
film
ohmic electrode
type
type ohmic
oxygen atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007335698A
Other languages
English (en)
Inventor
Yoichiro Tarui
陽一郎 樽井
Kenichi Otsuka
健一 大塚
Yosuke Suzuki
洋介 鈴木
Katsuomi Shiozawa
勝臣 塩沢
Kyozo Kanemoto
恭三 金本
Toshiyuki Oishi
敏之 大石
Yasuki Tokuda
安紀 徳田
Tatsuo Omori
達夫 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007335698A priority Critical patent/JP2009158745A/ja
Priority to TW097143020A priority patent/TW200939349A/zh
Priority to US12/337,878 priority patent/US20090170304A1/en
Priority to CN200810190647XA priority patent/CN101471253B/zh
Publication of JP2009158745A publication Critical patent/JP2009158745A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Abstract

【課題】 p型窒化物半導体層に対するオーミック電極の接触抵抗を低減でき、かつ長期的に安定した動作が実現可能な半導体装置の製造方法を提供する。
【解決手段】 電極形成工程において、p型GaNコンタクト層7上に、第1p型オーミック電極10であるPd膜および第2p型オーミック電極11であるTa膜を順次形成して、Pd膜およびTa膜から成る金属膜で構成されるp型オーミック電極を形成するとき、金属膜中に酸素原子が含まれるように金属膜を形成する。このように金属膜中に酸素原子が存在する状態で、金属膜で構成されるp型オーミック電極を、熱処理工程において、酸素原子を含むガスを含まない雰囲気下で熱処理する。
【選択図】 図7

Description

本発明は、半導体装置の製造方法、より詳細には、窒化物半導体装置のp型層上にオーミック電極を形成するときに好適に用いられる半導体装置の製造方法に関する。
窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)などの窒化物半導体を用いた半導体装置では、p型窒化物半導体層に低抵抗のオーミック電極を形成することが課題の一つである。特に半導体レーザ装置などのような高い電流密度で動作する半導体装置において、長期的に安定した動作を実現するには、p型窒化物半導体層に対して安定なオーミック電極を形成することが不可欠である。
特許文献1には、オーミック電極を形成した後に、酸素を含む雰囲気で熱処理することによって、窒化物半導体層中のガリウム(Ga)が外方拡散してGa空孔が形成され、Ga空孔がアクセプタとして働くことによってホール濃度が高くなり、接触抵抗が低減することが示されている。
特許文献2には、パラジウム(Pd)などを用いてオーミック電極を形成し、酸素を含む雰囲気で熱処理することによって、オーミック電極の接触抵抗が低減できることが示されている。
特表2007−518260号公報 特開平10−209493号公報
p型窒化物半導体層に対するオーミック電極の接触抵抗を低減するために、酸素を含む雰囲気で熱処理を行った場合、オーミック電極の表面に金属酸化物が形成される。金属酸化物は抵抗が高いので、半導体レーザ装置などのような高い電流密度で動作する半導体装置では、長時間動作させると発熱によってオーミック電極の接触抵抗が時間に比例して高くなり、半導体装置が長期的に安定して動作しないという問題がある。したがって上記の問題を解決するためには、p型窒化物半導体層に対するオーミック電極の接触抵抗を低減し、かつオーミック電極の表面に金属酸化物が形成されないようにする必要がある。
本発明は、上記のような問題点を解決するためになされたものであり、p型窒化物半導体層に対するオーミック電極の接触抵抗を低減でき、かつ長期的に安定した動作が実現可能な半導体装置の製造方法を提供することを目的としている。
本発明の半導体装置の製造方法は、窒化物半導体から成るp型コンタクト層上に、パラジウム(Pd)膜およびタンタル(Ta)膜を順次形成して、前記パラジウム(Pd)膜および前記タンタル(Ta)膜から成る金属膜で構成されるオーミック電極を形成する工程を、前記金属膜中に酸素原子が含まれるように実行する電極形成工程と、酸素原子を含むガスを含まない雰囲気下で、前記オーミック電極を熱処理する熱処理工程とを備えることを特徴とする。
本発明の半導体装置の製造方法によれば、p型コンタクト層に対するオーミック電極の接触抵抗が低減される。したがって高い電流密度で動作させても発熱せず、長期的に安定した動作が可能な半導体装置を得ることができる。
<第1の実施の形態>
図1〜図7は、本発明の第1の実施の形態である窒化ガリウム(GaN)系半導体装置20の製造方法における各工程の状態を示す断面図である。図1は、エピタキシャル成長工程が終了した段階の状態を示す断面図である。まず、エピタキシャル成長工程において、図1に示すように、n型低抵抗GaN基板1上に、キャリアおよび光を閉じ込めるためのn型窒化アルミニウムガリウム(AlGaN)クラッド層2、光を伝播させるためのn型GaNガイド層3、発光領域である窒化インジウムガリウム(InGaN)量子井戸活性層4、光を伝播させるためのp型GaNガイド層5、キャリアおよび光を閉じ込めるためのp型AlGaNクラッド層6、p型接触を得るためのp型GaNコンタクト層7を、たとえば有機金属化学気相成長(Metal Organic Chemical Vapor Deposition;略称:MOCVD)法を用いて順にエピタキシャル成長させる。
n型GaNガイド層3は、n型InGaNガイド層であってもよい。p型GaNガイド層5は、p型InGaNガイド層であってもよい。p型GaNコンタクト層7には、アクセプタとしてマグネシウム(Mg)が1×1019/cm3以上の濃度でドーピングされている。
図2は、リッジ構造の形成が終了した段階の状態を示す断面図である。前述のエピタキシャル成長工程が終了すると、次に、リッジ構造形成工程において、p型GaNコンタクト層7の上部のうちリッジ部8を形成する部分、換言すればp型オーミック電極を形成する部分(以下「p型電極形成部分」という場合がある)に、エッチングマスクを形成する。エッチングマスクは、たとえばレジストによって形成される。このようにエッチングマスクを形成して、ドライエッチングをp型AlGaNクラッド層6内まで行うことによって、図2に示すようなリッジ構造を形成する。
図3は、絶縁膜9の形成が終了した段階の状態を示す断面図である。図2に示すリッジ構造の形成後は、絶縁膜形成工程において、図3に示すように、リッジ部8の側面部、およびリッジ部8以外の部分のp型AlGaNクラッド層6の表面部に、換言すればp型電極形成部分以外の部分に絶縁膜9を形成する。絶縁膜9は、たとえばリフトオフによって形成される。具体的には、図2に示すリッジ構造の形成に用いたエッチングマスクを残したまま、化学気相成長(Chemical Vapor Deposition;略称:CVD)法、真空蒸着法およびスパッタリング法のうちのいずれか1つの方法によって、絶縁膜9を形成する。絶縁膜9としては、たとえば厚み寸法が0.2μmの二酸化ケイ素(SiO2)膜または酸化ケイ素(SiOx)膜を形成する。そして、エッチングマスクを除去するとともにリッジ部8の上部に形成された絶縁膜9を除去することによって、p型電極形成部分以外の部分に絶縁膜9を形成することができる。この絶縁膜9は、電流をリッジ部8のみに流すとともに、その膜厚、誘電率または屈折率によってリッジ部8での光分布の制御をも行う機能を有する。
図4は、第1p型オーミック電極10の形成が終了した段階の状態を示す断面図であり、図5は、第2p型オーミック電極11の形成が終了した段階の状態を示す断面図である。図3に示す絶縁膜9の形成後は、電極形成工程において、図4に示すように、p型GaNコンタクト層7の上部および絶縁膜9の表面部に第1p型オーミック電極10を形成し、続いて図5に示すように、第1p型オーミック電極10の表面部に第2p型オーミック電極11を形成する。このようにp型GaNコンタクト層7上に第1p型オーミック電極10および第2p型オーミック電極11を順次形成して、p型オーミック電極を形成する。その後、熱処理工程において、酸素原子を含むガスを含まない雰囲気下、具体的には、酸素原子を含まないガス、たとえば窒素およびアルゴンなどの不活性ガスの雰囲気下または真空中で、400℃〜700℃の範囲の熱処理温度で、第1および第2p型オーミック電極10,11の熱処理を行う。これによって、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗を低減することができる。第1および第2p型オーミック電極10,11を形成する電極形成工程の詳細については、後述する。
図6は、パッド電極12の形成が終了した段階の状態を示す断面図である。前述のようにして第1および第2p型オーミック電極10,11を熱処理した後は、パッド電極形成工程において、図6に示すように、第2p型オーミック電極11の表面部にパッド電極12を形成する。パッド電極12の具体的な構造は、たとえばチタン(Ti)膜、タンタル(Ta)膜、もう一つのTi膜および金(Au)膜がこの順に第2p型オーミック電極11の表面部に形成されて成るTi/Ta/Ti/Auの四層構造である。パッド電極12は、Ti膜、モリブデン(Mo)膜、もう一つのTi膜およびAu膜がこの順に第2p型オーミック電極11の表面部に形成されて成るTi/Mo/Ti/Auの四層構造であってもよい。
図7は、半導体装置20の構成を示す断面図である。パッド電極12の形成後は、図7に示すように、薄層化工程において、n型低抵抗GaN基板1のn型AlGaNクラッド層2が形成される表面部とは反対側の表面部を研磨によって100μm程度まで薄層化する。その後、薄層化した表面部に、n型電極形成工程において、n型オーミック電極13を形成する。このようにして、エピタキシャル成長工程、リッジ構造形成工程、絶縁膜形成工程、電極形成工程、熱処理工程、パッド電極形成工程、薄層化工程およびn型電極形成工程を含むウエハ工程を完了する。n型オーミック電極13の具体的な構造は、たとえば、Ti膜、白金(Pt)膜およびAu膜がこの順に、n型低抵抗GaN基板1のn型AlGaNクラッド層2が形成される表面部とは反対側の表面部に形成されて成るTi/Pt/Auの三層構造である。
ウエハ工程の後、へき開による共振器形成、へき開面に所望の反射率となる誘電体膜または金属膜を単膜または多層膜形成する端面コート膜形成、および個別の素子に分離して組立てる分離組立、の各工程を経ることによって半導体装置20の製造が完了する。
ここで、電極形成工程について説明する。電極形成工程では、まず、真空蒸着法によって、第1p型オーミック電極10としてパラジウム(Pd)膜を約50nm成膜する。Pd膜の成膜後、たとえば酸素(O2)、オゾン(O3)、一酸化二窒素(N2O)および一酸化窒素(NO)などの酸素原子を含むガスを蒸着チャンバー内に供給し、Pd膜の表面を酸化させ、Pd膜中に酸素を取り込む。その後、再度真空にし、真空蒸着法によって、第2p型オーミック電極11としてタンタル(Ta)膜を約20nm成膜する。Pd膜は、p型GaNコンタクト層7とのオーミック性を得るために必要であり、Ta膜は、後述する熱処理時のPd膜の凝集抑制およびオーミック性反応促進のために必要となる。
Pd膜およびTa膜を成膜する一連の作業を同一の真空蒸着装置で行った後、熱処理工程において、酸素原子を含むガスを含まない雰囲気下、具体的には、酸素原子を含まないガス、たとえば窒素およびアルゴンなどの不活性ガスの雰囲気下または真空中で、400℃〜700℃の範囲の熱処理温度で、第1および第2p型オーミック電極10,11の熱処理を行う。これによって、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗を低減することができる。
Pd膜中に酸素を取り込むときに、Pd膜が形成されたn型低抵抗GaN基板1を100℃〜300℃に昇温すると、Pd膜への酸素の取り込み量が増え、熱処理後におけるp型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗がより低くなる。またこの昇温は、酸素原子を含むガスを供給しながら行ってもよいし、酸素原子を含むガスを供給した後、ガス供給を停止して真空にした後に昇温を行ってもよい。
本発明の第1の実施の形態の半導体装置の製造方法によれば、電極形成工程において、p型GaNコンタクト層7上に、第1p型オーミック電極10であるPd膜および第2p型オーミック電極11であるTa膜から成り、p型オーミック電極を構成する金属膜を形成するとき、金属膜は、金属膜中に酸素原子が含まれるように形成される。より詳細には、第1p型オーミック電極10であるPd膜は、酸素原子が含まれるように形成される。具体的には、Pd膜を成膜した後、蒸着チャンバー内に酸素原子を含むガスを供給してPd膜の表面を酸化させることによって、Pd膜が形成される。これによって、第1p型オーミック電極10を構成するPd膜中に酸素原子が取り込まれ、p型オーミック電極を構成する金属膜中に酸素原子が取り込まれる。
このように金属膜中に酸素原子が存在する状態で、金属膜で構成されるp型オーミック電極が、熱処理工程で熱処理される。これによって、酸素原子を含むガスを含まない雰囲気下で熱処理を行っても、金属膜中に含まれる酸素原子、より詳細には第1p型オーミック電極10を構成するPd膜中に取り込まれた酸素原子によって、p型GaNコンタクト層7中のガリウム(Ga)が外方拡散してGa空孔が形成される。このGa空孔がアクセプタとして働くので、ホール濃度が高くなり、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗が低減され、p型GaNコンタクト層7に対するp型オーミック電極の接触抵抗が低減される。
またp型オーミック電極の熱処理は、酸素原子を含むガスを含まない雰囲気下で行われるので、p型オーミック電極の表面部である第2p型オーミック電極11の表面部には金属酸化膜が形成されない。したがってp型オーミック電極を構成する金属膜中に高抵抗の膜が形成されないので、高い電流密度で動作させても発熱せず、長期的に安定した動作が可能な半導体装置20を得ることができる。
また本実施の形態では、p型オーミック電極を構成する金属膜は、Pd膜およびTa膜から成るので、他の材料から成る場合に比べて、p型GaNコンタクト層7に対するp型オーミック電極の接触抵抗をより低減することができる。
また本実施の形態の半導体装置の製造方法によれば、第2p型オーミック電極11であるTa膜の成膜後には酸素が供給されておらず、Ta膜は、酸素原子を含むガスを含まない雰囲気下で形成される。すなわちTa膜は、Ta膜中に酸素原子が含まれないように形成される。このように第2p型オーミック電極11であるTa膜は、酸素原子を含まないように形成されるので、前述のように酸素原子を含むガスを含まない雰囲気下で熱処理を行ったときに、Ta膜が酸化されることをより確実に防ぎ、p型オーミック電極の表面部である第2p型オーミック電極11の表面部に、Ta酸化膜のような高抵抗の金属酸化膜が形成されることをより確実に防ぐことができる。これによって、p型オーミック電極中に高抵抗の膜が形成されることをより確実に防ぐことができるので、高い電流密度で動作させても発熱せず、長期的に安定して動作する半導体装置20をより確実に得ることができる。
<第2の実施の形態>
次に本発明の第2の実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、前述の第1の実施の形態の半導体装置の製造方法と類似しており、第1および第2p型オーミック電極10,11の形成工程である電極形成工程が異なる。したがって、前述の第1の実施の形態と異なる電極形成工程について説明し、対応する箇所には同一の参照符を付して、第1の実施の形態と共通する説明を省略する。
本実施の形態の電極形成工程では、まず、真空蒸着法によって、第1p型オーミック電極10として第1のPd膜をp型GaNコンタクト層7上に約20nm成膜する。第1のPd膜の成膜後、たとえば酸素(O2)、オゾン(O3)、一酸化二窒素(N2O)および一酸化窒素(NO)などの酸素原子を含むガスを蒸着チャンバー内に供給し、第1のPd膜の表面を酸化させ、第1のPd膜中に酸素を取り込む。その後、再度真空にし、真空蒸着法によって、第1p型オーミック電極10として第2のPd膜を第1のPd膜上に約30nm成膜する。このようにして、第1および第2のPd膜から成る第1p型オーミック電極10を形成する。続いて、第2p型オーミック電極11としてTa膜を約20nm成膜する。
第1p型オーミック電極10を構成する各膜、すなわち第1および第2のPd膜の膜厚は、第1p型オーミック電極10の膜厚が、第1の実施の形態における第1p型オーミック電極10の膜厚に等しくなるように選ばれる。第1および第2のPd膜は、p型GaNコンタクト層7とのオーミック性を得るために必要であり、Ta膜は、後述する熱処理時の第1および第2のPd膜の凝集抑制およびオーミック性反応促進のために必要となる。
第1および第2のPd膜およびTa膜を成膜する一連の作業を同一の真空蒸着装置で行った後、第1の実施の形態と同様に、熱処理工程において、酸素原子を含むガスを含まない雰囲気下、具体的には、酸素原子を含まないガス、たとえば窒素およびアルゴンなどの不活性ガスの雰囲気下または真空中で、400℃〜700℃の範囲の熱処理温度で、第1および第2p型オーミック電極10,11の熱処理を行う。これによって、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗を低減することができる。
第1のPd膜中に酸素を取り込むときに、第1のPd膜が形成されたn型低抵抗GaN基板1を100℃〜300℃に昇温すると、第1のPd膜への酸素の取り込み量が増えて、熱処理後におけるp型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗がより低くなる。またこの昇温は、酸素原子を含むガスを供給しながら行ってもよいし、酸素原子を含むガスを供給した後、ガス供給を停止して真空にした後に昇温を行ってもよい。
本実施の形態の半導体装置の製造方法によれば、第1p型オーミック電極10を構成する第1のPd膜は、酸素原子が含まれるように形成される。具体的には、第1のPd膜を成膜した後、蒸着チャンバー内に酸素原子を含むガスを供給して第1のPd膜の表面を酸化させることによって、第1のPd膜が形成される。これによって、第1のPd膜中に酸素原子が取り込まれて、第1p型オーミック電極10中に酸素原子が取り込まれる。つまり、p型オーミック電極を構成する金属膜中に酸素原子が取り込まれる。したがって、酸素原子を含むガスを含まない雰囲気下で熱処理を行っても、第1p型オーミック電極10に取り込まれた酸素原子により、p型GaNコンタクト層7中のGaが外方拡散してGa空孔が形成されてアクセプタとして働くので、ホール濃度が高くなり、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗が低減される。
また第2p型オーミック電極11であるTa膜の成膜後に酸素を供給していないこと、ならびに酸素原子を含むガスを含まない雰囲気下で熱処理を行っていることによって、熱処理を行ったときに金属酸化膜が形成されない。特に、Ta膜と接する第2のPd膜には酸素が含まれないので、第1の実施の形態よりもTa膜の酸化をさらに抑制することができる。これによって、p型オーミック電極中に高抵抗の膜が形成されることをさらに確実に防ぐことができるので、高い電流密度で動作させても発熱せず、長期的に安定して動作する半導体装置をさらに確実に得ることができる。
<第3の実施の形態>
次に本発明の第3の実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、前述の第1の実施の形態の半導体装置の製造方法と類似しており、第1および第2p型オーミック電極10,11の形成工程である電極形成工程が異なる。したがって、前述の第1の実施の形態と異なる電極形成工程について説明し、対応する箇所には同一の参照符を付して、第1の実施の形態と共通する説明を省略する。
第1の実施の形態の電極形成工程では、真空蒸着法によって第1および第2p型オーミック電極10,11を形成するが、本実施の形態の電極形成工程では、スパッタリング法によって第1および第2p型オーミック電極10,11を形成する。具体的には、まず、スパッタリング法によって、第1p型オーミック電極10としてPd膜を約50nm成膜する。Pd膜の成膜後、たとえば酸素(O2)、オゾン(O3)、一酸化二窒素(N2O)および一酸化窒素(NO)などの酸素原子を含むガスをスパッタチャンバー内に供給し、Pd膜の表面を酸化させ、Pd膜中に酸素を取り込む。酸素原子を含むガスを供給するときに、プラズマを発生させてもよい。その後、再度真空にし、スパッタリング法によって、第2p型オーミック電極11としてTa膜を約20nm成膜する。
Pd膜およびTa膜を成膜する一連の作業を同一のスパッタ装置で行った後、第1の実施の形態と同様に、熱処理工程において、酸素原子を含むガスを含まない雰囲気下、具体的には、酸素原子を含まないガス、たとえば窒素およびアルゴンなどの不活性ガスの雰囲気下または真空中で、400℃〜700℃の範囲の熱処理温度で、第1および第2p型オーミック電極10,11の熱処理を行う。これによって、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗を低減することができる。
Pd膜中に酸素を取り込むときに、Pd膜が形成されたn型低抵抗GaN基板1を100〜300℃に昇温すると、Pd膜への酸素の取り込み量が増えて、熱処理後におけるp型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗がより低くなる。またこの昇温は、酸素原子を含むガスを供給しながら行ってもよいし、酸素原子を含むガスを供給した後、ガス供給を停止して真空にした後に昇温を行ってもよい。
本実施の形態の半導体装置の製造方法によれば、電極形成工程において、p型GaNコンタクト層7上に、第1p型オーミック電極10であるPd膜および第2p型オーミック電極11であるTa膜から成り、p型オーミック電極を構成する金属膜を形成するとき、金属膜は、金属膜中に酸素原子が含まれるように形成される。より詳細には、第1p型オーミック電極10であるPd膜は、酸素原子が含まれるように形成される。具体的には、Pd膜を成膜した後、スパッタチャンバー内に酸素原子を含むガスを供給してPd膜の表面を酸化させることによって、Pd膜が形成される。これによって、第1p型オーミック電極10を構成するPd膜中に酸素原子が取り込まれ、p型オーミック電極を構成する金属膜中に酸素原子が取り込まれる。
このように金属膜中に酸素原子が存在する状態で、金属膜で構成されるp型オーミック電極が、熱処理工程で熱処理される。これによって、酸素原子を含むガスを含まない雰囲気下で熱処理を行っても、金属膜中に含まれる酸素原子、より詳細には第1p型オーミック電極10を構成するPd膜中に取り込まれた酸素原子によって、p型GaNコンタクト層7中のガリウム(Ga)が外方拡散してGa空孔が形成される。このGa空孔がアクセプタとして働くので、ホール濃度が高くなり、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗が低減され、p型GaNコンタクト層7に対するp型オーミック電極の接触抵抗が低減される。
またp型オーミック電極の熱処理は、酸素原子を含むガスを含まない雰囲気下で行われるので、p型オーミック電極の表面部である第2p型オーミック電極11の表面部には金属酸化膜が形成されない。したがってp型オーミック電極を構成する金属膜中に高抵抗の膜が形成されないので、高い電流密度で動作させても発熱せず、長期的に安定した動作が可能な半導体装置を得ることができる。
また本実施の形態の半導体装置の製造方法によれば、第2p型オーミック電極11であるTa膜の成膜後には酸素が供給されておらず、Ta膜は、酸素原子を含むガスを含まない雰囲気下で形成される。すなわちTa膜は、Ta膜中に酸素原子が含まれないように形成される。このように第2p型オーミック電極11であるTa膜は、酸素原子を含まないように形成されるので、前述のように酸素原子を含むガスを含まない雰囲気下で熱処理を行ったときに、Ta膜が酸化されることをより確実に防ぎ、p型オーミック電極の表面部である第2p型オーミック電極11の表面部に、Ta酸化膜のような高抵抗の金属酸化膜が形成されることをより確実に防ぐことができる。これによって、p型オーミック電極中に高抵抗の膜が形成されることをより確実に防ぐことができるので、高い電流密度で動作させても発熱せず、長期的に安定して動作する半導体装置をより確実に得ることができる。
<第4の実施の形態>
次に本発明の第4の実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、前述の第1および第2の実施の形態の半導体装置の製造方法と類似しており、第1および第2p型オーミック電極10,11の形成工程である電極形成工程が異なる。したがって、前述の第1および第2の実施の形態と異なる電極形成工程について説明し、対応する箇所には同一の参照符を付して、第1の実施の形態と共通する説明を省略する。
第1および第2の実施の形態の電極形成工程では、真空蒸着法によって第1および第2p型オーミック電極10,11を形成するが、本実施の形態の電極形成工程では、スパッタリング法によって第1および第2p型オーミック電極10,11を形成する。具体的には、まず、スパッタリング法によって、第1p型オーミック電極10として第1のPd膜をp型GaNコンタクト層7上に約20nm成膜する。第1のPd膜の成膜後、たとえば酸素(O2)、オゾン(O3)、一酸化二窒素(N2O)および一酸化窒素(NO)などの酸素原子を含むガスをスパッタチャンバー内に供給し、第1のPd膜の表面を酸化させ、第1のPd膜中に酸素を取り込む。酸素原子を含むガスを供給するときに、プラズマを発生させてもよい。その後、再度真空にし、スパッタリング法によって、第1p型オーミック電極10として第2のPd膜を第1のPd膜上に約30nm成膜する。このようにして、第1および第2のPd膜から成る第1p型オーミック電極10を形成する。続いて第2p型オーミック電極11としてTa膜を約20nm成膜する。
第1および第2のPd膜およびTa膜を成膜する一連の作業を同一のスパッタ装置で行った後、第1および第2の実施の形態と同様に、熱処理工程において、酸素原子を含むガスを含まない雰囲気下、具体的には、酸素原子を含まないガス、たとえば窒素およびアルゴンなどの不活性ガスの雰囲気下または真空中で、400℃〜700℃の範囲の熱処理温度で、第1および第2p型オーミック電極10,11の熱処理を行う。これによって、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗を低減することができる。
第1のPd膜中に酸素を取り込むときに、第1のPd膜が形成されたn型低抵抗GaN基板1を100℃〜300℃に昇温すると、第1のPd膜への酸素の取り込み量が増えて、熱処理後におけるp型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗がより低くなる。またこの昇温は、酸素原子を含むガスを供給しながら行ってもよいし、酸素原子を含むガスを供給した後、ガス供給を停止して真空にした後に昇温を行ってもよい。
本実施の形態の半導体装置の製造方法によれば、第1p型オーミック電極10を構成する第1のPd膜は、成膜した後、表面を酸化させることによって形成されるので、第1のPd膜中に酸素原子が取り込まれて、第1p型オーミック電極10中に酸素原子が取り込まれる。第1p型オーミック電極10に取り込まれた酸素原子により、酸素原子を含むガスを含まない雰囲気下で熱処理を行っても、p型GaNコンタクト層7中のGaが外方拡散してGa空孔が形成されてアクセプタとして働くので、ホール濃度が高くなり、p型GaNコンタクト層7に対する第1p型オーミック電極10の接触抵抗が低減される。
また第2p型オーミック電極11であるTa膜の成膜後に酸素を供給していないこと、ならびに酸素原子を含むガスを含まない雰囲気下で熱処理を行っていることによって、熱処理を行ったときに金属酸化膜が形成されない。特に、Ta膜と接する第2のPd膜には酸素が含まれないので、第1の実施の形態よりもTa膜の酸化をさらに抑制することができる。これによって、p型オーミック電極中に高抵抗の膜が形成されることをさらに確実に防ぐことができるので、高い電流密度で動作させても発熱せず、長期的に安定して動作する半導体装置をさらに確実に得ることができる。
図1は、エピタキシャル成長工程が終了した段階の状態を示す断面図である。 リッジ構造の形成が終了した段階の状態を示す断面図である。 絶縁膜9の形成が終了した段階の状態を示す断面図である。 第1p型オーミック電極10の形成が終了した段階の状態を示す断面図である。 第2p型オーミック電極11の形成が終了した段階の状態を示す断面図である。 パッド電極12の形成が終了した段階の状態を示す断面図である。 半導体装置20の構成を示す断面図である。
符号の説明
1 n型低抵抗GaN基板、2 n型AlGaNクラッド層、3 n型GaNガイド層、4 InGaN量子井戸活性層、5 p型GaNガイド層、6 p型AlGaNクラッド層、7 p型GaNコンタクト層、8 リッジ部、9 絶縁膜、10 第1p型オーミック電極、11 第2p型オーミック電極、12 パッド電極、13 n型オーミック電極、20 半導体装置。

Claims (3)

  1. 窒化物半導体から成るp型コンタクト層上に、パラジウム(Pd)膜およびタンタル(Ta)膜を順次形成して、前記パラジウム(Pd)膜および前記タンタル(Ta)膜から成る金属膜で構成されるオーミック電極を形成する工程を、前記金属膜中に酸素原子が含まれるように実行する電極形成工程と、
    酸素原子を含むガスを含まない雰囲気下で、前記オーミック電極を熱処理する熱処理工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記電極形成工程では、
    前記パラジウム(Pd)膜を、前記パラジウム(Pd)膜中に酸素原子が含まれるように形成し、
    前記タンタル(Ta)膜を、酸素原子を含むガスを含まない雰囲気下で形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記パラジウム(Pd)膜は、第1および第2のパラジウム(Pd)膜から成り、
    前記電極形成工程では、
    前記第1のパラジウム(Pd)膜中に酸素原子が含まれるように、前記第1のパラジウム(Pd)膜を前記p型コンタクト層上に形成し、前記第1のパラジウム(Pd)膜上に、酸素原子を含むガスを含まない雰囲気下で前記第2のパラジウム(Pd)膜を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
JP2007335698A 2007-12-27 2007-12-27 半導体装置の製造方法 Withdrawn JP2009158745A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007335698A JP2009158745A (ja) 2007-12-27 2007-12-27 半導体装置の製造方法
TW097143020A TW200939349A (en) 2007-12-27 2008-11-07 Method of manufacturing semiconductor device
US12/337,878 US20090170304A1 (en) 2007-12-27 2008-12-18 Method of manufacturing semiconductor device
CN200810190647XA CN101471253B (zh) 2007-12-27 2008-12-26 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335698A JP2009158745A (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009158745A true JP2009158745A (ja) 2009-07-16

Family

ID=40798999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335698A Withdrawn JP2009158745A (ja) 2007-12-27 2007-12-27 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20090170304A1 (ja)
JP (1) JP2009158745A (ja)
CN (1) CN101471253B (ja)
TW (1) TW200939349A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891691A (zh) * 2016-10-28 2019-06-14 欧司朗光电半导体有限公司 用于制造半导体激光器的方法和半导体激光器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258272B2 (ja) * 2007-11-30 2013-08-07 三菱電機株式会社 窒化物半導体装置およびその製造方法
JP2011146639A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd Iii族窒化物系半導体素子
CN103545353B (zh) * 2013-10-18 2016-05-11 四川飞阳科技有限公司 一种电极加热极及其加工工艺
JP2015170824A (ja) * 2014-03-10 2015-09-28 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
JP4148494B2 (ja) * 2001-12-04 2008-09-10 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
CN1729582A (zh) * 2002-12-20 2006-02-01 克里公司 包含半导体平台结构和导电结的电子器件和所述器件的制作方法
EP1450414A3 (en) * 2003-02-19 2008-12-24 Nichia Corporation Nitride semiconductor device
JP2005150675A (ja) * 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
KR100585919B1 (ko) * 2004-01-15 2006-06-01 학교법인 포항공과대학교 질화갈륨계 ⅲ­ⅴ족 화합물 반도체 소자 및 그 제조방법
JP5258272B2 (ja) * 2007-11-30 2013-08-07 三菱電機株式会社 窒化物半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891691A (zh) * 2016-10-28 2019-06-14 欧司朗光电半导体有限公司 用于制造半导体激光器的方法和半导体激光器
US10910226B2 (en) 2016-10-28 2021-02-02 Osram Oled Gmbh Method of producing a semiconductor laser and semiconductor laser
US11935755B2 (en) 2016-10-28 2024-03-19 Osram Oled Gmbh Method of producing a semiconductor laser and semiconductor laser

Also Published As

Publication number Publication date
US20090170304A1 (en) 2009-07-02
TW200939349A (en) 2009-09-16
CN101471253B (zh) 2010-11-10
CN101471253A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
JP4952534B2 (ja) 窒化物半導体発光素子の製造方法
JP4916434B2 (ja) 窒化物半導体装置及びその製造方法
JP2006135293A (ja) 化合物半導体素子の電極形成方法
JP2007158262A (ja) 半導体発光素子の製造方法
TWI401821B (zh) Semiconductor device manufacturing method
JP2008244160A (ja) III族窒化物系化合物半導体に対する電極形成方法及びp型III族窒化物系化合物半導体の製造方法
JP2009158745A (ja) 半導体装置の製造方法
JP6744521B1 (ja) 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
JPH11177134A (ja) 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子
JP4718852B2 (ja) 窒化物半導体装置及びその製造方法
JP5258272B2 (ja) 窒化物半導体装置およびその製造方法
US20090146308A1 (en) Nitride semiconductor device and method of manufacturing the same
JPWO2008081566A1 (ja) 電極構造、半導体素子、およびそれらの製造方法
JPH11298040A (ja) 半導体発光素子及びその製造方法
JP2005051137A (ja) 半導体装置の製造方法及び半導体装置
JP2009152356A (ja) 窒化物半導体装置とその製造方法
JP4476105B2 (ja) 窒化物半導体装置およびその製造方法
JP2009129943A (ja) 窒化物半導体装置とその製造方法
JP2005197754A (ja) 半導体発光素子およびその製造方法
JP2008130717A (ja) 窒化物半導体装置およびその製造方法
JP2004289031A (ja) 窒化物系半導体の形成方法および窒化物系半導体素子
JP2010045308A (ja) 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法
JP2004014747A (ja) 面発光型半導体レーザ素子
JP4123200B2 (ja) オーミック電極の形成方法
JP2010103333A (ja) 窒化物半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111020