JP2010045308A - 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法 - Google Patents
半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2010045308A JP2010045308A JP2008210008A JP2008210008A JP2010045308A JP 2010045308 A JP2010045308 A JP 2010045308A JP 2008210008 A JP2008210008 A JP 2008210008A JP 2008210008 A JP2008210008 A JP 2008210008A JP 2010045308 A JP2010045308 A JP 2010045308A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- manufacturing
- effect transistor
- aln layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置であって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供すること。
【解決手段】本発明の半導体装置では、III族窒化物系化合物半導体3の表面上に、Alを組成に含みスピネル構造をもつ酸化物4が形成されている。III族窒化物系化合物半導体3は、例えばGaNからなる。酸化物4は、例えばMgAl2O4、MnAl2O4、CoAl2O4、NiAl2O4からなる。
【選択図】図1
【解決手段】本発明の半導体装置では、III族窒化物系化合物半導体3の表面上に、Alを組成に含みスピネル構造をもつ酸化物4が形成されている。III族窒化物系化合物半導体3は、例えばGaNからなる。酸化物4は、例えばMgAl2O4、MnAl2O4、CoAl2O4、NiAl2O4からなる。
【選択図】図1
Description
この発明は、III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置およびその製造方法に関する。
また、この発明は、III族窒化物系化合物半導体をチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜として酸化物を備えたMOS型電界効果トランジスタおよびその製造方法に関する。
現在、III族窒化物系化合物半導体をチャネル領域の材料とするMOS型電界効果トランジスタにおいては、ゲート絶縁膜として様々な酸化物が用いられている。
例えば、特許文献1(特開平11−163334号公報)には高抵抗ダイアモンド層、特許文献2(特開2002−329863号公報)にはGaN層を酸化したGa2O3層、特許文献3(特開2002−324813号公報)には比誘電率10以上の高誘電体材料、特許文献4(特開2005−183597号公報)には窒素を含むAlの酸化物(AlON)、特許文献5(特開2005−268507号公報)にはSi単結晶薄膜を酸化したSiO2膜、特許文献6(特開2006−245317号公報)にはTa,Hf,Hf,Al,La,Yの酸化物、特許文献7(特開2007−81346号公報)にはハロゲン化物、特許文献8(特開2007−149794号公報)には仕事関数が5.6eV以上でかつ導電性を有する酸化物、特許文献9(特開2007−281453号公報)には比誘電率9以上22以下の誘電体(HfAlO)がそれぞれ挙げられている。
これらの様々な材料の中で、GaNをチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜としてSiO2膜を備えたものが広く用いられている。現在、この種のMOS型電界効果トランジスタでは、チャネル領域におけるキャリアの移動度は、せいぜい200cm2/Vs程度である。
特開平11−163334号公報
特開2002−329863号公報
特開2002−324813号公報
特開2005−183597号公報
特開2005−268507号公報
特開2006−245317号公報
特開2007−81346号公報
特開2007−149794号公報
特開2007−281453号公報
ところで、各種電子機器の性能を高めるために、MOS型電界効果トランジスタの特性改善が求められている。上述のGaNをチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜としてSiO2膜を備えたMOS型電界効果トランジスタでは、チャネル領域におけるキャリアの移動度は、GaNとSiO2との界面の界面準位に起因して制限されている。この界面準位の密度をいかに抑えることができるかが特性改善の鍵となる。
上記特許文献1、3、5〜9では、III族窒化物系化合物半導体を形成した後に、別の方法(例えばスパッタ法など)で酸化物を堆積する。このため、界面準位密度を十分に小さくすることができない。
一方、特許文献2、4の場合には、III族窒化物系化合物半導体を形成した後に、その最表面にあるGaNまたはAlNを酸化することでGa2O3やAlONを形成している。このため、上述の他の特許文献1、3、5〜9の場合に比して、界面準位密度をある程度小さくできると期待される。しかしながら、GaNとGa2O3との間またはAlNとAlONとの間の結晶構造の違いや格子不整合に起因した新たな欠陥が発生し、その結果、新たな界面準位が生じてしまう。このため、実際には、期待するほどの改善効果が得られていない。
そこで、この発明の課題は、III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置であって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供することにある。
また、この発明の課題は、そのような半導体装置を作製する半導体装置の製造方法を提供することにある。
また、この発明の課題は、この発明は、III族窒化物系化合物半導体をチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜として酸化物を備えたMOS型電界効果トランジスタであって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供することにある。
また、この発明の課題は、そのようなMOS型電界効果トランジスタを作製するMOS型電界効果トランジスタの製造方法を提供することにある。
上記課題を解決するため、この発明の半導体装置は、GaNの表面上に、Alを組成に含みスピネル構造をもつ酸化物が形成されていることを特徴とする。
本明細書で、或る化合物が或る元素を「組成に含む」とは、上記化合物の組成式に表れるように上記元素を含むことを意味する。
GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明の半導体装置では、III族窒化物系化合物半導体であるGaNとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaNの表面近傍領域では移動度が高くなる。特に、III族窒化物であるAlNを酸化して上記酸化物を形成した場合、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。
一実施形態の半導体装置では、上記スピネル構造をもつ酸化物が、MgAl2O4、MnAl2O4、CoAl2O4、NiAl2O4のうちの少なくとも1つからなることを特徴とする。
この一実施形態の半導体装置では、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。
この発明の半導体装置の製造方法は、上記半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素をイオン注入し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素をイオン注入し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
この発明の半導体装置の製造方法では、基板上にGaN層とAlN層を連続的に形成するので、GaN層とAlN層との界面が大気に晒されることがない。また、GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製された半導体装置では、III族窒化物系化合物半導体であるGaNとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaN層の表面近傍領域では移動度が高くなる。
別の局面では、この発明の半導体装置の製造方法は、上記半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素を熱拡散し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素を熱拡散し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
この発明の半導体装置の製造方法では、基板上にGaN層とAlN層を連続的に形成するので、GaN層とAlN層との界面が大気に晒されることがない。また、GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製された半導体装置では、III族窒化物系化合物半導体であるGaNとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaN層の表面近傍領域では移動度が高くなる。
さらに別の局面では、この発明の半導体装置の製造方法は、上記半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともGaN層と、不純物元素を含むAlN層とを順次連続的に形成し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
基板上に少なくともGaN層と、不純物元素を含むAlN層とを順次連続的に形成し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
この発明の半導体装置の製造方法では、基板上にGaN層とAlN層を連続的に形成するので、GaN層とAlN層との界面が大気に晒されることがない。また、GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製された半導体装置では、III族窒化物系化合物半導体であるGaNとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaN層の表面近傍領域では移動度が高くなる。
一実施形態の半導体装置の製造方法では、上記不純物が、Mg、Mn、Co、Niのうちの少なくとも1つからなることを特徴とする。
この一実施形態の半導体装置の製造方法によれば、上記酸化物として、MgAl2O4、MnAl2O4、CoAl2O4、NiAl2O4が形成される。GaNと、これらの酸化物とは、比較的格子不整合が小さい。
この発明のMOS型電界効果トランジスタは、
GaNの表面のうち互いに離間した位置に形成されたソース領域およびドレイン領域と、
上記GaNのうち上記ソース領域と上記ドレイン領域との間の表面上に形成され、Alを組成に含みスピネル構造をもつ酸化物と、
上記酸化物上に形成されたゲート電極とを備えたことを特徴とする。
GaNの表面のうち互いに離間した位置に形成されたソース領域およびドレイン領域と、
上記GaNのうち上記ソース領域と上記ドレイン領域との間の表面上に形成され、Alを組成に含みスピネル構造をもつ酸化物と、
上記酸化物上に形成されたゲート電極とを備えたことを特徴とする。
GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明のMOS型電界効果トランジスタでは、III族窒化物系化合物半導体であるGaNとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaNの表面近傍領域、つまりチャネル領域では移動度が高くなる。特に、III族窒化物であるAlNを酸化して上記酸化物を形成した場合、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。これらの結果、電気的特性に優れたノーマリオフ型のMOS型電界効果トランジスタを実現できる。
一実施形態のMOS型電界効果トランジスタでは、上記スピネル構造をもつ酸化物が、MgAl2O4、MnAl2O4、CoAl2O4、NiAl2O4のうちの少なくとも1つからなることを特徴とする。
この一実施形態の半導体装置では、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。
この発明のMOS型電界効果トランジスタの製造方法は、上記MOS型電界効果トランジスタを作製するMOS型電界効果トランジスタの製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素をイオン注入し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素をイオン注入し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
この発明のMOS型電界効果トランジスタの製造方法では、基板上にGaN層とAlN層を連続的に形成するので、GaN層とAlN層との界面が大気に晒されることがない。また、GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製されたMOS型電界効果トランジスタでは、III族窒化物系化合物半導体であるGaN層とその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaN層の表面近傍領域では移動度が高くなる。
別の局面では、この発明のMOS型電界効果トランジスタの製造方法は、上記MOS型電界効果トランジスタを作製するMOS型電界効果トランジスタの製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素を熱拡散し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素を熱拡散し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
この発明のMOS型電界効果トランジスタの製造方法では、基板上にGaN層とAlN層を連続的に形成するので、GaN層とAlN層との界面が大気に晒されることがない。また、GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製されたMOS型電界効果トランジスタでは、III族窒化物系化合物半導体であるGaN層とその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaN層の表面近傍領域では移動度が高くなる。
さらに別の局面では、この発明のMOS型電界効果トランジスタの製造方法は、上記MOS型電界効果トランジスタを作製するMOS型電界効果トランジスタの製造方法であって、
基板上に少なくともGaN層と、不純物元素を含むAlN層とを順次連続的に形成し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
基板上に少なくともGaN層と、不純物元素を含むAlN層とを順次連続的に形成し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
この発明のMOS型電界効果トランジスタの製造方法では、基板上にGaN層とAlN層を連続的に形成するので、GaN層とAlN層との界面が大気に晒されることがない。また、GaNと、Alを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製されたMOS型電界効果トランジスタでは、III族窒化物系化合物半導体であるGaN層とその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記GaN層の表面近傍領域では移動度が高くなる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1実施形態)
図1は、この発明の一実施形態のMOS型電界効果トランジスタの断面構造を示している。このMOS型電界効果トランジスタは、基板としてのSi基板1を備えている。Si基板1上に、GaN/AlN超格子バッファ層2と、カーボンドープGaN層(厚さ1μm)3とがこの順に設けられている。GaN/AlN超格子バッファ層2は、図示しないGaN層(厚さ20nm)とAlN層(厚さ5nm)とを交互に20回繰返し堆積して形成されている。GaN層3の表面のうち互いに離間した位置にソース領域5、ドレイン領域6が形成されている。GaN層3のうちソース領域5とドレイン領域6との間の表面上に、ゲート絶縁膜として、Alを組成に含みスピネル構造をもつ酸化物としてのCoAl2O4膜4が形成されている。ソース領域5、ドレイン領域6上にそれぞれオーミック電極5M、6Mが形成されている。また、CoAl2O4膜4上にゲート電極7が形成されている。
図1は、この発明の一実施形態のMOS型電界効果トランジスタの断面構造を示している。このMOS型電界効果トランジスタは、基板としてのSi基板1を備えている。Si基板1上に、GaN/AlN超格子バッファ層2と、カーボンドープGaN層(厚さ1μm)3とがこの順に設けられている。GaN/AlN超格子バッファ層2は、図示しないGaN層(厚さ20nm)とAlN層(厚さ5nm)とを交互に20回繰返し堆積して形成されている。GaN層3の表面のうち互いに離間した位置にソース領域5、ドレイン領域6が形成されている。GaN層3のうちソース領域5とドレイン領域6との間の表面上に、ゲート絶縁膜として、Alを組成に含みスピネル構造をもつ酸化物としてのCoAl2O4膜4が形成されている。ソース領域5、ドレイン領域6上にそれぞれオーミック電極5M、6Mが形成されている。また、CoAl2O4膜4上にゲート電極7が形成されている。
このMOS型電界効果トランジスタは、次のようにして作製される。
まず、図4−1(a)に示すように、基板としてのSi基板1上に、MOCVD法により基板温度1100℃でGaN/AlN超格子バッファ層2、カーボンドープGaN層(厚さ1μm)3、AlN層(厚さ20nm)4Fを順次連続的に成長させる。カーボンドープ層は、基板温度とV/III比の調整で実現している。GaN層3とAlN層4Fを連続的に形成するので、GaN層3とAlN層4Fとの界面が大気に晒されることがない。
次に、図4−1(b)に示すように、AlN層4F上に、CVD法またはスパッタ法により、スルー膜としてのSiNx膜またはSiO2膜を堆積する。この例では、プラズマCVD法を用いてSiNx膜8を100nm堆積した。
次に、図4−1(c)に示すように、スルー膜としてのSiNx膜8を通して、AlN層4Fに不純物元素としてのCo(矢印71で示す。)をイオン注入する。この例では、注入のエネルギを10keVとし、ドーズ量を1×1021cm−3とした。
引き続いて、図4−1(d)に示すように、SiNx膜8をフッ酸またはバッファードフッ酸によって除去する。その後、図4−1(e)に示すように、酸素50%雰囲気中で温度900℃にて60分間の熱酸化処理行う。これにより、上記不純物元素としてのCoを含むAlN層4Fを酸化して、カーボンドープGaN層3上に、上記AlN層4F中のAlと上記不純物元素としてのCoとを組成に含みスピネル構造をもつ酸化物としてのCoAl2O4膜4を形成する。
次に、図4−1(f)に示すように、CoAl2O4膜4上に、再びスルー膜としてのSiNx膜9をプラズマCVD法で25nm堆積する。その上に、図4−2(g)に示すように、フォトリソグラフでレジストパターン41を形成する。このレジストパターン(オーミックパターン)41は、図1中に示したソース領域5、ドレイン領域6に対応する位置に開口41a、41bをもつ。
次に、図4−2(h)に示すように、レジストパターン41をマスクとし、SiNx膜9とCoAl2O4膜4を通して、GaN層3のうち開口41a、41bに対応する位置に選択的にSi(矢印72で示す。)をイオン注入する。続いて、図4−2(i)に示すように、レジストパターン41を除去した後、窒素雰囲気中で温度900℃にて活性化のための熱処理を行う。これにより、GaN層3のうち開口41a、41bに対応する位置に、ソース領域5、ドレイン領域6を形成する。
次に、図4−2(j)に示すように、SiNx膜9をフッ酸またはバッファードフッ酸によって除去する。その後、図4−2(k)に示すように、再びフォトリソグラフでレジストパターン42を形成する。このレジストパターン(オーミックパターン)42は、レジストパターン41と同様に、ソース領域5、ドレイン領域6に対応する位置に開口42a、42bをもつ。
次に、図4−2(l)に示すように、レジストパターン42をマスクとし、開口42a、42bを通して、RIE(リアクティブ・イオン・エッチング)やICP(誘導結合プラズマ)などのドライエッチングを行って、CoAl2O4膜4のうちソース領域5、ドレイン領域6上に存する部分を除去する。これにより、コンタクト抵抗の改善を図る。この例では、塩素ガスを用いたICPでエッチングしたが、フッ素系ガスでも、RIEでも同様にエッチング可能である。
次に、図4−3(m)に示すように、レジストパターン42を剥離した後、再びフォトリソグラフでレジストパターン43を形成する。このレジストパターン43は、ソース領域5、ドレイン領域6に対応する位置に開口43a、43bをもつほか、上記開口43a、43bにつながる図示しないソース配線、ドレイン配線のための開口をもつ。
次に、この上に、一旦全面にオーミック電極材料を堆積する。続いて、図4−3(n)に示すように、リフトオフを行って、開口43a、43b内に、上記オーミック電極材料の一部からなるソース電極5M、ドレイン電極6Mを形成すると同時に、オーミック金属5M、6Mにつながる図示しないソース配線、ドレイン配線を形成する。上記オーミック電極材料としては、Ti/AlやHf/Alなど、上記ソース領域5、ドレイン領域6に対してオーミック接触を形成する金属であれば、特に制限されない。この例では、上記オーミック電極材料として、Ti/Al/Mo/Auの積層(Ti/Al/Mo/Auの厚さはそれぞれ15/60/35/50nm)を用いた。そして、図4−3(o)に示すように、窒素(N2)雰囲気中で800℃/1分間の熱処理を行ってオーミック特性を得る。なお、上記オーミック電極材料として、Hf/Al/Hf/Auの積層(Hf/Al/Hf/Auの厚さはそれぞれ10/60/10/60nm)を用い、800℃/1分間の熱処理を行うことによっても、同程度のオーミック特性が得られる。
次に、この上に、図4−3(p)に示すように、フォトリソグラフでレジストパターン44を形成する。このレジストパターン(ショットキーパターン)44は、図1に示したゲート電極7に対応する位置に開口44aをもつほか、上記開口44aにつながる図示しないゲート配線のための開口をもつ。
最後に、この上に、一旦全面にゲート電極材料を堆積する。続いて、図4−3(q)に示すように、リフトオフを行って、開口44a内に、上記ゲート電極材料の一部からなるゲート電極7を形成すると同時に、ゲート電極7につながる図示しないゲート配線を形成する。これにより、MOS型電界効果トランジスタの作製を完了する。上記ゲート電極材料としては、WNやNi,Pt,Pdを用いることができる。この例では、反応性スパッタ法を用いて、ガス流量比Ar:N2=16.8:50sccm、圧力P=5Pa、投入電力Pin=300WでWNを100nm堆積している。通常の金属(Ni,Pt,Pdなど)を堆積する場合には電子ビーム(EB)蒸着法を用いることができる。
この製造方法では、既述のように、Si基板1上にGaN層3とAlN層4Fを連続的に形成するので、GaN層3とAlN層4Fとの界面が大気に晒されることがない。また、GaNと、スピネル構造をもつCoAl2O4とは、比較的格子不整合が小さい。その結果、この製造方法により作製されたMOS型電界効果トランジスタでは、III族窒化物系化合物半導体であるGaN層3とその表面上に形成されたCoAl2O4膜4との間の界面の界面準位密度を小さくすることができる。また、上記GaN層3の表面近傍のチャネル領域では移動度が高くなる。
実際に作製されたMOS型電界効果トランジスタでは、GaN層3とCoAl2O4膜4との間の界面準位密度は、従来(GaN層上のSiO2膜を高温で熱処理した場合)に比して2桁以上の改善が見られた。また、実際に作製されたMOS型電界効果トランジスタでは、移動度も400〜500cm2/Vsとなり、従来に比して数倍の改善が見られた。
本実施形態では、AlN層4Fに不純物元素としてのCoをイオン注入したが、これに限られるものではない。不純物元素としてMg、Mn、Niをイオン注入した場合でも、同様の効果が得られる。
(第2実施形態)
図2は、この発明の別の実施形態のMOS型電界効果トランジスタの断面構造を示している。このMOS型電界効果トランジスタは、基板としてのサファイア基板11を備えている。サファイア基板11上に、GaNバッファ層(層厚30nm)12と、カーボンドープGaN層(厚さ2μm)13とがこの順に設けられている。GaN層13の表面のうち互いに離間した位置にソース領域15、ドレイン領域16が形成されている。GaN層13のうちソース領域15とドレイン領域16との間の表面上に、ゲート絶縁膜として、Alを組成に含みスピネル構造をもつ酸化物としてのNiAl2O4膜14が形成されている。ソース領域15、ドレイン領域16上にそれぞれオーミック電極15M、16Mが形成されている。また、NiAl2O4膜14上にゲート電極17が形成されている。
図2は、この発明の別の実施形態のMOS型電界効果トランジスタの断面構造を示している。このMOS型電界効果トランジスタは、基板としてのサファイア基板11を備えている。サファイア基板11上に、GaNバッファ層(層厚30nm)12と、カーボンドープGaN層(厚さ2μm)13とがこの順に設けられている。GaN層13の表面のうち互いに離間した位置にソース領域15、ドレイン領域16が形成されている。GaN層13のうちソース領域15とドレイン領域16との間の表面上に、ゲート絶縁膜として、Alを組成に含みスピネル構造をもつ酸化物としてのNiAl2O4膜14が形成されている。ソース領域15、ドレイン領域16上にそれぞれオーミック電極15M、16Mが形成されている。また、NiAl2O4膜14上にゲート電極17が形成されている。
このMOS型電界効果トランジスタは、次のようにして作製される。
まず、図5−1(a)に示すように、基板としてのサファイア基板11上に、MOCVD法によりGaNバッファ層(層厚30nm)12、カーボンドープGaN層(厚さ2μm)13、AlN層(厚さ10nm)14Fを順次連続的に成長させる。このとき、GaNバッファ層12は、比較的低温の基板温度500℃で成長させる一方、カーボンドープGaN層13とAlN層14Fは、基板温度1100℃で成長させる。カーボンドープ層は、基板温度とV/III比の調整で実現している。GaN層13とAlN層14Fを連続的に形成するので、GaN層13とAlN層14Fとの界面が大気に晒されることがない。
次に、図5−1(b)に示すように、AlN層14F上に、電子ビーム(EB)蒸着法により、Ni層(厚さ50nm)18を堆積する。続いて、図5−1(c)に示すように、基板温度1000℃で10分間の熱処理を行って、Ni層18からAlN層14Fへ不純物元素としてのNiを拡散させる。
次に、図5−1(d)に示すように、Ni層18をエッチングして除去する。その後、酸素雰囲気中で温度900℃にて30分間の熱酸化処理を行う。これにより、上記不純物元素としてのNiを含むAlN層14Fを酸化して、図5−1(e)に示すように、カーボンドープGaN層13上に、上記AlN層14F中のAlと上記不純物元素としてのNiとを組成に含みスピネル構造をもつ酸化物としてのNiAl2O414を形成する。
次に、NiAl2O4膜14上に、スルー膜としてのSiNx膜19をプラズマCVD法で25nm堆積する。その上に、図5−1(f)に示すように、フォトリソグラフでレジストパターン51を形成する。このレジストパターン(オーミックパターン)51は、図2中に示したソース領域15、ドレイン領域16に対応する位置に開口51a、51bをもつ。
次に、図5−2(g)に示すように、レジストパターン51をマスクとし、SiNx膜19とNiAl2O4膜14を通して、GaN層13のうち開口51a、51bに対応する位置に選択的にSi(矢印73で示す。)をイオン注入する。続いて、図5−2(h)に示すように、レジストパターン51を除去した後、窒素雰囲気中で温度900℃にて活性化のための熱処理を行う。これにより、GaN層13のうち開口51a、51bに対応する位置に、ソース領域15、ドレイン領域16を形成する。
次に、図5−2(i)に示すように、SiNx膜19をフッ酸またはバッファードフッ酸によって除去する。その後、図5−2(j)に示すように、再びフォトリソグラフでレジストパターン52を形成する。このレジストパターン(オーミックパターン)52は、レジストパターン51と同様に、ソース領域15、ドレイン領域16に対応する位置に開口52a、52bをもつ。
次に、図5−2(k)に示すように、レジストパターン52をマスクとし、開口52a、52bを通して、RIE(リアクティブ・イオン・エッチング)やICP(誘導結合プラズマ)などのドライエッチングを行って、NiAl2O4膜14のうちソース領域15、ドレイン領域16上に存する部分を除去する。これにより、コンタクト抵抗の改善を図る。この例では、塩素ガスを用いたICPでエッチングしたが、フッ素系ガスでも、RIEでも同様にエッチング可能である。
次に、図5−2(l)に示すように、レジストパターン52を剥離した後、再びフォトリソグラフでレジストパターン53を形成する。このレジストパターン53は、ソース領域15、ドレイン領域16に対応する位置に開口53a、53bをもつほか、図示しないソース配線、ドレイン配線のための開口をもつ。
次に、この上に、一旦全面にオーミック電極材料を堆積する。続いて、図5−3(m)に示すように、リフトオフを行って、開口53a、53b内に、上記オーミック電極材料の一部からなるソース電極15M、ドレイン電極16Mを形成すると同時に、オーミック金属15M、16Mにつながる図示しないソース配線、ドレイン配線を形成する。上記オーミック電極材料としては、Ti/AlやHf/Alなど、上記ソース領域15、ドレイン領域16に対してオーミック接触を形成する金属であれば、特に制限されない。この例では、上記オーミック電極材料として、Ti/Al/Mo/Auの積層(Ti/Al/Mo/Auの厚さはそれぞれ15/60/35/50nm)を用いた。そして、図5−3(n)に示すように、窒素(N2)雰囲気中で800℃/1分間の熱処理を行ってオーミック特性を得る。
次に、この上に、図5−3(o)に示すように、フォトリソグラフでレジストパターン54を形成する。このレジストパターン(ショットキーパターン)54は、図2に示したゲート電極17に対応する位置に開口54aをもつほか、図示しないゲート配線のための開口をもつ。
最後に、この上に、一旦全面にゲート電極材料を堆積する。続いて、図5−3(p)に示すように、リフトオフを行って、開口54a内に、上記ゲート電極材料の一部からなるゲート電極17を形成すると同時に、ゲート電極17につながる図示しないゲート配線を形成する。これにより、MOS型電界効果トランジスタの作製を完了する。上記ゲート電極材料としては、WNやNi,Pt,Pdを用いることができる。この例では、反応性スパッタ法を用いて、ガス流量比Ar:N2=16.8:50sccm、圧力P=5Pa、投入電力Pin=300WでWNを100nm堆積している。通常の金属(Ni,Pt,Pdなど)を堆積する場合には電子ビーム(EB)蒸着法を用いることができる。
この製造方法では、既述のように、サファイア基板11上にGaN層13とAlN層14Fを連続的に形成するので、GaN層13とAlN層14Fとの界面が大気に晒されることがない。また、GaNと、スピネル構造をもつNiAl2O4とは、比較的格子不整合が小さい。その結果、この製造方法により作製されたMOS型電界効果トランジスタでは、III族窒化物系化合物半導体であるGaN層13とその表面上に形成されたNiAl2O4膜14との間の界面の界面準位密度を小さくすることができる。また、上記GaN層13の表面近傍のチャネル領域では移動度が高くなる。
実際に作製されたMOS型電界効果トランジスタでは、GaN層13とNiAl2O4膜14との間の界面準位密度は、従来(GaN層上のSiO2膜を高温で熱処理した場合)に比して2桁以上の改善が見られた。また、実際に作製されたMOS型電界効果トランジスタでは、移動度も400〜500cm2/Vsとなり、従来に比して数倍の改善が見られた。
本実施形態では、AlN層14Fに不純物元素としてのNiを熱拡散したが、これに限られるものではない。不純物元素としてCo、Mg、Mnを熱拡散した場合でも、同様の効果が得られる。
(第3実施形態)
図3は、この発明のさらに別の実施形態のMOS型電界効果トランジスタの断面構造を示している。このMOS型電界効果トランジスタは、基板としてのSiC基板21を備えている。SiC基板21上に、AlNバッファ層(厚さ100nm)22と、カーボンドープGaN層(厚さ1μm)23とがこの順に設けられている。GaN層23の表面のうち互いに離間した位置にソース領域25、ドレイン領域26が形成されている。GaN層23のうちソース領域25とドレイン領域26との間の表面上に、ゲート絶縁膜として、Alを組成に含みスピネル構造をもつ酸化物としてのMgAl2O4膜24が形成されている。ソース領域25、ドレイン領域26上にそれぞれオーミック電極25M、26Mが形成されている。また、MgAl2O4膜24上にゲート電極27が形成されている。
図3は、この発明のさらに別の実施形態のMOS型電界効果トランジスタの断面構造を示している。このMOS型電界効果トランジスタは、基板としてのSiC基板21を備えている。SiC基板21上に、AlNバッファ層(厚さ100nm)22と、カーボンドープGaN層(厚さ1μm)23とがこの順に設けられている。GaN層23の表面のうち互いに離間した位置にソース領域25、ドレイン領域26が形成されている。GaN層23のうちソース領域25とドレイン領域26との間の表面上に、ゲート絶縁膜として、Alを組成に含みスピネル構造をもつ酸化物としてのMgAl2O4膜24が形成されている。ソース領域25、ドレイン領域26上にそれぞれオーミック電極25M、26Mが形成されている。また、MgAl2O4膜24上にゲート電極27が形成されている。
このMOS型電界効果トランジスタは、次のようにして作製される。
まず、図6−1(a)に示すように、基板としてのSiC基板21上に、MOCVD法により基板温度1100℃でAlNバッファ層(厚さ100nm)22、カーボンドープGaN層(厚さ1μm)23、不純物元素としてのMgが添加されたAlN層(以下「Mg添加AlN層」と呼ぶ。厚さ10nm)24Fを順次連続的に成長させる。カーボンドープ層は、基板温度とV/III比の調整で実現している。GaN層23とMg添加AlN層24Fを連続的に形成するので、GaN層23とMg添加AlN層24Fとの界面が大気に晒されることがない。
次に、酸素雰囲気中で温度900℃にて30分間の熱酸化処理を行う。これにより、上記Mg添加AlN層24Fを酸化して、図6−1(b)に示すように、カーボンドープGaN層23上に、上記Mg添加AlN層24F中のAlと上記不純物元素としてのMgとを組成に含みスピネル構造をもつ酸化物としてのMgAl2O4膜24を形成する。
次に、図6−1(c)に示すように、MgAl2O4膜24上に、スルー膜としてのSiNx膜28をプラズマCVD法で25nm堆積する。その上に、図6−1(d)に示すように、フォトリソグラフでレジストパターン61を形成する。このレジストパターン(オーミックパターン)61は、図3中に示したソース領域25、ドレイン領域26に対応する位置に開口61a、61bをもつ。
次に、図6−1(e)に示すように、レジストパターン61をマスクとし、SiNx膜28とMgAl2O4膜24を通して、GaN層23のうち開口61a、61bに対応する位置に選択的にSi(矢印74で示す。)をイオン注入する。続いて、図6−1(f)に示すように、レジストパターン61を除去した後、窒素雰囲気中で温度900℃にて活性化のための熱処理を行う。これにより、GaN層23のうち開口61a、61bに対応する位置に、ソース領域25、ドレイン領域26を形成する。
次に、図6−2(g)に示すように、SiNx膜28をフッ酸またはバッファードフッ酸によって除去する。その後、図6−2(h)に示すように、再びフォトリソグラフでレジストパターン62を形成する。このレジストパターン(オーミックパターン)62は、レジストパターン61と同様に、ソース領域25、ドレイン領域26に対応する位置に開口62a、62bをもつ。
次に、図6−2(i)に示すように、レジストパターン62をマスクとし、開口62a、62bを通して、RIE(リアクティブ・イオン・エッチング)やICP(誘導結合プラズマ)などのドライエッチングを行って、MgAl2O4膜24のうちソース領域25、ドレイン領域26上に存する部分を除去する。これにより、コンタクト抵抗の改善を図る。この例では、塩素ガスを用いたICPでエッチングしたが、フッ素系ガスでも、RIEでも同様にエッチング可能である。
次に、図6−2(j)に示すように、レジストパターン62を剥離した後、再びフォトリソグラフでレジストパターン63を形成する。このレジストパターン63は、ソース領域25、ドレイン領域25に対応する位置に開口63a、63bをもつほか、図示しないソース配線、ドレイン配線のための開口をもつ。
次に、この上に、一旦全面にオーミック電極材料を堆積する。続いて、図6−2(k)に示すように、リフトオフを行って、開口63a、63b内に、上記オーミック電極材料の一部からなるソース電極25M、ドレイン電極26Mを形成すると同時に、オーミック金属25M、26Mにつながる図示しないソース配線、ドレイン配線を形成する。上記オーミック電極材料としては、Ti/AlやHf/Alなど、上記ソース領域25、ドレイン領域26に対してオーミック接触を形成する金属であれば、特に制限されない。この例では、上記オーミック電極材料として、Ti/Al/Mo/Auの積層(Ti/Al/Mo/Auの厚さはそれぞれ15/60/35/50nm)を用いた。そして、図6−2(l)に示すように、窒素(N2)雰囲気中で800℃/1分間の熱処理を行ってオーミック特性を得る。
次に、この上に、図6−3(m)に示すように、フォトリソグラフでレジストパターン64を形成する。このレジストパターン(ショットキーパターン)64は、図3に示したゲート電極27に対応する位置に開口64aをもつほか、図示しないゲート配線のための開口をもつ。
最後に、この上に、一旦全面にゲート電極材料を堆積する。続いて、図6−3(n)に示すように、リフトオフを行って、開口64a内に、上記ゲート電極材料の一部からなるゲート電極27を形成すると同時に、ゲート電極27につながる図示しないゲート配線を形成する。これにより、MOS型電界効果トランジスタの作製を完了する。上記ゲート電極材料としては、WNやNi,Pt,Pdを用いることができる。この例では、反応性スパッタ法を用いて、ガス流量比Ar:N2=16.8:50sccm、圧力P=5Pa、投入電力Pin=300WでWNを100nm堆積している。通常の金属(Ni,Pt,Pdなど)を堆積する場合には電子ビーム(EB)蒸着法を用いることができる。
この製造方法では、既述のように、SiC基板21上にGaN層23とMg添加AlN層24Fを連続的に形成するので、GaN層23とMg添加AlN層24Fとの界面が大気に晒されることがない。また、GaNと、スピネル構造をもつMgAl2O4とは、比較的格子不整合が小さい。その結果、この製造方法により作製されたMOS型電界効果トランジスタでは、III族窒化物系化合物半導体であるGaN層23とその表面上に形成されたMgAl2O4膜24との間の界面の界面準位密度を小さくすることができる。また、上記GaN層23の表面近傍のチャネル領域では移動度が高くなる。
実際に作製されたMOS型電界効果トランジスタでは、GaN層23とMgAl2O4膜24との間の界面準位密度は、従来(GaN層上のSiO2膜を高温で熱処理した場合)に比して2桁以上の改善が見られた。また、実際に作製されたMOS型電界効果トランジスタでは、移動度も400〜500cm2/Vsとなり、従来に比して数倍の改善が見られた。
本実施形態では、Mg添加AlN層24Fを熱酸化したが、これに限られるものではない。不純物元素としてCo添加AlN層,Mn添加AlN層,Ni添加AlN層を熱酸化した場合でも、同様の効果が得られる。
なお、上述の各実施形態では、III族窒化物系化合物半導体をチャネル領域の材料とし、そのチャネル領域の表面上に酸化物からなるゲート絶縁膜を備えたMOS型電界効果トランジスタおよびその製造方法を説明したが、本発明の範囲はこれに限られるものではない。当業者ならば分かるように、本発明は、III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置に広く適用することができる。そして、上記III族窒化物系化合物半導体と上記その表面上に設けられた酸化物との界面の界面準位密度を小さくでき、移動度を高くできる。
1 Si基板
4 CoAl2O4膜
5、15、25 ソース領域
6、16、26 ドレイン領域
7、17、27 ゲート電極
11 サファイア基板
14 NiAl2O4膜
21 SiC基板
24 MgAl2O4膜
4 CoAl2O4膜
5、15、25 ソース領域
6、16、26 ドレイン領域
7、17、27 ゲート電極
11 サファイア基板
14 NiAl2O4膜
21 SiC基板
24 MgAl2O4膜
Claims (11)
- GaNの表面上に、Alを組成に含みスピネル構造をもつ酸化物が形成されていることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、
上記スピネル構造をもつ酸化物が、MgAl2O4、MnAl2O4、CoAl2O4、NiAl2O4のうちの少なくとも1つからなることを特徴とする半導体装置。 - 請求項1に記載の半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素をイオン注入し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素を熱拡散し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともGaN層と、不純物元素を含むAlN層とを順次連続的に形成し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする半導体装置の製造方法。 - 請求項3から5までのいずれか一つに記載の半導体装置の製造方法において、
上記不純物が、Mg、Mn、Co、Niのうちの少なくとも1つからなることを特徴とする半導体装置の製造方法。 - GaNの表面のうち互いに離間した位置に形成されたソース領域およびドレイン領域と、
上記GaNのうち上記ソース領域と上記ドレイン領域との間の表面上に形成され、Alを組成に含みスピネル構造をもつ酸化物と、
上記酸化物上に形成されたゲート電極とを備えたことを特徴とするMOS型電界効果トランジスタ。 - 請求項7に記載のMOS型電界効果トランジスタにおいて、
上記スピネル構造をもつ酸化物が、MgAl2O4、MnAl2O4、CoAl2O4、NiAl2O4のうちの少なくとも1つからなることを特徴とするMOS型電界効果トランジスタ。 - 請求項7に記載のMOS型電界効果トランジスタを作製するMOS型電界効果トランジスタの製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素をイオン注入し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とするMOS型電界効果トランジスタの製造方法。 - 請求項7に記載のMOS型電界効果トランジスタを作製するMOS型電界効果トランジスタの製造方法であって、
基板上に少なくともGaN層とAlN層とを順次連続的に形成し、
上記AlN層に不純物元素を熱拡散し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とするMOS型電界効果トランジスタの製造方法。 - 請求項7に記載のMOS型電界効果トランジスタを作製するMOS型電界効果トランジスタの製造方法であって、
基板上に少なくともGaN層と、不純物元素を含むAlN層とを順次連続的に形成し、
上記不純物元素を含む上記AlN層を酸化して、上記AlN層中のAlと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記GaN層のうち互いに離間した2つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とするMOS型電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210008A JP2010045308A (ja) | 2008-08-18 | 2008-08-18 | 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210008A JP2010045308A (ja) | 2008-08-18 | 2008-08-18 | 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045308A true JP2010045308A (ja) | 2010-02-25 |
Family
ID=42016427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008210008A Pending JP2010045308A (ja) | 2008-08-18 | 2008-08-18 | 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045308A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140866A (ja) * | 2012-01-04 | 2013-07-18 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
CN109742157A (zh) * | 2019-01-21 | 2019-05-10 | 北京镓族科技有限公司 | 一种β-Ga2O3基薄膜晶体管及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270801A (ja) * | 1997-03-25 | 1998-10-09 | Sharp Corp | 窒化物系iii−v族化合物半導体発光素子とその製造方法 |
JP2000068594A (ja) * | 1997-09-01 | 2000-03-03 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
-
2008
- 2008-08-18 JP JP2008210008A patent/JP2010045308A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270801A (ja) * | 1997-03-25 | 1998-10-09 | Sharp Corp | 窒化物系iii−v族化合物半導体発光素子とその製造方法 |
JP2000068594A (ja) * | 1997-09-01 | 2000-03-03 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013140866A (ja) * | 2012-01-04 | 2013-07-18 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US8872234B2 (en) | 2012-01-04 | 2014-10-28 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
US9362110B2 (en) | 2012-01-04 | 2016-06-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
CN109742157A (zh) * | 2019-01-21 | 2019-05-10 | 北京镓族科技有限公司 | 一种β-Ga2O3基薄膜晶体管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4866007B2 (ja) | 化合物半導体装置 | |
JP5401775B2 (ja) | 化合物半導体装置およびその製造方法 | |
EP2068355A1 (en) | Compound semiconductor device and process for producing the same | |
US6770922B2 (en) | Semiconductor device composed of a group III-V nitride semiconductor | |
JP5166576B2 (ja) | GaN系半導体素子の製造方法 | |
JP2005086171A (ja) | 半導体装置及びその製造方法 | |
JP5332113B2 (ja) | 半導体装置及びその製造方法 | |
JP2006216918A (ja) | 半導体素子の製造方法 | |
JP2009088440A (ja) | 半導体装置及びその製造方法 | |
JP2008270836A (ja) | 半導体装置 | |
JP4741792B2 (ja) | 窒化物半導体mis型電界効果トランジスタの製造方法 | |
JP2013168433A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
TW202025258A (zh) | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 | |
JP2004111910A (ja) | コンタクト形成方法および半導体装置 | |
JP2008243927A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2004247709A (ja) | 半導体装置及びその製造方法 | |
JP2006351762A (ja) | 半導体装置及びその製造方法 | |
JP2010045308A (ja) | 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法 | |
CN113140630B (zh) | 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法 | |
JP3360945B2 (ja) | 電極構造及びその製造方法 | |
JP2004039946A (ja) | 半導体装置の製造方法 | |
JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
WO2013105550A1 (ja) | 半導体装置及びその製造方法 | |
JP2007329154A (ja) | 窒化物半導体装置の製造方法 | |
JP4546051B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A977 | Report on retrieval |
Effective date: 20120921 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |