JP2004111910A - コンタクト形成方法および半導体装置 - Google Patents

コンタクト形成方法および半導体装置 Download PDF

Info

Publication number
JP2004111910A
JP2004111910A JP2003170133A JP2003170133A JP2004111910A JP 2004111910 A JP2004111910 A JP 2004111910A JP 2003170133 A JP2003170133 A JP 2003170133A JP 2003170133 A JP2003170133 A JP 2003170133A JP 2004111910 A JP2004111910 A JP 2004111910A
Authority
JP
Japan
Prior art keywords
thin film
film
nitride semiconductor
contact
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003170133A
Other languages
English (en)
Inventor
Yutaka Hirose
廣瀬 裕
Kaoru Inoue
井上 薫
Yoshito Ikeda
池田 義人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003170133A priority Critical patent/JP2004111910A/ja
Publication of JP2004111910A publication Critical patent/JP2004111910A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】III 族窒化物半導体の電極の低抵抗化を図る。
【解決手段】基板1上のIII 族窒化物半導体層としてのAlGaN層3のオーミック・コンタクト形成領域11の表面に選択的にSi薄膜9とTi薄膜10とを積層し、この基板1を高温で熱処理する。それにより、AlGaN層3のオーミック・コンタクト形成領域11内で、Siが拡散されて濃度〜1020cm−3レベルとなり、Tiと反応してオーミック特性を得るために十分に高い電子濃度となる。コンタクト形成領域11内で、SiとTiとの反応によるTiSi部分12、TiとAlGaNとの反応によるTiN部分13、および窒素空孔14、窒素を失ったGaとAlのIII 族金属部分が発生して、TiSiを主体とする低抵抗の電極膜が形成される。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、青紫色の光を放射する半導体レーザ素子等の発光デバイスや高周波パワーデバイスなどに使用される、III 族窒化物半導体を用いるコンタクト形成方法および半導体装置に関する。
【0002】
【従来の技術】
一般式BAlGa1−x−y−zInN(0≦x≦1、0≦y≦1、0≦z≦1)で示されるIII 族窒化物半導体は、直接遷移型の広いバンドギャップを有しており、短波長光デバイス用材料としての利用が進んでいる。このIII 族窒化物半導体は電子飽和速度が高く、かつ、耐絶縁性が高く、熱伝導率も高いことから、高周波パワーデバイスへの応用も検討されている。
【0003】
III 族窒化物半導体を応用した光・電子デバイスにおいて、n型領域に良好なオーミック特性を有するコンタクト(以下、オーミック・コンタクトという)を形成する方法が知られている(例えば非特許文献1,2参照)。
【0004】
このオーミック・コンタクト形成方法では、たとえば図7(a) に示すように、窒化物半導体31のn型領域32のコンタクト形成領域の表面にTi膜33、Al膜34、Au膜35を積層し、その後に500〜700℃の熱処理を施す。
【0005】
図7(b) は熱処理後のコンタクト領域の微視的状況を模式的に示す。熱処理によって、Tiがn型領域32の窒化物半導体31と反応して導電性のTiN部分36を形成し、それに伴って、窒化物半導体31内で窒素空孔37が発生し、窒素を失った窒化物半導体31内のIII 族金属が金属部分38を形成する一方で、Ti膜33上のAlが窒化物半導体31内に拡散し、表面近傍にAuを主体とする低抵抗の金属部分39が残る。その結果、窒素空孔37が欠陥準位として電気伝導に寄与するとともに、拡散したAlと,TiN部分36,金属部分38,39が電気伝導に寄与することになり、低抵抗領域40がn型領域32内に形成される。
【0006】
このようにしてオーミック・コンタクトをソース・ドレイン領域に形成した高電子易動度トランジスタ(High Electron Mobility Transistor 、以下HEMTという)が知られている。
【0007】
【非特許文献1】
エス・ジェイ・ピアトン等(S.J.Pearton et al.)著,「ジャーナル・オブ・アプライド・フィジックス(Journal of Applied Physic)」,第86巻,86,1999年,p.1−78
【0008】
【非特許文献2】
ジ・ファン等(Zhi Fan et al.)著,「アプライド・フィジックス・レターズ(Applied Physics Letters)」,第68巻,1996年,p.1672−1674)
【0009】
【発明が解決しようとする課題】
ところで、上記したようにして良好なオーミック・コンタクトを形成するためには、金属電極が形成される窒化物半導体の表面近傍が高濃度の不純物でドープされていることが必要である。上記したHEMTの場合、コンタクト形成領域はAlGaN/GaNヘテロ接合構造とされていて、このヘテロ接合の界面付近に形成される高濃度・高移動度の二次元電子ガスがソース・ドレイン間に与えられる外部電界により加速されることで、HEMTの高速動作が可能になる。この高速動作を可能とするために、上記したTi膜33、Al膜34、Au膜35を最上層のAlGaN層(n型領域32の窒化物半導体31)の上に直接積層し、Ti膜33上のAlを、AlGaN層内でヘテロ界面の二次元電子ガスに到達するまで十分に拡散させることが必要である。このために必要な不純物は通常、結晶成長中に供給されている。
【0010】
しかしながら、デバイスの構造上あるいは機能上の制約から、必要十分量の不純物を結晶成長中に導入できない場合がある。たとえばHEMTでは、最上層のAlGaN層がヘテロ界面の二次元電子ガスの濃度とヘテロ界面の電位を規定するため、ゲート直下での不純物濃度の分布、最大許容値は一般に、ソース・ドレイン領域でオーミック特性を得るために必要な不純物濃度に達しない。このため軽元素のAlを拡散種として用いているのであるが、このAlとAlGaNとの反応速度、およびAlのAlGaN内での拡散速度の制御が困難であって、反応が速い場合に絶縁性のAlN層が生成されてしまい、コンタクト抵抗が高くなるという問題がある。
【0011】
そこでSiを拡散種とすることが考えられるが、AlGaN層の上にSiのみを成膜して拡散させる場合には水素雰囲気中で熱処理する必要があり、非常に危険である。水素雰囲気中での熱処理を避けるためには、Si膜をマスクで覆えばよいのであるが、マスクとして好適なSiN膜は熱膨張係数が大きいため、割れや剥がれを起こしやすく、厚さ調節に困難が伴う。また、このSiN膜の割れや剥がれは特に酸化雰囲気中で起こりやすいため、窒素雰囲気中での熱処理を要すのであるが、100%窒素雰囲気の形成は困難である。さらに、熱処理後に余剰シリコンが残るため、フッ硝酸で除去する必要があり、取り残しやAlGaN層の荒れが発生する恐れがある。
【0012】
本発明は上記問題を解決するもので、III 族窒化物半導体層に容易に十分量の不純物を導入して良好なオーミック特性を得るコンタクト形成方法および半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために、本発明のコンタクト形成方法は、III 族窒化物半導体層の表面にSiとTiとを含む膜を形成した後に熱処理を施すことを特徴とする。これによれば、III 族窒化物半導体の近傍のSiが半導体内にn型不純物として十分量にて拡散され、熱処理により活性化されるとともに、熱処理によってTiとその近傍のSiとが反応して低抵抗のTiSiを生成し、このTiSiを主体とする低抵抗の電極膜が形成される。SiとTiはすべて消費されるので、余剰のSiやTiを除去する工程は不要である。
【0014】
好ましくは、膜を形成する際に、SiとTiとをこの順に積層する。また好ましくは、熱処理の温度を500℃〜1100℃の範囲内とする。このような膜積層順序、熱処理温度とすることにより、低抵抗のTiSi−C54相を容易に生成できるとともに、Siを十分に速い速度でIII 族窒化物半導体内に拡散させることができる。
【0015】
本発明の半導体装置は、III 族窒化物半導体層の表面にSiとTiとを含む膜が形成された後に熱処理されてなり、前記Siが不純物として窒化物半導体層内に拡散され、前記TiとSiとの反応で生成したTiSiを電極膜として有したことを特徴とするもので、低いコンタクト抵抗、良好なオーミック特性を持ったものとなる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置であって、AlGaN/GaNヘテロ接合を有する高電子易動度トランジスタ(HEMT)を構成している半導体装置の断面図である。
【0017】
図1において、1は基板、2は真性GaN層、3はGaN層2とヘテロ接合を形成するAlGaN層であり、このAlGaN層3/GaN層2のへテロ界面に二次元電子ガスが形成される。基板1はサファイア、SiC、LiAlO、LiGaOなどから選択される。
【0018】
4はゲート電極、5はソース、6はドレイン、7はソース電極、8はドレイン電極であり、ソース電極7、ドレイン電極8はこのトランジスタを外部に接続するために用いられ、ゲート電極4はソース5からドレイン6に流れる電流量を制御する。
【0019】
上記した半導体装置を製造する際のソース・ドレインコンタクトの形成方法を説明する。
図2(a)に示すように、オーミック・コンタクトを形成しようとするAlGaN層3上の領域(以下、コンタクト形成領域)に選択的に、Si薄膜9とTi薄膜10とを電子ビーム蒸着法によりこの順に積層する。次に、これらの膜9,10を備えた基板1を100%窒素雰囲気中、約970℃の高温で約5分アニールする。
【0020】
図2(b)は、この高温熱処理後のコンタクト形成領域11(図1のソース5、ドレイン6の領域に相応する)の微視的な状態を模式的に示す。
高温熱処理によって、Si薄膜9を構成しているSi(以下、単にSiと記す)が、AlGaN層3(以下、単にAlGaNと記す)内にn型不純物として拡散され、活性化される。そして、コンタクト形成領域11内でSi濃度〜1020cm−3レベルになって、Ti薄膜10を構成しているTi(以下、単にTiと記す)と反応してオーミック特性を得るために十分に高い電子濃度となり、Ti薄膜10の近傍のSiがTiと反応して低抵抗のTiSi部分12を生成する。また、TiがAlGaNと反応して導電性のTiN部分13を生成し、それに伴って窒素空孔14が発生するとともに、窒素を失ったGaとAlとがIII 族金属部分15を形成する。
【0021】
その結果、窒素空孔14が欠陥準位として電気伝導に寄与するとともに、TiSi部分12,TiN部分13,III 族金属部分15が電気伝導に寄与することになる。
【0022】
Siを不純物として拡散させているため、AlGaNとの反応は起こらず、従来の拡散種としてのAl等の軽金属では発生していた絶縁物を回避することができる。
【0023】
ここで、Siを拡散種とする場合には、従来は水素雰囲気中での熱処理が必要であったり、SiN膜などのマスクと100%窒素雰囲気とが必要であったが、ここではTi薄膜10がマスクとして機能するため、水素雰囲気や別途のマスクは排除することができ、厳密な100%窒素雰囲気も要さない。
【0024】
積層されたSi薄膜9とTi薄膜10はすべて、TiSi部分12,TiN部分13となることで、また拡散されることで、消費されるため、余剰のSiやTiを除去する工程は不要である。したがって、従来は除去工程の後にあった取り残しやAlGaN層の荒れの恐れはない。
【0025】
よって、コンタクト形成領域11は良好な低抵抗オーミック特性を有することになる。
このようにして、実施の形態1の方法により、従来よりも低抵抗で良好なオーミック特性を有するソース・ドレインコンタクトを、従来の方法と同等の工程数で形成できる。
【0026】
ただし、余剰SiがAlGaN層3上に残留しないようなSiの拡散を保証するためには、Si薄膜9の厚さを十分に厚く設定する必要がある。たとえばSi薄膜9の厚さを3000Å、Ti薄膜10の厚さを3000Åにすることにより、AlGaN層3とSi薄膜9との界面付近のSiを、Ti薄膜10との反応が始まる前にAlGaN層3内に拡散させることができる。Ti薄膜10も、この程度の厚さであれば、Siと反応しない余剰TiはAlGaNとの反応に消費されてしまう。
【0027】
SiはAlGaN層3中のAl割合が多いほど拡散しにくいため、それを考慮する必要があるが、Alが25%、AlGaN層3の厚さが250Åの場合には、Si薄膜9の厚さ50〜100Å、Ti薄膜10の厚さ100〜500Å程度がより望ましい。
【0028】
図3(a) は実施の形態1の方法によってソース・ドレインコンタクトを形成したHEMTのI−V特性を示し、図3(b) は従来の方法(図7参照)によってソース・ドレインコンタクトを形成したHEMTのI−V特性を示す。
【0029】
図3(a) の処理対象物:基板の厚さ400μm、GaN層の厚さ2μm、AlGaN層(Al/Ga=0.25/0.75)の厚さ25nm、Si薄膜の厚さ100Å、Ti薄膜の厚さ100Å、コンタクト抵抗3×10−6Ωcmとした。
【0030】
図3(b) の処理対象物:基板の厚さ400μm、GaN層の厚さ2μm、AlGaN層(Al/Ga=0.25/0.75)の厚さ25nm、Ti膜の厚さ200Å、Al膜の厚さ2000Å、Au膜の厚さ2000Å、コンタクト抵抗2×10−5Ωcmとした。基板および膜形成領域のサイズは図3(a) の処理対象物と同一である。
【0031】
図3(a)(b)から明らかなように、実施の形態1のHEMTは従来のHEMTに比べて、同じゲート電圧で、線形領域においてより低い抵抗を示し、飽和領域においてより高いドレイン電流を示しており、より良好な出力特性が得られている。
(実施の形態2)
図4は、本発明の実施の形態2における半導体装置であって、AlGaN/GaNヘテロ接合を有する高電子易動度トランジスタ(HEMT)を構成している半導体装置の断面図である。
【0032】
図4において、1は基板、2は真性GaN層、2aはSiでドープされたGaN層、3は前記ドープされたGaN層2aとヘテロ接合を形成するAlGaN層であり、二次元電子ガスはAlGaN層3/GaN層2aのへテロ界面近傍のGaN層2a内に形成される。基板1はサファイア、SiC、LiAlO、LiGaOなどから選択される。一般に、ドープされたチャネル層を有するHEMTは、ドープされていないチャネル層によるHEMT(例えば実施の形態1に示したHEMT)よりも最大電流が高く、より高いパワーが得られる。
【0033】
4はゲート電極、5はソース、6はドレイン、7はソース電極、8はドレイン電極であり、ソース電極7、ドレイン電極8はこのトランジスタを外部に接続するために用いられ、ゲート電極4はソース5からドレイン6に流れる電流量を制御する。
【0034】
上記した半導体装置を製造する際のソース・ドレインコンタクトの形成方法を説明する。
図5に示すように、オーミック・コンタクトを形成しようとするAlGaN層3上の領域(コンタクト形成領域)に選択的に、SiとTiとを同時に堆積し、さらにその上にTiを堆積することにより、AlGaN層3の表面にSi薄膜9とTi薄膜10の双方が接触し、かつ、Si薄膜9をTi薄膜10が覆うように成膜する。次に、これらの膜9,10を備えた基板1を100%窒素雰囲気中、約1000℃の高温で約5分アニールする。
【0035】
この高温熱処理により、コンタクト形成領域(図4のソース5、ドレイン6の領域)内に上記した実施の形態1と同様の構造が形成され(図2(b)参照)、コンタクト形成領域は良好な低抵抗オーミック特性を有することになる。
【0036】
堆積されたSi薄膜9とTi薄膜10はすべて消費されて、TiSi部分,TiN部分となり、また拡散されるため、余剰のSiやTiを除去する工程は不要である。
【0037】
このようにして、実施の形態2の方法により、従来よりも低抵抗で良好なオーミック特性を有するソース・ドレインコンタクトを、従来の方法と同等の工程数で形成できる。
【0038】
図6(a) は実施の形態2の方法によってソース・ドレインコンタクトを形成したドープトチャネルを有するHEMTのI−V特性を示し、図6(b) は従来の方法(図7参照)によってソース・ドレインコンタクトを形成したドープトチャネルを有するHEMTのI−V特性を示す。
【0039】
図6(a) の処理対象物:基板の厚さ400μm、GaN層の厚さ2μm、AlGaN層(Al/Ga=0.25/0.75)の厚さ25nm、Si薄膜の厚さ50Å、Ti薄膜の厚さ150Å、コンタクト抵抗1.5×10−6Ωcmとした。
【0040】
図6(b) の処理対象物:基板の厚さ400μm、GaN層の厚さ2μm、AlGaN層(Al/Ga=0.25/0.75)の厚さ25nm、Ti膜の厚さ200Å、Al膜の厚さ2000Å、Au膜の厚さ2000Å、コンタクト抵抗2×10−5Ωcmとした。基板および膜形成領域のサイズは図6(a) の処理対象物と同一である。
【0041】
図6(a)(b)から明らかなように、実施の形態2のHEMTは従来のHEMTに比べて、同じゲート電圧で、線形領域においてより低い抵抗を示し、飽和領域においてより高いドレイン電流を示しており、より良好な出力特性が得られている。
【0042】
なお、実施の形態1では、Si薄膜9の上にTi薄膜10を形成し、実施の形態2では、Si薄膜9の側方と上とにTi薄膜10を形成したが、Siを単体として存在させ得るなら、SiとTiとが混在した膜を形成するようにしてもよい。
【0043】
【発明の効果】
以上のように本発明によれば、窒化物半導体にSiとTiとを含む膜を形成した後に熱処理を施すことにより、従来の方法と比べて工程数を増加することなく、従来よりも低抵抗で良好なオーミックコンタクトを形成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体装置の断面図
【図2】図1の半導体装置のコンタクト形成工程を示す断面図
【図3】図2の方法および従来の方法でそれぞれコンタクト形成した半導体装置のI−V特性図
【図4】本発明の実施の形態2における半導体装置の断面図
【図5】図4の半導体装置のコンタクト形成工程を示す断面図
【図6】図5の方法および従来の方法でそれぞれコンタクト形成した半導体装置のI−V特性図
【図7】従来の半導体装置のコンタクト形成工程を示す断面図
【符号の説明】
1  基板
2  GaN層
2a  ドープされたGaN層
3  AlGaN層
4  ゲート電極
5  ソース
6  ドレイン
7  ソース電極
8  ドレイン電極
9  Si薄膜
10  Ti薄膜
11  コンタクト形成領域
12  TiSi部分
13  TiN部分
14  窒素空孔
15  III族金属部分

Claims (4)

  1. III 族窒化物半導体層の表面にSiとTiとを含む膜を形成した後に熱処理を施すことを特徴とするコンタクト形成方法。
  2. 膜を形成する際に、SiとTiとをこの順に積層することを特徴とする請求項1記載のコンタクト形成方法。
  3. 熱処理の温度を500℃〜1100℃の範囲内とすることを特徴とする請求項1または請求項2のいずれかに記載のコンタクト形成方法。
  4. III 族窒化物半導体層の表面にSiとTiとを含む膜が形成された後に熱処理されてなり、前記Siが不純物として窒化物半導体層内に拡散され、前記TiとSiとの反応で生成したTiSiを電極膜として有した半導体装置。
JP2003170133A 2002-07-25 2003-06-16 コンタクト形成方法および半導体装置 Pending JP2004111910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003170133A JP2004111910A (ja) 2002-07-25 2003-06-16 コンタクト形成方法および半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002216296 2002-07-25
JP2003170133A JP2004111910A (ja) 2002-07-25 2003-06-16 コンタクト形成方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2004111910A true JP2004111910A (ja) 2004-04-08

Family

ID=32300520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003170133A Pending JP2004111910A (ja) 2002-07-25 2003-06-16 コンタクト形成方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2004111910A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Iii族窒化物一体化ショットキおよび電力素子
WO2006129553A1 (ja) * 2005-06-03 2006-12-07 The Furukawa Electric Co., Ltd. Iii-v族窒化物系化合物半導体装置、及び電極形成方法
JP2007088008A (ja) * 2005-09-20 2007-04-05 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
WO2009014195A1 (ja) * 2007-07-24 2009-01-29 Sumitomo Chemical Company, Limited 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置
JP2011066464A (ja) * 2011-01-06 2011-03-31 Panasonic Corp 電界効果トランジスタ
JPWO2010016212A1 (ja) * 2008-08-06 2012-01-12 日本電気株式会社 電界効果トランジスタの製造方法
JPWO2010016213A1 (ja) * 2008-08-06 2012-01-12 日本電気株式会社 電界効果トランジスタ
US8163576B2 (en) 2007-03-02 2012-04-24 Mitsubishi Electric Corporation Nitride semiconductor device having a silicon-containing layer and manufacturing method thereof
JP2013179337A (ja) * 2006-11-06 2013-09-09 Cree Inc 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
JP2013239735A (ja) * 2013-07-29 2013-11-28 Panasonic Corp 電界効果トランジスタ
JP2016195287A (ja) * 2009-12-23 2016-11-17 インテル コーポレイション Iii−v族半導体装置の導電性の改善
KR20170077509A (ko) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 발광소자 및 조명장치
WO2021241059A1 (ja) * 2020-05-29 2021-12-02 ソニーグループ株式会社 半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Iii族窒化物一体化ショットキおよび電力素子
JP5242156B2 (ja) * 2005-06-03 2013-07-24 古河電気工業株式会社 Iii−v族窒化物系化合物半導体装置、及び電極形成方法
WO2006129553A1 (ja) * 2005-06-03 2006-12-07 The Furukawa Electric Co., Ltd. Iii-v族窒化物系化合物半導体装置、及び電極形成方法
JP2007088008A (ja) * 2005-09-20 2007-04-05 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
US9984881B2 (en) 2006-11-06 2018-05-29 Cree, Inc. Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP2013179337A (ja) * 2006-11-06 2013-09-09 Cree Inc 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
US8163576B2 (en) 2007-03-02 2012-04-24 Mitsubishi Electric Corporation Nitride semiconductor device having a silicon-containing layer and manufacturing method thereof
WO2009014195A1 (ja) * 2007-07-24 2009-01-29 Sumitomo Chemical Company, Limited 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置
JP5510324B2 (ja) * 2008-08-06 2014-06-04 日本電気株式会社 電界効果トランジスタの製造方法
JPWO2010016213A1 (ja) * 2008-08-06 2012-01-12 日本電気株式会社 電界効果トランジスタ
JP5510325B2 (ja) * 2008-08-06 2014-06-04 日本電気株式会社 電界効果トランジスタ
JPWO2010016212A1 (ja) * 2008-08-06 2012-01-12 日本電気株式会社 電界効果トランジスタの製造方法
JP2016195287A (ja) * 2009-12-23 2016-11-17 インテル コーポレイション Iii−v族半導体装置の導電性の改善
US9899505B2 (en) 2009-12-23 2018-02-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP2011066464A (ja) * 2011-01-06 2011-03-31 Panasonic Corp 電界効果トランジスタ
JP2013239735A (ja) * 2013-07-29 2013-11-28 Panasonic Corp 電界効果トランジスタ
KR20170077509A (ko) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 발광소자 및 조명장치
KR102397266B1 (ko) 2015-12-28 2022-05-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 조명장치
WO2021241059A1 (ja) * 2020-05-29 2021-12-02 ソニーグループ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
JP6357037B2 (ja) 常時オフ半導体デバイスおよびその作製方法
JP5450652B2 (ja) 金属ソース/ドレイン及びコンフォーマル再成長ソース/ドレインにより発生される一軸性歪みを有する量子井戸mosfetチャネル
US10763110B2 (en) Method and system for forming doped regions by diffusion gallium nitride materials
US20110133206A1 (en) Compound semiconductor device
TWI514584B (zh) 半導體元件與量測裝置及相對介電係數的量測方法
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
JP4134575B2 (ja) 半導体装置およびその製造方法
JP2005086171A (ja) 半導体装置及びその製造方法
KR20120002985A (ko) 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
JP2008135700A (ja) Iii族窒化物膜の製造方法及びiii族窒化物半導体素子
JP2004111910A (ja) コンタクト形成方法および半導体装置
US6548422B1 (en) Method and structure for oxide/silicon nitride interface substructure improvements
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
US20070207626A1 (en) Substrate processing method, semiconductor device and method for fabricating the semiconductor device
US7183593B2 (en) Heterostructure resistor and method of forming the same
JP2007200975A (ja) 半導体装置とその製造法
US20200365705A1 (en) Method of forming ohmic contact for gallium nitride-based compound semiconductor device and gallium nitride-based compound semiconductor device
US20050189651A1 (en) Contact formation method and semiconductor device
JP2006351762A (ja) 半導体装置及びその製造方法
JP2011054809A (ja) 窒化物半導体装置およびその製造方法
JP3360945B2 (ja) 電極構造及びその製造方法
WO2023069796A1 (en) Electric field management in semiconductor devices
JP4850410B2 (ja) 窒化物半導体装置及びその製造方法
US6933181B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028