JP6357037B2 - 常時オフ半導体デバイスおよびその作製方法 - Google Patents
常時オフ半導体デバイスおよびその作製方法 Download PDFInfo
- Publication number
- JP6357037B2 JP6357037B2 JP2014137743A JP2014137743A JP6357037B2 JP 6357037 B2 JP6357037 B2 JP 6357037B2 JP 2014137743 A JP2014137743 A JP 2014137743A JP 2014137743 A JP2014137743 A JP 2014137743A JP 6357037 B2 JP6357037 B2 JP 6357037B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- trench
- forming
- spacer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title description 19
- 125000006850 spacer group Chemical group 0.000 claims description 96
- 230000004888 barrier function Effects 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 45
- 238000002513 implantation Methods 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000007943 implant Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000011777 magnesium Substances 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 328
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 97
- 229910002601 GaN Inorganic materials 0.000 description 94
- 239000000872 buffer Substances 0.000 description 53
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 45
- 239000000463 material Substances 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 16
- 229910010271 silicon carbide Inorganic materials 0.000 description 15
- 238000000151 deposition Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910008807 WSiN Inorganic materials 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000572 ellipsometry Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000035807 sensation Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- -1 xN Chemical class 0.000 description 2
- 102100032047 Alsin Human genes 0.000 description 1
- 101710187109 Alsin Proteins 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910001417 caesium ion Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium oxide Chemical compound O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Description
（米国政府の関与の声明）
本発明は米海軍研究所が授与した契約第Ｎ０００１４−０５−Ｃ−２２６号の元で政府の支援によりなされたものである。
本発明は米海軍研究所が授与した契約第Ｎ０００１４−０５−Ｃ−２２６号の元で政府の支援によりなされたものである。
（発明の分野）
本発明は半導体デバイスに関し、特に、トランジスタおよび関連する方法に関するものである。
本発明は半導体デバイスに関し、特に、トランジスタおよび関連する方法に関するものである。
（発明の背景）
ハイパワー、高温および／または高周波数応用のための炭化ケイ素（室温においてアルファＳｉＣに対する２．９９６ｅＶ）およびＩＩＩ族窒化物（たとえば、室温においてＧａＮに対する３．３６ｅＶ）等のワイドバンドギャップ半導体材料に高い関心が寄せられている。これらの材料は、典型的に、ガリウムヒ素およびシリコンに比べてより高い電界破壊強度およびより高い電子飽和速度を有する。
ハイパワー、高温および／または高周波数応用のための炭化ケイ素（室温においてアルファＳｉＣに対する２．９９６ｅＶ）およびＩＩＩ族窒化物（たとえば、室温においてＧａＮに対する３．３６ｅＶ）等のワイドバンドギャップ半導体材料に高い関心が寄せられている。これらの材料は、典型的に、ガリウムヒ素およびシリコンに比べてより高い電界破壊強度およびより高い電子飽和速度を有する。
ハイパワーおよび／または高周波数応用のために特に関心のあるデバイスは高電子移動度トランジスタ（ＨＥＭＴ）であり、変調ドープ電界効果型トランジスタ（ＭＯＤＦＥＴ）としても知られている。２次元電子ガス（２−ＤＥＧ）が異なるバンドギャップ・エネルギを有する２つの半導体材料のヘテロジャンクションにおいて形成されるため、これらのデバイスは多くの状況下で動作上の利点を提供し、そこではバンドギャップのより小さい材料がより高い電子親和性を有する。２−ＤＥＧはアンドープト（「非意図的にドープされた」）、バンドギャップのより小さい材料内の蓄積層であり、たとえば、１０１３キャリア／ｃｍ２を超える非常に高いシート電子濃度を含むことができる。さらに、バンドギャップのより広い半導体に由来する電子は２−ＤＥＧへ移動し、イオン化された不純物拡散の低減により高い電子移動度が許される。
高キャリア濃度および高キャリア移動度のこの組合せはＨＥＭＴに非常に大きな相互コンダクタンスを与えることができ、高周波数応用に対して金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を凌ぐ強力な性能上の利点を与えることができる。
窒化ガリウム／窒化アルミニウム・ガリウム（ＧａＮ／ＡｌＧａＮ）材料系で作製された高電子移動度トランジスタは、前記した高い絶縁破壊電界、広いバンドギャップ、大きな伝導帯オフセット、および／または高い飽和電子ドリフト速度を含む材料特性の組合せのために、大量のＲＦ電力を発生する可能性を秘めている。さらに、２−ＤＥＧ内の電子の大部分はＡｌＧａＮの分極（ｐｏｌａｒｉｚａｔｉｏｎ）に起因する。本開示の一部としてここに組み入れられている同一譲り受け人による特許文献１は、半絶縁炭化ケイ素基板、基板上の窒化アルミニウムバッファ層、バッファ層上の絶縁窒化ガリウム層、窒化ガリウム層上の窒化アルミニウム・ガリウム・バリア層、および窒化アルミニウム・ガリウム・アクティブ構造上のパシベーション層を有するＨＥＭＴを記述している。
ＨＥＭＴは常時オフまたは常時オンとすることができる。常時オフ操作は、安全の理由で、高電圧パワースイッチとして使用されるトランジスタにおいて所望されることがある。常時オフ操作は、また、トランジスタがＲＦパワーアンプ内で使用される時にバイアス回路を簡素化することができる。従来の高性能ＧａＮパワースイッチ・トランジスタおよびＲＦトランジスタは典型的に常時オンである。従来の常時オフＨＥＭＴは、典型的に、高いオン状態抵抗、低いスイッチング速度、および／または不安定なデバイス特性を有するデバイスとなる。これらの従来デバイスのいくつかについて以下に検討する。
従来の方法はゲートのエッチング後にフッ素処理を含むことがある。特に、ゲート領域内のＡｌＧａＮ表面はゲート・メタライゼーションの前にフッ素含有プラズマに晒すことがある。非特許文献１で検討されているように、デバイスの閾値電圧はフッ素プラズマ照射により正値へシフトすることがある（常時オフ）。たとえば、非特許文献２で検討されているように、この方法はＧａＮパワースイッチ・トランジスタに適合されている。これらの方法が使用される時は、閾値電圧はストレスの元で安定せずにより負の値へ向かってシフトすることがある。さらに、達成される閾値電圧はかろうじて正となることがある。応用内でのサブスレッショルド・リーク、プロセス変動、およびノイズ耐性を考慮すると、Ｖｔ＞＋１Ｖが典型的に望まれる。
さらなる従来のデバイスはＰ型ＡｌＧａＮまたはＧａＮキャップを含むことができる。特に、Ｐ型ドープト材料（ＧａＮまたはＡｌＧａＮ）をゲート領域内のＡｌＧａＮバリア層の上面上に形成することができる。非特許文献３で検討されているように、これらのデバイスは低いオン抵抗および高い絶縁破壊電圧を有することができる。しかしながら、ＧａＮおよびＡｌＧａＮ内でのｐ型ドーピングは典型的に浅いアクセプタ準位を持たないため、正規のデバイス操作中のアクセプタの充填（ｃｈａｒｇｉｎｇ）および枯渇（ｄｅｐｌｅｔｉｏｎ）はＭＨｚスイッチング速度で応答するには遅すぎることがある。そのため、デバイスが高いスイッチング速度で操作されると、ダイナミック・オン抵抗が増加することがある。
従来のＭＯＳＦＥＴは非意図的にドープされたＧａＮ膜から作製することができる。たとえば、非特許文献４で検討されているように、これらのデバイスはＳｉ ＭＯＳＦＥＴ構造を精密に模倣している。特に、ソースおよびドレイン・コンタクトはｎ＋注入領域上に形成される。閾値電圧よりも上の正のゲートバイアスはｐ型バッファ（または半絶縁バッファ）内に電子反転層を誘起することがある。反転層の移動度は界面拡散により低いことがあり、それによりデバイスのオン状態抵抗は高くなることがある。
精密に制御されたエッチレートにより、元々２５０Å程度であるＡｌＧａＮ層はエッチングしてゲート領域内におよそ２５Åを残せることが理解される。この薄い残りのＡｌＧａＮ層上にゲートメタルを堆積させて常時オフ・デバイスを作り出すことができる。このプロセスは凹部エッチング深さに極端に敏感であるため、実用的ではない。
Ｃａｉ等のＨｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ ｅｎｈａｎｃｅｍｅｎｔ−ｍｏｄｅ ＡｌＧａＮ／ＧａＮ ＨＥＭＴｓ ｕｓｉｎｇ ｆｌｕｏｒｉｄｅ−ｂａｓｅｄ ｐｌａｓｍａ ｔｒｅａｔｍｅｎｔ（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．２６，Ｎｏ．７，ｐ．４３５，２００５）
Ｃ．Ｓ．Ｓｕｈ等のＨｉｇｈ−Ｂｒｅａｋｄｏｗｎ ｅｎｈａｎｃｅｍｅｎｔ−Ｍｏｄｅ ＡｌＧａＮ／ＧａＮ ＨＥＭＴｓ ｗｉｔｈ ｉｎｔｅｇｒａｔｅｄ Ｓｌａｎｔ Ｆｉｅｌｄ−Ｐｌａｔｅ （Ｐｒｏｃｅｅｄｉｎｇｓ ｆｒｏｍ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ ２００６，ｐ．９１１）
Ｙ．Ｕｅｍｏｔｏ等によるＡ Ｎｏｒｍａｌｌｙ−ｏｆｆ ＡｌＧａＮ／ＧａＮ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ ＲｏｎＡ−２．６ｍΩｃｍ２ ａｎｄ ＢＶｄｓ＝６４０Ｖ ｕｓｉｎｇ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｍｏｄｕｌａｔｉｏｎ（Ｐｒｏｃｅｅｄｉｎｇｓ ｆｒｏｍ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ ２００６，ｐ．９０７）
Ｙ．Ｎｉｉｙａｍａ等の２５０Ｃ ｏｐｅｒａｔｉｏｎ ｎｏｒｍａｌｌｙ−ｏｆｆ ＧａＮ ＭＯＳＦＥＴｓ（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ｖｏｌ．５１，ｐ．７８４，２００７）
Ｍ．Ｋｕｒａｇｕｃｈｉ等による（Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ａ）Ｖｏｌ．２０４，Ｎｏ．６，ｐ．２０１０，２００７）
Ｈｉｇｈ Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ Ａｃｈｉｅｖｅｄ ｏｎ ＡｌＧａＮ／ＧａＮ ＨＥＭＴｓ Ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｓｌａｎｔ Ｆｉｅｌｄ Ｐｌａｔｅｓ（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ ｌｅｔｔｅｒｓ，ｖｏｌ．２７，ｎｏ．９，ｐ．７１３，２００６）
二重チャネル構造中への凹部エッチング（Ｒｅｃｅｓｓ ｅｔｃｈｉｎｇ）は非特許文献５において検討されている。二重チャネル・エピタキシャル構造（ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ）上に形成されたデバイスが検討され、下地ＧａＮ層の内側を止める上部ＡｌＧａＮ層を貫いてゲート・トレンチがエッチングされる。ゲート・トレンチをエッチングした後で、誘電体層およびゲートメタルが堆積される。したがって、ＧａＮ／ＡｌＧａＮ／ＧａＮ構造はゲートの下に設けられ、そこではＡｌＧａＮ層の厚さおよびＡｌ組成は、ゼロバイアスにおいて下部ＡｌＧａＮ／ＧａＮ界面には実質的に電子が蓄積されないようにされる。典型的に、閾値電圧はゲート・トレンチ深さには敏感ではなく、オン抵抗状態における輸送特性が敏感なことがある。ゲート誘電体直下のＧａＮ厚さが薄すぎると、電子はデバイス・オン状態におけるゲートの下の下部ＡｌＧａＮ／ＧａＮ界面ではなく誘電体／ＧａＮ界面に蓄積することがある。これにより電子移動度が低下しデバイス・オン抵抗が高くなることがある。
（発明の概要）
本発明のいくつかの実施例はＩＩＩ族窒化物バッファ層およびＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層を含むトランジスタを提供する。非伝導性スペーサ層がＩＩＩ族窒化物バッファ層上に設けられる。ＩＩＩ族窒化物バリア層およびスペーサ層はバリア層中を延びてバッファ層の一部を露出させるトレンチを画定する。スペーサ層上およびトレンチ内にゲート構造が設けられ、ゲート構造上にゲート電極が設けられる。
本発明のいくつかの実施例はＩＩＩ族窒化物バッファ層およびＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層を含むトランジスタを提供する。非伝導性スペーサ層がＩＩＩ族窒化物バッファ層上に設けられる。ＩＩＩ族窒化物バリア層およびスペーサ層はバリア層中を延びてバッファ層の一部を露出させるトレンチを画定する。スペーサ層上およびトレンチ内にゲート構造が設けられ、ゲート構造上にゲート電極が設けられる。
本発明のさらなる実施例において、トレンチはさらにバッファ層により画定することができる。トランジスタは、さらに、ゲート電極および誘電体層上の第２の非伝導性スペーサ層と第２の非伝導性スペーサ層上のフィールドプレートを含むことができる。フィールドプレートはソース電極またはゲート電極に電気的に結合することができる。第２の非伝導性スペーサはおよそ５００Åからおよそ５０００Åの厚さを有することができる。
本発明のさらなる実施例において、トレンチはさらにバッファ層により画定することができる。トランジスタは、さらに、およそ２．０からおよそ５０．０Åの厚さを有する薄いＧａＮ層をトレンチおよびゲート構造間に含むことができる。
本発明のいくつかの実施例では、ゲート構造は誘電体層を含むことができ、誘電体層はおよそ６０Åからおよそ６００Åの厚さを有する。
本発明のさらなる実施例において、トレンチはさらにバッファ層により画定することができ、ゲート構造はスペーサ層上およびトレンチ内の窒化アルミニウム（ＡｌＮ）層およびＡｌＮ層上の誘電体層を含むことができる。ＡｌＮ層はおよそ１．０Åからおよそ１０．０Åの厚さを有することができる。特定の実施例では、ＡｌＮ層は窒化アルミニウム・ガリウム（ＡｌＧａＮ）層とすることができる。およそ２．０Åからおよそ５０．０Åの厚さを有する薄い窒化ガリウム（ＧａＮ）層をＡｌＮ層およびトレンチ間に設けることができる。
本発明のさらなる実施例において、ゲート構造はＡｌＮ層上の窒化ガリウム（ＧａＮ）層を含むことができ、ＧａＮ層は誘電体層およびＡｌＮ層間とすることができる。ＧａＮ層はおよそ２．０Åからおよそ３０．０Åの厚さを有することができる。およそ２．０Åからおよそ５０．０Åの厚さを有する薄い窒化ガリウム（ＧａＮ）層をＡｌＮ層およびトレンチ間に設けることができる。
本発明のいくつかの実施例では、第１の非伝導性スペーサ層はおよそ３００Åからおよそ３０００Åの厚さを有する窒化ケイ素を含むことができる。
本発明のさらなる実施例において、ゲート電極はおよそ０．５μｍからおよそ５．０μｍの長さを有することができる。
本発明のさらなる実施例において、トランジスタは常時オフ高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。
本発明のいくつかの実施例はＩＩＩ族窒化物バリア層およびＩＩＩ族窒化物バリア層上の非伝導性スペーサ層を含んでいる。スペーサ層はその中を貫いて延びてバリア層の一部を露出させるトレンチを画定する。ゲート注入領域がバリア層の一部内に設けられる。ゲート電極が注入領域上のトレンチ内およびスペーサ層上に設けられる。
本発明のさらなる実施例において、誘電体サイドウォールスペーサをトレンチのサイドウォール上に設けることができる。注入領域はおよそ５．０×１０１２ｃｍ−２からおよそ１．０×１０１４ｃｍ−２の注入量を有することができる。誘電体サイドウォールスペーサはおよそ１．０ｎｍからおよそ５０．０ｎｍの厚さを有することができる。
本発明のさらなる実施例において、トランジスタは、さらに、ゲート電極およびスペーサ層上の第２の非伝導性スペーサ層と第２の非伝導性スペーサ層上のフィールドプレートを含むことができる。フィールドプレートはソース電極またはゲート電極に電気的に結合することができる。第２の非伝導性スペーサはおよそ５００Åからおよそ５０００Åの厚さを有することができる。
本発明のいくつかの実施例では、トレンチはバリア層中に延びることができる。トレンチはバリア層中におよそ０Åからおよそ２００Å延びることができる。
本発明のいくつかの実施例を主としてトランジスタの実施例に対して検討してきたが、対応する方法も提供される。
（本発明の実施例の詳細な説明）
本発明の実施例が示される添付図を参照して、以下に本発明の実施例をより詳細に記述する。しかしながら、本発明は多くの異なる形で実施することができ、ここに記載されている実施例に限定されるものと解釈してはならず、これらの実施例は本開示が綿密かつ完全なものであり、発明の範囲を当業者に完全に伝えるように提供される。全体を通して同じ番号は同じエレメントを示す。さらに、図示されているさまざまな層および領域は概略的に示されている。したがって、本発明は添付図に例示された相対的サイズ、間隔および配置に限定はされない。当業者ならばお判りのように、基板または他の層「の上に」形成された層とは基板または他の層の上に、あるいは基板または他の層の上に形成された介在層の上に直接形成された層を指すことができる。また、当業者ならばお判りのように、もう１つの特徴に「隣接」配置される構造や特徴は隣接特徴に重なり合うまたはその下にある部分を有することができる。
本発明の実施例が示される添付図を参照して、以下に本発明の実施例をより詳細に記述する。しかしながら、本発明は多くの異なる形で実施することができ、ここに記載されている実施例に限定されるものと解釈してはならず、これらの実施例は本開示が綿密かつ完全なものであり、発明の範囲を当業者に完全に伝えるように提供される。全体を通して同じ番号は同じエレメントを示す。さらに、図示されているさまざまな層および領域は概略的に示されている。したがって、本発明は添付図に例示された相対的サイズ、間隔および配置に限定はされない。当業者ならばお判りのように、基板または他の層「の上に」形成された層とは基板または他の層の上に、あるいは基板または他の層の上に形成された介在層の上に直接形成された層を指すことができる。また、当業者ならばお判りのように、もう１つの特徴に「隣接」配置される構造や特徴は隣接特徴に重なり合うまたはその下にある部分を有することができる。
「より下（ｂｅｌｏｗ）」または「より上（ａｂｏｖｅ）」または「上部」または「下部」または「水平」または「垂直」等の相対的な用語は、ここでは、図示されている１つのエレメント、層または領域のもう１つのエレメント、層または領域に対する関係を記述するのに使用されることがある。これらの用語は図に示す方位の他にデバイスの異なる方位を包含するものであることが理解される。
本発明の実施例は、ここでは、本発明の理想化された実施例（および中間構造）の略図である断面図を参照して記述される。図中の層および領域の厚さは判り易くするために誇張されることがある。さらに、たとえば、製作技術および／または公差の結果図面の形状からの変化も予期される。このように、本発明の実施例はここに例示された領域の特定の形状に限定されものと解釈してはならず、たとえば、製作から生じる形状の偏差を含むものと解釈しなければならない。たとえば、矩形として例示された注入領域は、典型的に、丸められたおよび／または曲げられた特徴および／または注入領域から非注入領域までの離散変化（ｄｉｓｃｒｅｔｅ ｃｈａｎｇｅ）ではなくそのエッジにおける注入濃度勾配を有する。同様に、注入により形成された埋込領域により埋込領域とそれを介して注入が行われる表面との間の領域内で多少の注入が行われることがある。このように、図示された領域は概略的なものであり、それらの形状はデバイスの領域の実際の形状を例示しようとするものではなく、本発明の範囲を限定しようとするものでもない。
ここで使用される用語は特定の実施例を記述することだけが目的であり、本発明を限定しようとするものではない。ここで使用される冠詞の単数形“ａ”、“ａｎ”および“ｔｈｅ”は文脈で明瞭に表示されない限り複数形を含むものとする。さらに、ここで使用される「含む」、「有する」（時に“ｃｏｍｐｒｉｓｅｓ”、“ｃｏｍｐｒｉｓｉｎｇ”、“ｉｎｃｌｕｄｅｓ”および／または“ｉｎｃｌｕｄｉｎｇ”）という用語は述べられた特徴、インテジャ（ｉｎｔｅｇｅｒｓ）、ステップ、操作、エレメント、および／またはコンポーネントの存在を指定するが、１つ以上の他のタイプの特徴、インテジャ（ｉｎｔｅｇｅｒｓ）、ステップ、操作、エレメント、コンポーネント、および／またはそのグループの存在または追加を排除しないことが理解される。
特記無き限り、ここで使用される全ての用語（技術および科学用語を含む）は本発明が属する分野の当業者により一般的に理解されているのと同じ意味を有する。さらに、ここで使用される用語は本明細書および関連するものの文脈における意味と一致する意味を有するものと解釈すべきであることが理解され、特記無き限り、理想化されたまたは過度に形式的な感覚で解釈されることはない。
本発明の実施例はＩＩＩ族窒化物系デバイス等の窒化物系ＨＥＭＴ内で使用するのに特によく適している。ここで使用される「ＩＩＩ族窒化物」という用語は窒素と周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、および／またはインジウム（Ｉｎ）、との間に形成された化合物半導体のことである。この用語はＡｌＧａＮおよびＡｌＩｎＧａＮ等の三元および四元化合物にも当てはまる。当業者ならばお判りのように、ＩＩＩ族元素は窒素と結合して二元（ｂｉｎａｒｙ）（たとえば、ＧａＮ）、三元（ｔｅｒｎａｒｙ）（たとえば、ＡｌＧａＮ、ＡｌＩｎＮ）、および四元（ｑｕａｔｅｒｎａｒｙ）（たとえば、ＡｌＩｎＧａＮ）化合物を形成することができる。これらの化合物は全て窒素の１モルが合計１モルのＩＩＩ族元素と結合される実験式を有する。したがって、ＡｌｘＧａ１−ｘＮ、ここに０≦ｘ≦１、等の式がそれらを記述するのによく使用される。
本発明の実施例はＧａＮ ＨＥＭＴデバイスに関して記述されるが、本発明は他のタイプのデバイスおよび／または材料に関しても使用することができる。たとえば、本発明の実施例は炭化シリコンＭＥＳＦＥＴデバイスで使用するのにも特に適している。同様に、本発明のいくつかの実施例は、ＧａＡｓ／ＡｌＧａＡｓ ｐＨＥＭＴデバイス等のＧａＡｓ系デバイスだけでなく、ＧａＮ系発光デバイス（ＬＥＤ）においても有利に使用することができる。
低オン抵抗を有する高耐圧デバイスは、典型的に、ゲートおよびソース間とゲートおよびドレイン間の領域内に低抵抗値を有し、同時にゲートおよびドレイン間の領域内でチャネル枯渇を許す。ゲートおよびソース間とゲートおよびドレイン間の領域は、ここでは、「アクセス領域」と呼ばれる。ＡｌＧａＮ／ＧａＮまたはＡｌＧａＮ／ＡｌＮ／ＧａＮ構造の高移動度および高電荷密度はこれに適切なことがあり、たとえば、非特許文献６で検討されている高性能常時オン・デバイスを示すのに使用されている。常時オフ操作が所望される場合、典型的に、同じ層構造をゲート領域内で使用することはできない。したがって、図１Ａから１０についてさらに検討されるように、本発明のいくつかの実施例は低抵抗アクセス領域を有する常時オフ・デバイスおよびその作製方法を提供する。
常時オフ・デバイスはパワースイッチ等の応用に使用することができる。パワーアップ・シーケンス中に供給される電流は、常時オン・デバイスが経験するように、デバイスにシステムを破裂させることがないため、常時オフ・デバイスはパワースイッチ／電源応用に対して本質的により安全である。このように、本発明のいくつかの実施例は常時オフ操作が可能でありかつ金属絶縁体半導体ゲート構造を有するＧａＮ ＨＥＭＴデバイスを提供する。前記したように、常時オフ操作は安全の理由で高電圧パワースイッチとして使用されるトランジスタ内で所望される。常時オフ操作はトランジスタがＲＦパワーアンプ内で使用される時にバイアス回路を単純化することもできる。従来の高性能ＧａＮパワースイッチ・トランジスタおよびＲＦトランジスタは典型的に常時オンである。前記したように、常時オフ操作を達成する従来のデバイスは、典型的に、高いオン状態抵抗値、遅いスイッチング速度、および／または不安定なデバイス特性を生じる。このように、本発明のいくつかの実施例に従って、常時オフＧａＮ ＨＥＭＴには常時オン・デバイスに匹敵する性能が提供される。
図１から６Ｃについて詳細に検討されるように、本発明のいくつかの実施例では、ＧａＮバッファ層およびバリア層間に２次元電子ガス（２−ＤＥＧ）を含むＧａＮ ＨＥＭＴエピタキシャル・ウェーハには非伝導性スペーサ層が被せられている。バリア層構造、たとえば、ＡｌＧａＮ／ＧａＮがデバイスのアクセス領域内に設けられている。スペーサ層はバリア層の上面に設けられている。デバイスのゲート領域内で、スペーサおよびバリア層を貫いてトレンチがエッチングされ、ＧａＮバッファ層の一部を露出させる。たとえば、薄いＡｌＮ／ＧａＮスタックと誘電体層の再成長が行われ、続いてメタルゲート電極が堆積される。薄いＡｌＮ／ＧａＮスタックはゼロ・ゲートバイアスにおいてゲートの下に電荷は実質的に誘起されず、デバイスに常時オフ特性が提供されるように設計される。正のゲートバイアスの元で、電子はＡｌＮ層と下地ＧａＮバッファ間の界面に蓄積する。電子は半導体ヘテロ界面に典型的な高い移動度を有し、低いオン状態抵抗値となる。ゲート構造を形成する層はアクセス領域を形成する層とは別に形成されるため、各層構造を別々に最適化してさらに検討されるように所望のデバイス特性を達成することができる。
本発明のいくつかの実施例に従った半導体デバイスの作製における処理ステップを図１Ａから１Ｄについて検討する。最初に図１Ａを見ると、基板１０が提供され、その上に窒化物系デバイスを形成することができる。本発明のいくつかの実施例では、基板１０は半絶縁性炭化ケイ素（ＳｉＣ）基板とすることができ、それは、たとえば、炭化ケイ素の４Ｈポリタイプとすることができる。他の炭化ケイ素候補ポリタイプとして３Ｃ、６Ｈ、および１５Ｒポリタイプが含まれる。「半絶縁性（ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ）」という用語は絶対的感覚ではなく相対的感覚で使用される。本発明の特定の実施例では、炭化ケイ素バルク結晶は室温においておよそ１×１０５Ω−ｃｍ以上の抵抗率を有する。
オプショナル・バッファ、核生成（ｎｕｃｌｅａｔｉｏｎ）および／または遷移層（図示せず）を基板１０上に設けることができる。たとえば、ＡｌＮバッファ層を設けて炭化ケイ素基板とデバイスの残りとの間に適切な結晶構造遷移を提供することができる。
炭化シリコンはサファイア（Ａｌ２Ｏ３）よりもＩＩＩ族窒化物に対して遥かに近い結晶格子整合を有し、それはＩＩＩ族窒化物デバイスに対する非常に一般的な基板材料である。より近い格子整合によりサファイア上で一般的に得られるものよりも高品質のＩＩＩ族窒化物膜とすることができる。炭化ケイ素は、また、非常に高い熱伝導率を有し、炭化ケイ素上のＩＩＩ族窒化物デバイスの総出力電力は、典型的に、サファイア上に形成された同じデバイスの場合のように基板の熱散逸により制限されないようにされる。また、半絶縁性炭化ケイ素基板の可用性により素子分離および寄生容量低減を提供することができる。適切なＳｉＣ基板は、たとえば、本出願の譲受人であるＣｒｅｅ，Ｉｎｃ．，ｏｆ Ｄｕｒｈａｍ，Ｎ．Ｃ．，により製造することができる。
炭化ケイ素は基板材料として使用することができるが、本発明の実施例は本発明の範囲を逸脱することなく、サファイア、窒化アルミニウム、窒化アルミニウム・ガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰ等の任意適切な基板を利用することができる。いくつかの実施例では、適切なバッファ層を形成することもできる。
図１Ａに戻って、バッファ（チャネル）層２０が基板１０上に形成される。前記したように、バッファ層２０はバッファ層、遷移層、および／または核生成層を使用して基板１０上に形成することができる。バッファ層２０は圧縮歪下にあるものとすることができる。さらに、チャネル層および／またはバッファ核生成および／または遷移層は有機金属化学蒸着（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）（ＭＯＣＶＤ）または、分子線エピタキシー（ＭＢＥ）、ハイドライド気相エピタキシー（ＨＶＰＥ）または他の適切な技術等の、当業者ならば既知の他の技術によりエピタキシャル成長させることができる。
本発明のいくつかの実施例では、バッファ層２０の伝導帯エッジのエネルギがチャネルおよびバリア層間の界面においてバリア層２２の伝導帯エッジのエネルギよりも小さければ、バッファ層２０はＡｌｘＧａ１−ｘＮ等のＩＩＩ族窒化物であり、０≦ｘ＜１である。本発明の特定の実施例では、ｘ＝０であり、バッファ層２０はＧａＮであることを示す。本発明の範囲を逸脱することなく、バッファ層２０はＩｎＧａＮ、ＡｌＩｎＧａＮ等の他のＩＩＩ族窒化物を含むこともできる。バッファ層２０はアンドープト（「非意図的にドープされた」）とすることができ、およそ０．５μｍからおよそ１０μｍの厚さまで成長することができる。本発明の範囲を逸脱することなく、バッファ層２０はＧａＮ、ＡｌＧａＮの超格子または組合せ等の多層構造とすることもきる。
バリア層２２はバッファ層２０上に形成される。バリア層２２はバッファ層２０のバンドギャップよりも大きいバンドギャップを有することができ、また、バリア層２２はバッファ層２０よりも小さい電子親和力を有することができる。このように、異なるバンドギャップ・エネルギを有する２つの半導体材料（バリア層２２およびバッファ層２０）のヘテロジャンクションにおいて２次元電子ガス（２−ＤＥＧ）が形成され、小さいバンドギャップ材料は大きい電子親和力を有する。２−ＤＥＧ３３はアンドープト（「非意図的にドープされた」）、小さいバンドギャップ材料内の蓄積層であり、たとえば、１０１３キャリア／ｃｍ２を超える非常に高いシート電子濃度を含むことができる。さらに、バンドギャップのより広い半導体に由来する電子は２−ＤＥＧ３３へ移動し、イオン化された不純物散乱の低減により高い電子移動度が可能となる。
バリア層２２はバッファ層２０の上に直接エピタキシャル成長させることができる。本発明の特定の実施例では、バリア層２２はＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮおよび／またはＡｌＩｎＧａＮを含み、厚さはおよそ１００Åからおよそ７００Åである。いくつかの実施例では、バリア層２２はＡｌｘＧａ１−ｘＮを含むことができ、０≦ｘ＜０．３２である。特定の実施例では、ｘ＝０．２２である。
ここでは、特定のＨＥＭＴ構造について本発明の実施例が記述されるが、本発明はこのような構造に限定されるものと解釈してはならない。たとえば、ＨＥＭＴ内に追加層を含むことができ、それでも本発明の教示から恩恵を受ける。このような追加層はバリア層２２上のＧａＮキャップ層を含むことができる。さらに、バリア層２２には複数層を設けることができる。このように、本発明の実施例はバリア層を単一層に限定するものと解釈してはならず、たとえば、ＧａＮ、ＡｌＧａＮおよび／またはＡｌＮ層の組合せを有するバリア層を含むことができる。たとえば、ＧａＮ、ＡｌＮ構造を利用して合金散乱を低減または防止することができる。このように、本発明の実施例は窒化物系バリア層を含むことができ、このような窒化物系バリア層はＡｌＧａＮ系バリア層、ＡｌＮ系バリア層およびその組合せを含むことができる。
本発明の特定の実施例では、バリア層２２は十分厚くバリア層２２がオーミックコンタクト・メタルの下に埋め込まれる時に偏極効果によりバッファ層２０およびバリア層２２間の界面において有意キャリア濃度を誘発するのに十分高いＡｌ組成およびドーピングを有する。
前記したように、バリア層２２はバッファ層２０のそれよりも大きいバンドギャップを有し、バッファ層２０よりも小さい電子親和力を有することができる。したがって、本発明の特定の実施例では、バリア層２２はＡｌＧａＮ、ＡｌＩｎＧａＮおよび／またはＡｌＮまたはそれらの層の組合せを含むことができる。バリア層２２はその中でクラックが生じたり相当な欠陥が形成されるほど薄くしてはならない。本発明の特定の実施例では、バリア層２２はドープされていないか、またはおよそ１×１０１９ｃｍ−３よりも低い濃度までｎ型ドーパントでドープされている。本発明のいくつかの実施例では、バリア層２２はＡｌｘＧａ１−ｘＮを含み、０＜ｘ≦１である。特定の実施例では、アルミニウム濃度はおよそ２５％とすることができる。しかしながら、本発明の他の実施例では、バリア層２２はＡｌＧａＮを含むことができ、アルミニウム濃度はおよそ５％とおよそ１００％の間である。本発明のいくつかの実施例では、アルミニウム濃度はおよそ１０％よりも大きい。
図１Ａにさらに例示されているように、第１の非伝導性スペーサ層２３をバリア層２２上に形成することができる。第１の非伝導性スペーサ層は、たとえば、窒化ケイ素を含むことができる。第１の非伝導性スペーサ層はおよそ３００Åからおよそ３０００Åの厚さを有することができる。
次に、図１Ｂを見ると、スペーサ層２３、バリア層２２およびバッファ層はマスク３０を使用してパターン化される。マスク３０はホトレジストおよび／またはメタルを含むことができ、本発明の範囲を逸脱することなく従来のホトリソグラフィック／リフトオフ技術を使用してパターン化することができる。特に、バッファ層２０、バリア層２２およびスペーサ層２３がエッチングされてトレンチ７５を形成する。図からお判りのように、トレンチはスペーサ層２３およびバリア層２２を貫いて延びてバッファ層２０に入り、その一部を露出させる。いくつかの実施例では、トレンチ７５はバッファ層２０中へおよそ５０からおよそ５００Å延びることができる。トレンチ７５が許容範囲内でバッファ層２０内へ延びている時にプロセスが終了するようにエッチング時間を調節することができる。
次に、図１Ｃを見ると、マスク３０が除去されトレンチ上およびスペーサ層上にゲート構造４３５が形成される（図４）。図１Ｃに例示された本発明の実施例では、ゲート構造は誘電体層３５である。しかしながら、図２および３についてさらに検討されるように、ゲート構造（図４）はこの構成に限定はされない。
次に、図４を見ると、本発明のいくつかの実施例では、ゲート構造４３５の形成にオプショナルな薄いＧａＮ層４７の形成が先行する。トレンチ７５をエッチングした後で、バッファ層２０の露出面はざらざらしていることがある。この粗面は、ゲート構造４３５の堆積後に、デバイスのオン状態において電子が蓄積される界面を形成する表面である。この界面の粗さにより、より低い電子移動度およびより高いデバイス・オン抵抗とする可能性がある。このように、本発明のいくつかの実施例では、薄いＧａＮ層４７はゲート構造４３５が形成される前にトレンチ７５内に形成（堆積）される。薄いＧａＮ層４７はバッファ層２０およびバリア層２２のサイドウォール上に成長させることができるが、典型的には、スペーサ層２３上には成長させない。いくつかの実施例では、薄いＧａＮ層は有機金属化学蒸着（ＭＯＣＶＤ）を使用しておよそ６００からおよそ１２００°Ｃの温度で成長させることができる。しかしながら、本発明の実施例はこの形成プロセスに限定はされない。薄いＧａＮ層４７が堆積されると、トレンチ・エッチングにより生じる粗さは回復されてアズグローンＧａＮに典型的なステップフロー形態となる。薄いＧａＮ層４７はおよそ２．０Åからおよそ５０Åの厚さを有することができる。
次に、図１Ｃを見ると、前記したように、図１Ｃに例示された本発明の実施例では、ゲート構造４３５（図４）は誘電体層３５により提供される。このように、図１Ｃの構造が表面平滑さを回復させる薄いＧａＮ層４７を含んでおれば、薄いＧａＮ層４７はトレンチ７５と誘電体層３５との間に設けられる。誘電体層はおよそ６０Åからおよそ６００Åの厚さを有することができる。
誘電体層３５は窒化ケイ素（ＳＩｘＮｙ）、二酸化ケイ素（ＳｉＯ２）、ＡｌＳｉＮ、および／または酸窒化ケイ素（ＳｉＯＮ）等の他の適切な誘電体材料を含むことができる。「ＳＩｘＮｙ」、「ＳｉＮ」および「窒化ケイ素」という用語は、ここでは、化学量論的および非化学量論的窒化ケイ素の両方を交換可能に指すものとして使用される。誘電体層３５に他の材料を利用することもできる。たとえば、誘電体層３５は酸化マグネシウム、酸化スカンジウム、酸化アルミニウムおよび／または酸窒化アルミニウムを含むこともできる。さらに、誘電体層３５は単一層とすることができ、あるいは均一および／または不均一組成の複数の層を含むことができる。誘電体層３５の材料は比較的高温に耐えなければならない。
一般的に、誘電体層３５は比較的高い絶縁破壊電界強度を有し、バッファ層２０のような下地ＩＩＩ族窒化物層との界面に比較的低い界面トラップを提供する誘電体層とすることができる。誘電体層３５はバリア層２２の材料に反応しなくてもよい。さらに、誘電体層３５はその中に比較的低い不純物レベルを有することができる。たとえば、誘電体層３５は水素および、酸素、炭素、フッ素および塩素を含む他の不純物の比較的低いレベルを有することができる。さらに、誘電体層３５は後続するプロセスステップにおいて使用される高いアニール温度に耐えるために比較的高温（たとえば、＞１０００°Ｃ）において安定であることができる。
本発明の特定の実施例では、誘電体層３５はＳｉＮを含むことができる。ＳｉＮ誘電体層３５は、たとえば、化学蒸着（ＣＶＤ）により形成することができる。ＳｉＮ誘電体層３５は化学量論的とすることができる（すなわち、材料内の窒素に対するケイ素の比はおよそ３対４である）。ＳｉＮ層の化学量論は、たとえば、ＣＶＤプロセスにおけるＳｉＨ４およびＮＨ３ソースガスの相対的流量を調節して調節することができる。さらに、比較的高温において形成される場合、ＣＶＤ成長ＳｉＮは化学量論的となる傾向がある。
ＳｉＮ層の化学量論は層の屈折率にも影響することがある。本発明の特定の実施例では、ＳｉＮ誘電体層３５は６３３ｎｍの波長においておよそ１．６からおよそ２．２の屈折率を有することができる。特定の実施例では、ＳｉＮ誘電体層３５の屈折率はエリプソメトリで測定して１．９８±０．０５である。化学量論的ＳｉＮはバッファード酸化膜エッチング（ＢＯＥ）におけるそのエッチングレートにより特徴づけることもできる。たとえば、ＢＯＥにおける化学量論的ＳｉＮのエッチングレートはほぼゼロである。
いくつかの実施例では、誘電体層３５はＳｉＯ２とすることができる。ＳｉＯ２はＬＰＣＶＤおよび／またはＭＯＣＶＤにより形成することができ、化学量論的とすることができる。本発明の特定の実施例では、ＳｉＯ２保護層は６３３ｎｍの波長においておよそ１．３６からおよそ１．５６の屈折率を有することができる。特定の実施例では、ＳｉＯ２保護層の屈折率はエリプソメトリで測定して１．４６±０．０３である。
誘電体層３５が窒化ケイ素を含む場合、誘電体層３５は、Ｃｓイオンビームで二次イオン質量分析（ＳＩＭＳ）により測定された表１に示すレベル以下の不純物レベルを有することができる。
誘電体層は、２００５年１１月２３日に出願され、本開示の一部としてここに組み入れられている特許文献２に記述されているような高純度ＳｉＮ層を含むことができる。特に、本発明の特定の実施例に従って、ＳｉＮ誘電体層３５は比較的高温（たとえば、およそ７００°Ｃよりも上）においてＬＰＣＶＤまたはＭＯＣＶＤを使用して成長させることができる。特定の実施例では、ＳｉＮ層は９００−１０００°Ｃの範囲内の温度で成長させることができる。このような高温成長はＳｉＮ層内での不純物レベルの低下を促進させることもできる。さらに、ＳｉＮ層内に取り入れられる背景リアクタ不純物のレベル低下を促進することができる高い成長率を用いることもできる。たとえば、本発明の特定の実施例では、ＳｉＮ層は少なくともおよそ０．２ミクロン／時の成長率で成長させることができる。いくつかの実施例では、成長率はおよそ２ミクロン／時とすることができる。
本発明のいくつかの実施例に従っておよそ３００Åの厚さを有する誘電体層３５を含むデバイスのオフおよびオン状態におけるシミュレートされた伝導帯エッジを例示するグラフが図６Ａに提供されている。前記したように、デバイスのオン状態において、電子は誘電体−半導体界面に蓄積する。これらの電子は、誘電体層３５に近接しているため、恐らく低い移動度を有する。これは全体的なデバイスのオン抵抗に悪影響を及ぼすことがある。しかしながら、ゲート長がアクセス領域の長さに比べて十分短ければ、ゲート下の高抵抗はデバイスのオン抵抗を実質的に増加させることがない。
誘電体層を形成した後で、ソース３０およびドレイン３１コンタクト（図５Ａおよび５Ｂ）が形成される。ソース３０およびドレイン３１コンタクトは当業者ならばご存じの任意の方法を使用して形成することができる。たとえば、マスクをスペーサ層２３上に形成することができ、次に、ソースおよびドレイン・コンタクト３０および３１用のウィンドウをマスク内に開けることができる。マスクはＳｉＯ２、メタル、ホトレジストまたは任意他の適切なマスク材料を含むことができる。
次に、マスク上およびバリア層２２のマスクにより露出された部分上に、たとえば、蒸発によりメタル層を堆積させてソースおよびドレイン・コンタクト３０および３１を提供することができる。適切なメタルはＴｉ、Ｓｉ、Ｎｉ、Ａｕ、Ａｌ、Ｔａ、Ｍｏ、ＴｉＮ、ＷＳｉＮ、および／またはＰｔを含むことができる。特定の実施例では、メタルは基板上に順次形成されたＴｉ（２５０Å）、Ａｌ（１０００Å）およびＮｉ（５００Å）のスタックを含むことができる。図５Ａおよび５Ｂに例示されているように、次に、マスクをリフトオフしてソースおよびドレイン領域上にソースおよびドレイン・コンタクト３０および３１を残すことができる。本発明の範囲を逸脱することなく、ソースおよびドレイン・コンタクト３０および３１はオーミックコンタクトとすることができる。
いくつかの実施例では、堆積されたメタルはアニールしてソースおよびドレイン・コンタクト３０および３１の接触抵抗を低減することができる。アニールはＮ２またはＡｒ等の不活性ガスの雰囲気内でおよそ６００からおよそ１２００°Ｃの温度におけるアニールとすることができる。オーミックコンタクト・アニールを使用して、オーミックコンタクトの抵抗を比較的高い抵抗からおよそ１−Ωｍｍ以下に低減することができる。したがって、ここで使われているように、「オーミックコンタクト」という用語はおよそ１−Ωｍｍ以下の接触抵抗を有する非整流性接触のことである。
次に、図１Ｄを見ると、ゲート電極３２は前記したようにソースおよびドレイン・コンタクトをアニールした後で形成することができる。ゲート電極３２はアニールしなくてもよい。図１Ｄに例示されているように、ゲート電極３２は誘電体層３５上のトレンチ７５内およびスペーサ層２３上に形成される。ゲート電極３２はおよそ０．５μｍからおよそ５．０μｍのゲート長を有することができる。ゲート電極３２は図１Ｄに例示されているように「Ｔ」ゲートとすることができ、従来の作製技術を使用して作製することができる。適切なゲート材料は、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮ等の、窒化物系半導体材料とショットキーコンタクトすることができる従来の材料を含むことができる。適切なゲート材料はＴｉ、Ａｌおよび／またはＴｉＷ等の、窒化物系半導体材料とショットキーコンタクトすることができない材料を含むこともできる。
したがって、本発明のいくつかの実施例は常時オフ操作と組み合わされた低抵抗アクセス領域を有するデバイスを提供する。前記したように、本発明のいくつかの実施例はその上にスペーサ層２３があるバリア層構造２２、たとえば、アクセス領域内のＡｌＧａＮ／ＧａＮ、を提供する。ゲート領域内で、スペーサ層２３およびバリア層２２を貫いてトレンチ７５がエッチングされ、バッファ層２０を露出させる。１つ以上の層（図１Ｃの誘電体層３５等）がゲート領域内に堆積されて所望する閾値電圧および横方向輸送特性を有するゲート構造３５を形成する。ゲート構造を構成する層はアクセス領域を構成する層とは別に堆積されるため、各層構造を別々に最適化して所望するデバイス特性を達成することができる。
次に、図２を見ると、本発明のいくつかの実施例では、ゲート構造４３５（図４）はトレンチ７５および誘電体層３５間に追加ＡｌＮ層３６を含んでいる。図２に例示されているように、スペーサ層２３上およびトレンチ７５内のＡｌＮ層３６は誘電体層３５の前に形成され、誘電体層３５はＡｌＮ層３６の上に形成される。ＡｌＮ層３６はおよそ１．０Åからおよそ１０．０Åの厚さを有することができる。本発明のいくつかの実施例では、ＡｌＮ層３６はより厚いＡｌＧａＮ層と置換することができ、しかもほぼ同等の結果を達成する。しかしながら、ＡｌＧａＮ層を堆積する時は、組成制御が困難となることがある。ＧａＮ堆積が選択的である条件下では、ＡｌＧａＮ層内のＡｌ組成は均一とならないことがある。さらに、前記したように、表面粗さを平滑化するために薄いＧａＮ層４７が含まれる実施例では、薄いＧａＮ層４７はＡｌＮ層３６とトレンチ７５／スペーサ層２３との間に形成される。
およそ５Åの厚さを有するＡｌＮ層３６およびおよそ３００Åの厚さを有する誘電体層３５を含むデバイスのオフおよびオン状態におけるシミュレートされた伝導帯エッジを例示しているグラフが図６Ｂに記載されている。デバイスのオン状態において、電子はＡｌＮ／ＧａＮ界面に蓄積する。ＡｌＮ層は結晶とすることができ、ＡｌＮ／ＧａＮは誘電体層３５しかないことに関して前記した実施例について期待できるよりも高い電子移動度を有する半導体ヘテロ構造を形成することができる。これはデバイスのオン抵抗をより低くする可能性がある。ＡｌＮ層３６の厚さが増加すると、蓄積された電子はＡｌＮ／誘電体界面からさらに分離されるため、電子移動度は増加することができる。しかしながら、ＡｌＮ層３６の厚さが増加すると、ＡｌＮ層３６内の強い偏光誘発電界により、閾値電圧は低下することがある。
次に、図３を見ると、本発明のいくつかの実施例では、ゲート構造４３５（図４）はＡｌＮ層３６および誘電体層３５間にＧａＮ層３９を含んでいる。図３に例示されているように、ＧａＮ層３９はＡｌＮ層３６上で、誘電体層３５およびＡｌＮ層３６間に形成される。ＧａＮ層３９はおよそ２．０Åからおよそ３０Åの厚さを有することができる。さらに、前記したように、表面粗さを平滑化するために薄いＧａＮ層４７が含まれる実施例では、薄いＧａＮ層４７はＡｌＮ層３６とトレンチ７５／スペーサ層２３との間に形成される。
およそ５Åの厚さを有するＡｌＮ層３６、およそ１０Åの厚さを有するＧａＮ層３９、およびおよそ３００Åの厚さを有する誘電体層３５を有するデバイスのオフおよびオン状態におけるシミュレートされた伝導帯エッジを例示しているグラフが図６Ｃに記載されている。デバイスのオン状態において、電子はより低いＡｌＮ／ＧａＮ界面に蓄積する。しかしながら、蓄積した電子は図３のデバイス内の誘電体層からさらに分離され、それにより電子移動度はより高くなりデバイスのオン抵抗はより低くなることがある。電子移動度はＧａＮ層３９およびＡｌＮ層３６の厚さと共に増加することができ、それは蓄積した電子が誘電体層３５からさらに分離されるためである。しかしながら、ＧａＮ層３９の厚さが特定の閾値厚さを超えると、電子はより低いＡｌＮ／ＧａＮ界面の代わりにＧａＮ−誘電体界面に蓄積し始め、電子移動度は低下する可能性がある。
図１Ａから４について検討した本発明の実施例では、ゲート構造４３５（図４）の堆積は選択的ではない、すなわち、ゲート構造はアクセス領域内のスペーサ層２３上だけでなくエッチングされたゲート・トレンチ７５内、およびゲート・トレンチ７５のサイドウォール上に堆積される。本発明のいくつかの実施例では、ＡｌＮ層３６および誘電体層３５の堆積は前記したように行うことができるが、ＧａＮ層３９の堆積はこのような層がゲート構造の一部である時は選択的となることがある、すなわち、堆積技術および堆積条件に応じてＧａＮはエッチングされたゲート・トレンチ７５内だけに堆積される。ＧａＮ層３９の選択的堆積を使用する本発明の実施例では、ＧａＮ層３９の堆積の前にアクティブ・デバイス外側の大きな領域を貫いて非伝導性スペーサ層２３をエッチングすることができる。このように、ＧａＮはアクティブ・デバイス外側のエッチングされた大きな領域内に堆積することもでき、恐らくゲート・トレンチ７５内でのより予測可能で制御可能な堆積速度を提供する。
次に、図５Ａおよび５Ｂを見ると、本発明のいくつかの実施例では、ゲート電極３２は典型的なＧａＮ ＨＥＭＴデバイス構成においてソースおよびドレイン・コンタクト３０および３１間に位置づけられる。図５Ｂにさらに例示されているように、本発明のいくつかの実施例では、第２の非伝導性スペーサ層４３がゲート電極３２上に設けられる。いくつかの実施例では、第２のスペーサ層４３はゲート・メタライゼーション後に堆積することができ、およそ５００Åからおよそ５０００Åの厚さを有することができる。スペーサ層４３の適切な材料として、たとえば、窒化ケイ素を含むことができる。第２の非伝導性スペーサ層４３の形成に続いてデバイスのドレイン側にメタル・フィールドプレート４５を堆積させることができる。フィールドプレート４５の適切な材料として、たとえば、Ｎｉ、Ａｕ、ＡｌおよびＴｉを含むことができる。本発明の範囲を逸脱することなく、フィールドプレート４５はゲート電極３２またはソース電極３０に接続することができる。図５Ｂは本発明のいくつかの実施例を例示しているにすぎず、ゲート電極３２およびフィールドプレート４５の他の構成およびジオメトリも可能であることが理解される。
本発明のいくつかの実施例は、図７Ａから１０について後述するように、ゲート電極の下のバリア層内にイオン注入領域を含む常時オフ操作が可能なＧａＮ ＨＥＭＴデバイスを提供する。注入された元素はゲート電極の下の伝導帯を曲げるように働き、ゼロ・ゲートバイアスにおいてゲート電極の下のチャネル内には実質的に可動電荷が存在しないようにする。正のゲートバイアスにおいて、典型的に、電子はバリア層および下地バッファ層間の界面におけるチャネル内に蓄積する。イオン注入領域を含む本発明のいくつかの実施例では、注入元素は主にバリア層内に配置することができ、バッファ内および界面において注入元素の比較的低濃度を見つけることができる。このように、蓄積された電子は注入されたイオンによる散乱の影響を受けず、高移動度および低オン状態抵抗を有するデバイスとなる。
前記したように、とりわけ、安全の理由で高電圧パワースイッチとして使用されるトランジスタでは常時オフ操作が望まれる。さらに、常時オフ・デバイスは常時オン・デバイスと共に、非常に複雑なＧａＡｓ低消費電力回路に対して現在最も人気のあるデジタル回路ファミリである、ＧａＮ ＨＥＭＴ直接結合ＦＥＴ（エンハンスメント／デプレッションモード・ロジック）論理回路を作製することができる。常時オフ操作はＲＦパワーアンプ内で使用されるトランジスタに対するバイアス回路を簡素化することもできる。これまでに報告された高性能ＧａＮパワースイッチ・トランジスタおよびＲＦトランジスタは、典型的に、常時オンである。常時オフ操作を達成するための従来のアプローチでは高いオン状態抵抗、遅いスイッチング速度および／または不安定なデバイス特性となった。図７Ａから１０について後述するように、本発明のいくつかの実施例は常時オン・デバイスに匹敵する性能を有する常時オフ・デバイスを提供する。
本発明のいくつかの実施例に従った半導体デバイスの作製における処理ステップが図７Ａから７Ｅについて検討される。最初に、図７Ａを見ると、基板１０、バッファ層２０、バリア層２２、およびスペーサ層２３が図１Ａについて検討したのと同様なプロセス・ステップを使用して形成される。さらに、異なるバンドギャップ・エネルギを有する２つの半導体材料（バリア層２２およびバッファ層２０）のヘテロジャンクションにおいて２次元電子ガス（２−ＤＥＧ）３３が形成され、やはり図１Ａについて検討したように、バンドギャップのより小さい材料がより高い電子親和力を有する。したがって、これらの元素の形成に関する詳細はこれ以上検討しない。
次に、図７Ｂを見ると、スペーサ層２３がマスク３１を使用してパターン化されエッチングされる。マスク３１はホトレジストおよび／またはメタルを含むことができ、本発明の範囲を逸脱することなく従来のホトリソグラフィック／リフトオフ技術を使用してパターン化することができる。特に、スペーサ層２３はエッチングされてトレンチ７６を形成する。図からお判りのように、トレンチはスペーサ層２３を貫いて延びてバリア層２２の一部を露出させる。本発明のいくつかの実施例では、バリア層２２はトレンチ７６の形成中にエッチングすることができる。これらの実施例では、トレンチ７６はバリア層２２中におよそ０Åからおよそ２００Å延びることができる。
次に、図７Ｃを見ると、マスク３１をまだきちんとしたまま、トレンチ７６のエッチングにより露出されたバリア層２２の表面中にイオン５００が注入されてゲート注入領域５１０が設けられる。本発明のいくつかの実施例では、得られる注入元素の分布が主としてバリア層２２内にあるように注入エネルギを選択することができ、バッファ層２０中に延びる注入元素の濃度を非常に低いレベルに制限する。このように、イオン注入に関連する構造的損傷をバリア層２２およびバッファ層２０間の界面付近、２−ＤＥＧ３３付近、で低減することができる。したがって、２−ＤＥＧ３３内に高移動度を提供することができる。
特に、注入元素（イオン）は一度バリア層２２中に注入されると負の空間電荷となるように選択することができる。１つの可能な注入元素はマグネシウム（Ｍｇ）を含むことができる。ＭｇはＡｌＧａＮ層内のＩＩＩ族格子サイト上に置かれるとアクセプタとして働き、それは枯渇すると（ｄｅｐｌｅｔｅｄ）負の空間電荷となることがある。他の適切な注入元素として、たとえば、フッ素（Ｆ）または亜鉛（Ｚｎ）を含むことができる。注入エネルギはおよそ３．０ｋｅＶからおよそ１０ｋｅＶとすることができる。注入量はバンド曲がりが閾値電圧を正値へシフトするように選択することができる。適切な注入量は、たとえば、およそ５．０×１０１２ｃｍ−２からおよそ１．０×１０１４ｃｍ−２とすることができる。閾値電圧をどれくらい正へシフトできるかの限界がある。特定の注入量を超えると、得られるバンド曲がりによりバリア層２２内の価電子帯はゼロ・ゲートバイアスにおいてフェルミレベルと交差することがある。これにより正孔が形成される可能性があり、デバイス分散および／またはデバイスの動作中に閾値電圧ドリフトを生じることがある。
イオン５０が注入されて注入ゲート領域５１０を形成した後で、注入ゲート領域５１０をアニールして注入により生じた格子の損傷を回復することができる。アニールは注入元素を電気的にアクティブな格子サイト中へ、たとえば、ＡｌＧａＮ層内の格子間サイトからＩＩＩ族サイトへ移すのにも役立つ。注入アニールはおよそ１０００°Ｃからおよそ１３００°Ｃの温度で実施することができ、それはＡｌＧａＮおよびＧａＮに対する典型的なＭＯＣＶＤ成長温度に近いかそれよりも高い。注入アニールはおよそ３０秒からおよそ１０分間実施することができる。本発明のいくつかの実施例では、注入アニールはアンモニア含有雰囲気内で実施することができる。これは露出されたＡｌＧａＮまたはＧａＮ表面が分解する可能性を低減することができる。さらに、図７Ｄに示すように、本発明のいくつかの実施例では、アニールの前にデバイスの表面上にカプセル化層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）５２０を堆積させて、露出された表面が分解する可能性をさらに低減することができる。本発明の範囲を逸脱することなく、アンモニア（ａｍｍｏｎｉａ）、カプセル化層５２０のいずれかまたは両方を使用できることが理解される。
注入アニールの後で、あるいは別のアニールとして、注入ゲート領域５１０から水素を除去するように設計された雰囲気内で低温活性化アニールを実施することができる。この活性化アニールはＭｇドープトＧａＮに対して実施される活性化アニールに類似したものとすることができる。アズグロン（ａｓ−ｇｒｏｗｎ）ＭＯＣＶＤ ＭｇドープトＧａＮはｐ型ではない。しかしながら、純粋なＮ２またはＮ２／Ｏ２雰囲気内でおよそ１．０分からおよそ１．０時間およそ６００からおよそ９００°Ｃの温度でアニールされると、アズグロンＧａＮはＧａＮから水素を除去してｐ型とすることができる。
本発明のいくつかの実施例では、ソースおよびドレイン・コンタクト３０および３１（図９Ａおよび９Ｂ）は注入アニールおよび活性化アニールの前または後で形成することができる。特に、注入アニールおよび活性化アニール温度がオーミックコンタクト・メタルの最大閾値を超えると、典型的な作製シーケンスは修正しなければならない。前記したように、オーミックコンタクト・メタルは、典型的に、ゲート・プロセスが実施される前に形成される。一方、オーミックコンタクト・プロセスがイオン注入および注入アニールを含む場合、ゲート注入アニールおよびオーミック注入アニールは同時に実施することができ、続いてオーミックコンタクト・メタル堆積が行われる。ソースおよびドレイン・コンタクト３０および３１（図９Ａおよび９Ｂ）は図５Ａおよび５Ｂについて前記したのと同様なプロセスを使用して形成することができ、したがって、その形成の詳細はこれ以上検討しない。
次に、図７Ｅを見ると、ゲート電極３２は前記した注入ゲート領域５１０およびアニール・プロセスの後で形成することができる。ゲート電極３２はアニールしなくてもよい。図７Ｅに例示されているように、ゲート電極３２は注入ゲート領域５１０上のトレンチ７６内およびスペーサ層２３上に形成される。ゲート電極３２はおよそ０．５μｍからおよそ５．０μｍのゲート長を有することができる。ゲート電極３２は図７Ｅに例示されているように「Ｔ」ゲートとすることができ、従来の作製技術を使用して作製することができる。適切なゲート材料として、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮ等の窒化物系半導体材料とショットキーコンタクトすることができる従来の材料を含むことができる。
さらに、リフトオフ技術により画定されるゲート・メタル領域はゲート注入領域５１０を含むことができるが、注入領域５１０両側のスペーサ層２３の表面上へ延びることもできる。スペーサ層２３内のエッチングされた開口により画定される、バリア層２２の表面と接触するゲート・メタルは、こうして、ゲート注入領域５１０に自己整合することができる。
次に、図１０を参照して、Ｍｇ注入ゲートを有するデバイス上のドレイン電流の測定値を例示しているグラフが検討される。特に、本発明のいくつかの実施例では、ドーパントイオンはおよそ８ｋｅＶの注入エネルギとおよそ２．０×１０１３ｃｍ−３のドーズを有する。ドーパントイオンはマグネシウムを含むことができる。注入ドーパントイオンはおよそ１１３０°Ｃからの温度でおよそ１分間アニールすることができる。注入アニール後に、注入ドーパントイオンの活性化アニールをおよそ８０％Ｎ２および２０％Ｏ２を含む雰囲気内でおよそ７００°Ｃからの温度で１５分間実施することができる。これらの実施例では、デバイスのエピタキシャル構造は炭化ケイ素基板上のおよそ２５０Åの厚さを有するＡｌ０．２Ｇａ０．８Ｎ層、およそ３．０Åの厚さを有するＡｌＮ層およびおよそ１．４μｍの厚さを有するＧａＮ層とすることができる。図１０は異なるＭｇ注入ドーズを有するデバイスに対するドレイン電流対ゲートバイアスを例示している。前記した２．０×１０１３ｃｍ−３の注入ドーズにおいて、閾値電圧は＋０．５Ｖであった。
図１０について前記した値は単なる例として提供されたもので、本発明の実施例はこれらの値に限定はされないことが理解される。たとえば、本発明のいくつかの実施例では、ドーパントイオンはおよそ５ｋｅＶの注入エネルギとおよそ３．０×１０１３ｃｍ−２のドーズを有することができ、ドーパントイオンは亜鉛（Ｚｎ）とすることができ、本発明の範囲を逸脱することなく、注入はおよそ１１７０°Ｃの温度でおよそ１分間アニールすることができる。
次に、図８を参照して、本発明のいくつかの実施例に従った半導体デバイスを例示している断面が検討される。図８のデバイスは図７Ａから７Ｅについて検討したデバイスに類似しているが、さらに、トレンチ７６のサイドウォール上に誘電体サイドウォール・スペーサ６３０を含んでいる。サイドウォール・スペーサ６３０は前記したゲート注入５１０の後で形成することができる。誘電体サイドウォール・スペーサ６３０はおよそ１．０ｎｍからおよそ５０．０ｎｍの厚さを有することができる。サイドウォール・スペーサ６３０の厚さが薄すぎると、正バイアスされた時のゲート電極３２は注入領域５１０の下に可動電荷を蓄積できないことがあり、ゲートエッジにおいて電流チョークを生じることがある。
いくつかの実施例では、半導体デバイス上にコンフォーマル誘電体層を形成することができ、コンフォーマル誘電体層をエッチングしてトレンチ７６のサイドウォール上に誘電体サイドウォール・スペーサ６３０を設けることができる。本発明のいくつかの実施例では、コンフォーマル誘電体層はその非常に異方性の反応性イオンエッチングを使用してエッチングすることができる。このように、ゲートが順方向にバイアスされると、図７Ａから７Ｅについて前記した構造はゲート注入領域５１０に隣接する非注入バリア２２を介したゲートメタルから２−ＤＥＧまでの可能な漏洩径路を提供することができる。図８のサイドウォール６３０はゲートメタルを非注入バリア層２２から分離することができ、それは図７Ａから７Ｅについて前記した実施例において生じることがある寄生漏洩径路を実質的に減らしたり恐らくは排除したりすることができる。したがって、誘電体サイドウォール６３０を含む図８のデバイスはより高いゲート電圧にバイアスすることができ、そのためより高い最大ドレイン電流およびより低いオン抵抗とすることができる。
次に、図９Ａおよび９Ｂを参照して、本発明のいくつかの実施例に従ったデバイスの断面が検討される。図９Ａおよび９Ｂに例示されているように、ゲート電極３２はソース３０およびドレイン３１コンタクト間に配置される。図９Ｂは、さらに、第２の非伝導性スペーサ層７３の形成を例示している。第２の非伝導性スペーサ層７３はおよそ５００Åからおよそ５０００Åの厚さを有することができる。第２の非伝導性スペーサ層７３はゲート電極３２の形成後に堆積することができる。第２の非伝導性スペーサ層７３の形成に続いてメタル・フィールドプレート７５を形成することができる。本発明の範囲を逸脱することなく、メタル・フィールドプレート７５はソース３０のゲート３２に接続することができる。フィールドプレート７５に対する適切な材料として、たとえば、Ｎｉ、Ａｕ、ＡｌおよびＴｉを含むことができる。図９Ｂは本発明のいくつかの実施例を例示するにすぎず、ゲート電極３２およびフィールドプレート７５の他の構成およびジオメトリも可能であることが理解される。
したがって、本発明のいくつかの実施例は常時オフ操作と組み合わされた低抵抗アクセス領域を有するデバイスを提供する。前記したように、本発明のいくつかの実施例はゲート電極３２の下のバリア層２２内に注入領域５１０を提供する。注入領域５１０の存在によりゲート電極３２の下の伝導帯は曲がって、ゼロバイアスにおいてゲート電極３２の下のチャネル内には可動電荷が存在しないようにすることができる。正のバイアスにおいて、電子はバリア層２２と下地ＧａＮバッファ２０との間の界面におけるチャネル内に蓄積する。注入元素は主としてバリア層２２内に配置され、またＧａＮバッファ２０内および界面には比較的低い濃度が存在するため、蓄積された電荷は注入されたイオンによる散乱により影響されず、図７Ａから１０について前記したように高い移動度および低いオン状態抵抗を有するデバイスを提供することができる。したがって、本発明のいくつかの実施例は常時オン・デバイスに匹敵する性能を有するＧａＮ ＨＥＭＴの常時オフ操作を提供することができる。
ＧａＮ ＨＥＭＴの特定の構造が検討されたが、これらの構造は例を提供するにすぎない。本発明のいくつかの実施例に従ってここで検討されたゲート構造および／またはゲート注入領域は、本発明の範囲を逸脱することなく、機能デバイスを提供する任意の構造を有する任意のＨＥＭＴ内に含むことができる。
図面および明細書に、本発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらは一般的かつ記述的な意味だけで使用されており、制限する目的ではない。
Claims (22)
- ＩＩＩ族窒化物バリア層と、
前記ＩＩＩ族窒化物バリア層上の非伝導性スペーサ層であって、当該スペーサ層を貫いて延びて前記バリア層の一部を露出させるトレンチを画定する前記非伝導性スペーサ層と、
前記バリア層の一部内に設けられたゲート注入領域と、
前記注入領域上の前記トレンチ内および前記スペーサ層の上面に接して設けられたゲート電極と、
前記トレンチのサイドウォールに接して設けられた誘電体サイドウォールスペーサと、
を備え、
前記非伝導性スペーサ層に接した前記誘電体サイドウォールスペーサは、前記トレンチの底側に向かって厚くなり、上側に向かって薄くなるような傾斜の形状を形成し、
前記誘電体サイドウォールスペーサは、寄生漏洩電流が減少するように構成されており、
前記誘電体サイドウォールスペーサは、前記バリア層の非注入部分から、前記ゲート電極を分離し、
前記トレンチは、前記バリア層を完全に分離することなく、前記バリア層中に延びているトランジスタ。 - 請求項１記載のトランジスタであって、前記注入領域は５．０×１０１２ｃｍ−２から１．０×１０１４ｃｍ−２の注入量を有するトランジスタ。
- 請求項１記載のトランジスタであって、前記誘電体サイドウォールスペーサは１．０ｎｍから５０．０ｎｍの厚さを有するトランジスタ。
- 請求項１記載のトランジスタであって、更に、
前記ゲート電極および前記スペーサ層上の第２の非伝導性スペーサ層と、
前記第２の非伝導性スペーサ層上のフィールドプレートと、
を備えるトランジスタ。 - 請求項４記載のトランジスタであって、前記フィールドプレートはソース電極または前記ゲート電極に電気的に結合するトランジスタ。
- 請求項５記載のトランジスタであって、前記第２の非伝導性スペーサ層は５００Åから５０００Åの厚さを有するトランジスタ。
- 請求項１記載のトランジスタであって、前記トレンチは前記バリア層中に０Åより大きく２００Åまでの範囲で延びるトランジスタ。
- 請求項１記載のトランジスタは、常時オフ高電子移動度トランジスタ（ＨＥＭＴ）を含むトランジスタ。
- 半導体デバイスを形成する方法であって、
ＩＩＩ族窒化物バリア層を形成するステップと、
前記ＩＩＩ族窒化物バリア層上に非伝導性スペーサ層を形成するステップと、
前記非伝導性スペーサ層にトレンチを形成するステップであって、前記トレンチは当該スペーサ層を貫いて延びて前記ＩＩＩ族窒化物バリア層の一部を露出させる、前記トレンチを形成するステップと、
前記バリア層の一部内にゲート注入領域を形成するステップと、
前記注入領域上の前記トレンチ内および前記スペーサ層の上面に接してゲート電極を形成するステップと、
前記トレンチのサイドウォールに接して設けられた誘電体サイドウォールスペーサを形成するステップと、
を含み、
前記非伝導性スペーサ層に接した前記誘電体サイドウォールスペーサは、前記トレンチの底側に向かって厚くなり、上側に向かって薄くなるような傾斜の形状を形成し、
前記誘電体サイドウォールスペーサは、前記ゲート電極を前記バリア層から絶縁し、
前記誘電体サイドウォールスペーサは、前記バリア層の非注入部分から、前記ゲート電極が分離し、
前記トレンチは、前記バリア層を完全に分離することなく、前記バリア層中に延びている、方法。 - 請求項９記載の方法であって、前記ゲート注入領域を形成するステップは、
３．０ｋｅＶから２０ｋｅＶの注入エネルギと５．０×１０１２ｃｍ−２から１．０×１０１４ｃｍ−２のドーズで前記バリア層の前記露出された一部中にドーパントイオンを注入するステップと、
１０００°Ｃから１３００°Ｃの温度で３０秒から１０分間注入されたドーパントイオンをアニールするステップと、
を含む方法。 - 請求項１０記載の方法であって、前記注入されたドーパントイオンをアニールするステップは前記注入されたドーパントイオンをアンモニア含有雰囲気内でアニールするステップを含む方法。
- 請求項１１記載の方法であって、前記ドーパントイオンはマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）からなる方法。
- 請求項１１記載の方法であって、前記注入されたドーパントイオンをアニールするステップに続いて１．０分間から１．０時間６００°Ｃから９００°Ｃの温度で前記注入されたドーパントイオンの活性化アニールが行われる方法。
- 請求項１３記載の方法であって、前記活性化アニールは８０％Ｎ２２０％Ｏ２を含む雰囲気内で行われる方法。
- トランジスタを形成する方法であって、
ＩＩＩ族窒化物バリア層を形成するステップと、
前記ＩＩＩ族窒化物バリア層上に非伝導性スペーサ層を形成するステップであって、前記非伝導性スペーサ層は当該スペーサ層を貫いて延びて前記ＩＩＩ族窒化物バリア層の一部を露出させるトレンチを形成する、前記非伝導性スペーサ層を形成するステップと、
前記トレンチ内の前記非伝導性スペーサ層のサイドウォールに接して延在する誘電体サイドウォールスペーサを形成するステップと、
前記バリア層の一部内にゲート注入領域を形成するステップと、
前記注入領域上の前記トレンチ内および前記スペーサ層の上面に接してゲート電極を形成するステップと、
を含み、
非伝導性スペーサ層に接した前記誘電体サイドウォールスペーサは、前記トレンチの底側に向かって厚くなり、上側に向かって薄くなるような傾斜の形状を形成し、
前記誘電体サイドウォールスペーサは、前記ゲート電極を前記バリア層から絶縁し、
前記誘電体サイドウォールスペーサは、前記バリア層の非注入部分から、前記ゲート電極を分離し、
前記トレンチは、前記バリア層を完全に分離することなく、前記バリア層中に延びている、方法。 - 請求項１５記載の方法であって、前記注入領域は５．０×１０１２ｃｍ−２から１．０×１０１４ｃｍ−２の注入量を有する方法。
- 請求項１５記載の方法であって、前記誘電体サイドウォールスペーサは１．０ｎｍから５０．０ｎｍの厚さを有する方法。
- 請求項１５記載の方法であって、更に、
前記ゲート電極および前記スペーサ層上に第２の非伝導性スペーサ層を形成するステップと、
前記第２の非伝導性スペーサ層上にフィールドプレートを形成するステップと、
を備える方法。 - 請求項１８記載の方法であって、前記フィールドプレートはソース電極または前記ゲート電極に電気的に結合する方法。
- 請求項１８記載の方法であって、前記第２の非伝導性スペーサ層は５００Åから５０００Åの厚さを有する方法。
- 請求項１５記載の方法であって、前記トレンチは前記バリア層中に０Åより大きく２００Åまでの範囲で延びる方法。
- 請求項１５記載の方法であって、前記トランジスタを形成することは、常時オフ高電子移動度トランジスタ（ＨＥＭＴ）を形成することを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/183,672 US7985986B2 (en) | 2008-07-31 | 2008-07-31 | Normally-off semiconductor devices |
| US12/183,672 | 2008-07-31 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011521088A Division JP5576369B2 (ja) | 2008-07-31 | 2009-04-06 | 常時オフ半導体デバイスおよびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014222763A JP2014222763A (ja) | 2014-11-27 |
| JP6357037B2 true JP6357037B2 (ja) | 2018-07-11 |
Family
ID=41171313
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011521088A Active JP5576369B2 (ja) | 2008-07-31 | 2009-04-06 | 常時オフ半導体デバイスおよびその作製方法 |
| JP2014137743A Active JP6357037B2 (ja) | 2008-07-31 | 2014-07-03 | 常時オフ半導体デバイスおよびその作製方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011521088A Active JP5576369B2 (ja) | 2008-07-31 | 2009-04-06 | 常時オフ半導体デバイスおよびその作製方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7985986B2 (ja) |
| EP (2) | EP2311095B1 (ja) |
| JP (2) | JP5576369B2 (ja) |
| KR (1) | KR101675171B1 (ja) |
| CN (1) | CN102171830B (ja) |
| WO (1) | WO2010014128A2 (ja) |
Families Citing this family (227)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| US11791385B2 (en) | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
| JP4897948B2 (ja) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | 半導体素子 |
| US7692263B2 (en) * | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
| JP2008311355A (ja) * | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | 窒化物半導体素子 |
| US8519438B2 (en) | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US7985986B2 (en) * | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
| JP2010050347A (ja) * | 2008-08-22 | 2010-03-04 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US20100084687A1 (en) * | 2008-10-03 | 2010-04-08 | The Hong Kong University Of Science And Technology | Aluminum gallium nitride/gallium nitride high electron mobility transistors |
| US8759876B2 (en) * | 2008-10-06 | 2014-06-24 | Massachusetts Institute Of Technology | Enhancement-mode nitride transistor |
| US7898004B2 (en) | 2008-12-10 | 2011-03-01 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US8188484B2 (en) * | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device |
| JP5588671B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置の製造方法 |
| JP4968747B2 (ja) * | 2009-02-03 | 2012-07-04 | シャープ株式会社 | Ｉｉｉ−ｖ族化合物半導体素子 |
| DE112010001557T5 (de) * | 2009-04-08 | 2012-09-13 | Efficient Power Conversion Corporation | Dotierungsdiffusionsverfahren an GaN-Pufferschichten |
| US8742459B2 (en) | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| FR2945671A1 (fr) * | 2009-05-18 | 2010-11-19 | St Microelectronics Sa | Photodiode a controle de charge d'interface et procede associe. |
| FR2945672A1 (fr) * | 2009-05-18 | 2010-11-19 | St Microelectronics Sa | Photodiode a controle de charge d'interface par implantation et procede associe. |
| US8384129B2 (en) * | 2009-06-25 | 2013-02-26 | The United States Of America, As Represented By The Secretary Of The Navy | Transistor with enhanced channel charge inducing material layer and threshold voltage control |
| US9991360B2 (en) * | 2009-06-26 | 2018-06-05 | Cornell University | Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation |
| US8728884B1 (en) * | 2009-07-28 | 2014-05-20 | Hrl Laboratories, Llc | Enhancement mode normally-off gallium nitride heterostructure field effect transistor |
| US8390000B2 (en) | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
| JP5495257B2 (ja) * | 2009-10-09 | 2014-05-21 | シャープ株式会社 | Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法 |
| US9171726B2 (en) | 2009-11-06 | 2015-10-27 | Infineon Technologies Ag | Low noise semiconductor devices |
| JP5037594B2 (ja) * | 2009-12-08 | 2012-09-26 | シャープ株式会社 | 電界効果トランジスタ |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| JP2011134910A (ja) | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | ＳｉＣ電界効果トランジスタ |
| US8624260B2 (en) * | 2010-01-30 | 2014-01-07 | National Semiconductor Corporation | Enhancement-mode GaN MOSFET with low leakage current and improved reliability |
| US8952462B2 (en) * | 2010-02-05 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of forming a gate |
| EP2549528B1 (en) * | 2010-03-19 | 2018-12-19 | Fujitsu Limited | Compound semiconductor device and method for fabricating the same |
| US9105703B2 (en) * | 2010-03-22 | 2015-08-11 | International Rectifier Corporation | Programmable III-nitride transistor with aluminum-doped gate |
| JP5666157B2 (ja) * | 2010-03-26 | 2015-02-12 | パナソニック株式会社 | 双方向スイッチ素子及びそれを用いた双方向スイッチ回路 |
| US20110241020A1 (en) * | 2010-03-31 | 2011-10-06 | Triquint Semiconductor, Inc. | High electron mobility transistor with recessed barrier layer |
| JP2011233695A (ja) * | 2010-04-27 | 2011-11-17 | Sharp Corp | ノーマリオフ型ＧａＮ系電界効果トランジスタ |
| JP2013526076A (ja) * | 2010-05-02 | 2013-06-20 | ヴィシク テクノロジーズ リミテッド | 電界効果パワートランジスタ |
| US8816395B2 (en) | 2010-05-02 | 2014-08-26 | Visic Technologies Ltd. | Field effect power transistors |
| CN102576727B (zh) * | 2010-06-23 | 2016-01-27 | 康奈尔大学 | 门控iii-v半导体结构和方法 |
| JP5510544B2 (ja) | 2010-07-14 | 2014-06-04 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8357571B2 (en) * | 2010-09-10 | 2013-01-22 | Cree, Inc. | Methods of forming semiconductor contacts |
| US8853709B2 (en) * | 2011-07-29 | 2014-10-07 | Hrl Laboratories, Llc | III-nitride metal insulator semiconductor field effect transistor |
| KR102065115B1 (ko) * | 2010-11-05 | 2020-01-13 | 삼성전자주식회사 | Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법 |
| TWI421947B (zh) * | 2010-11-12 | 2014-01-01 | Univ Nat Chiao Tung | 氮化鎵電晶體的製作方法 |
| JP5724339B2 (ja) * | 2010-12-03 | 2015-05-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5724347B2 (ja) * | 2010-12-10 | 2015-05-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| JP6051168B2 (ja) * | 2011-01-31 | 2016-12-27 | エフィシエント パワー コンヴァーション コーポレーション | ＧａＮトランジスタの製造方法 |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| JP5776217B2 (ja) * | 2011-02-24 | 2015-09-09 | 富士通株式会社 | 化合物半導体装置 |
| US8772842B2 (en) | 2011-03-04 | 2014-07-08 | Transphorm, Inc. | Semiconductor diodes with low reverse bias currents |
| US8716141B2 (en) | 2011-03-04 | 2014-05-06 | Transphorm Inc. | Electrode configurations for semiconductor devices |
| US9024357B2 (en) * | 2011-04-15 | 2015-05-05 | Stmicroelectronics S.R.L. | Method for manufacturing a HEMT transistor and corresponding HEMT transistor |
| KR101813177B1 (ko) * | 2011-05-06 | 2017-12-29 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 제조방법 |
| US8653559B2 (en) * | 2011-06-29 | 2014-02-18 | Hrl Laboratories, Llc | AlGaN/GaN hybrid MOS-HFET |
| GB201112330D0 (en) | 2011-07-18 | 2011-08-31 | Epigan Nv | Method for growing III-V epitaxial layers and semiconductor structure |
| WO2015047421A1 (en) | 2013-09-30 | 2015-04-02 | Hrl Laboratories, Llc | Normally-off iii-nitride transistors with high threshold-voltage and low on-resistance |
| US8969912B2 (en) | 2011-08-04 | 2015-03-03 | Avogy, Inc. | Method and system for a GaN vertical JFET utilizing a regrown channel |
| US9136116B2 (en) * | 2011-08-04 | 2015-09-15 | Avogy, Inc. | Method and system for formation of P-N junctions in gallium nitride based electronics |
| JP5878317B2 (ja) | 2011-08-08 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
| US9257547B2 (en) | 2011-09-13 | 2016-02-09 | Transphorm Inc. | III-N device structures having a non-insulating substrate |
| US8772833B2 (en) * | 2011-09-21 | 2014-07-08 | Electronics And Telecommunications Research Institute | Power semiconductor device and fabrication method thereof |
| US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| US20130105817A1 (en) * | 2011-10-26 | 2013-05-02 | Triquint Semiconductor, Inc. | High electron mobility transistor structure and method |
| JP5811800B2 (ja) * | 2011-11-18 | 2015-11-11 | 富士通株式会社 | 制御回路及び電子機器 |
| US8633094B2 (en) * | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| EP2602827B1 (en) * | 2011-12-09 | 2016-02-03 | Imec | Enhancement mode III-nitride device and method for manufacturing thereof |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US9024356B2 (en) * | 2011-12-20 | 2015-05-05 | Infineon Technologies Austria Ag | Compound semiconductor device with buried field plate |
| JP5883331B2 (ja) | 2012-01-25 | 2016-03-15 | 住友化学株式会社 | 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法 |
| US8614447B2 (en) * | 2012-01-30 | 2013-12-24 | International Business Machines Corporation | Semiconductor substrates using bandgap material between III-V channel material and insulator layer |
| US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| US8698230B2 (en) * | 2012-02-22 | 2014-04-15 | Eastman Kodak Company | Circuit including vertical transistors with a conductive stack having reentrant profile |
| US8860088B2 (en) * | 2012-02-23 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of forming the same |
| JP5717677B2 (ja) * | 2012-03-06 | 2015-05-13 | 株式会社東芝 | 半導体装置およびその製造方法 |
| WO2013147710A1 (en) * | 2012-03-29 | 2013-10-03 | Agency For Science, Technology And Research | Iii-nitride high electron mobility transistor structures and methods for fabrication of same |
| JP5895666B2 (ja) * | 2012-03-30 | 2016-03-30 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US9093366B2 (en) | 2012-04-09 | 2015-07-28 | Transphorm Inc. | N-polar III-nitride transistors |
| US9337332B2 (en) * | 2012-04-25 | 2016-05-10 | Hrl Laboratories, Llc | III-Nitride insulating-gate transistors with passivation |
| US9379195B2 (en) | 2012-05-23 | 2016-06-28 | Hrl Laboratories, Llc | HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same |
| US9000484B2 (en) | 2012-05-23 | 2015-04-07 | Hrl Laboratories, Llc | Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask |
| US10700201B2 (en) | 2012-05-23 | 2020-06-30 | Hrl Laboratories, Llc | HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same |
| US8680536B2 (en) | 2012-05-23 | 2014-03-25 | Hrl Laboratories, Llc | Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices |
| WO2013176905A1 (en) * | 2012-05-23 | 2013-11-28 | Hrl Laboratories, Llc | A high electron mobility field effect transistor and method of manufacturing the same |
| US20130313561A1 (en) * | 2012-05-25 | 2013-11-28 | Triquint Semiconductor, Inc. | Group iii-nitride transistor with charge-inducing layer |
| US20130328061A1 (en) * | 2012-06-07 | 2013-12-12 | Hrl Laboratories, Llc. | Normally-off gallium nitride transistor with insulating gate and method of making the same |
| US8975664B2 (en) * | 2012-06-27 | 2015-03-10 | Triquint Semiconductor, Inc. | Group III-nitride transistor using a regrown structure |
| US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| KR101927408B1 (ko) | 2012-07-20 | 2019-03-07 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
| CN102856188A (zh) * | 2012-08-06 | 2013-01-02 | 北京大学 | 一种氮化镓基器件的湿法腐蚀方法 |
| CN102856366A (zh) * | 2012-09-04 | 2013-01-02 | 程凯 | 一种增强型器件 |
| KR101922122B1 (ko) | 2012-09-28 | 2018-11-26 | 삼성전자주식회사 | 노멀리 오프 고전자이동도 트랜지스터 |
| JP6161246B2 (ja) | 2012-09-28 | 2017-07-12 | トランスフォーム・ジャパン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9099490B2 (en) * | 2012-09-28 | 2015-08-04 | Intel Corporation | Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation |
| JP6085442B2 (ja) | 2012-09-28 | 2017-02-22 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| KR101946009B1 (ko) | 2012-10-11 | 2019-02-08 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 구동방법 |
| US9099381B2 (en) | 2012-11-15 | 2015-08-04 | International Business Machines Corporation | Selective gallium nitride regrowth on (100) silicon |
| TWI567930B (zh) | 2012-11-19 | 2017-01-21 | 台達電子工業股份有限公司 | 半導體裝置 |
| KR20140066015A (ko) * | 2012-11-22 | 2014-05-30 | 삼성전자주식회사 | 이종 접합 전계 효과 트랜지스터 및 제조 방법 |
| US9029914B2 (en) * | 2012-11-26 | 2015-05-12 | Triquint Semiconductor, Inc. | Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound |
| FR2998709B1 (fr) * | 2012-11-26 | 2015-01-16 | Commissariat Energie Atomique | Procede de fabrication d'un transistor a heterojonction de type normalement bloque |
| US8890262B2 (en) | 2012-11-29 | 2014-11-18 | Globalfoundries Inc. | Semiconductor device having a metal gate recess |
| KR101736277B1 (ko) * | 2012-12-12 | 2017-05-17 | 한국전자통신연구원 | 전계 효과 트랜지스터 및 그 제조 방법 |
| WO2014097526A1 (ja) | 2012-12-20 | 2014-06-26 | パナソニック株式会社 | 電界効果トランジスタおよびその製造方法 |
| US8937317B2 (en) | 2012-12-28 | 2015-01-20 | Avogy, Inc. | Method and system for co-packaging gallium nitride electronics |
| US9373689B2 (en) * | 2012-12-28 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor and method of forming the same |
| US9525054B2 (en) * | 2013-01-04 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor and method of forming the same |
| JP6339762B2 (ja) * | 2013-01-17 | 2018-06-06 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
| CN105164811B (zh) | 2013-02-15 | 2018-08-31 | 创世舫电子有限公司 | 半导体器件的电极及其形成方法 |
| US8928037B2 (en) * | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| US9343561B2 (en) | 2013-03-13 | 2016-05-17 | Cree, Inc. | Semiconductor device with self-aligned ohmic contacts |
| US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US8969927B2 (en) | 2013-03-13 | 2015-03-03 | Cree, Inc. | Gate contact for a semiconductor device and methods of fabrication thereof |
| US9111956B2 (en) * | 2013-03-14 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Rectifier structures with low leakage |
| US9245993B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9018056B2 (en) * | 2013-03-15 | 2015-04-28 | The United States Of America, As Represented By The Secretary Of The Navy | Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material |
| JP2014183125A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置 |
| JP5940481B2 (ja) | 2013-03-22 | 2016-06-29 | 株式会社東芝 | 半導体装置 |
| US9443737B2 (en) * | 2013-04-03 | 2016-09-13 | Texas Instruments Incorporated | Method of forming metal contacts in the barrier layer of a group III-N HEMT |
| JP6111821B2 (ja) * | 2013-04-25 | 2017-04-12 | 三菱電機株式会社 | 電界効果トランジスタ |
| FR3005202B1 (fr) * | 2013-04-30 | 2016-10-14 | Commissariat Energie Atomique | Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque |
| KR102065113B1 (ko) | 2013-05-01 | 2020-01-10 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 제조 방법 |
| US9054027B2 (en) * | 2013-05-03 | 2015-06-09 | Texas Instruments Incorporated | III-nitride device and method having a gate isolating structure |
| US9324645B2 (en) | 2013-05-23 | 2016-04-26 | Avogy, Inc. | Method and system for co-packaging vertical gallium nitride power devices |
| US9847411B2 (en) * | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
| US9679981B2 (en) * | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
| US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
| US9553183B2 (en) * | 2013-06-19 | 2017-01-24 | Infineon Technologies Austria Ag | Gate stack for normally-off compound semiconductor transistor |
| US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| JP6220188B2 (ja) * | 2013-08-15 | 2017-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2015046444A (ja) * | 2013-08-27 | 2015-03-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN105580140B (zh) * | 2013-09-30 | 2018-10-16 | Hrl实验室有限责任公司 | 场效应晶体管和方法 |
| US8947154B1 (en) | 2013-10-03 | 2015-02-03 | Avogy, Inc. | Method and system for operating gallium nitride electronics |
| EP2860399A1 (de) | 2013-10-14 | 2015-04-15 | ECP Entwicklungsgesellschaft mbH | Verfahren zum Betrieb einer Versorgungseinrichtung, die einen Kanal mit einer Flüssigkeit beaufschlagt, sowie Versorgungseinrichtung |
| CN103500763B (zh) * | 2013-10-15 | 2017-03-15 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物半导体器件及其制造方法 |
| US9324809B2 (en) | 2013-11-18 | 2016-04-26 | Avogy, Inc. | Method and system for interleaved boost converter with co-packaged gallium nitride power devices |
| KR102021887B1 (ko) | 2013-12-09 | 2019-09-17 | 삼성전자주식회사 | 반도체 소자 |
| JP2015126034A (ja) * | 2013-12-25 | 2015-07-06 | サンケン電気株式会社 | 電界効果型半導体素子 |
| US20150187618A1 (en) * | 2013-12-30 | 2015-07-02 | Enkris Semiconductor, Inc. | System and method for forming gan-based device |
| US10483386B2 (en) * | 2014-01-17 | 2019-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, transistor having doped seed layer and method of manufacturing the same |
| US20150263116A1 (en) * | 2014-03-14 | 2015-09-17 | Chunong Qiu | High electron mobility transistors with improved gates and reduced surface traps |
| JP6235702B2 (ja) * | 2014-05-01 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10276712B2 (en) * | 2014-05-29 | 2019-04-30 | Hrl Laboratories, Llc | III-nitride field-effect transistor with dual gates |
| CN104103645B (zh) * | 2014-06-16 | 2017-03-29 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示装置 |
| US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US9728630B2 (en) | 2014-09-05 | 2017-08-08 | Infineon Technologies Austria Ag | High-electron-mobility transistor having a buried field plate |
| US9537338B2 (en) | 2014-09-16 | 2017-01-03 | Navitas Semiconductor Inc. | Level shift and inverter circuits for GaN devices |
| US9571093B2 (en) | 2014-09-16 | 2017-02-14 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
| US9960154B2 (en) | 2014-09-19 | 2018-05-01 | Navitas Semiconductor, Inc. | GaN structures |
| US9608078B2 (en) | 2014-10-17 | 2017-03-28 | Cree, Inc. | Semiconductor device with improved field plate |
| US9640623B2 (en) | 2014-10-17 | 2017-05-02 | Cree, Inc. | Semiconductor device with improved field plate |
| US9601608B2 (en) * | 2014-11-13 | 2017-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for a gallium nitride (GaN) high electron mobility transistor |
| US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
| US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
| JP6401053B2 (ja) * | 2014-12-26 | 2018-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN105655395B (zh) * | 2015-01-27 | 2018-05-15 | 苏州捷芯威半导体有限公司 | 一种增强型高电子迁移率晶体管及其制作方法 |
| JP6591168B2 (ja) | 2015-02-04 | 2019-10-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6462393B2 (ja) * | 2015-02-10 | 2019-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2016164906A (ja) * | 2015-03-06 | 2016-09-08 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
| KR101678874B1 (ko) * | 2015-03-25 | 2016-11-23 | 경북대학교 산학협력단 | 반도체 소자 제조방법 |
| JP6493005B2 (ja) * | 2015-06-17 | 2019-04-03 | 株式会社デンソー | 半導体装置 |
| CN105140270B (zh) * | 2015-07-29 | 2018-01-09 | 电子科技大学 | 一种增强型hemt器件 |
| CN107924939A (zh) * | 2015-08-11 | 2018-04-17 | 剑桥电子有限公司 | 具有间隔层的半导体结构 |
| JP6527423B2 (ja) * | 2015-08-11 | 2019-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9812532B1 (en) | 2015-08-28 | 2017-11-07 | Hrl Laboratories, Llc | III-nitride P-channel transistor |
| JP6659283B2 (ja) * | 2015-09-14 | 2020-03-04 | 株式会社東芝 | 半導体装置 |
| JP6739918B2 (ja) | 2015-10-08 | 2020-08-12 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| ITUB20155536A1 (it) | 2015-11-12 | 2017-05-12 | St Microelectronics Srl | Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione |
| ITUB20155503A1 (it) | 2015-11-12 | 2017-05-12 | St Microelectronics Srl | Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica |
| KR102438972B1 (ko) * | 2015-11-16 | 2022-09-01 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
| US9871067B2 (en) * | 2015-11-17 | 2018-01-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Infrared image sensor component |
| EP3378097A4 (en) | 2015-11-19 | 2019-09-11 | HRL Laboratories, LLC | NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER |
| ITUB20155862A1 (it) * | 2015-11-24 | 2017-05-24 | St Microelectronics Srl | Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione |
| US10546927B2 (en) | 2015-12-07 | 2020-01-28 | Intel Corporation | Self-aligned transistor structures enabling ultra-short channel lengths |
| JP6560112B2 (ja) * | 2015-12-09 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2017105384A1 (en) * | 2015-12-14 | 2017-06-22 | Intel Corporation | Geometric manipulation of 2deg region in source/drain extension of gan transistor |
| WO2017123999A1 (en) * | 2016-01-15 | 2017-07-20 | Transphorm Inc. | Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator |
| US9831867B1 (en) | 2016-02-22 | 2017-11-28 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
| TWI762486B (zh) | 2016-05-31 | 2022-05-01 | 美商創世舫科技有限公司 | 包含漸變空乏層的三族氮化物裝置 |
| US9812562B1 (en) * | 2016-06-03 | 2017-11-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure, HEMT structure and method of forming the same |
| JP6567468B2 (ja) * | 2016-06-20 | 2019-08-28 | 株式会社東芝 | 半導体装置、電源回路、及び、コンピュータ |
| JP6682391B2 (ja) * | 2016-07-22 | 2020-04-15 | 株式会社東芝 | 半導体装置、電源回路、及び、コンピュータ |
| JP6594272B2 (ja) * | 2016-09-02 | 2019-10-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10741682B2 (en) | 2016-11-17 | 2020-08-11 | Semiconductor Components Industries, Llc | High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance |
| US10381473B2 (en) | 2016-12-02 | 2019-08-13 | Vishay-Siliconix | High-electron-mobility transistor with buried interconnect |
| US10224426B2 (en) | 2016-12-02 | 2019-03-05 | Vishay-Siliconix | High-electron-mobility transistor devices |
| CN106549051A (zh) * | 2017-01-18 | 2017-03-29 | 中国科学院微电子研究所 | GaN基HEMT器件栅极结构 |
| JP6629252B2 (ja) * | 2017-02-01 | 2020-01-15 | 株式会社東芝 | 半導体装置の製造方法 |
| CN108666359A (zh) * | 2017-03-29 | 2018-10-16 | 北京大学 | 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法 |
| IT201700064147A1 (it) | 2017-06-09 | 2018-12-09 | St Microelectronics Srl | Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione |
| US10249711B2 (en) * | 2017-06-29 | 2019-04-02 | Teledyne Scientific & Imaging, Llc | FET with micro-scale device array |
| JP7056408B2 (ja) * | 2017-06-30 | 2022-04-19 | 富士電機株式会社 | 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法 |
| CN109659361B (zh) | 2017-10-12 | 2022-03-04 | 电力集成公司 | 用于异质结器件的栅极堆叠体 |
| US10700188B2 (en) * | 2017-11-02 | 2020-06-30 | Rohm Co., Ltd. | Group III nitride semiconductor device with first and second conductive layers |
| US10304947B1 (en) | 2017-11-30 | 2019-05-28 | International Business Machines Corporation | Smoothing surface roughness of III-V semiconductor fins formed from silicon mandrels by regrowth |
| TWI661555B (zh) * | 2017-12-28 | 2019-06-01 | 新唐科技股份有限公司 | 增強型高電子遷移率電晶體元件 |
| US11384448B1 (en) * | 2018-06-06 | 2022-07-12 | United States Of America As Represented By The Secretary Of The Air Force | Optimized Heteroepitaxial growth of semiconductors |
| US10693288B2 (en) | 2018-06-26 | 2020-06-23 | Vishay SIliconix, LLC | Protection circuits with negative gate swing capability |
| US10516043B1 (en) * | 2018-07-19 | 2019-12-24 | Cree, Inc. | Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors |
| JP7071893B2 (ja) * | 2018-07-23 | 2022-05-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10833063B2 (en) | 2018-07-25 | 2020-11-10 | Vishay SIliconix, LLC | High electron mobility transistor ESD protection structures |
| US10964803B2 (en) | 2018-11-19 | 2021-03-30 | Texas Instruments Incorporated | Gallium nitride transistor with a doped region |
| CN111668302B (zh) * | 2019-03-08 | 2023-03-14 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| JP7175804B2 (ja) | 2019-03-14 | 2022-11-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US11476359B2 (en) * | 2019-03-18 | 2022-10-18 | Wolfspeed, Inc. | Structures for reducing electron concentration and process for reducing electron concentration |
| CN109841677A (zh) | 2019-03-28 | 2019-06-04 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| US11127847B2 (en) * | 2019-05-16 | 2021-09-21 | Vanguard International Semiconductor Corporation | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device |
| CN113939917A (zh) * | 2019-06-17 | 2022-01-14 | 苏州晶湛半导体有限公司 | 一种半导体结构及其制造方法 |
| JP7446727B2 (ja) * | 2019-07-04 | 2024-03-11 | 株式会社東芝 | 半導体装置 |
| TWI811394B (zh) * | 2019-07-09 | 2023-08-11 | 聯華電子股份有限公司 | 高電子遷移率電晶體及其製作方法 |
| JP6848020B2 (ja) * | 2019-08-07 | 2021-03-24 | 株式会社東芝 | 半導体装置、電源回路、及び、コンピュータ |
| TWI748225B (zh) * | 2019-08-13 | 2021-12-01 | 新唐科技股份有限公司 | 增強型高電子遷移率電晶體元件 |
| JP7458199B2 (ja) * | 2019-09-02 | 2024-03-29 | 株式会社東芝 | 半導体装置 |
| US11367787B2 (en) * | 2019-11-12 | 2022-06-21 | Winbond Electronics Corp. | Semiconductor device and manufacturing method thereof |
| WO2021102681A1 (zh) * | 2019-11-26 | 2021-06-03 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法 |
| JP7262379B2 (ja) | 2019-12-16 | 2023-04-21 | 株式会社東芝 | 半導体装置 |
| US11693140B2 (en) | 2020-04-09 | 2023-07-04 | Saudi Arabian Oil Company | Identifying hydrocarbon reserves of a subterranean region using a reservoir earth model that models characteristics of the region |
| US11486230B2 (en) | 2020-04-09 | 2022-11-01 | Saudi Arabian Oil Company | Allocating resources for implementing a well-planning process |
| US11815650B2 (en) | 2020-04-09 | 2023-11-14 | Saudi Arabian Oil Company | Optimization of well-planning process for identifying hydrocarbon reserves using an integrated multi-dimensional geological model |
| CN113990948A (zh) * | 2020-12-01 | 2022-01-28 | 深圳市晶相技术有限公司 | 一种半导体器件及其应用与制造方法 |
| US11688802B2 (en) | 2021-02-18 | 2023-06-27 | United Microelectronics Corp. | High electron mobility transistor and fabrication method thereof |
| US20220376098A1 (en) * | 2021-05-20 | 2022-11-24 | Wolfspeed, Inc. | Field effect transistor with selective modified access regions |
| CN113594028A (zh) * | 2021-07-27 | 2021-11-02 | 中国科学院苏州纳米技术与纳米仿生研究所 | 氮化镓p型掺杂的方法、GaN基PN结的制作方法及其应用 |
| US20230078017A1 (en) * | 2021-09-16 | 2023-03-16 | Wolfspeed, Inc. | Semiconductor device incorporating a substrate recess |
| FR3130036A1 (fr) * | 2021-12-07 | 2023-06-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Véhicule de test et méthode de test pour des dispositifs microélectroniques |
| IT202200001550A1 (it) * | 2022-01-31 | 2023-07-31 | St Microelectronics Srl | Hemt ad arricchimento migliorato e processo di fabbricazione dello stesso |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521374A (ja) * | 1991-07-11 | 1993-01-29 | Nec Corp | 半導体装置およびその製造方法 |
| JP3190715B2 (ja) * | 1991-10-25 | 2001-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6316793B1 (en) | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP2001110817A (ja) * | 1999-10-04 | 2001-04-20 | Sony Corp | 接合型電界効果トランジスタ及びその製造方法 |
| JP4667556B2 (ja) * | 2000-02-18 | 2011-04-13 | 古河電気工業株式会社 | 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法 |
| US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
| TW200305283A (en) * | 2001-12-06 | 2003-10-16 | Hrl Lab Llc | High power-low noise microwave GaN heterojunction field effet transistor |
| US7112860B2 (en) * | 2003-03-03 | 2006-09-26 | Cree, Inc. | Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices |
| JP2004273486A (ja) * | 2003-03-05 | 2004-09-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7501669B2 (en) * | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| JP4041075B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
| US7573078B2 (en) * | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
| US7859014B2 (en) * | 2004-06-24 | 2010-12-28 | Nec Corporation | Semiconductor device |
| US7238560B2 (en) * | 2004-07-23 | 2007-07-03 | Cree, Inc. | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate |
| US7229903B2 (en) * | 2004-08-25 | 2007-06-12 | Freescale Semiconductor, Inc. | Recessed semiconductor device |
| JP4845872B2 (ja) * | 2005-01-25 | 2011-12-28 | 富士通株式会社 | Ｍｉｓ構造を有する半導体装置及びその製造方法 |
| US7638818B2 (en) * | 2005-09-07 | 2009-12-29 | Cree, Inc. | Robust transistors with fluorine treatment |
| WO2007059220A2 (en) * | 2005-11-15 | 2007-05-24 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
| US7419892B2 (en) * | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
| JP5065616B2 (ja) * | 2006-04-21 | 2012-11-07 | 株式会社東芝 | 窒化物半導体素子 |
| US7504679B2 (en) * | 2006-07-20 | 2009-03-17 | International Rectifier Corporation | Enhancement mode GaN FET with piezoelectric gate |
| JP4282708B2 (ja) * | 2006-10-20 | 2009-06-24 | 株式会社東芝 | 窒化物系半導体装置 |
| US8878245B2 (en) * | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| JP5397825B2 (ja) * | 2007-05-18 | 2014-01-22 | サンケン電気株式会社 | 電界効果半導体装置 |
| US7728356B2 (en) * | 2007-06-01 | 2010-06-01 | The Regents Of The University Of California | P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor |
| US7985986B2 (en) * | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
-
2008
- 2008-07-31 US US12/183,672 patent/US7985986B2/en active Active
-
2009
- 2009-04-06 KR KR1020117004648A patent/KR101675171B1/ko active IP Right Grant
- 2009-04-06 CN CN200980138363.9A patent/CN102171830B/zh active Active
- 2009-04-06 EP EP09788749A patent/EP2311095B1/en active Active
- 2009-04-06 JP JP2011521088A patent/JP5576369B2/ja active Active
- 2009-04-06 EP EP12192038.3A patent/EP2571057B1/en active Active
- 2009-04-06 WO PCT/US2009/002153 patent/WO2010014128A2/en active Application Filing
-
2011
- 2011-07-01 US US13/175,069 patent/US8198178B2/en active Active
-
2012
- 2012-05-30 US US13/483,737 patent/US8592868B2/en active Active
-
2014
- 2014-07-03 JP JP2014137743A patent/JP6357037B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8198178B2 (en) | 2012-06-12 |
| JP2014222763A (ja) | 2014-11-27 |
| JP5576369B2 (ja) | 2014-08-20 |
| WO2010014128A3 (en) | 2010-03-11 |
| EP2311095A2 (en) | 2011-04-20 |
| EP2571057A3 (en) | 2013-04-03 |
| US20100025730A1 (en) | 2010-02-04 |
| US20120235160A1 (en) | 2012-09-20 |
| EP2311095B1 (en) | 2013-01-09 |
| CN102171830B (zh) | 2015-07-08 |
| WO2010014128A2 (en) | 2010-02-04 |
| US8592868B2 (en) | 2013-11-26 |
| US7985986B2 (en) | 2011-07-26 |
| KR20110041550A (ko) | 2011-04-21 |
| EP2571057A2 (en) | 2013-03-20 |
| US20110263102A1 (en) | 2011-10-27 |
| KR101675171B1 (ko) | 2016-11-22 |
| EP2571057B1 (en) | 2016-05-25 |
| CN102171830A (zh) | 2011-08-31 |
| JP2011529639A (ja) | 2011-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6357037B2 (ja) | 常時オフ半導体デバイスおよびその作製方法 | |
| JP5926216B2 (ja) | 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス | |
| JP6203533B2 (ja) | 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法 | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
| JP5730481B2 (ja) | 自己整合した耐熱性コンタクトを備える半導体デバイス及びその作製方法 | |
| US9711633B2 (en) | Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions | |
| EP2117039B1 (en) | Semiconductor devices including shallow inplanted regions and methods of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161028 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161109 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180615 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6357037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |