JPH0521374A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0521374A JPH0521374A JP17082191A JP17082191A JPH0521374A JP H0521374 A JPH0521374 A JP H0521374A JP 17082191 A JP17082191 A JP 17082191A JP 17082191 A JP17082191 A JP 17082191A JP H0521374 A JPH0521374 A JP H0521374A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- active region
- contact hole
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】Ｎ型のシリコン基板１上にフィールド酸化膜２
により分離された活性領域を形成する。次で活性領域上
に酸化膜４を形成したのちイオン注入法によりＰ型拡散
層５を形成する。次に活性領域と同一幅のコンタクト孔
６を形成したのち、ＢＳＧ膜１０を形成し熱処理して目
ずれにより露出したシリコン基板に第２のＰ型拡散層５
Ｃを形成する。次でＢＳＧ膜をエッチングしコンタクト
孔の周囲に残したのち、コンタクト電極９を形成する。 【効果】活性領域と同一幅のコンタクト孔を形成できる
ため、素子を小型化することができる。
により分離された活性領域を形成する。次で活性領域上
に酸化膜４を形成したのちイオン注入法によりＰ型拡散
層５を形成する。次に活性領域と同一幅のコンタクト孔
６を形成したのち、ＢＳＧ膜１０を形成し熱処理して目
ずれにより露出したシリコン基板に第２のＰ型拡散層５
Ｃを形成する。次でＢＳＧ膜をエッチングしコンタクト
孔の周囲に残したのち、コンタクト電極９を形成する。 【効果】活性領域と同一幅のコンタクト孔を形成できる
ため、素子を小型化することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にフィールド酸化による絶縁分離され
た活性領域の拡散層の構造およびその形成方法に関す
る。
造方法に関し、特にフィールド酸化による絶縁分離され
た活性領域の拡散層の構造およびその形成方法に関す
る。
【０００２】
【従来の技術】従来の半導体装置の製造工程における拡
散層とコンタクト電極の形成方法について図４を用いて
説明する。
散層とコンタクト電極の形成方法について図４を用いて
説明する。
【０００３】まずＮ型のシリコン基板１上に選択酸化法
によりフィールド酸化膜２を形成し、絶縁分離された活
性領域を形成する。次いで活性領域上に熱酸化法により
酸化膜４を形成した後、酸化膜４とフィールド酸化膜２
の一部を通してＰ型不純物をイオン注入して、例えばバ
イポーラトランジスタのコレクタとなるＰ型拡散層５を
形成する。次いでフィールド酸化膜端にかからない様に
酸化膜４にコンタクト孔６を開口したのち、アルミまた
はチタン／金等を被着してパターニングしコンタクト電
極９を形成する。
によりフィールド酸化膜２を形成し、絶縁分離された活
性領域を形成する。次いで活性領域上に熱酸化法により
酸化膜４を形成した後、酸化膜４とフィールド酸化膜２
の一部を通してＰ型不純物をイオン注入して、例えばバ
イポーラトランジスタのコレクタとなるＰ型拡散層５を
形成する。次いでフィールド酸化膜端にかからない様に
酸化膜４にコンタクト孔６を開口したのち、アルミまた
はチタン／金等を被着してパターニングしコンタクト電
極９を形成する。
【０００４】このときイオン注入により活性領域のＰ−
Ｎ接合深さは、例えば２００ｎｍの酸化膜４を通して６
０ｋｅＶのエネルギーで注入した場合、約０．３μｍ程
度となる。一方で、フィールド酸化膜２との界面付近で
は、フィールド酸化膜のバーズヘッドの盛り上り部の影
響を受けて注入深さが浅くなるために、酸化膜４との界
面に近づいている。
Ｎ接合深さは、例えば２００ｎｍの酸化膜４を通して６
０ｋｅＶのエネルギーで注入した場合、約０．３μｍ程
度となる。一方で、フィールド酸化膜２との界面付近で
は、フィールド酸化膜のバーズヘッドの盛り上り部の影
響を受けて注入深さが浅くなるために、酸化膜４との界
面に近づいている。
【０００５】図４に示すコンタクト孔６は、Ｐ型拡散層
５のほぼ中点に開口されており、酸化膜２．４と拡散層
５の界面長さは、アロイスパイクや高電圧パルス印加な
どの絶縁破壊からのがれ得る程度に設計されている。
５のほぼ中点に開口されており、酸化膜２．４と拡散層
５の界面長さは、アロイスパイクや高電圧パルス印加な
どの絶縁破壊からのがれ得る程度に設計されている。
【０００６】
【発明が解決しようとする課題】しかしこの従来の半導
体装置の構造では、図５（ａ）に示す様に、活性領域と
同じ幅をもつコンタクト孔６を開口しようとすると、わ
ずかな目合せずれでも容易にフィールド酸化膜２の端部
にシリコン基板１の露出部７が形成される。従ってこの
ままの状態で電極を形成すると、Ｐ−Ｎ層間が導通して
しまう不具合が生じる。また目合せずれの程度が図５
（ｂ）の様に、Ｎ型のシリコン基板が露出していない程
度であっても、コンタクト電極９とＰ−Ｎ層接合との距
離が短くなることから、フィールド酸化膜下の界面近く
の結晶欠陥により容易にアロイスパイクが進行し、破壊
するかあるいはリーク電流が流れやすくなるといった欠
点となる。 従ってコンタクト孔６はフィールド酸化膜
２の端から十分離して設計しなければならない。また目
合せマージンも多く取る必要があるために、活性領域の
幅と同一の幅をもつコンタクト孔が形成できず素子の小
型化が図れないという欠点があった。
体装置の構造では、図５（ａ）に示す様に、活性領域と
同じ幅をもつコンタクト孔６を開口しようとすると、わ
ずかな目合せずれでも容易にフィールド酸化膜２の端部
にシリコン基板１の露出部７が形成される。従ってこの
ままの状態で電極を形成すると、Ｐ−Ｎ層間が導通して
しまう不具合が生じる。また目合せずれの程度が図５
（ｂ）の様に、Ｎ型のシリコン基板が露出していない程
度であっても、コンタクト電極９とＰ−Ｎ層接合との距
離が短くなることから、フィールド酸化膜下の界面近く
の結晶欠陥により容易にアロイスパイクが進行し、破壊
するかあるいはリーク電流が流れやすくなるといった欠
点となる。 従ってコンタクト孔６はフィールド酸化膜
２の端から十分離して設計しなければならない。また目
合せマージンも多く取る必要があるために、活性領域の
幅と同一の幅をもつコンタクト孔が形成できず素子の小
型化が図れないという欠点があった。
【０００７】
【課題を解決するための手段】第１の発明の半導体装置
は、一導電型半導体基板上に形成されたフィールド酸化
膜により絶縁分離された活性領域と、この活性領域に形
成された逆導電型の第１の拡散層と、この拡散層上に形
成された酸化膜と、前記酸化膜あるいは前記酸化膜と前
期フィールド酸化膜の一部にまたがる領域に形成された
前記活性領域と同一の幅を持つコンタクト孔と、このコ
ンタクト孔を介して前記半導体基板に形成された逆導電
型の第２の拡散層と、前記コンタクト孔周囲の段差部の
みを被覆する絶縁膜とを含むものである。
は、一導電型半導体基板上に形成されたフィールド酸化
膜により絶縁分離された活性領域と、この活性領域に形
成された逆導電型の第１の拡散層と、この拡散層上に形
成された酸化膜と、前記酸化膜あるいは前記酸化膜と前
期フィールド酸化膜の一部にまたがる領域に形成された
前記活性領域と同一の幅を持つコンタクト孔と、このコ
ンタクト孔を介して前記半導体基板に形成された逆導電
型の第２の拡散層と、前記コンタクト孔周囲の段差部の
みを被覆する絶縁膜とを含むものである。
【０００８】第２の発明の半導体装置の製造方法は、一
導電型半導体基板上に選択酸化法によりフィールド酸化
膜を形成しフィールド酸化膜により分離された活性領域
を形成する工程と、前記活性領域上に酸化膜を形成した
のちこの酸化膜上より前記活性領域に不純物を導入し逆
導電型の第１の拡散層を形成する工程と、前記酸化膜あ
るいは前記酸化膜と前記フィールド酸化膜とにまたがる
領域に前記活性領域と同一の幅を持つコンタクト孔を形
成したのち熱拡散法により不純物を導入し前記半導体基
板上に逆導電型の第２の拡散層を形成する工程と、全面
に無機のシリカフィルム膜を塗布法により形成したのち
エッチングしシリカフィルム膜を前記コンタクト孔の段
差部にのみ残す工程とを含むものである。
導電型半導体基板上に選択酸化法によりフィールド酸化
膜を形成しフィールド酸化膜により分離された活性領域
を形成する工程と、前記活性領域上に酸化膜を形成した
のちこの酸化膜上より前記活性領域に不純物を導入し逆
導電型の第１の拡散層を形成する工程と、前記酸化膜あ
るいは前記酸化膜と前記フィールド酸化膜とにまたがる
領域に前記活性領域と同一の幅を持つコンタクト孔を形
成したのち熱拡散法により不純物を導入し前記半導体基
板上に逆導電型の第２の拡散層を形成する工程と、全面
に無機のシリカフィルム膜を塗布法により形成したのち
エッチングしシリカフィルム膜を前記コンタクト孔の段
差部にのみ残す工程とを含むものである。
【０００９】第３の発明の半導体装置の製造方法は、一
導電型半導体基板上に選択酸化法によりフィールド酸化
膜を形成しフィールド酸化膜により分離された活性領域
を形成する工程と、前記活性領域上に酸化膜を形成した
のちこの酸化膜上より前記活性領域に不純物を導入し逆
導電型の第１の拡散層を形成する工程と、前記酸化膜あ
るいは前記酸化膜と前記フィールド酸化膜とにまたがる
領域に前記活性領域と同一の幅を持つコンタクト孔を形
成する工程と、このコンタクト孔を含む全面に逆導電型
不純物を含むシリカフィルム膜または逆導電型不純物を
含むガラス膜を形成したのち熱処理し前記半導体基板に
逆導電型の第２の拡散層を形成する工程と、前記シリカ
フィルム膜または前記ガラス膜をエッチングし前記コン
タクト孔の段差部にのみ残す工程とを含むものである。
導電型半導体基板上に選択酸化法によりフィールド酸化
膜を形成しフィールド酸化膜により分離された活性領域
を形成する工程と、前記活性領域上に酸化膜を形成した
のちこの酸化膜上より前記活性領域に不純物を導入し逆
導電型の第１の拡散層を形成する工程と、前記酸化膜あ
るいは前記酸化膜と前記フィールド酸化膜とにまたがる
領域に前記活性領域と同一の幅を持つコンタクト孔を形
成する工程と、このコンタクト孔を含む全面に逆導電型
不純物を含むシリカフィルム膜または逆導電型不純物を
含むガラス膜を形成したのち熱処理し前記半導体基板に
逆導電型の第２の拡散層を形成する工程と、前記シリカ
フィルム膜または前記ガラス膜をエッチングし前記コン
タクト孔の段差部にのみ残す工程とを含むものである。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｄ）は本発明の第１の実施
例を説明するための半導体チップの断面図である。
て説明する。図１（ａ）〜（ｄ）は本発明の第１の実施
例を説明するための半導体チップの断面図である。
【００１１】まず図１（ａ）に示すように、シリコン基
板１上に選択酸化法によりフィールド酸化膜２を形成
し、フィールド酸化膜２により絶縁分離された幅Ｗの活
性領域３を形成する。次で熱酸化法により活性領域上に
酸化膜４を形成したのち、Ｐ型不純物をイオン注入しＰ
型拡散層５を形成する。
板１上に選択酸化法によりフィールド酸化膜２を形成
し、フィールド酸化膜２により絶縁分離された幅Ｗの活
性領域３を形成する。次で熱酸化法により活性領域上に
酸化膜４を形成したのち、Ｐ型不純物をイオン注入しＰ
型拡散層５を形成する。
【００１２】次に図１（ｂ）に示すように、酸化膜４に
活性領域３と同じ幅Ｗのコンタクト孔を形成しようとし
た場合、長さＬだけ目ずれしたコンタクト孔６が形成さ
れる。このためフィールド酸化膜２の端部にはシリコン
基板の露出部７が生じる。次で塩化ホウ素（ＢＣｌ3 ）
等の揮発性ガスを含む雰囲気中で、５００℃，０．５〜
２時間の熱処理を行うことにより、露出部に第２のＰ型
拡散層５Ａを形成する。Ｐ型拡散層５Ａのフィールド酸
化膜２の下部分は、結晶欠陥が生じやすい部分であるが
この部分への不純物拡散は早く、十分な濃度の拡散が可
能である。この時同時にＰ型拡散層５の厚さ及び不純物
濃度は大となる。
活性領域３と同じ幅Ｗのコンタクト孔を形成しようとし
た場合、長さＬだけ目ずれしたコンタクト孔６が形成さ
れる。このためフィールド酸化膜２の端部にはシリコン
基板の露出部７が生じる。次で塩化ホウ素（ＢＣｌ3 ）
等の揮発性ガスを含む雰囲気中で、５００℃，０．５〜
２時間の熱処理を行うことにより、露出部に第２のＰ型
拡散層５Ａを形成する。Ｐ型拡散層５Ａのフィールド酸
化膜２の下部分は、結晶欠陥が生じやすい部分であるが
この部分への不純物拡散は早く、十分な濃度の拡散が可
能である。この時同時にＰ型拡散層５の厚さ及び不純物
濃度は大となる。
【００１３】次に図１（ｃ）に示すように、ノンドープ
のシリカフィルム、またはＰ型半導体を形成する不純物
を含有するシリカフィルムを塗布して凹み部分に堆積さ
せ、異方性エッチング法でエッチバックすることにより
コンタクト孔６の周囲のみにシリカ層８を残す。
のシリカフィルム、またはＰ型半導体を形成する不純物
を含有するシリカフィルムを塗布して凹み部分に堆積さ
せ、異方性エッチング法でエッチバックすることにより
コンタクト孔６の周囲のみにシリカ層８を残す。
【００１４】次に図１（ｄ）に示すように、全面にアル
ミ膜を形成したのちパターニングしステップカバレッジ
の良いコンタクト電極９を形成する。コンタクト電極９
は第２のＰ型拡散層及びシリカ層８によりＰ−Ｎ接合と
の距離が確保できることから、接合リーク電流を少く
し、アロイスパイクに対し強いものとなる。
ミ膜を形成したのちパターニングしステップカバレッジ
の良いコンタクト電極９を形成する。コンタクト電極９
は第２のＰ型拡散層及びシリカ層８によりＰ−Ｎ接合と
の距離が確保できることから、接合リーク電流を少く
し、アロイスパイクに対し強いものとなる。
【００１５】図２は本発明の第２の実施例を説明するた
めの断面図であり、図１に示した第１の実施例の場合と
同様に、コンタクト孔に目合せずれが生じた場合を示
す。
めの断面図であり、図１に示した第１の実施例の場合と
同様に、コンタクト孔に目合せずれが生じた場合を示
す。
【００１６】コンタクト孔６を含む表面全体に、ホウ素
をドープしたシリカフィルムを塗布し、シリカ層８Ａを
形成する。シリカ層８Ａは、段差部や凹み部分は厚く、
平坦部は薄く形成されている。次に７００〜９０℃で熱
処理を行うとシリカ層８Ａ中のホウ素がシリコン基板の
露出部に拡散し、第２のＰ型拡散層５Ｂが形成される。
をドープしたシリカフィルムを塗布し、シリカ層８Ａを
形成する。シリカ層８Ａは、段差部や凹み部分は厚く、
平坦部は薄く形成されている。次に７００〜９０℃で熱
処理を行うとシリカ層８Ａ中のホウ素がシリコン基板の
露出部に拡散し、第２のＰ型拡散層５Ｂが形成される。
【００１７】次いで異方性エッチングで平坦部のシリカ
層８Ａを除去すると、段差部や凹みに内側に丸みをおび
たシリカ層８Ａが残り、図１（ｃ）に類似の形状とな
る。以下コンタクト電極を形成する。本第２の実施例も
第１の実施例と同等の効果がある。
層８Ａを除去すると、段差部や凹みに内側に丸みをおび
たシリカ層８Ａが残り、図１（ｃ）に類似の形状とな
る。以下コンタクト電極を形成する。本第２の実施例も
第１の実施例と同等の効果がある。
【００１８】図３は本発明の第３の実施例を説明するた
めの断面図である。
めの断面図である。
【００１９】本第３の実施例では、図１（ｂ）に示した
様なコンタクト孔６を開口した表面上に、蒸着、スパッ
タまたはＣＶＤ法でＢＳＧ（ボロシリケートガラス）膜
１０を被着する。次で熱処理で第２のＰ型拡散層５Ｃを
形成する。次いで、ＢＳＧ膜１０を異方性イオンエッチ
ング法によりエッチングし、コンタクト孔の段差部に丸
みをおびたＢＳＧ膜１０を形成し、続いてコンタクト電
極用金属を被着しパターニングしてコンタクト電極９を
形成する。
様なコンタクト孔６を開口した表面上に、蒸着、スパッ
タまたはＣＶＤ法でＢＳＧ（ボロシリケートガラス）膜
１０を被着する。次で熱処理で第２のＰ型拡散層５Ｃを
形成する。次いで、ＢＳＧ膜１０を異方性イオンエッチ
ング法によりエッチングし、コンタクト孔の段差部に丸
みをおびたＢＳＧ膜１０を形成し、続いてコンタクト電
極用金属を被着しパターニングしてコンタクト電極９を
形成する。
【００２０】このように第３の実施例によれば、コンタ
クト孔内に残存するＢＳＧ膜１０によってアロイスパイ
ク耐性とカバレッジの良い半導体装置が完成する。
クト孔内に残存するＢＳＧ膜１０によってアロイスパイ
ク耐性とカバレッジの良い半導体装置が完成する。
【００２１】なお上記実施例の説明にＮ型シリコン基
板、Ｐ型拡散層５，５Ａ〜５Ｃ、不純物源としてＢＣｌ
3 、シリカ層８，８Ａ、ＢＳＧ膜１０を用いて説明した
が、本発明はこれに限定するものでは無く、３族元素の
うちで本発明の目的を達するものであれば良い。またＰ
型基板を用いた場合、Ｎ型の不純物源として５族元素の
化合物を用いれば本発明の目的を達することができる。
板、Ｐ型拡散層５，５Ａ〜５Ｃ、不純物源としてＢＣｌ
3 、シリカ層８，８Ａ、ＢＳＧ膜１０を用いて説明した
が、本発明はこれに限定するものでは無く、３族元素の
うちで本発明の目的を達するものであれば良い。またＰ
型基板を用いた場合、Ｎ型の不純物源として５族元素の
化合物を用いれば本発明の目的を達することができる。
【００２２】
【発明の効果】以上説明した様に本発明は、コンタクト
孔形成の後、再度露出する半導体基板の部分に不純物を
拡散することにより、コンタクト孔形成工程に目ずれが
生じても、Ｐ−Ｎ接合の破壊が防止できることから活性
領域の幅とコンタクト孔との幅を同一にすることが可能
となる。従って、素子の小型化を図ることができる。
孔形成の後、再度露出する半導体基板の部分に不純物を
拡散することにより、コンタクト孔形成工程に目ずれが
生じても、Ｐ−Ｎ接合の破壊が防止できることから活性
領域の幅とコンタクト孔との幅を同一にすることが可能
となる。従って、素子の小型化を図ることができる。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】本発明の第３の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図４】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
【図５】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板
２ フィールド酸化膜
３ 活性領域
４ 酸化膜
５ Ｐ型拡散層
５Ａ〜５Ｃ 第２のＰ型拡散層
６ コンタクト孔
７ 露出部
８，８Ａ シリカ層
９ コンタクト電極
１５ 拡散層の薄い部分
Claims (3)
- 【請求項１】 一導電型半導体基板上に形成されたフィ
ールド酸化膜により絶縁分離された活性領域と、この活
性領域に形成された逆導電型の第１の拡散層と、この拡
散層上に形成された酸化膜と、前記酸化膜あるいは前記
酸化膜と前期フィールド酸化膜の一部にまたがる領域に
形成された前記活性領域と同一の幅を持つコンタクト孔
と、このコンタクト孔を介して前記半導体基板に形成さ
れた逆導電型の第２の拡散層と、前記コンタクト孔周囲
の段差部のみを被覆する絶縁膜とを含むことを特徴とす
る半導体装置。 - 【請求項２】 一導電型半導体基板上に選択酸化法によ
りフィールド酸化膜を形成しフィールド酸化膜により分
離された活性領域を形成する工程と、前記活性領域上に
酸化膜を形成したのちこの酸化膜上より前記活性領域に
不純物を導入し逆導電型の第１の拡散層を形成する工程
と、前記酸化膜あるいは前記酸化膜と前記フィールド酸
化膜とにまたがる領域に前記活性領域と同一の幅を持つ
コンタクト孔を形成したのち熱拡散法により不純物を導
入し前記半導体基板上に逆導電型の第２の拡散層を形成
する工程と、全面に無機のシリカフィルム膜を塗布法に
より形成したのちエッチングしシリカフィルム膜を前記
コンタクト孔の段差部にのみ残す工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項３】 一導電型半導体基板上に選択酸化法によ
りフィールド酸化膜を形成しフィールド酸化膜により分
離された活性領域を形成する工程と、前記活性領域上に
酸化膜を形成したのちこの酸化膜上より前記活性領域に
不純物を導入し逆導電型の第１の拡散層を形成する工程
と、前記酸化膜あるいは前記酸化膜と前記フィールド酸
化膜とにまたがる領域に前記活性領域と同一の幅を持つ
コンタクト孔を形成する工程と、このコンタクト孔を含
む全面に逆導電型不純物を含むシリカフィルム膜または
逆導電型不純物を含むガラス膜を形成したのち熱処理し
前記半導体基板に逆導電型の第２の拡散層を形成する工
程と、前記シリカフィルム膜または前記ガラス膜をエッ
チングし前記コンタクト孔の段差部にのみ残す工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17082191A JPH0521374A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17082191A JPH0521374A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521374A true JPH0521374A (ja) | 1993-01-29 |
Family
ID=15911959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17082191A Pending JPH0521374A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521374A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134632A (ja) * | 2005-11-14 | 2007-05-31 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2014222763A (ja) * | 2008-07-31 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 常時オフ半導体デバイスおよびその作製方法 |
-
1991
- 1991-07-11 JP JP17082191A patent/JPH0521374A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134632A (ja) * | 2005-11-14 | 2007-05-31 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2014222763A (ja) * | 2008-07-31 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 常時オフ半導体デバイスおよびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH051623B2 (ja) | ||
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| JPS623576B2 (ja) | ||
| JP2001284587A (ja) | 半導体装置およびその製造方法 | |
| JPH0521374A (ja) | 半導体装置およびその製造方法 | |
| JPH0415619B2 (ja) | ||
| JPS6340374A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH0637323A (ja) | 縦型ｍｏｓｆｅｔ装置とその製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JP2604550B2 (ja) | 半導体装置 | |
| JPH08250586A (ja) | 半導体装置およびその製造方法 | |
| JPS62299049A (ja) | 半導体装置の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 | |
| JPS63244884A (ja) | 半導体装置およびその製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPS62243360A (ja) | 半導体装置の製造方法 | |
| JPH07202181A (ja) | ゲート絶縁膜保護ダイオードを有するｍｏｓｆｅｔおよびｍｏｓｆｅｔの層間絶縁膜形成方法 | |
| JPS6238870B2 (ja) | ||
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS59124143A (ja) | 半導体集積回路の製造方法 | |
| JPH0232790B2 (ja) | ||
| JPS61224450A (ja) | 半導体装置の製造方法 |