JP7446727B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7446727B2 JP7446727B2 JP2019125293A JP2019125293A JP7446727B2 JP 7446727 B2 JP7446727 B2 JP 7446727B2 JP 2019125293 A JP2019125293 A JP 2019125293A JP 2019125293 A JP2019125293 A JP 2019125293A JP 7446727 B2 JP7446727 B2 JP 7446727B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- partial region
- insulating
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 354
- 238000004070 electrodeposition Methods 0.000 claims 5
- 239000000203 mixture Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1(a)に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、第1半導体領域10、第2半導体領域20、及び、第3半導体領域30を含む。この例では、半導体装置110は、第1絶縁部材41及び第2絶縁部材42をさらに含む。
図2は、実施形態に係る半導体装置のしきい値電圧のシミュレーション結果を例示している。図2の横軸は、第1角度θ1である。図2の縦軸は、しきい値電圧Vth(V)である。この例では、第2角度θ2は、(180度-第1角度θ1)である。
図3(a)及び図3(b)は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図3(a)に示すように、実施形態に係る半導体装置120も、第1電極51、第2電極52、第3電極53、第1半導体領域10、第2半導体領域20、第3半導体領域30、第1絶縁部材41、及び、第2絶縁部材42を含む。半導体装置120においても第1角度θ1は、90度よりも小さく、第1絶縁部材面角度θi1は、90度よりも小さい。半導体装置120において、第2角度θ2も、90度よりも小さく、第2絶縁部材面角度θi2も、90度よりも小さい。半導体装置120におけるこれ以外の構成は、半導体装置110の構成と同様である。
図4に示すように、実施形態に係る半導体装置121においても、第1角度θ1、第1絶縁部材面角度θi1、第2角度θ2、及び、第2絶縁部材面角度θi2のそれぞれは、90度よりも小さい。半導体装置121においては、第3半導体膜部33と第1半導体膜部31との間のコーナー部、及び、第3半導体膜部33と第2半導体膜部32との間のコーナー部が、曲面状である。第3絶縁部分41cと第1絶縁部分41aとの間のコーナー部、及び、第3絶縁部分41cと第2絶縁部分41bとの間のコーナー部の形状は、半導体膜部の形状に沿うように、曲面状である。第3電極53の下端部の形状も半導体膜部の形状に沿うように、曲面状である。半導体装置121に関するこれ以外の構成は、半導体装置120の構成と同様である。
図5(a)及び図5(b)は、第3実施形態に係る半導体装置を例示する模式的断面図である。
図5(a)に示すように、実施形態に係る半導体装置130も、第1電極51、第2電極52、第3電極53、第1半導体領域10、第2半導体領域20、第3半導体領域30、第1絶縁部材41、及び、第2絶縁部材42を含む。半導体装置120においても第1角度θ1は、90度よりも小さく、第1絶縁部材面角度θi1は、90度よりも小さい。一方、第2角度θ2は、90度よりも大きく、第2絶縁部材面角度θi2は、90度よりも大きい。半導体装置130においては、第1電極51と第3電極53との間の距離d1は、第3電極53と第2電極52との間の距離d2よりも長い。この場合、例えば、第1電極51は、ドレイン電極として機能し、第2電極52は、ソース電極として機能し、第3電極53は、ゲート電極として機能する。
Claims (20)
- 第1電極と、
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域、第5部分領域、第6部分領域及び第7部分領域を含み、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域は、前記第1方向において前記第1部分領域と前記第3部分領域との間にあり、前記第5部分領域は、前記第1方向において前記第3部分領域と前記第2部分領域との間にある、前記第1半導体領域と、
Alx2Ga1-x2N(0<x2<1、x1<x2)を含む第2半導体領域であって、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿い、前記第6部分領域は、前記第2方向において、前記第4部分領域と前記第1半導体部分との間にあり、前記第7部分領域は、前記第2方向において、前記第5部分領域と前記第2半導体部分との間にある、前記第2半導体領域と、
Alx3Ga1-x3N(0<x3≦1、x1<x3)を含む第3半導体領域であって、前記第3半導体領域は、第1半導体膜部を含み、前記第1半導体膜部は、前記第1方向において、前記第6部分領域と、前記第3電極との間にある、前記第3半導体領域と、
を備え、
前記第6部分領域は、前記第1半導体部分と対向する第1面と、前記第1半導体膜部と対向する第2面と、を含み、
前記第2面の少なくとも一部と、前記第1面と、の間の第1角度は、90度よりも小さく、
前記第1角度は、80度以上である、半導体装置。 - 前記第1角度は、89.4度よりも小さい、請求項1記載の半導体装置。
- 前記第1方向及び前記第2方向を含む平面で切断したときの、前記第2面の前記少なくとも一部の長さは、50nm以上400nm以下である、請求項1または2に記載の半導体装置。
- 前記第2面の前記少なくとも一部に対して垂直な方向に沿う、前記第1半導体膜部の厚さは、3nm以上8nm以下である、請求項1~3のいずれか1つに記載の半導体装置。
- 前記第1電極と前記第3電極との間の距離は、前記第3電極と前記第2電極との間の距離よりも短い、請求項1~4のいずれか1つに記載の半導体装置。
- 前記第3半導体領域は、第2半導体膜部をさらに含み、
前記第2半導体膜部は、前記第1方向において、前記第3電極と前記第7部分領域との間にあり、
前記第7部分領域は、前記第2半導体部分と対向する第3面と、前記第2半導体膜部と対向する第4面と、を含み、
前記第4面の少なくとも一部と、前記第3面と、の間の第2角度は、90度よりも大きい、請求項1~5のいずれか1つに記載の半導体装置。 - 第1電極と、
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域、第5部分領域、第6部分領域及び第7部分領域を含み、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域は、前記第1方向において前記第1部分領域と前記第3部分領域との間にあり、前記第5部分領域は、前記第1方向において前記第3部分領域と前記第2部分領域との間にある、前記第1半導体領域と、
Alx2Ga1-x2N(0<x2<1、x1<x2)を含む第2半導体領域であって、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿い、前記第6部分領域は、前記第2方向において、前記第4部分領域と前記第1半導体部分との間にあり、前記第7部分領域は、前記第2方向において、前記第5部分領域と前記第2半導体部分との間にある、前記第2半導体領域と、
Alx3Ga1-x3N(0<x3≦1、x1<x3)を含む第3半導体領域であって、前記第3半導体領域は、第1半導体膜部を含み、前記第1半導体膜部は、前記第1方向において、前記第6部分領域と、前記第3電極との間にある、前記第3半導体領域と、
を備え、
前記第6部分領域は、前記第1半導体部分と対向する第1面と、前記第1半導体膜部と対向する第2面と、を含み、
前記第2面の少なくとも一部と、前記第1面と、の間の第1角度は、90度よりも小さく、
前記第3半導体領域は、第2半導体膜部をさらに含み、
前記第2半導体膜部は、前記第1方向において、前記第3電極と前記第7部分領域との間にあり、
前記第7部分領域は、前記第2半導体部分と対向する第3面と、前記第2半導体膜部と対向する第4面と、を含み、
前記第4面の少なくとも一部と、前記第3面と、の間の第2角度は、90度よりも大きい、半導体装置。 - 前記第2面の前記少なくとも一部を含む平面と、前記第4面の前記少なくとも一部を含む平面と、の間の角度は、5度以下である、請求項6または7記載の半導体装置。
- 前記第3半導体領域は、第2半導体膜部をさらに含み、
前記第2半導体膜部は、前記第3電極と前記第7部分領域との間にあり、
前記第7部分領域は、前記第2半導体部分と対向する第3面と、前記第2半導体膜部と対向する第4面と、を含み、
前記第4面の少なくとも一部と、前記第3面と、の間の第2角度は、90度よりも小さい、請求項1~5のいずれか1つに記載の半導体装置。 - 前記第1電極と前記第3電極との間の距離は、前記第3電極と前記第2電極との間の距離よりも長い、請求項1~4のいずれか1つに記載の半導体装置。
- 前記第3半導体領域は、第3半導体膜部をさらに含み、
前記第3半導体膜部は、前記第3部分領域と前記第3電極との間にある、請求項6~9のいずれか1つに記載の半導体装置。 - 第1絶縁部分、第2絶縁部分、及び、第3絶縁部分を含む第1絶縁部材をさらに備え、
前記第1絶縁部分は、前記第6部分領域と前記第3電極との間にあり、
前記第2絶縁部分は、前記第3電極と前記第7部分領域との間にあり、
前記第3絶縁部分は、前記第3部分領域と前記第3電極との間にある、請求項11記載の半導体装置。 - 前記第1絶縁部材は、第4絶縁部分をさらに含み、前記第1半導体部分は、前記第6部分領域と前記第4絶縁部分との間にあり、
前記第4絶縁部分は、前記第1半導体部分と対向する第1絶縁部分面を含み、
前記第1絶縁部分は、前記第1半導体膜部と対向する第2絶縁部分面を含み、
前記第2絶縁部分面の少なくとも一部と、前記第1絶縁部分面と、の間の絶縁部材面角度は、90度よりも小さい、請求項12記載の半導体装置。 - 前記第1絶縁部材は、第5絶縁部分をさらに含み、前記第2半導体部分は、前記第7部分領域と前記第5絶縁部分との間にあり、
前記第5絶縁部分は、前記第2半導体部分と対向する第3絶縁部分面を含み、
前記第2絶縁部分は、前記第2半導体膜部と対向する第4絶縁部分面を含み、
前記第4絶縁部分面の少なくとも一部と、前記第3絶縁部分面と、の間の第2絶縁部材面角度は、90度よりも小さい、請求項13記載の半導体装置。 - 前記第1絶縁部材は、第5絶縁部分をさらに含み、前記第2半導体部分は、前記第7部分領域と前記第5絶縁部分との間にあり、
前記第5絶縁部分は、前記第2半導体部分と対向する第3絶縁部分面を含み、
前記第2絶縁部分は、前記第2半導体膜部と対向する第4絶縁部分面を含み、
前記第4絶縁部分面の少なくとも一部と、前記第3絶縁部分面と、の間の第2絶縁部材面角度は、90度よりも大きい、請求項13記載の半導体装置。 - 第1電極と、
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域、第5部分領域、第6部分領域及び第7部分領域を含み、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域は、前記第1方向において前記第1部分領域と前記第3部分領域との間にあり、前記第5部分領域は、前記第1方向において前記第3部分領域と前記第2部分領域との間にある、前記第1半導体領域と、
Alx2Ga1-x2N(0<x2<1、x1<x2)を含む第2半導体領域であって、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿い、前記第6部分領域は、前記第2方向において、前記第4部分領域と前記第1半導体部分との間にあり、前記第7部分領域は、前記第2方向において、前記第5部分領域と前記第2半導体部分との間にある、前記第2半導体領域と、
Alx3Ga1-x3N(0<x3≦1、x1<x3)を含む第3半導体領域であって、前記第3半導体領域は、第1半導体膜部を含み、前記第1半導体膜部は、前記第1方向において、前記第6部分領域と、前記第3電極との間にある、前記第3半導体領域と、
第1絶縁部材と、
を備え、
前記第6部分領域は、前記第1半導体部分と対向する第1面と、前記第1半導体膜部と対向する第2面と、を含み、
前記第2面の少なくとも一部と、前記第1面と、の間の第1角度は、90度よりも小さく、
前記第3半導体領域は、第2半導体膜部をさらに含み、
前記第2半導体膜部は、前記第1方向において、前記第3電極と前記第7部分領域との間にあり、
前記第7部分領域は、前記第2半導体部分と対向する第3面と、前記第2半導体膜部と対向する第4面と、を含み、
前記第4面の少なくとも一部と、前記第3面と、の間の第2角度は、90度よりも大きく、
前記第3半導体領域は、第3半導体膜部をさらに含み、
前記第3半導体膜部は、前記第3部分領域と前記第3電極との間にあり、
前記第1絶縁部材は、第1絶縁部分、第2絶縁部分、及び、第3絶縁部分を含み、
前記第1絶縁部分は、前記第6部分領域と前記第3電極との間にあり、
前記第2絶縁部分は、前記第3電極と前記第7部分領域との間にあり、
前記第3絶縁部分は、前記第3部分領域と前記第3電極との間にあり、
前記第1絶縁部材は、第4絶縁部分をさらに含み、前記第1半導体部分は、前記第6部分領域と前記第4絶縁部分との間にあり、
前記第4絶縁部分は、前記第1半導体部分と対向する第1絶縁部分面を含み、
前記第1絶縁部分は、前記第1半導体膜部と対向する第2絶縁部分面を含み、
前記第2絶縁部分面の少なくとも一部と、前記第1絶縁部分面と、の間の絶縁部材面角度は、90度よりも小さく、
前記第1絶縁部材は、第5絶縁部分をさらに含み、前記第2半導体部分は、前記第7部分領域と前記第5絶縁部分との間にあり、
前記第5絶縁部分は、前記第2半導体部分と対向する第3絶縁部分面を含み、
前記第2絶縁部分は、前記第2半導体膜部と対向する第4絶縁部分面を含み、
前記第4絶縁部分面の少なくとも一部と、前記第3絶縁部分面と、の間の第2絶縁部材面角度は、90度よりも大きい、半導体装置。 - 第1電極と、
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域、第5部分領域、第6部分領域及び第7部分領域を含み、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域は、前記第1方向において前記第1部分領域と前記第3部分領域との間にあり、前記第5部分領域は、前記第1方向において前記第3部分領域と前記第2部分領域との間にある、前記第1半導体領域と、
Alx2Ga1-x2N(0<x2<1、x1<x2)を含む第2半導体領域であって、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿い、前記第6部分領域は、前記第2方向において、前記第4部分領域と前記第1半導体部分との間にあり、前記第7部分領域は、前記第2方向において、前記第5部分領域と前記第2半導体部分との間にある、前記第2半導体領域と、
Alx3Ga1-x3N(0<x3≦1、x1<x3)を含む第3半導体領域であって、前記第3半導体領域は、第1半導体膜部を含み、前記第1半導体膜部は、前記第1方向において、前記第6部分領域と、前記第3電極との間にある、前記第3半導体領域と、
第1絶縁部分、第2絶縁部分、第3絶縁部分及び第4絶縁部分を含む第1絶縁部材と、
を備え、
前記第1絶縁部分は、前記第6部分領域と前記第3電極との間にあり、
前記第2絶縁部分は、前記第3電極と前記第7部分領域との間にあり、
前記第3絶縁部分は、前記第3部分領域と前記第3電極との間にあり、
前記第1半導体部分は、前記第6部分領域と前記第4絶縁部分との間にあり、
前記第4絶縁部分は、前記第1半導体部分と対向する第1絶縁部分面を含み、
前記第1絶縁部分は、前記第1半導体膜部と対向する第2絶縁部分面を含み、
前記第2絶縁部分面の少なくとも一部と、前記第1絶縁部分面と、の間の絶縁部材面角度は、90度よりも小さく、
前記第3半導体領域は、第2半導体膜部をさらに含み、
前記第2半導体膜部は、前記第3電極と前記第7部分領域との間にあり、
前記第1絶縁部材は、第5絶縁部分をさらに含み、前記第2半導体部分は、前記第7部分領域と前記第5絶縁部分との間にあり、
前記第5絶縁部分は、前記第2半導体部分と対向する第3絶縁部分面を含み、
前記第2絶縁部分は、前記第2半導体膜部と対向する第4絶縁部分面を含み、
前記第4絶縁部分面の少なくとも一部と、前記第3絶縁部分面と、の間の第2絶縁部材面角度は、90度よりも大きい、半導体装置。 - 前記第6部分領域は、前記第1半導体部分と対向する第1面と、前記第1半導体膜部と対向する第2面と、を含み、
前記第1面は、前記第1絶縁部分面に沿い、
前記第2面は、前記第2絶縁部分面に沿う、請求項17記載の半導体装置。 - 第1電極と、
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
Alx1Ga1-x1N(0≦x1<1)を含む第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域、第5部分領域、第6部分領域及び第7部分領域を含み、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域は、前記第1方向において前記第1部分領域と前記第3部分領域との間にあり、前記第5部分領域は、前記第1方向において前記第3部分領域と前記第2部分領域との間にある、前記第1半導体領域と、
Alx2Ga1-x2N(0<x2<1、x1<x2)を含む第2半導体領域であって、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は前記第2方向に沿い、前記第6部分領域は、前記第2方向において、前記第4部分領域と前記第1半導体部分との間にあり、前記第7部分領域は、前記第2方向において、前記第5部分領域と前記第2半導体部分との間にある、前記第2半導体領域と、
Alx3Ga1-x3N(0<x3≦1、x1<x3)を含む第3半導体領域であって、前記第3半導体領域は、第1半導体膜部を含み、前記第1半導体膜部は、前記第1方向において、前記第6部分領域と、前記第3電極との間にある、前記第3半導体領域と、
第1絶縁部分、第2絶縁部分、第3絶縁部分及び第4絶縁部分を含む第1絶縁部材と、
を備え、
前記第1絶縁部分は、前記第6部分領域と前記第3電極との間にあり、
前記第2絶縁部分は、前記第3電極と前記第7部分領域との間にあり、
前記第3絶縁部分は、前記第3部分領域と前記第3電極との間にあり、
前記第1半導体部分は、前記第6部分領域と前記第4絶縁部分との間にあり、
前記第4絶縁部分は、前記第1半導体部分と対向する第1絶縁部分面を含み、
前記第1絶縁部分は、前記第1半導体膜部と対向する第2絶縁部分面を含み、
前記第2絶縁部分面の少なくとも一部と、前記第1絶縁部分面と、の間の絶縁部材面角度は、90度よりも小さく、
前記絶縁部材面角度は、80度以上である、半導体装置。 - 前記x3は、前記x2よりも高い、請求項1~19のいずれか1つに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019125293A JP7446727B2 (ja) | 2019-07-04 | 2019-07-04 | 半導体装置 |
US16/797,052 US11715778B2 (en) | 2019-07-04 | 2020-02-21 | Semiconductor device |
CN202010122193.3A CN112186030A (zh) | 2019-07-04 | 2020-02-27 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019125293A JP7446727B2 (ja) | 2019-07-04 | 2019-07-04 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021012913A JP2021012913A (ja) | 2021-02-04 |
JP2021012913A5 JP2021012913A5 (ja) | 2022-04-15 |
JP7446727B2 true JP7446727B2 (ja) | 2024-03-11 |
Family
ID=73919338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019125293A Active JP7446727B2 (ja) | 2019-07-04 | 2019-07-04 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11715778B2 (ja) |
JP (1) | JP7446727B2 (ja) |
CN (1) | CN112186030A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7470008B2 (ja) | 2020-10-19 | 2024-04-17 | 株式会社東芝 | 半導体装置 |
JP7438918B2 (ja) | 2020-11-12 | 2024-02-27 | 株式会社東芝 | 半導体装置 |
JP7446214B2 (ja) * | 2020-12-16 | 2024-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP7470075B2 (ja) * | 2021-03-10 | 2024-04-17 | 株式会社東芝 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210836A (ja) | 2007-02-23 | 2008-09-11 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
US20100025730A1 (en) | 2008-07-31 | 2010-02-04 | Cree, Inc. | Normally-off Semiconductor Devices and Methods of Fabricating the Same |
JP2011124509A (ja) | 2009-12-14 | 2011-06-23 | Sharp Corp | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992828A (ja) | 1995-09-27 | 1997-04-04 | Hitachi Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
JP2010118556A (ja) | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | 半導体装置および半導体装置の製造方法 |
JP2011155116A (ja) | 2010-01-27 | 2011-08-11 | Oki Electric Industry Co Ltd | 半導体装置及びその製造方法 |
TWI587512B (zh) | 2011-05-16 | 2017-06-11 | Renesas Electronics Corp | Field effect transistor and semiconductor device |
JP5878317B2 (ja) | 2011-08-08 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016105499A (ja) | 2016-01-28 | 2016-06-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2018046150A (ja) * | 2016-09-14 | 2018-03-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6734241B2 (ja) * | 2017-09-19 | 2020-08-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2019
- 2019-07-04 JP JP2019125293A patent/JP7446727B2/ja active Active
-
2020
- 2020-02-21 US US16/797,052 patent/US11715778B2/en active Active
- 2020-02-27 CN CN202010122193.3A patent/CN112186030A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210836A (ja) | 2007-02-23 | 2008-09-11 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
US20100025730A1 (en) | 2008-07-31 | 2010-02-04 | Cree, Inc. | Normally-off Semiconductor Devices and Methods of Fabricating the Same |
JP2011529639A (ja) | 2008-07-31 | 2011-12-08 | クリー インコーポレイテッド | 常時オフ半導体デバイスおよびその作製方法 |
JP2011124509A (ja) | 2009-12-14 | 2011-06-23 | Sharp Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210005730A1 (en) | 2021-01-07 |
JP2021012913A (ja) | 2021-02-04 |
US11715778B2 (en) | 2023-08-01 |
CN112186030A (zh) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7446727B2 (ja) | 半導体装置 | |
JP2018046168A (ja) | 半導体装置 | |
JP6960119B2 (ja) | 半導体装置 | |
US10236339B2 (en) | Semiconductor device | |
JP6571467B2 (ja) | 絶縁ゲート型スイッチング素子とその製造方法 | |
JP6702556B2 (ja) | 半導体装置及びその製造方法 | |
US11476336B2 (en) | Semiconductor device | |
US11189718B2 (en) | Semiconductor device with suppressed self-turn-on | |
US12087823B2 (en) | Semiconductor device | |
US20220384629A1 (en) | Semiconductor device | |
US20220130986A1 (en) | Semiconductor device | |
JP7258735B2 (ja) | 半導体装置 | |
JP7458199B2 (ja) | 半導体装置 | |
JP6666305B2 (ja) | 半導体装置及びその製造方法 | |
JP7437346B2 (ja) | 半導体装置及びその製造方法 | |
JP7438918B2 (ja) | 半導体装置 | |
JP7071878B2 (ja) | 半導体装置 | |
US11715796B2 (en) | High frequency transistor | |
US20230006058A1 (en) | Semiconductor device | |
JP2023008772A (ja) | 半導体装置 | |
JP2024018881A (ja) | 半導体装置 | |
JP2022070200A (ja) | 半導体装置 | |
JP2020113796A (ja) | 半導体装置及びその製造方法 | |
JP2021009887A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230508 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7446727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |