JP2023008772A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023008772A
JP2023008772A JP2022001999A JP2022001999A JP2023008772A JP 2023008772 A JP2023008772 A JP 2023008772A JP 2022001999 A JP2022001999 A JP 2022001999A JP 2022001999 A JP2022001999 A JP 2022001999A JP 2023008772 A JP2023008772 A JP 2023008772A
Authority
JP
Japan
Prior art keywords
region
electrode
semiconductor
insulating
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022001999A
Other languages
English (en)
Inventor
瑛祐 梶原
Akihiro Kajiwara
雅彦 蔵口
Masahiko Kuraguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US17/652,124 priority Critical patent/US20230006058A1/en
Publication of JP2023008772A publication Critical patent/JP2023008772A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性を向上できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第1~第3電極、半導体部材及び第1絶縁部材を含む。第1半導体領域は、第1~第5部分領域を含む。第1絶縁部材は、第1~第3絶縁領域を含む。第4部分領域は、第1絶縁領域と接する第1対向領域を含む。第5部分領域は、前記第2絶縁領域と接する第2対向領域を含む。第1対向領域は、Si、Ge、Te及びSnの少なくともいずれかを含む第1元素を含む。第2対向領域は第1元素を含まない、または、第2対向領域における第1元素の濃度は第1対向領域における第1元素の濃度よりも低い。【選択図】図1

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の向上が望まれる。
特開2020-150141号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第1電極、第2電極、第3電極、半導体部材及び第1絶縁部材を含む。前記第1電極から前記第2電極への方向は第1方向に沿う。前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある。前記半導体部材は、第1半導体領域及び第2半導体領域を含む。前記第1半導体領域は、Alx1Ga1-x1N(0≦x1<1)を含む。前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含む。前記第1部分領域から前記第1電極への方向は、前記第1方向と交差する第2方向に沿う。前記第2部分領域から前記第2電極への方向は、前記第2方向に沿う。前記第3部分領域から前記第3電極の少なくとも一部への方向は、前記第2方向に沿う。前記第1方向における前記第4部分領域の位置は、前記第1方向における前記第1部分領域の位置と、前記第1方向における前記第3部分領域の位置と、の間にある。前記第1方向における前記第5部分領域の位置は、前記第1方向における前記第3部分領域の前記位置と、前記第1方向における前記第2部分領域の位置と、の間にある。前記第2半導体領域は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。前記第2半導体領域は、第1半導体部分及び第2半導体部分を含む。前記第4部分領域から前記第1半導体部分への方向は、前記第2方向に沿う。前記第5部分領域から前記第2半導体部分への方向は、前記第2方向に沿う。前記第1絶縁部材は、第1絶縁領域、第2絶縁領域及び第3絶縁領域を含む。前記第1絶縁領域は、前記第1方向において前記第4部分領域と前記第3電極との間にある。前記第2絶縁領域は、前記第1方向において前記第3電極と前記第5部分領域との間にある。前記第3絶縁領域は、前記第2方向において前記第3部分領域と前記第3電極との間にある。前記第4部分領域は、前記第1絶縁領域と接する第1対向領域を含む。前記第5部分領域は、前記第2絶縁領域と接する第2対向領域を含む。前記第1対向領域は、Si、Ge、Te及びSnの少なくともいずれかを含む第1元素を含む。前記第2対向領域は前記第1元素を含まない、または、前記第2対向領域における前記第1元素の濃度は前記第1対向領域における前記第1元素の濃度よりも低い。
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図2は、半導体装置の特性を例示するグラフ図である。 図3は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図4は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図5は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図6は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図7は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図8は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図9は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図10は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図11は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図12は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図13は、第2実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、半導体部材10M、及び、第1絶縁部材41を含む。
第1電極51から第2電極52への方向は、第1方向D1に沿う。第1方向D1をX軸方向とする。X軸方向に対して垂直な1つの方向をZ軸方向とする。X軸方向及びY軸方向に対して垂直な方向をY軸方向とする。
第1方向D1における第3電極53の位置は、第1方向D1における第1電極51の位置と、第1方向D1における第2電極52の位置と、の間にある。例えば、第3電極53の少なくとも一部は、第1方向D1において、第1電極51と第2電極52との間にある。
半導体部材10Mは、第1半導体領域10及び第2半導体領域20を含む。
第1半導体領域10は、Alx1Ga1-x1N(0≦x1<1)を含む。1つの例において、組成比x1は、0以上0.1未満である。第1半導体領域10は、例えば、GaN層である。
第1半導体領域10は、第1部分領域11、第2部分領域12、第3部分領域13、第4部分領域14及び第5部分領域15を含む。第1部分領域11から第1電極51への方向は、第2方向D2に沿う。第2方向D2は、第1方向D1と交差する。第2部分領域12から第2電極52への方向は、第2方向D2に沿う。第3部分領域13から第3電極53の少なくとも一部への方向は、第2方向D2に沿う。例えば、第2方向D2において、第1電極51と重なる領域が第1部分領域11に対応する。例えば、第2方向D2において、第2電極52と重なる領域が第2部分領域12に対応する。例えば、第2方向D2において、第3電極53の少なくとも一部と重なる領域が第3部分領域13に対応する。
第1方向D1における第4部分領域14の位置は、第1方向D1における第1部分領域11の位置と、第1方向D1における第3部分領域13の位置と、の間にある。第1方向D1における第5部分領域15の位置は、第1方向D1における第3部分領域13の位置と、第1方向D1における第2部分領域12の位置と、の間にある。これらの部分領域の間の境界は、不明確で良い。
第2半導体領域20は、Alx2Ga1-x2N(0<x2<1、x1<x2)を含む。1つの例において、組成比x2は、0.1以上0.3以下である。第2半導体領域20は、例えば、AlGaN層である。第1半導体領域10と第2半導体領域20との間に、AlN層が設けられても良い。AlN層の厚さは、例えば、3nm以下である。
第2半導体領域20は、第1半導体部分21及び第2半導体部分22を含む。第4部分領域14から第1半導体部分21への方向は、第2方向D2に沿う。第5部分領域15から第2半導体部分22への方向は、第2方向D2に沿う。
第1絶縁部材41は、第1絶縁領域41a、第2絶縁領域41b及び第3絶縁領域41cを含む。第1絶縁領域41aは、第1方向D1において第4部分領域14と第3電極53との間にある。第2絶縁領域41bは、第1方向D1において第3電極53と第5部分領域15との間にある。第3絶縁領域41cは、第2方向D2において第3部分領域13と第3電極53との間にある。
第4部分領域14は、第1対向領域p1を含む。第1対向領域p1は、第1絶縁領域41aと接する。第5部分領域15は、第2対向領域p2を含む。第2対向領域p2は、第2絶縁領域41bと接する。
第1対向領域p1は、第1元素を含む。第1元素は、Si、Ge、Te及びSnの少なくともいずれかを含む。第1対向領域p1は、例えばn形領域である。第2対向領域p2は、第1元素を含まない。または、第2対向領域p2における第1元素の濃度は第1対向領域p1における第1元素の濃度よりも低い。第2対向領域p2は、例えば、アンドープ領域である。
図1に示すように、半導体装置110は、基体10s及び窒化物半導体層10Bを含んでも良い。基体10sは、例えば、シリコン基板またはSiC基板などで良い。基体10sの上に、窒化物半導体層10Bが設けられる。窒化物半導体層10Bは、例えば、Al及びNを含む。窒化物半導体層10Bは、AlGaN層を含んでも良い。窒化物半導体層10Bの上に、第1半導体領域10が設けられる。第1半導体領域10の上に第2半導体領域20が設けられる。
第1電極51と第2電極52との間に流れる電流は、第3電極53の電位により制御できる。第3電極53の電位は、例えば、第1電極51の電位を基準とした大きさで良い。第1電極51は、ソース電極及びドレイン電極の一方として機能する。第2電極52は、ソース電極及びドレイン電極の他方として機能する。第3電極53は、例えばゲート電極として機能する。半導体装置110は、例えば、トランジスタである。
この例では、第1電極51と第3電極53との間の第1方向D1に沿う距離は、第3電極53と第2電極52との間の第1方向D1に沿う距離よりも短い。第1電極51は、ソース電極として機能し、第2電極52は、ドレイン電極として機能する。
第1半導体領域10は、第2半導体領域20に対向する領域を含む。この領域に、キャリア領域10Cが形成される。キャリア領域10Cは、例えば2次元電子ガスである。半導体装置110は、例えば、HEMT(High Electron Mobility Transistor)である。
上記のように、第1絶縁領域41aは、第1方向D1において第4部分領域14と第3電極53との間にある。第2絶縁領域41bは、第1方向D1において第3電極53と第5部分領域15との間にある。この場合、第3電極53は、第1方向D1において、第4部分領域14と第5部分領域15との間にある。第3電極53は、リセス型のゲート電極である。これにより、高いしきい値電圧が得られる。
上記のように、実施形態においては、n形領域が非対称に設けられる。これにより、高いしきい値電圧に加えて、低いオン抵抗が得られる。特性を向上できる半導体装置を提供できる。
例えば、n形領域が設けられない第1参考例がある。第1参考例においては、高いしきい値電圧が得られる。しかしながら、第1参考例においては、オン抵抗が高い。
第1電極51から第2電極52までの電流経路の一部において、しきい値電圧が高くなる構造が設けられれば、高いしきい値電圧が得られる。半導体装置110においては、リセス型のゲート電極により、第3電極53と第2電極52との間の領域において、しきい値電圧が高くなる。一方、第1電極51と第3電極53との間において、n形領域が設けられる。これにより、低いオン抵抗が得られる。
図1に示すように、第3部分領域13は、第1面f1を含む。第1面f1は、第3絶縁領域41cに対向する。第2半導体部分22は、第2面f2及び第3面f3を含む。第3面f3は、第5部分領域15に対向する。第2面f2は、第2方向D2において、第3面f3と反対側である。例えば、第3面f3は、第2方向D2において、第5部分領域15と第2面f2との間にある。
第1面f1と第2面f2との間の第2方向D2に沿う距離を距離d1とする。距離d1は、例えばリセス深さに対応する。実施形態において、距離d1は、例えば、100nm以上400nm以下であることが好ましい。距離d1が100nm以上であることにより、適切に高いしきい値電圧が得られる。例えば、ノーマルオフ特性が安定して得られる。距離d1が400nm以下であることで、低いオン抵抗が得やすい。
図1に示すように、第1絶縁部材41は、第4絶縁領域41d及び第5絶縁領域41eを含んでも良い。第1半導体部分21は、第4部分領域14と第4絶縁領域41dとの間にある。第2半導体部分22は、第5部分領域15と第5絶縁領域41eとの間にある。第1~第5絶縁領域41a~41eの互いの境界は、不明確で良い。
1つの例において、第1絶縁部材41は、シリコン及び酸素を含む。第1絶縁部材41は、酸化シリコン(例えばSiO)を含む。第1絶縁部材41は、シリコン及びアルミニウムよりなる群から選択された少なくとも1つと、酸素及び窒素よりなる群から選択された少なくとも1つと、を含んでも良い。
図1に示すように、半導体装置110は、第2絶縁部材42を含んでも良い。第2絶縁部材42は、1つの例において、シリコン及び窒素を含む。第2絶縁部材42は、例えばSiNを含む。第2絶縁部材42は、第1絶縁部分42a及び第2絶縁部分42bを含む。第1半導体部分21は、第2方向D2において第4部分領域14と第1絶縁部分42aとの間にある。第2半導体部分22は、第2方向D2において第5部分領域15と第2絶縁部分42bとの間にある。
例えば、第1絶縁部分42aは、第1半導体部分21と第4絶縁領域41dとの間にある。例えば、第2絶縁部分42bは、第2半導体部分22と第5絶縁領域41eとの間にある。例えば、第1絶縁部分42aは、第1半導体部分21と接して良い。例えば、第2絶縁部分42bは、第2半導体部分22と接して良い。第2絶縁部材42が設けられることで、第2半導体領域20において、安定した特性が得やすい。例えば、電流コラプスが抑制できる。
図2は、半導体装置の特性を例示するグラフ図である。
図2は、半導体装置において、ゲート-ドレイン間距離を変えたときの特性オン抵抗をシミュレーションした結果を例示している。図2の横軸は、ゲート-ドレイン間距離Lgdである。ゲート-ドレイン間距離Lgdは、第3電極53と第2電極52との間の第1方向D1に沿う距離に対応する。図2の縦軸は特性オン抵抗R1である。図2には、半導体装置110の特性と、第1参考例の半導体装置119の特性と、が示されている。図2に示すように、同じゲート-ドレイン間距離Lgdにおいて、半導体装置110においては、半導体装置119と比べて低い特性オン抵抗R1が得られる。
半導体装置110は、例えば以下のようにして製造できる。例えば、n形領域を含む第1半導体領域10及び第2半導体領域20となる積層体が準備される。n形領域は、例えばイオン注入により形成できる。積層体に凹部が形成される。その後、凹部に絶縁膜が形成される。凹部の残余の空間に導電材料が埋められることで、第3電極53が形成される。第1電極51及び第2電極52が形成されることで、半導体装置110が得られる。
別の例において、n形領域を含まない積層体に凹部が形成される。この後、第1半導体領域10の一部に、n形領域が形成される。n形領域は、例えば、イオン注入により形成できる。この後、絶縁膜が形成され、第1~第3電極51~53が形成される。このような方法によっても半導体装置110が形成可能である。
実施形態において、第1対向領域p1における第1元素の濃度は、1×1016cm-3以上5×1019cm-3以下である。このような濃度において、低いオン抵抗が安定して得やすい。
図3は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図3に示すように、実施形態に係る半導体装置110aにおいて、第3電極53の位置が、半導体装置110における第3電極53の位置とは異なる。半導体装置110aにおけるこれ以外の構成は、半導体装置110における構成と同様で良い。
半導体装置110aにおいて、第1電極51と第3電極53との間の第1方向D1に沿う距離は、第3電極53と第2電極52との間の第1方向D1に沿う距離よりも長い。半導体装置110aにおいては、第1電極51は、ドレイン電極として機能し、第2電極52は、ソース電極として機能する。半導体装置110aにおいても、n形の第1対向領域p1が設けられる。これにより、高いしきい値電圧と、低いオン抵抗が得られる。特性を向上できる半導体装置を提供できる。
以下に例示する各種の構成は、半導体装置110及び半導体装置110aに適用できる。
図4は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図4に示すように、実施形態に係る半導体装置111において、第1絶縁部材41は、複数の膜(第1膜41p及び第2膜41qなど)を含む。半導体装置111におけるこれ以外の構成は、半導体装置110または半導体装置110aにおける構成と同様で良い。
半導体装置111において、第1絶縁部材41は、第1膜41pと第2膜41qとを含む。第1膜41pは、第2膜41qと半導体部材10Mとの間に設けられる。このような第1膜41p及び第2膜41qが、第1~第5絶縁領域41a~41eのそれぞれに設けられて良い。
第1膜41pの材料は、第2膜41qの材料とは異なる。例えば、第1膜41pは、Alx3Ga1-x3N(0<x3≦1、x2<x3)を含む。第1膜41pは、例えば、AlN膜である。第2膜41qは、シリコン及び酸素を含む。
上記のような第1膜41pが設けられることで、半導体部材10Mの特性が安定になりやすい。例えば、上記のような第1膜41pが設けられることで、高い移動度が得やすい。デバイスのオン抵抗を低くできる。上記のような第2膜41qが設けられることで、例えば、安定したしきい値電圧が得やすい。例えば、高い信頼性が得られる。
シリコン及び酸素を含む第2膜41qが設けられる場合、例えば、第2膜41qは窒素を含まなくて良い。または、第2膜41qに含まれる窒素の濃度は、第2絶縁部材42に含まれる窒素の濃度よりも低くて良い。より高い信頼性が得られる。
第2絶縁部材42は酸素を含まない。または、第2絶縁部材42に含まれる酸素の濃度は、第2膜41qに含まれる酸素の濃度よりも低くて良い。
上記の第2膜41qが第1絶縁部材41に含まれ、第1膜41pは、第1絶縁部材41とは別に設けられると見なされても良い。以下、このような例について説明する。
図5は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図5に示すように、実施形態に係る半導体装置112は、第1~第3電極51~53、半導体部材10M、第1絶縁部材41及び化合物部材45を含む。半導体装置112における第1絶縁部材41は、半導体装置111における第2膜41qに対応する。化合物部材45は、半導体装置111における第1膜41pに対応する。半導体装置112におけるこれら以外の構成は、半導体装置110または半導体装置111における構成と同様で良い。
例えば、第1絶縁部材41は、第1~第3絶縁領域41a~41cを含む。第1絶縁領域41aは、第1方向D1において第4部分領域14と第3電極53との間にある。第2絶縁領域41bは、第1方向D1において第3電極53と第5部分領域15との間にある。第3絶縁領域41cは、第2方向D2において第3部分領域13と第3電極53との間にある。
化合物部材45は、Alx3Ga1-x3N(0<x3≦1、x2<x3)を含む。化合物部材45は、例えば、AlN膜である。化合物部材45は、第1化合物領域45a及び第2化合物領域45bを含む。第1化合物領域45aは、第1方向D1において第4部分領域14と第1絶縁領域41aとの間にある。第2化合物領域45bは、第1方向D1において第2絶縁領域41bと第5部分領域15との間にある。
第4部分領域14は、第1対向領域p1を含む。第1対向領域p1は、第1化合物領域45aと接する。第5部分領域15は、第2対向領域p2を含む。第2対向領域p2は、第2化合物領域45bと接する。
第1対向領域p1は、第1元素を含む。第1元素は、Si、Ge、Te及びSnの少なくともいずれかを含む。第2対向領域p2は第1元素を含まない。または、第2対向領域p2における第1元素の濃度は、第1対向領域p1における第1元素の濃度よりも低い。 半導体装置112においても、化合物部材45が設けられることで、高い移動度が得やすい。デバイスのオン抵抗を低くできる。
化合物部材45は、第3化合物領域45cを含んでも良い。第3化合物領域45cは、第2方向D2において第3部分領域13と第3絶縁領域41cとの間にある。第1化合物領域45a、第2化合物領域45b及び第3化合物領域45cの少なくともいずれかは、単結晶で良い。単結晶であることで、より高い移動度が得やすい。デバイスのオン抵抗をより低くできる。
半導体装置112は、第2絶縁部材42を含んでも良い。第2絶縁部材42は、シリコン及び窒素を含む。第2絶縁部材42は、第1絶縁部分42a及び第2絶縁部分42bを含む。第1半導体部分21は、第2方向D2において第4部分領域14と第1絶縁部分42aとの間にある。第2半導体部分22は、第2方向D2において第5部分領域15と第2絶縁部分42bとの間にある。
半導体装置112において、第1絶縁部材41は、例えば、シリコン及び酸素を含む。第1絶縁部材41は窒素を含まない。または、第1絶縁部材41に含まれる窒素の濃度は、第2絶縁部材42に含まれる窒素の濃度よりも低い。例えば、第2絶縁部材42は酸素を含まない。または、第2絶縁部材42に含まれる酸素の濃度は、第1絶縁部材41に含まれる酸素の濃度よりも低い。
シリコン及び酸素を含む第1絶縁部材41が設けられることで、より高い信頼性が得られる。
半導体装置112において、化合物部材45は、第4化合物領域45d及び第5化合物領域45eを含んで良い。第1絶縁部分42aは、第1半導体部分21と第4化合物領域45dとの間にある。第2絶縁部分42bは、第2半導体部分22と第5化合物領域45eとの間にある。
第1絶縁部材41は、第4絶縁領域41d及び第5絶縁領域41eを含んでも良い。第4化合物領域45dは、第1半導体部分21と第4絶縁領域41dとの間にある。第5化合物領域45eは、第2半導体部分22と第5絶縁領域41eとの間にある。
図6は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図6に示すように、実施形態に係る半導体装置112aにおいては、第1元素を含む第1対向領域p1の一部は、第2方向D2において、第1電極51の一部と重なる。半導体装置112aにおけるこれら以外の構成は、半導体装置112における構成と同様で良い。半導体装置112aにおいても、高いしきい値電圧と、低いオン抵抗が得られる。特性を向上できる半導体装置を提供できる。
図7は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図7に示すように、実施形態に係る半導体装置112bにおいては、第1元素を含む第1対向領域p1の一部は、第2方向D2において、第1電極51と重なる。例えば、第1部分領域11は、第1元素を含む。半導体装置112bにおけるこれら以外の構成は、半導体装置112における構成と同様で良い。半導体装置112bにおいても、高いしきい値電圧と、低いオン抵抗が得られる。特性を向上できる半導体装置を提供できる。第1元素を含む第1対向領域p1の一部が、第2方向D2において、第1電極51と重なる。これにより、例えば、第1電極51と第1半導体部分21との間のコンタクト抵抗を低くできる。低いオン抵抗が得られる。
図8は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図8に示すように、実施形態に係る半導体装置113において、第3部分領域13は、第1面f1を含む。第1面f1は、第2方向D2において第3絶縁領域41cと対向する。第4部分領域14は、第1側面s1を含む。第1側面s1は、第1方向D1において、第1絶縁領域41aと対向する。第5部分領域15は、第2側面s2を含む。第2側面s2は、第1方向D1において、第2絶縁領域41bと対向する。
第1面f1と第1側面s1との間の角度を第1角度θ1とする。第1面f1と第2側面s2との間の角度を第2角度θ2とする。第1角度θ1は、第2角度θ2よりも大きい。第1角度θ1は、例えば、90度よりも大きい。第1角度θ1が大きいことで、例えば、低いオン抵抗が得やすい。高い信頼性が得やすい。
例えば、第2角度θ2と90度との差の絶対値は、第1角度θ1と90度との差の絶対値よりも小さい。第2角度θ2は、90度に近い。このような第2角度θ2により、高いしきい値電圧が得やすい。第2角度θ2は、90度未満でも良い。より高いしきい値電圧が得やすい。
半導体装置113における上記の角度の差を除く構成は、半導体装置112における構成と同様で良い。
図9は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図9に示すように、実施形態に係る半導体装置113aにおいて、第3部分領域13は、第1面f1を含む。第4部分領域14は、第1側面s1を含む。第5部分領域15は、第2側面s2を含む。第1面f1と第2側面s2との間の第2角度θ2は、例えば、70度以上110度以下である。第2角度θ2が90度に近いことで、高いしきい値電圧が得やすい。第2角度θ2は、90度未満でも良い。より高いしきい値電圧が得やすい。
図10は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図10に示すように、実施形態に係る半導体装置114において、第3部分領域13は、第3対向領域p3を含む。第3対向領域p3は、第3絶縁領域41cと接する。第3対向領域p3の少なくとも一部は、第1元素を含む。半導体装置114における上記を除く構成は、半導体装置110または半導体装置111における構成と同様で良い。
半導体装置114において、第3対向領域p3は、n形領域である。このように、n形の第1対向領域p1に加えて、n形の第3対向領域p3が設けられても良い。
図11は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図11に示すように、実施形態に係る半導体装置114aにおいて、化合物部材45が設けられる。第3部分領域13は、第3対向領域p3を含む。第3対向領域p3は、第3化合物領域45cと接する。第3対向領域p3の少なくとも一部は、第1元素を含む。半導体装置114aにおける上記を除く構成は、半導体装置112における構成と同様で良い。
半導体装置114aにおいて、第3対向領域p3は、n形領域である。このように、n形の第1対向領域p1に加えて、n形の第3対向領域p3が設けられても良い。
半導体装置114及び半導体装置114aにおいて、高いしきい値電圧と、低いオン抵抗が得られる。特性を向上できる半導体装置を提供できる。
図12は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図12に示すように、実施形態に係る半導体装置115において、第3電極53の形状が半導体装置112における第3電極53の形状とは異なる。半導体装置115における上記を除く構成は、半導体装置112における構成と同様で良い。
半導体装置115において、第3電極53は、第1端部53a及び第2端部53bを含む。第1端部53aは、第1電極51の側の端部である。第2端部53bは、第2電極52の側の端部である。
第1方向D1における第1端部53aの位置は、第1方向D1における第1電極51の位置と、第1方向D1における第2端部53bの位置と、の間にある。第1方向D1における第2端部53bの位置は、第1方向D1における第1端部53aの位置と、第1方向D1における第2電極52の位置と、の間にある。
第1端部53aは、第1方向D1において、第4部分領域14と第5部分領域15との間にある。第2方向D2における第2半導体部分22の位置は、第2方向D2における第1端部53aの位置と、第2方向D2における第2端部53bの位置と、の間にある。
このような形状が設けられる場合にも、高いしきい値電圧と、低いオン抵抗が得られる。特性を向上できる半導体装置を提供できる。このような形状の第3電極53は、半導体装置110または半導体装置111に適用されても良い。
(第2実施形態)
図13は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図13に示すように、実施形態に係る半導体装置120において、第2対向領域p2は、p形である。半導体装置120における上記を除く構成は、第1実施形態に係る任意の半導体装置における構成と同様で良い。
半導体装置120において、第2対向領域p2は、第2元素を含む。第2元素は、Mg、Zn及びCの少なくともいずれかを含む。この例では、第2対向領域p2は、p形領域である。
第1対向領域p1は第2元素を含まない。または、第1対向領域p1における第2元素の濃度は第2対向領域p2における第2元素の濃度よりも低い。
p形の第2対向領域p2が設けられることで、より高いしきい値電圧が得られる。例えば、高いしきい値電圧が安定して得られる。
実施形態において、第1電極51及び第2電極52の少なくともいずれかは、例えば、Ti、Al、Cu及びAuよりなる群から選択された少なくとも1つを含む。例えば、第3電極53は、TiN、WN、Ni、TaN、Ni、Au、Al、Ru及びWよりなる群から選択された少なくとも1つを含む。
実施形態において、第3電極53は、例えば、導電性のシリコン、または、ポリシリコンなど含んでも良い。第3電極53は、例えば、導電性のpoly-GaN、または、poly-AlGaNなど含んでも良い。
実施形態において、組成比x2は、1以下でも良い。例えば、第2半導体領域20は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。実施形態において、組成比x3は組成比x2以上でも良い。例えば、第1膜41pは、Alx3Ga1-x3N(0<x3≦1、x2≦x3)を含む。
既に説明したように、第1半導体領域10と第2半導体領域20との間に、AlN層が設けられても良い。AlN層の厚さは、例えば、3nm以下である。AlN層が設けられることで、例えば、移動度が向上する。例えば、半導体装置のオン抵抗を小さくできる。
例えば、窒化物半導体層10B(図1参照)は、炭素を含むGaN層を含んでも良い。炭素を含むGaN層における炭素の濃度は、第1半導体領域10における炭素の濃度よりも高い。リーク電流を抑制できる。
実施形態において、距離d1(図1参照)が100nm以上であることにより、例えば、ショートチャネル効果が生じにくい。
半導体装置110の製造方法の1つの例において、上記のように、n形領域を含まない積層体に凹部が形成され、第1半導体領域10の一部に、n形領域が形成されても良い。n形領域は、例えば、イオン注入により形成できる。第1半導体領域10の一部にn形領域を形成する際、第1半導体部分21の一部にも、第1元素が含まれても良い。例えば、第1半導体部分21の一部における第1元素の濃度は、第2半導体部分22における第1元素の濃度よりも高くても良い。これにより、プロセスマージンを広くできる。特性の安定した半導体装置を得やすい。この後、上記のように絶縁膜が形成され、第1~第3電極51~53が形成される。このような方法によっても半導体装置110が形成可能である。
半導体装置112(図5参照)において、第3化合物領域45cの第2方向D2に沿う厚さは、第1化合物領域45aの第1方向D1に沿う厚さよりも厚くて良い。第3化合物領域45cの第2方向D2に沿う厚さは、第2化合物領域45bの第1方向D1に沿う厚さよりも厚くて良い。第3化合物領域45cが厚いことで、例えば、高いキャリア濃度が得られる。低いオン抵抗を得やすい。高い閾値電圧を安定して得られる。高い信頼性を得やすい。
半導体装置112b(図7参照)において、第4部分領域14と接する第1半導体部分21は、第1元素を含んでも良い。例えば、第1半導体部分21における第1元素の濃度は、第2半導体部分22における第1元素の濃度よりも高くても良い。これにより、プロセスマージンを広くできる。特性の安定した半導体装置を得やすい。
半導体装置113(図8参照)において、第1角度θ1が大きいことで、例えば、第1絶縁領域41aのカバレッジが安定する。例えば、均一な膜を得やすい。
厚さ及び形状に関する情報は、例えば、電子顕微鏡観察などにより得られる。組成に関する情報は、SIMS(Secondary Ion Mass Spectrometry)またはEDX(Energy dispersive X-ray spectroscopy)などにより得られる。
実施形態によれば、特性を向上できる半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、半導体部材、半導体領域、窒化物部材及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…半導体領域、 10C…キャリア領域、 10B…窒化物半導体層、 10M…半導体部材、 10s…基体、 11~15…第1~第5部分領域、 20…第2半導体領域、 21、22…第1、第2半導体部分、 41…第1絶縁部材、 41a~41e…第1~第5絶縁領域、 41p、41q…第1、第2膜、 42…第2絶縁部材、 42a、42b…第1、第2絶縁部分、 45…化合物部材、 45a~45e…第1~第5化合物領域、 51~53…第1~第3電極、 53a、53b…第1、第2端部、 θ1、θ2…第1、第2角度、 110、110a、111、112、112a、112b、113、113a、114、114a、115、119、120…半導体装置、 D1、D2…第1、第2方向、 Lgd…ゲート-ドレイン間距離、 R1…特性オン抵抗、 d1…距離、 f1~f3…第1~第3面、 p1~p3…第1~第3対向領域、 s1、s2…第1、第2側面

Claims (20)

  1. 第1電極と、
    第2電極であって、前記第1電極から前記第2電極への方向は第1方向に沿う、前記第2電極と、
    第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
    半導体部材であって、前記半導体部材は、第1半導体領域及び第2半導体領域を含み、
    前記第1半導体領域は、Alx1Ga1-x1N(0≦x1<1)を含み、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第1電極への方向は、前記第1方向と交差する第2方向に沿い、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極の少なくとも一部への方向は、前記第2方向に沿い、前記第1方向における前記第4部分領域の位置は、前記第1方向における前記第1部分領域の位置と、前記第1方向における前記第3部分領域の位置と、の間にあり、前記第1方向における前記第5部分領域の位置は、前記第1方向における前記第3部分領域の前記位置と、前記第1方向における前記第2部分領域の位置と、の間にある、前記第1半導体領域と、
    前記第2半導体領域は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含み、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は、前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は、前記第2方向に沿う、前記半導体部材と、
    第1絶縁部材であって、前記第1絶縁部材は、第1絶縁領域、第2絶縁領域及び第3絶縁領域を含み、前記第1絶縁領域は、前記第1方向において前記第4部分領域と前記第3電極との間にあり、前記第2絶縁領域は、前記第1方向において前記第3電極と前記第5部分領域との間にあり、前記第3絶縁領域は、前記第2方向において前記第3部分領域と前記第3電極との間にある、前記第1絶縁部材と、
    を備え、
    前記第4部分領域は、前記第1絶縁領域と接する第1対向領域を含み、
    前記第5部分領域は、前記第2絶縁領域と接する第2対向領域を含み、
    前記第1対向領域は、Si、Ge、Te及びSnの少なくともいずれかを含む第1元素を含み、
    前記第2対向領域は前記第1元素を含まない、または、前記第2対向領域における前記第1元素の濃度は前記第1対向領域における前記第1元素の濃度よりも低い、半導体装置。
  2. 前記第1絶縁部材は、第1膜と第2膜とを含み、
    前記第1膜は、前記第2膜と前記半導体部材との間に設けられ、
    前記第1膜は、Alx3Ga1-x3N(0<x3≦1、x2≦x3)を含み、
    前記第2膜は、シリコン及び酸素を含む、請求項1に記載の半導体装置。
  3. 前記第1対向領域は、前記第1膜の一部と接し、
    前記第2対向領域は、前記第1膜の別の一部と接した、請求項2に記載の半導体装置。
  4. シリコン及び窒素を含む第2絶縁部材をさらに備え、
    前記第2絶縁部材は、第1絶縁部分及び第2絶縁部分を含み、
    前記第1半導体部分は、前記第2方向において前記第4部分領域と前記第1絶縁部分との間にあり、
    前記第2半導体部分は、前記第2方向において前記第5部分領域と前記第2絶縁部分との間にある、請求項2または3に記載の半導体装置。
  5. 前記第2膜は窒素を含まない、または、前記第2膜に含まれる窒素の濃度は、前記第2絶縁部材に含まれる窒素の濃度よりも低く、
    前記第2絶縁部材は酸素を含まない、または、前記第2絶縁部材に含まれる酸素の濃度は、前記第2膜に含まれる酸素の濃度よりも低い、請求項4に記載の半導体装置。
  6. 前記第3部分領域は、前記第3絶縁領域と接する第3対向領域を含み、
    前記第3対向領域の少なくとも一部は、前記第1元素を含む、請求項1~5のいずれか1つに記載の半導体装置。
  7. 第1電極と、
    第2電極であって、前記第1電極から前記第2電極への方向は第1方向に沿う、前記第2電極と、
    第3電極であって、前記第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置と、の間にある、前記第3電極と、
    半導体部材であって、前記半導体部材は、第1半導体領域及び第2半導体領域を含み、
    前記第1半導体領域は、Alx1Ga1-x1N(0≦x1<1)を含み、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第1電極への方向は、前記第1方向と交差する第2方向に沿い、前記第2部分領域から前記第2電極への方向は、前記第2方向に沿い、前記第3部分領域から前記第3電極の少なくとも一部への方向は、前記第2方向に沿い、前記第1方向における前記第4部分領域の位置は、前記第1方向における前記第1部分領域の位置と、前記第1方向における前記第3部分領域の位置と、の間にあり、前記第1方向における前記第5部分領域の位置は、前記第1方向における前記第3部分領域の前記位置と、前記第1方向における前記第2部分領域の位置と、の間にある、前記第1半導体領域と、
    前記第2半導体領域は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含み、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は、前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は、前記第2方向に沿う、前記半導体部材と、
    第1絶縁部材であって、前記第1絶縁部材は、第1絶縁領域、第2絶縁領域及び第3絶縁領域を含み、前記第1絶縁領域は、前記第1方向において前記第4部分領域と前記第3電極との間にあり、前記第2絶縁領域は、前記第1方向において前記第3電極と前記第5部分領域との間にあり、前記第3絶縁領域は、前記第2方向において前記第3部分領域と前記第3電極との間にある、前記第1絶縁部材と、
    Alx3Ga1-x3N(0<x3≦1、x2≦x3)を含む化合物部材であって、前記化合物部材は、第1化合物領域及び第2化合物領域を含み、前記第1化合物領域は、前記第1方向において前記第4部分領域と前記第1絶縁領域との間にあり、前記第2化合物領域は、前記第1方向において前記第2絶縁領域と前記第5部分領域との間にある、前記化合物部材と、
    を備え、
    前記第4部分領域は、前記第1化合物領域と接する第1対向領域を含み、
    前記第5部分領域は、前記第2化合物領域と接する第2対向領域を含み、
    前記第1対向領域は、Si、Ge、Te及びSnの少なくともいずれかを含む第1元素を含み、
    前記第2対向領域は前記第1元素を含まない、または、前記第2対向領域における前記第1元素の濃度は前記第1対向領域における前記第1元素の濃度よりも低い、半導体装置。
  8. 前記化合物部材は、第3化合物領域をさらに含み、
    前記第3化合物領域は、前記第2方向において前記第3部分領域と前記第3絶縁領域との間にある、請求項7に記載の半導体装置。
  9. シリコン及び窒素を含む第2絶縁部材をさらに備え、
    前記第2絶縁部材は、第1絶縁部分及び第2絶縁部分を含み、
    前記第1半導体部分は、前記第2方向において前記第4部分領域と前記第1絶縁部分との間にあり、
    前記第2半導体部分は、前記第2方向において前記第5部分領域と前記第2絶縁部分との間にある、請求項7または8に記載の半導体装置。
  10. 前記第1絶縁部材は、シリコン及び酸素を含み、
    前記第1絶縁部材は窒素を含まない、または、前記第1絶縁部材に含まれる窒素の濃度は、前記第2絶縁部材に含まれる窒素の濃度よりも低く、
    前記第2絶縁部材は酸素を含まない、または、前記第2絶縁部材に含まれる酸素の濃度は、前記第1絶縁部材に含まれる酸素の濃度よりも低い、請求項9に記載の半導体装置。
  11. 前記第3部分領域は、前記第3化合物領域と接する第3対向領域を含み、
    前記第3対向領域の少なくとも一部は、前記第1元素を含む、請求項7~10のいずれか1つに記載の半導体装置。
  12. 前記第1電極と前記第3電極との間の前記第1方向に沿う距離は、前記第3電極と前記第2電極との間の前記第1方向に沿う距離よりも短い、請求項1~11のいずれか1つに記載の半導体装置。
  13. 前記第1電極と前記第3電極との間の前記第1方向に沿う距離は、前記第3電極と前記第2電極との間の前記第1方向に沿う距離よりも長い、請求項1~11のいずれか1つに記載の半導体装置。
  14. 前記第3部分領域は、第1面を含み、
    前記第1面は、前記第3絶縁領域に対向し、
    前記第2半導体部分は、第2面及び第3面を含み、
    前記第3面は、前記第5部分領域に対向し、
    前記第2面は、前記第2方向において、前記第3面と反対側であり、
    前記第1面と前記第2面との間の前記第2方向に沿う距離は、100nm以上400nm以下である、請求項1~13のいずれか1つに記載の半導体装置。
  15. 前記第3部分領域は、前記第3絶縁領域と対向する第1面を含み、
    前記第4部分領域は、前記第1絶縁領域と対向する第1側面を含み、
    前記第5部分領域は、前記第2絶縁領域と対向する第2側面を含み、
    前記第1面と前記第1側面との間の角度は、前記第1面と前記第2側面との間の角度よりも大きい、請求項1~13のいずれか1つに記載の半導体装置。
  16. 前記第3部分領域は、前記第3絶縁領域と対向する第1面を含み、
    前記第5部分領域は、前記第2絶縁領域と対向する第2側面を含み、
    前記第1面と前記第2側面との間の角度は、70度以上110度以下である、請求項1~13のいずれか1つに記載の半導体装置。
  17. 前記第2対向領域は、Mg、Zn及びCの少なくともいずれかを含む第2元素を含み、
    前記第1対向領域は前記第2元素を含まない、または、前記第1対向領域における前記第2元素の濃度は前記第2対向領域における前記第2元素の濃度よりも低い、請求項1~16のいずれか1つに記載の半導体装置。
  18. 前記第1部分領域の少なくとも一部は、前記第1元素を含む、請求項1~17のいずれか1つに記載の半導体装置。
  19. 前記第3電極は、第1端部及び第2端部を含み、
    前記第1方向における前記第1端部の位置は、前記第1方向における前記第1電極の前記位置と、前記第1方向における前記第2端部の位置と、の間にあり、
    前記第1端部は、前記第1方向において、前記第4部分領域と前記第5部分領域との間にあり、
    前記第2方向における前記第2半導体部分の位置は、前記第2方向における前記第1端部の位置と、前記第2方向における前記第2端部の位置と、の間にある、請求項1~18のいずれか1つに記載の半導体装置。
  20. 前記第1対向領域における前記第1元素の濃度は、1×1016cm-3以上5×1019cm-3以下である、請求項1~19のいずれか1つに記載の半導体装置。
JP2022001999A 2021-07-01 2022-01-11 半導体装置 Pending JP2023008772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/652,124 US20230006058A1 (en) 2021-07-01 2022-02-23 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021109813 2021-07-01
JP2021109813 2021-07-01

Publications (1)

Publication Number Publication Date
JP2023008772A true JP2023008772A (ja) 2023-01-19

Family

ID=85112276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022001999A Pending JP2023008772A (ja) 2021-07-01 2022-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2023008772A (ja)

Similar Documents

Publication Publication Date Title
US10236339B2 (en) Semiconductor device
JP7446727B2 (ja) 半導体装置
US10431649B2 (en) Semiconductor device
JP2023008772A (ja) 半導体装置
US20230006058A1 (en) Semiconductor device
JP7368107B2 (ja) 半導体装置
JP7258735B2 (ja) 半導体装置
US20230025093A1 (en) Semiconductor device
US10629724B2 (en) Semiconductor device and method for manufacturing the same
US20230253488A1 (en) Semiconductor device and method for manufacturing the same
US20240038849A1 (en) Semiconductor device
US20220393006A1 (en) Semiconductor device
US11715796B2 (en) High frequency transistor
US11563115B2 (en) Semiconductor device
US20230282708A1 (en) Semiconductor device
US20220384629A1 (en) Semiconductor device
US11476358B2 (en) Semiconductor device
US20230022819A1 (en) Semiconductor device
US11152480B2 (en) Semiconductor device
US11251293B2 (en) Semiconductor device
WO2024024307A1 (ja) フィン型電界効果トランジスタ
JP2022180722A (ja) 半導体装置
JP2022187961A (ja) 半導体装置
US20220231135A1 (en) Semiconductor device
JP2024039354A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240301