JP2022180722A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022180722A
JP2022180722A JP2021087363A JP2021087363A JP2022180722A JP 2022180722 A JP2022180722 A JP 2022180722A JP 2021087363 A JP2021087363 A JP 2021087363A JP 2021087363 A JP2021087363 A JP 2021087363A JP 2022180722 A JP2022180722 A JP 2022180722A
Authority
JP
Japan
Prior art keywords
nitride
region
semiconductor
portions
nitride portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021087363A
Other languages
English (en)
Inventor
マシュー デイビッド スミス
Matthew Smith David
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021087363A priority Critical patent/JP2022180722A/ja
Priority to US17/305,349 priority patent/US20220384631A1/en
Publication of JP2022180722A publication Critical patent/JP2022180722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】特性を安定化できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１～第３電極、半導体部材、第１絶縁部材及び窒化物部材を含む。半導体部材は、窒化物部材の第１窒化物領域は、第１半導体領域の第３部分領域と、第１絶縁部材の第１絶縁領域と、の間にある。窒化物部材は、複数の第１窒化物部分と、複数の第２窒化物部分と、を含む。複数の第１窒化物部分の１つは、複数の第２窒化物部分の１つと、複数の第２窒化物部分の別の１つと、の間にある。複数の第１窒化物部分の１つにおける組成は、複数の第２窒化物部分の１つにおける組成と異なり、複数の第２窒化物部分の別の１つにおける組成と異なる。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
米国特許第９２０２９０５号明細書
本発明の実施形態は、特性を向上可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材、第１絶縁部材及び窒化物部材を含む。前記第１電極から前記第２電極への方向は第１方向に沿う。前記第３電極は、第１電極部分を含む。前記第１電極部分の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある。前記半導体部材は、第１半導体領域及び第２半導体領域を含む。前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第１電極部分への方向は、前記第１方向と交差する第２方向に沿う。前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と、前記第３部分領域の前記第１方向における位置との間にある。前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における位置と、の間にある。前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。前記第２半導体領域は、第１半導体部分及び第２半導体部分を含む。前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿う。前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う。前記第１半導体部分は、前記第１電極と電気的に接続される。前記第２半導体部分は、前記第２電極と電気的に接続される。前記第１絶縁部材は、第１絶縁領域を含む。前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第１電極部分との間にある。前記第１絶縁領域の少なくとも一部は、前記第１方向において前記第４部分領域と前記第５部分領域との間にある。前記窒化物部材は、第１窒化物領域を含む。前記第１窒化物領域は、前記第２方向において前記第３部分領域と前記第１絶縁領域との間にある。前記窒化物部材は、複数の第１窒化物部分と、複数の第２窒化物部分と、を含む。前記半導体部材から前記第１電極部分への積層方向において、前記複数の第１窒化物部分の１つは、前記複数の第２窒化物部分の１つと、前記複数の第２窒化物部分の別の１つと、の間にある。前記複数の第１窒化物部分の前記１つにおける組成は、前記複数の第２窒化物部分の前記１つにおける組成と異なり、前記複数の第２窒化物部分の前記別の１つにおける組成と異なる。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。 図３（ａ）～図３（ｃ）は、第２実施形態に係る半導体装置の一部を例示する模式的断面図である。 図４は、実施形態に係る半導体装置の特性を例示するグラフ図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１（ｂ）は、図１（ａ）の一部の断面図である。
図１（ａ）に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、第１絶縁部材４１及び窒化物部材４５を含む。
第１電極５１から第２電極５２への方向は、第１方向Ｄ１に沿う。第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第３電極５３は、第１電極部分５３ａを含む。第１電極部分５３ａの第１方向Ｄ１における位置は、第１電極５１の第１方向Ｄ１における位置と、第２電極５２の第１方向Ｄ１における位置と、の間にある。１つの例において、第１電極部分５３ａの少なくとも一部は、第１方向Ｄ１において、第１電極５１と第２電極５２との間にある。
半導体部材１０Ｍは、第１半導体領域１０及び第２半導体領域２０を含む。この例では、半導体装置１１０は、基体１０Ｓ及び窒化物半導体層１０Ｂを含む。基体１０Ｓは、例えば、シリコン基板またはＳｉＣ基板などで良い。窒化物半導体層１０Ｂは、窒化物半導体を含む。窒化物半導体層１０Ｂは、ＡｌＮ層またはＡｌＧａＮ層などを含んで良い。基体１０Ｓの上に窒化物半導体層１０Ｂが設けられる。窒化物半導体層１０Ｂの上に第１半導体領域１０が設けられる。第１半導体領域１０の一部の上に第２半導体領域２０が設けられる。第１半導体領域１０の別の一部の上に、第１電極５１、第２電極５２及び第３電極５３が設けられる。
第１半導体領域１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。組成比ｘ１は、例えば、０以上０．１未満である。１つの例において、第１半導体領域１０は、ＧａＮ層である。
第１半導体領域１０は、第１部分領域１１、第２部分領域１２、第３部分領域１３、第４部分領域１４及び第５部分領域１５を含む。第１部分領域１１から第１電極５１への方向は、第２方向Ｄ２に沿う。第２方向Ｄ２は、第１方向Ｄ１と交差する。第２方向Ｄ２は、第１方向Ｄ１に対して垂直で良い。第２方向Ｄ２は、例えば、Ｚ軸方向である。
第２部分領域１２から第２電極５２への方向は、第２方向Ｄ２に沿う。第３部分領域１３から第１電極部分５３ａへの方向は、第２方向Ｄ２に沿う。第１部分領域１１は、第１半導体領域１０のうちで第２方向Ｄ２において第１電極５１と重なる領域である。第２部分領域１２は、第１半導体領域１０のうちで第２方向Ｄ２において第２電極５２と重なる領域である。第３部分領域１３は、第１半導体領域１０のうちで第２方向Ｄ２において第３電極５３と重なる領域である。
第４部分領域１４の第１方向Ｄ１における位置は、第１部分領域１１の第１方向Ｄ１における位置と、第３部分領域１３の第１方向Ｄ１における位置と、の間にある。第５部分領域１５の第１方向Ｄ１における位置は、第３部分領域１３の第１方向Ｄ１における位置と、第２部分領域１２の第１方向Ｄ１における位置と、の間にある。例えば、第４部分領域１４の少なくとも一部は、第１方向Ｄ１において、第１部分領域１１と第３部分領域１３との間にある。例えば、第５部分領域１５の少なくとも一部は、第１方向Ｄ１において、第３部分領域１３と第２部分領域１２との間にある。
第２半導体領域２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。組成比ｘ２は、例えば、０を超え、０．８以下である。第２半導体領域２０は、例えば、ＡｌＧａＮ層である。
第２半導体領域２０は、第１半導体部分２１及び第２半導体部分２２を含む。第４部分領域１４から第１半導体部分２１への方向は、第２方向Ｄ２に沿う。第５部分領域１５から第２半導体部分２２への方向は、第２方向Ｄ２に沿う。第１半導体部分２１は、第１電極５１と電気的に接続される。第２半導体部分２２は、第２電極５２と電気的に接続される。
第１絶縁部材４１は、第１絶縁領域４１ａを含む。第１絶縁領域４１ａは、第２方向Ｄ２において第３部分領域１３と第１電極部分５３ａとの間にある。第１絶縁領域４１ａの少なくとも一部は、第１方向Ｄ１において第４部分領域１４と第５部分領域１５との間にある。
この例では、第１電極部分５３ａの一部は、第１方向Ｄ１において、第４部分領域１４と第５部分領域１５との間にある。この例では、第１電極部分５３ａの別の一部は、第１方向Ｄ１において、第１半導体部分２１と第２半導体部分２２との間にある。例えば、第１電極部分５３ａは、半導体部材１０Ｍに設けられたリセス部分に埋められている。
第１電極５１と第３電極５３との間の距離は、第３電極５３と第２電極５２との間の距離よりも短い。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。第３電極５３の電位は、例えば、第１電極５１の電位を基準とした電位である。第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えばゲート電極として機能する。半導体装置１１０は、例えばトランジスタである。
第１半導体領域１０の第２半導体領域２０と接する部分に、キャリア領域１０Ｃが設けれる。キャリア領域１０Ｃは、例えば、２次元電子ガスである。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。第３電極５３は、例えばリセス型のゲート電極である。
実施形態において、窒化物部材４５が設けられる。窒化物部材４５は、第１窒化物領域４５ａを含む。第１窒化物領域４５ａは、第２方向Ｄ２において第３部分領域１３と第１絶縁領域４１ａとの間にある。
図１（ｂ）は、第１窒化物領域４５ａを含む領域を例示している。窒化物部材４５は、複数の第１窒化物部分８１と、複数の第２窒化物部分８２と、を含む。半導体部材１０Ｍから第１電極部分５３ａへの方向を積層方向Ｄｓ１とする。第１窒化物領域４５ａにおいて、積層方向Ｄｓ１は、第２方向Ｄ２（例えばＺ軸方向）に沿う。
複数の第１窒化物部分８１の１つは、複数の第２窒化物部分８２の１つと、複数の第２窒化物部分８２の別の１つと、の間にある。複数の第１窒化物部分８１の前記１つにおける組成は、複数の第２窒化物部分８２の前記１つにおける組成と異なる。複数の第１窒化物部分８１の前記１つにおける組成は、複数の第２窒化物部分８２の前記別の１つにおける組成と異なる。
例えば、積層方向Ｄｓ１において、複数の第２窒化物部分８２の前記１つは、複数の第１窒化物部分８１の前記１つと、複数の第１窒化物部分８１の別の１つと、の間にある。複数の第１窒化物部分８１の前記別の１つにおける組成は、複数の第２窒化物部分８２の前記１つにおける組成と異なる。複数の第１窒化物部分８１の前記別の１つにおける組成は、複数の第２窒化物部分８２の前記別の１つにおける組成と異なる。
例えば、複数の第１窒化物部分８１の前記１つは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含む。複数の第２窒化物部分８２の前記１つは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｚ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含む。
例えば、複数の第１窒化物部分８１のそれぞれは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含む。複数の第２窒化物部分８２のそれぞれ記１つは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｚ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含む。
１つの例において、複数の第１窒化物部分８１のそれぞれは、ＡｌＮ膜である。複数の第２窒化物部分８２のそれぞれは、ＩｎＧａＮ膜である。実施形態において、第１窒化物部分８１の位置及び材料は、第２窒化物部分８２の位置及び材料と入れ替えられても良い。例えば、窒化物部材４５において、ＡｌＮ膜とＩｎＧａＮ膜とが交互に設けられる。窒化物部材４５において、異なる組成を有する複数の膜を含む積層構造が設けられる。
このような窒化物部材４５により、例えば、半導体部材１０Ｍと第１絶縁部材４１との間の領域に、適切なダイポールが形成される。例えば、負の固定電荷が形成される。これにより、高いしきい値電圧が得易くなる。例えば、窒化物部材４５が設けられることで、キャリア領域１０Ｃにおいて、キャリアの散乱が抑制される。高い移動度が得易くなる。例えば、低いオン抵抗が得られる。実施形態によれば、特性を向上可能な半導体装置が提供される。
図１（ａ）に示すように、この例では、第１絶縁部材４１は、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃを含む。第２絶縁領域４１ｂの少なくとも一部は、第１方向Ｄ１において第１半導体部分２１と第１電極部分５３ａとの間にある。第３絶縁領域４１ｃの少なくとも一部は、第１方向Ｄ１において第１電極部分５３ａと第２半導体部分２２との間にある。
窒化物部材４５は、第２窒化物領域４５ｂ及び第３窒化物領域４５ｃを含む。第２窒化物領域４５ｂの少なくとも一部は、第１方向Ｄ１において、第１半導体部分２１と、第２絶縁領域４１ｂの前記少なくとも一部と、の間にある。第３窒化物領域４５ｃの少なくとも一部は、第１方向Ｄ１において、第３絶縁領域４１ｃの前記少なくとも一部と、第２半導体部分２２と、の間にある。第２窒化物領域４５ｂ及び第３窒化物領域４５ｃは、第１電極部分５３ａの側面に対応する。
図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。
図２（ａ）は、第２窒化物領域４５ｂを含む領域を例示している。図２（ｂ）は、第３窒化物領域４５ｃを含む領域を例示している。第２窒化物領域４５ｂにおいて、窒化物部材４５は、複数の第１窒化物部分８１と、複数の第２窒化物部分８２と、を含む。第３窒化物領域４５ｃにおいて、窒化物部材４５は、複数の第１窒化物部分８１と、複数の第２窒化物部分８２と、を含む。このように、第２窒化物領域４５ｂ及び第３窒化物領域４５ｃにおいても、上記の積層構造が設けられて良い。
第２窒化物領域４５ｂ及び第３窒化物領域４５ｃにおいては、積層方向Ｄｓ１は、Ｘ軸方向（第１方向Ｄ１）に沿う。半導体部材１０Ｍに設けられるリセスの側壁が傾斜している場合、第２窒化物領域４５ｂ及び第３窒化物領域４５ｃにおける積層方向Ｄｓ１は、Ｘ軸方向に対して傾斜して良い。複数の第１窒化物部分８１、及び、複数の第２窒化物部分８２は、リセスにコンフォーマルに形成されて良い。
図１（ａ）に示すように、窒化物部材４５は、第４窒化物領域４５ｄ及び第５窒化物領域４５ｅを含んでも良い。第１半導体部分２１は、第２方向Ｄ２において、第４部分領域１４と第４窒化物領域４５ｄとの間にある。第２半導体部分２２は、第２方向Ｄ２において、第５部分領域１５と第５窒化物領域４５ｅとの間にある。
図１（ａ）に示すように、この例では、第２絶縁部材４２が設けられる。第２絶縁部材４２は、第１絶縁部分４２ａ及び第２絶縁部分４２ｂを含む。第１半導体部分２１は、第２方向Ｄ２において、第４部分領域１４と第１絶縁部分４２ａとの間にある。第２半導体部分２２は、第２方向Ｄ２において、第５部分領域１５と第２絶縁部分４２ｂとの間にある。
例えば、第１半導体部分２１は、第２方向Ｄ２において、第４部分領域１４と第４絶縁領域４１ｄとの間にある。第１絶縁部分４２ａは、第２方向Ｄ２において、第１半導体部分２１と第４絶縁領域４１ｄとの間にある。第４窒化物領域４５ｄは、第２方向Ｄ２において、第１絶縁部分４２ａと第４絶縁領域４１ｄとの間にある。
例えば、第２半導体部分２２は、第２方向Ｄ２において、第５部分領域１５と第５絶縁領域４１ｅとの間にある。第２絶縁部分４２ｂは、第２方向Ｄ２において、第２半導体部分２２と第５絶縁領域４１ｅとの間にある。第５窒化物領域４５ｅは、第２方向Ｄ２において、第２絶縁部分４２ｂと第５絶縁領域４１ｅとの間にある。
例えば、第１絶縁部材４１は、シリコン及び酸素を含む。第２絶縁部材４２は、シリコン及び窒素を含む。第１絶縁部材４１は、窒素を含まない。または、第１絶縁部材４１における窒素の濃度は、第２絶縁部材４２における窒素の濃度よりも低い。第２絶縁部材４２は、酸素を含まない。または、第２絶縁部材４２における酸素の濃度は、第１絶縁部材４１における酸素の濃度よりも低い。
第１絶縁部材４１は、例えば、酸化シリコン（例えば、ＳｉＯ２）を含む。第２絶縁部材４２は、例えば、窒化シリコン（例えば、ＳｉＮ）を含む。窒素を含む第２絶縁部材４２が半導体部材１０Ｍの上に設けられることで、半導体部材１０Ｍにおいて、安定した特性が得易くなる。
この例では、第３電極５３は、第２電極部分５３ｂ及び第３電極部分５３ｃを含む。第１絶縁部材４１の一部は、第２方向Ｄ２において、半導体部材１０Ｍと第２電極部分５３ｂとの間に設けられて良い。窒化物部材４５の一部は、第２方向Ｄ２において、半導体部材１０Ｍと第２電極部分５３ｂとの間に設けられて良い。第１絶縁部材４１の一部は、第２方向Ｄ２において、半導体部材１０Ｍと第３電極部分５３ｃとの間に設けられて良い。窒化物部材４５の一部は、第２方向Ｄ２において、半導体部材１０Ｍと第３電極部分５３ｃとの間に設けられて良い。
以下、窒化物部材４５の例について説明する。
図１（ｂ）に示すように、複数の第１窒化物部分８１のそれぞれは、積層方向Ｄｓ１に沿う第１厚さｔ１を有する。複数の第２窒化物部分８２のそれぞれは、積層方向Ｄｓ１に沿う第２厚さｔ２を有する。第１厚さｔ１及び第２厚さｔ２は、適切に定められて良い。
実施形態において、複数の第１窒化物部分８１のそれぞれの厚さ（第１厚さｔ１）は、例えば、０．１ｎｍ以上５ｎｍ以下である。複数の第２窒化物部分８２のそれぞれの厚さ（第２厚さｔ２）は、０．１ｎｍ以上５ｎｍ以下である。例えば、これらの厚さは、単原子層の厚さ以上である。均一な膜が得られる。これらの厚さが５ｎｍ以下であることで、窒化物部材４５において、良好な結晶性が得易い。
例えば、複数の第１窒化物部分８１の前記１つにおける結晶格子は、複数の第２窒化物部分８２の前記１つにおける結晶格子と連続する。複数の第１窒化物部分８１の前記１つにおける結晶格子は、複数の第２窒化物部分８２の前記別の１つにおける結晶格子と、連続する。窒化物部材４５は、例えば、超格子層で良い。窒化物部材４５は、例えば、ＩｎＡｌＧａＮのデジタルアロイ層で良い。
例えば、第１窒化物領域４５ａにおける結晶格子は、第３部分領域１３における結晶格子と連続して良い。窒化物部材４５の結晶格子は、例えば、第１半導体領域１０の結晶格子と連続して良い。良好な結晶性が得られる。高い移動度が得やすい。良好な特性が得られる。
第１半導体領域１０（例えば第３部分領域１３）において、ｃ軸方向は、第２方向Ｄ２（例えばＺ軸方向）に実質的に沿う。ｃ軸方向と第２方向Ｄ２との間の角度は、０度以上８度以下である。１つの例において、角度は、約４度である。
窒化物部材４５が２種類の窒化物部分（複数の第１窒化物部分８１及び複数の第２窒化物部分８２）を含む場合について説明する。複数の第１窒化物部分８１のそれぞれは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含む。複数の第２窒化物部分８２のそれぞれは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｚ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含む。複数の第１窒化物部分８１のそれぞれは、積層方向Ｄｓ１に沿う第１厚さｔ１を有する。複数の第２窒化物部分８２のそれぞれは、積層方向Ｄｓ１に沿う第２厚さｔ２を有する。複数の第１窒化物部分８１の数は、ｎ１（ｎ１は２以上の整数）である。複数の第２窒化物部分８１の数は、ｎ２（ｎ２は２以上の整数）である。例えば、ｎ２は、ｎ１、または、ｎ１＋１、または、ｎ１－１で良い。
窒化物部材４５における平均の組成は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）で表される。組成比αは、（ｔ１×ｙ１×ｎ１＋ｔ２×ｙ２×ｎ２）／（ｔ１×ｎ１＋ｔ２×ｎ２）である。組成比βは、（ｔ１×ｚ１×ｎ１＋ｔ２×ｚ２×ｎ２）／（ｔ１×ｎ１＋ｔ２×ｎ２）である。
後述するように、窒化物部材４５における平均の組成は、第１半導体領域１０の特性に適合するように設定されて良い。
（第２実施形態）
図３（ａ）～図３（ｃ）は、第２実施形態に係る半導体装置の一部を例示する模式的断面図である。
これらの図は、第１～第３窒化物領域４５ａ～４５ｃをそれぞれ含む領域に対応する。実施形態に係る半導体装置１１１も、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、第１絶縁部材４１及び窒化物部材４５を含む。半導体装置１１１における窒化物部材４５の構成が、半導体装置１１０における窒化物部材４５の構成と異なる。これを除く半導体装置１１１の構成は、半導体装置１１０の構成と同様で良い。
図３（ａ）に示すように、半導体装置１１１において、窒化物部材４５は、複数の第１窒化物部分８１、複数の第２窒化物部分８２、及び、第３窒化物部分８３を含む。第３窒化物部分８３の数は、１でも良い。または、第３窒化物部分８３の数は、２以上でも良い。
第３窒化物部分８３は、積層方向Ｄｓ１において、複数の第１窒化物部分８１の前記１つと、複数の第２窒化物部分８２の前記１つと、の間に設けられる。第３窒化物部分８３における組成は、複数の第１窒化物部分８１の前記１つにおける組成とは異なる。第３窒化物部分８３における組成は、複数の第２窒化物部分８２の前記１つにおける組成と異なる。第３窒化物部分８３における組成は、複数の第２窒化物部分８２の前記別の１つにおける組成と異なる。
窒化物部材４５が複数の第３窒化物部分８３を含む場合、複数の第３窒化物部分８３の１つは、積層方向Ｄｓ１において、複数の第１窒化物部分８１の前記１つと、複数の第２窒化物部分８２の前記１つと、の間に設けられる。複数の第３窒化物部分８３の前記１つにおける組成は、複数の第１窒化物部分８１の前記１つにおける組成とは異なる。複数の第３窒化物部分８３の前記１つにおける組成は、複数の第２窒化物部分８２の前記１つにおける組成と異なる。複数の第３窒化物部分８３の前記１つにおける組成は、複数の第２窒化物部分８２の前記別の１つにおける組成と異なる。
１つの例において、第１窒化物部分８１は、ＡｌＮ膜である。第２窒化物部分８２は、ＩｎＮ膜である。第３窒化物部分８３は、ＧａＮ膜である。窒化物部材４５の第１窒化物領域４５ａにおいて、このような積層構造が設けられる。これにより、例えば、適切なダイポールが形成される。例えば、負の固定電荷が形成される。これにより、高いしきい値電圧が得易くなる。例えば、キャリアの散乱が抑制され、高い移動度が得易くなる。例えば、低いオン抵抗が得られる。実施形態によれば、特性を向上可能な半導体装置が提供される。
図３（ａ）に示すように、第３窒化物部分８３は、積層方向Ｄｓ１に沿う厚さ（第３厚さｔ３）を有する。第１厚さｔ１、第２厚さｔ２及び第３厚さｔ３は、適切に定められて良い。実施形態において、第３厚さｔ３は、例えば、０．１ｎｍ以上５ｎｍ以下である。均一な膜が得られる。厚さが５ｎｍ以下であることで良好な結晶性が得易い。
窒化物部材４５が３種類の窒化物部分（例えば、複数の第１窒化物部分８１、複数の第２窒化物部分８２、及び、第３窒化物部分８３）を含む場合について説明する。複数の第１窒化物部分８１のそれぞれは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含む。複数の第２窒化物部分８２のそれぞれは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｙ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含む。前記１または複数の第３窒化物部分８３のそれぞれは、Ｉｎｙ３Ａｌｚ３Ｇａ１－ｙ３－ｚ３Ｎ（０≦ｙ３≦１、０≦ｚ３≦１、ｙ３＋ｚ３≦１、ｙ３≠ｙ１、ｙ３≠ｙ２、ｚ３≠ｚ１、ｚ３≠ｚ２）を含む。複数の第１窒化物部分８１のそれぞれは、積層方向Ｄｓ１に沿う第１厚さｔ１を有する。複数の第２窒化物部分８２のそれぞれは、積層方向Ｄｓ１に沿う第２厚さｔ２を有する。前記１または複数の第３窒化物部分８３のそれぞれは、積層方向に沿う第３厚さｔ３を有する。複数の第１窒化物部分８１の数は、ｎ１（ｎ１は２以上の整数）である。複数の第２窒化物部分８２の数は、ｎ２（ｎ２は２以上の整数）である。前記１または複数の第３窒化物部分の数は、ｎ３（ｎ３は１以上の整数）である。
窒化物部材４５は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）を含む。ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）は、窒化物部材４５における平均の組成に対応する。組成比αは、（ｔ１×ｙ１×ｎ１＋ｔ２×ｙ２×ｎ２＋ｔ３×ｙ３×ｎ３）／（ｔ１×ｎ１＋ｔ２×ｎ２＋ｔ３×ｎ３）である。組成比βは、（ｔ１×ｚ１×ｎ１＋ｔ２×ｚ２×ｎ２＋ｔ３×ｚ３×ｎ３）／（ｔ１×ｎ１＋ｔ２×ｎ２＋ｔ３×ｎ３）である。
窒化物部材４５に設けられる複数の種類の窒化物部分の数が４以上の場合も、窒化物部材４５における平均の組成が、上記と同様に定義されても良い。例えば、２種類の窒化物部材を上記と同様の方法で統合して、それらをさらに統合することができる。これにより、任意の数の種類の窒化物部分を含む窒化物部材４５に関して、平均の組成が導出できる。後述するように、窒化物部材４５における平均の組成は、第１半導体領域１０の特性に適合するように設定されて良い。
以下、窒化物部材４５における平均の組成の例について説明する。以下の例では、第１半導体領域１０がＧａＮ層である。窒化物部材４５における平均の組成は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）である。
図４は、実施形態に係る半導体装置の特性を例示するグラフ図である。
図４の横軸は、組成比αに対応する。縦軸は、組成比βに対応する。図４に示される特性において、ＩｎαＡｌβＧａ１－α－βＮ及びＧａＮにおいて、格子ミスマッチ、ひずみ、自発分極及びピエゾ分極が考慮されている。
図４には、第１条件ＣＦ１、第２条件ＣＦ２及び第３条件ＣＦ３が例示されている。第１条件ＣＦ１においては、ＩｎαＡｌβＧａ１－α－βＮの分極は、ＧａＮの分極と同じである。第２条件ＣＦ２において、ＩｎαＡｌβＧａ１－α－βＮの分極は、ＧａＮの分極の－５０％である。第３条件ＣＦ３において、ＩｎαＡｌβＧａ１－α－βＮの分極は、ＧａＮの分極の－１００％である。
第１条件ＣＦ１において、β＝２．２０７×αである。第２条件ＣＦ２において、β＝２．０４×α＋０．２１２である。第３条件ＣＦ３において、β＝１．９２×α＋０．３９４である。
実施形態における１つの例において、α及びβは、
２．２０７×α ≦ β ≦ １．９２×α＋０．３９４
を満たすことが好ましい。これにより、ＩｎαＡｌβＧａ１－α－βＮの分極は、ＧａＮの分極の－１００％～ＧａＮの分極の範囲となる。
実施形態における別の例において、α及びβは、
２．２０７×α ≦ β ≦ ２．２０４×α＋０．２１２
を満たすことが好ましい。これにより、ＩｎαＡｌβＧａ１－α－βＮの分極は、ＧａＮの分極の－５０％～ＧａＮの分極の範囲となる。適切な分極が得られ、適切な高いしきい値電圧が得られる。
実施形態において、α及びβは、
２．２０７×α ＜ β ＜ １．９２×α＋０．３９４
を満たしても良い。
実施形態においておいて、α及びβは、
２．２０７×α ＜ β ＜ ２．２０４×α＋０．２１２
を満たしても良い。
実施形態において、第１電極５１及び第２電極５２の少なくともいずれかは、例えば、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ｐｄ、Ｐｔ、Ｗ、Ｃｕ、Ｓｉ、Ｇｅ、Ａｇ及びＳｎよりなる群から選択された少なくとも１つを含む。第３電極５３は、例えば、Ｎｉ、Ｐｔ、Ａｕ、Ｓｉ、Ｗ、Ｃｕ及びＳｎの少なくともいずれかを含む。
実施形態において部材における組成に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られて良い。結晶格子に関する情報は、例えば、ＴＥＭ（Transmission Electron Microscope）または、Ｘ線回折などにより得られても良い。
実施形態によれば、特性を安定化できる半導体装置を提供できる。
実施形態において「窒化物半導体」は、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、電極、半導体部材、絶縁部材及び窒化物部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体領域、 １０Ｂ…窒化物半導体層、 １０Ｃ…キャリア領域、 １０Ｍ…半導体部材、 １０Ｓ…基体、 １１～１５…第１～第５部分領域、 ２０…第２半導体領域、 ２１、２２…第１、第２半導体部分、 ４１…第１絶縁部材、 ４１ａ～４１ｅ…第１～第５絶縁領域、 ４２…第２絶縁部材、 ４２ａ、４２ｂ…第１、第２絶縁部分、 ４５…窒化物部材、 ４５ａ～４５ｅ…第１～第５窒化物領域、 ５１～５３…第１～第３電極、 ５３ａ～５３ｃ…第１～第３電極部分、 ８１～８３…第１～第３窒化物部分、 １１０、１１１…半導体装置、 ＣＦ１～ＣＦ３…第１～第３条件、 Ｄ１、Ｄ２…第１、第２方向、 Ｄｓ１…積層方向、 ｔ１～ｔ３…厚さ

Claims (20)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
    第１電極部分を含む第３電極であって、前記第１電極部分の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    第１半導体領域及び第２半導体領域を含む半導体部材であって、
    前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第１電極部分への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と、前記第３部分領域の前記第１方向における位置との間にあり、前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における位置と、の間にある、前記第１半導体領域と、
    前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含み、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿い、前記第１半導体部分は、前記第１電極と電気的に接続され、前記第２半導体部分は、前記第２電極と電気的に接続された、
    前記半導体部材と、
    第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第１電極部分との間にあり、前記第１絶縁領域の少なくとも一部は、前記第１方向において前記第４部分領域と前記第５部分領域との間にある、前記第１絶縁部材と、
    第１窒化物領域を含む窒化部材であって、前記第１窒化物領域は、前記第２方向において前記第３部分領域と前記第１絶縁領域との間にあり、前記窒化物部材は、複数の第１窒化物部分と、複数の第２窒化物部分と、を含み、前記半導体部材から前記第１電極部分への積層方向において、前記複数の第１窒化物部分の１つは、前記複数の第２窒化物部分の１つと、前記複数の第２窒化物部分の別の１つと、の間にあり、前記複数の第１窒化物部分の前記１つにおける組成は、前記複数の第２窒化物部分の前記１つにおける組成と異なり、前記複数の第２窒化物部分の前記別の１つにおける組成と異なる、前記窒化物部材と、
    を備えた半導体装置。
  2. 前記積層方向において、前記複数の第２窒化物部分の前記１つは、前記複数の第１窒化物部分の前記１つと、前記複数の第１窒化物部分の別の１つと、の間にあり、
    前記複数の第１窒化物部分の前記別の１つにおける組成は、前記複数の第２窒化物部分の前記１つにおける前記組成と異なり、前記複数の第２窒化物部分の前記別の１つにおける前記組成と異なる、請求項１記載の半導体装置。
  3. 前記第１窒化物領域において、前記積層方向は、前記第２方向に沿う、請求項１または２に記載の半導体装置。
  4. 前記複数の第１窒化物部分の前記１つは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含み、
    前記複数の第２窒化物部分の前記１つは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｚ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含む、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記窒化物部材における平均の組成は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）であり、
    前記α及び前記βは、
    ２．２０７×α ≦ β ≦ １．９２×α＋０．３９４
    を満たす、請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記複数の第１窒化物部分のそれぞれは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含み、
    前記複数の第２窒化物部分のそれぞれは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｚ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含み、
    前記複数の第１窒化物部分のそれぞれは、前記積層方向に沿う第１厚さｔ１を有し、
    前記複数の第２窒化物部分のそれぞれは、前記積層方向に沿う第２厚さｔ２を有し、
    前記複数の第１窒化物部分の数は、ｎ１（ｎ１は２以上の整数）であり、
    前記複数の第２窒化物部分の数は、ｎ２（ｎ２は２以上の整数）であり、
    前記窒化物部材における平均の組成は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）であり、
    前記αは、（ｔ１×ｙ１×ｎ１＋ｔ２×ｙ２×ｎ２）／（ｔ１×ｎ１＋ｔ２×ｎ２）であり、
    前記βは、（ｔ１×ｚ１×ｎ１＋ｔ２×ｚ２×ｎ２）／（ｔ１×ｎ１＋ｔ２×ｎ２）であり、
    前記α及び前記βは、
    ２．２０７×α ≦ β ≦ １．９２×α＋０．３９４
    を満たす、請求項１～４のいずれか１つに記載の半導体装置。
  7. 前記複数の第１窒化物部分のそれぞれは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含み、
    前記複数の第２窒化物部分のそれぞれは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｚ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含み、
    前記複数の第１窒化物部分のそれぞれは、前記積層方向に沿う第１厚さｔ１を有し、
    前記複数の第２窒化物部分のそれぞれは、前記積層方向に沿う第２厚さｔ２を有し、
    前記複数の第１窒化物部分の数は、ｎ１（ｎ１は２以上の整数）であり、
    前記複数の第２窒化物部分の数は、ｎ２（ｎ２は２以上の整数）であり、
    前記窒化物部材は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）を含み、
    前記αは、（ｔ１×ｙ１×ｎ１＋ｔ２×ｙ２×ｎ２）／（ｔ１×ｎ１＋ｔ２×ｎ２）であり、
    前記βは、（ｔ１×ｚ１×ｎ１＋ｔ２×ｚ２×ｎ２）／（ｔ１×ｎ１＋ｔ２×ｎ２）であり、
    前記α及び前記βは、
    ２．２０７×α ≦ β ≦ ２．２０４×α＋０．２１２
    を満たす、請求項１～４のいずれか１つに記載の半導体装置。
  8. 前記ｘ１は、０．１未満である請求項６または７に記載の半導体装置。
  9. 前記窒化物部材は、１または複数の第３窒化物部分をさらに含み、
    前記１または複数の第３窒化物部分は、前記積層方向において、前記複数の第１窒化物部分の前記１つと、前記複数の第２窒化物部分の前記１つと、の間にあり、
    前記１または複数の前記第３窒化物部分における組成は、前記複数の第１窒化物部分の前記１つにおける前記組成とは異なり、前記複数の第２窒化物部分の前記１つにおける前記組成と異なり、前記複数の第２窒化物部分の前記別の１つにおける前記組成と異なる、請求項１記載の半導体装置。
  10. 前記複数の第１窒化物部分のそれぞれは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含み、
    前記複数の第２窒化物部分のそれぞれは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｙ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含み、
    前記１または複数の第３窒化物部分のそれぞれは、Ｉｎｙ３Ａｌｚ３Ｇａ１－ｙ３－ｚ３Ｎ（０≦ｙ３≦１、０≦ｚ３≦１、ｙ３＋ｚ３≦１、ｙ３≠ｙ１、ｙ３≠ｙ２、ｚ３≠ｚ１、ｚ３≠ｚ２）を含み、
    前記複数の第１窒化物部分のそれぞれは、前記積層方向に沿う第１厚さｔ１を有し、
    前記複数の第２窒化物部分のそれぞれは、前記積層方向に沿う第２厚さｔ２を有し、
    前記１または複数の第３窒化物部分のそれぞれは、前記積層方向に沿う第３厚さｔ３を有し、
    前記複数の第１窒化物部分の数は、ｎ１（ｎ１は２以上の整数）であり、
    前記複数の第２窒化物部分の数は、ｎ２（ｎ２は２以上の整数）であり、
    前記１または複数の第３窒化物部分の数は、ｎ３（ｎ３は１以上の整数）であり、
    前記窒化物部材は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）を含み、
    前記αは、（ｔ１×ｙ１×ｎ１＋ｔ２×ｙ２×ｎ２＋ｔ３×ｙ３×ｎ３）／（ｔ１×ｎ１＋ｔ２×ｎ２＋ｔ３×ｎ３）であり、
    前記βは、（ｔ１×ｚ１×ｎ１＋ｔ２×ｚ２×ｎ２＋ｔ３×ｚ３×ｎ３）／（ｔ１×ｎ１＋ｔ２×ｎ２＋ｔ３×ｎ３）であり、
    前記α及び前記βは、
    ２．２０７×α ≦ β ≦ １．９２×α＋０．３９４
    を満たす、請求項９記載の半導体装置。
  11. 前記複数の第１窒化物部分のそれぞれは、Ｉｎｙ１Ａｌｚ１Ｇａ１－ｙ１－ｚ１Ｎ（０≦ｙ１≦１、０≦ｚ１≦１、ｙ１＋ｚ１≦１）を含み、
    前記複数の第２窒化物部分のそれぞれは、Ｉｎｙ２Ａｌｚ２Ｇａ１－ｙ２－ｚ２Ｎ（０≦ｙ２≦１、０≦ｚ２≦１、ｙ２＋ｙ２≦１、ｙ２≠ｙ１、ｚ２≠ｚ１）を含み、
    前記１または複数の第３窒化物部分のそれぞれは、Ｉｎｙ３Ａｌｚ３Ｇａ１－ｙ３－ｚ３Ｎ（０≦ｙ３≦１、０≦ｚ３≦１、ｙ３＋ｚ３≦１、ｙ３≠ｙ１、ｙ３≠ｙ２、ｚ３≠ｚ１、ｚ３≠ｚ２）を含み、
    前記複数の第１窒化物部分のそれぞれは、前記積層方向に沿う第１厚さｔ１を有し、
    前記複数の第２窒化物部分のそれぞれは、前記積層方向に沿う第２厚さｔ２を有し、
    前記１または複数の第３窒化物部分のそれぞれは、前記積層方向に沿う第３厚さｔ３を有し、
    前記複数の第１窒化物部分の数は、ｎ１（ｎ１は２以上の整数）であり、
    前記複数の第２窒化物部分の数は、ｎ２（ｎ２は２以上の整数）であり、
    前記１または複数の第３窒化物部分の数は、ｎ３（ｎ３は１以上の整数）であり、
    前記窒化物部材は、ＩｎαＡｌβＧａ１－α－βＮ（０≦α≦１、０≦β≦１、α＋β≦１）を含み、
    前記αは、（ｔ１×ｙ１×ｎ１＋ｔ２×ｙ２×ｎ２＋ｔ３×ｙ３×ｎ３）／（ｔ１×ｎ１＋ｔ２×ｎ２＋ｔ３×ｎ３）であり、
    前記βは、（ｔ１×ｚ１×ｎ１＋ｔ２×ｚ２×ｎ２＋ｔ３×ｚ３×ｎ３）／（ｔ１×ｎ１＋ｔ２×ｎ２＋ｔ３×ｎ３）であり、
    前記α及び前記βは、
    ２．２０７×α ≦ β ≦ ２．２０４×α＋０．２１２
    を満たす、請求項９記載の半導体装置。
  12. 前記複数の第１窒化物部分のそれぞれの厚さは、０．１ｎｍ以上５ｎｍ以下であり、
    前記複数の第２窒化物部分のそれぞれの厚さは、０．１ｎｍ以上５ｎｍ以下である、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記複数の第１窒化物部分の前記１つにおける結晶格子は、前記複数の第２窒化物部分の前記１つにおける結晶格子と連続し、
    前記複数の第１窒化物部分の前記１つにおける前記結晶格子は、前記複数の第２窒化物部分の前記別の１つにおける結晶格子と、連続した、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 前記第１窒化物領域における結晶格子は、前記第３部分領域における結晶格子と連続した、請求項１～１３のいずれか１つに記載の半導体装置。
  15. 前記第１絶縁部材は、第２絶縁領域及び第３絶縁領域を含み、
    前記第２絶縁領域の少なくとも一部は、前記第１方向において前記第１半導体部分と前記第１電極部分との間にあり、
    前記第３絶縁領域の少なくとも一部は、前記第１方向において前記第１電極部分と前記第２半導体部分との間にあり、
    前記窒化物部材は、第２窒化物領域及び第３窒化物領域を含み、
    前記第２窒化物領域の少なくとも一部は、前記第１方向において、前記第１半導体部分と、前記第２絶縁領域の前記少なくとも一部と、の間にあり、
    前記第３窒化物領域の少なくとも一部は、前記第１方向において、前記第３絶縁領域の前記少なくとも一部と、前記第２半導体部分と、の間にある、請求項１～１４のいずれか１つに記載の半導体装置。
  16. 前記窒化物部材は、第４窒化物領域及び第５窒化物領域を含み、
    前記第１半導体部分は、前記第２方向において、前記第４部分領域と前記第４窒化物領域との間にあり、
    前記第２半導体部分は、前記第２方向において、前記第５部分領域と前記第５窒化物領域との間にある、請求項１５記載の半導体装置。
  17. 前記第２窒化物領域において、前記積層方向は、前記第１方向に沿い、
    前記第３窒化物領域において、前記積層方向は、前記第１方向に沿う、請求項１５または１６に記載の半導体装置。
  18. 第１絶縁部分及び第２絶縁部分を含む第２絶縁部材をさらに備え、
    前記第１半導体部分は、前記第２方向において、前記第４部分領域と前記第１絶縁部分との間にあり、
    前記第２半導体部分は、前記第２方向において、前記第５部分領域と前記第２絶縁部分との間にあり、
    前記第１絶縁部材は、シリコン及び酸素を含み、
    前記第２絶縁部材は、シリコン及び窒素を含み、
    前記第１絶縁部材は、窒素を含まない、または、前記第１絶縁部材における窒素の濃度は、前記第２絶縁部材における窒素の濃度よりも低く、
    前記第２絶縁部材は、酸素を含まない、または、前記第２絶縁部材における酸素の濃度は、前記第１絶縁部材における酸素の濃度よりも低い、請求項１～１７のいずれか１つに記載の半導体装置。
  19. 前記第１電極部分の一部は、前記第１方向において、前記第４部分領域と前記第５部分領域との間にある、請求項１～１８のいずれか１つに記載の半導体装置。
  20. 前記第１電極部分の別の一部は、前記第１方向において、前記第１半導体部分と前記第２半導体部分との間にある、請求項１～１９のいずれか１つに記載の半導体装置。
JP2021087363A 2021-05-25 2021-05-25 半導体装置 Pending JP2022180722A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021087363A JP2022180722A (ja) 2021-05-25 2021-05-25 半導体装置
US17/305,349 US20220384631A1 (en) 2021-05-25 2021-07-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021087363A JP2022180722A (ja) 2021-05-25 2021-05-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2022180722A true JP2022180722A (ja) 2022-12-07

Family

ID=84193354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021087363A Pending JP2022180722A (ja) 2021-05-25 2021-05-25 半導体装置

Country Status (2)

Country Link
US (1) US20220384631A1 (ja)
JP (1) JP2022180722A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017003057T5 (de) * 2016-06-20 2019-03-07 Sony Corporation Nitridhalbleiterelement, nitridhalbleitersubstrat, herstellungsverfahren für ein nitridhalbleiterelement und herstellungsverfahren für ein nitridhalbleitersubstrat
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
JP2021009886A (ja) * 2019-06-28 2021-01-28 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20220384631A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
CN104241350B (zh) 用于常关化合物半导体晶体管的栅极堆叠
JP2008171843A (ja) 半導体電子デバイス
US10910490B2 (en) Semiconductor device
JP2015056457A (ja) 半導体装置
US10707339B2 (en) Semiconductor device
US11677020B2 (en) Semiconductor device including different nitride regions and method for manufacturing same
JP4897956B2 (ja) 半導体電子デバイス
JP2024012548A (ja) 半導体装置
CN108461539B (zh) 晶体管
JP2011049486A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP6734241B2 (ja) 半導体装置及びその製造方法
JP2017208556A (ja) 半導体装置
JP2022180722A (ja) 半導体装置
JP7258735B2 (ja) 半導体装置
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US20160079373A1 (en) Semiconductor device
US11329135B2 (en) Semiconductor device
US20240038849A1 (en) Semiconductor device
US20220130986A1 (en) Semiconductor device
US20220140125A1 (en) Semiconductor device
US20230061811A1 (en) Semiconductor device
US20230006058A1 (en) Semiconductor device
US20230068711A1 (en) Semiconductor device
JP2023008772A (ja) 半導体装置
US20230025093A1 (en) Semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240531