JP6960119B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6960119B2
JP6960119B2 JP2017228232A JP2017228232A JP6960119B2 JP 6960119 B2 JP6960119 B2 JP 6960119B2 JP 2017228232 A JP2017228232 A JP 2017228232A JP 2017228232 A JP2017228232 A JP 2017228232A JP 6960119 B2 JP6960119 B2 JP 6960119B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
semiconductor region
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017228232A
Other languages
English (en)
Other versions
JP2019102490A (ja
Inventor
克久 田中
良介 飯島
真也 京極
信介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Priority to JP2017228232A priority Critical patent/JP6960119B2/ja
Priority to US15/905,932 priority patent/US10243038B1/en
Publication of JP2019102490A publication Critical patent/JP2019102490A/ja
Application granted granted Critical
Publication of JP6960119B2 publication Critical patent/JP6960119B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、耐圧の向上が望まれる。
特許第４７９８１１９号公報
本発明の実施形態は、耐圧を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１導電部と、炭化珪素を含む半導体部と、第１絶縁部と、を含む。前記半導体部は、第１〜第４半導体領域を含む。前記第１半導体領域は、第１導電形であり、第１部分領域及び第２部分領域を含む。前記第１部分領域は、第１方向において前記第１導電部から離れる。前記第１部分領域から前記第２部分領域への方向は、前記第１方向と交差する。前記第２半導体領域は、前記第１導電形である。前記第１導電部の一部から前記第２半導体領域への方向は前記第１方向と交差する第２方向に沿う。前記第３半導体領域は、第２導電形であり、前記第１方向において前記第２部分領域と前記第２半導体領域との間に設けられる。前記第４半導体領域は、前記第２導電形であり、前記第１方向において前記第１導電部と前記第１部分領域との間に設けられる。前記第４半導体領域から前記第２部分領域への方向は前記第２方向に沿う。前記第１絶縁部は、第１〜第３部分を含む。前記第１部分の少なくとも一部は、前記第１方向において前記第１導電部と前記第４半導体領域との間に位置する。前記第２部分は、前記第２方向において前記第１導電部の前記一部と前記第２半導体領域との間、及び、前記第２方向において前記第１導電部と前記第３半導体領域との間に位置する。前記第２部分領域の一部は、前記第１方向において前記第２部分と重なる。前記第３部分は、前記第１部分と前記第２部分との間に設けられる。前記第３部分は、前記第１導電部に対向する第１面と、前記半導体部に対向する第２面と、を有する。前記第１方向及び前記第２方向を含む断面における前記第１面の第１曲率半径は、前記断面における前記第２面の第２曲率半径よりも大きい。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 半導体装置の特性を例示するグラフ図である。 半導体装置の特性を例示するグラフ図である。 半導体装置を例示する模式的断面図である。 半導体装置の特性を例示するグラフ図である。 半導体装置の特性を例示するグラフ図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 図１３（ａ）〜図１３（ｆ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１（ａ）に示すように、実施形態に係る半導体装置１１０は、第１導電部５１、半導体部１０ｓ及び第１絶縁部３１を含む。半導体部１０ｓは、炭化珪素を含む。
半導体部１０ｓは、第１〜第４半導体領域１１〜１４を含む。
第１半導体領域１１及び第２半導体領域１２は、第１導電形である。第３半導体領域１３及び第４半導体領域１４は、第２導電形である。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下の例では、第１導電形はｎ形であり、第２導電形はｐ形である。
ｎ形の不純物は、例えば、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。ｐ形の不純物は、例えば、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくともいずれかを含む。
第１半導体領域１１は、第１部分領域１１ａ及び第２部分領域１１ｂを含む。第１部分領域１１ａは、第１方向において第１導電部５１から離れる。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１部分領域１１ａから第２部分領域１１ｂへの方向は、第１方向（Ｚ軸方向）と交差する。
第１導電部５１の一部から第２半導体領域１２への方向は、第２方向に沿う。第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。
第３半導体領域１３は、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２半導体領域１２との間に設けられる。
第４半導体領域１４は、第１方向（Ｚ軸方向）において、第１導電部５１と第１部分領域１１ａとの間に設けられる。
第４半導体領域１４から第２部分領域１１ｂへの方向は、第２方向（例えば、Ｘ軸方向）に沿う。
第１絶縁部３１は、第１〜第３部分ｐ１〜ｐ３を含む。第１部分ｐ１の少なくとも一部は、第１方向（Ｚ軸方向）において、第１導電部５１と第４半導体領域１４との間に位置する。第２部分ｐ２は、第２方向（Ｘ軸方向）において第１導電部５１の上記の一部と第２半導体領域１２との間、及び、第２方向において第１導電部５１と第３半導体領域１３との間に位置する。第３部分ｐ３は、第１部分ｐ１と第２部分ｐ２との間に設けられる。
例えば、第１部分領域１１ａの上に、第４半導体領域１４が設けられる。第４半導体領域１４の上に、第１絶縁部３１の第１部分ｐ１が位置する。第１部分ｐ１の上に、第１導電部５１が位置する。第４半導体領域１４の横に、第２部分領域１１ｂが設けられる。この例では、第２部分領域１１ｂの一部は、第１部分領域１１ａの横に位置する。第２部分領域１１ｂの上に、第３半導体領域１３が設けられる。第３半導体領域１３の上に第２半導体領域１２が設けられる。
図１（ａ）に示すように、この例では、第１電極６１、第２電極６２及び第２絶縁部３２がさらに設けられる。
第１電極６１は、第２半導体領域１２と電気的に接続される。例えば、第２半導体領域１２は、第１方向（Ｚ軸方向）において、第１電極６１の少なくとも一部と、第３半導体領域１３との間に位置する。
第１電極６１は、第１導電部５１の上方に延びている。第２絶縁部３２は、第１方向（Ｚ軸方向）において、第１電極６１の別の一部と、第１導電部５１と、の間に位置する。第２絶縁部３２は、第１導電部５１と第１電極６１とを電気的に絶縁する。
第２電極６２は、第１半導体領域１１の下方に設けられる。例えば、第１部分領域１１ａは、第１方向（Ｚ軸方向）において、第４半導体領域１４と第２電極６２との間に位置する。第２部分領域１１ｂは、第１方向において、第３半導体領域１３と第２電極６２との間に位置する。
半導体装置１１０は、例えば、トランジスタである。第１導電部５１は、例えば、ゲート電極として機能する。第１電極６１は、例えば、ソース電極として機能する。第２電極６２は、例えば、ドレイン電極として機能する。第１絶縁部３１は、例えば、ゲート絶縁膜として機能する。第２絶縁部３２は、例えば、層間絶縁膜として機能する。
第１半導体領域１１は、例えば、ドリフト領域として機能する。第２半導体領域１２及び第３半導体領域１３を含む領域は、例えば、チャネル領域として機能する。第２半導体領域１２は、第１電極６１とのコンタクト領域として機能する。半導体装置１１０は、例えば、トレンチ型トランジスタである。
この例では、半導体部１０ｓは、半導体層１０Ｌをさらに含む。半導体層１０Ｌは、第１半導体領域１１と第２電極６２との間に位置する。半導体層１０Ｌは、第１導電形または第２導電形である。半導体層１０Ｌが第１導電形である場合、半導体装置１１０は、ＭＯＳ型トランジスタとして機能する。半導体層１０Ｌが第２導電形である場合、半導体装置１１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）として機能する。
第１導電部５１は、第２方向（Ｘ軸方向）において、第１半導体領域１１と重なる。例えば、第１絶縁部３１の第２部分ｐ２の一部は、第２方向（Ｘ軸方向）において、第１導電部５１と第２部分領域１１ｂとの間に位置する。例えば、第１導電部５１の下端は、第３半導体領域１３の下端よりも下に位置する。
例えば、第４半導体領域１４における第２導電形の不純物濃度は、第３半導体領域１３における第２導電形の不純物濃度よりも高い。例えば、第４半導体領域１４における第２導電形の不純物濃度は、５×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下である。例えば、第３半導体領域１３における第２導電形の不純物濃度は、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。例えば、第２半導体領域１２における第１導電形の不純物濃度は、第１半導体領域１１における第１導電形の不純物濃度よりも高い。
第１絶縁部３１において、第１部分ｐ１は、例えば、底部である。第２部分ｐ２は、側部である。第３部分ｐ３は、第１部分ｐ１と第２部分ｐ２との間のコーナー部である。
実施形態において、第４半導体領域１４（例えばｐ形領域）を、第１導電部５１（例えば、ゲート）の下方に設けることで、第１導電部５１（例えば、ゲート）の下方において、電界集中が緩和される。これにより、耐圧が向上できる。例えば、第１絶縁部３１の第１部分ｐ１（底部）における劣化が抑制される。
実施形態において、第１半導体領域１１の第２部分領域１１ｂの一部は、第１方向（Ｚ軸方向）において、第２部分ｐ２と重なる。例えば、第４半導体領域１４のＸ軸方向の端（第４半導体領域１４と第２部分領域１１ｂとの間の境界Ｂ１）は、第１絶縁部３１の側部（第２部分ｐ２）の外面よりも、内側に後退している。
第４半導体領域１４のＸ軸方向における幅が大きい第１参考例がある。第１参考例においては、第４半導体領域１４と第２部分領域１１ｂとの間の境界Ｂ１のＸ軸方向に沿う位置は、第１絶縁部３１の側部（第２部分ｐ２）の外面のＸ軸方向に沿う位置と一致する。この場合、第２部分領域１１ｂは、第１方向（Ｚ軸方向）において、第２部分ｐ２と重ならない。このような第１参考例においては、チャネルを流れるキャリアは、第４半導体領域１４と接するようになる。この場合、所望の特性が得難くなる。例えば、オン抵抗が高くなる場合がある。
これに対して、実施形態においては、第１半導体領域１１の第２部分領域１１ｂの一部は、第１方向（Ｚ軸方向）において、第２部分ｐ２と重なる。これにより、電流経路における悪影響が抑制される。例えば、所望の特性が得易くなる。例えば、オン抵抗を低く維持しつつ、耐圧を向上できる。
図１（ａ）に示すように、第１絶縁部３１の第３部分ｐ３（コーナー部）において、内側の面の曲率は、外側の面の曲率よりも小さい。これにより、コーナー部における電界集中が緩和される。
このように実施形態においては、底部（第１部分ｐ１）における電界集中を第４半導体領域１４により緩和する。第４半導体領域１４のＸ軸方向の端（例えば境界Ｂ１）が第１絶縁部３１の側部（第２部分ｐ２）の外面よりも、内側に後退していることで、電流経路における悪影響が抑制される。第３部分ｐ３（コーナー部）における適正な曲率により、コーナー部における電界集中を緩和する。これにより、耐圧が向上できる。
図１（ａ）に示すように、半導体部１０ｓは、第５〜第８半導体領域１５〜１８をさらに含んでも良い。そして、第１半導体領域１１は、第３部分領域１１ｃをさらに含んでも良い。第１絶縁部３１は、第４部分ｐ４及び第５部分ｐ５をさらに含んでも良い。
第４半導体領域１４は、第２方向（Ｘ軸方向）において、第３部分領域１１ｃと第２部分領域１１ｂとの間に位置する。
第６半導体領域１６は、第１導電形である。第１導電部５１は、第２方向（Ｘ軸方向）において、第６半導体領域１６と第２半導体領域１２との間に位置する。
第７半導体領域１７は、第２導電形である。第１導電部５１は、第２方向（Ｘ軸方向）において、第７半導体領域１７と第３半導体領域１３との間に位置する。第７半導体領域１７は、第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第６半導体領域１６との間に位置する。
第８半導体領域１８は、第２導電形である。第６半導体領域１６は、第２方向において、第１導電部５１と第８半導体領域１８と、の間に位置する。第１電極６１は、第８半導体領域１８と電気的に接続される。
第５半導体領域１５は第２導電形である。第２半導体領域１２は、第２方向(Ｘ軸方向）において、第１導電部５１の上記の一部と、第５半導体領域１５と、の間に位置する。第１電極６１は、第５半導体領域１５と電気的に接続される。
第１絶縁部３１の第４部分ｐ４は、第２方向（Ｘ軸方向）において第１導電部５１と第６半導体領域１６との間、及び、第２方向において第１導電部５１と第７半導体領域１７との間に位置する。第５部分ｐ５は、第１部分ｐ１と第４部分ｐ４との間に設けられる。第４部分ｐ４は、複数の側部の別の１つである。第５部分ｐ５は、第１部分ｐ１と第４部分ｐ４との間のコーナー部である。
例えば、第１半導体領域１１の第３部分領域１１ｃの一部は、第１方向（Ｚ軸方向）において、第４部分ｐ４と重なる。例えば、第４半導体領域１４のＸ軸方向の別の端（第４半導体領域１４と第３部分領域１１ｃとの間の境界Ｂ２）は、第１絶縁部３１の側部（第４部分ｐ４）の外面よりも、内側に後退している。これにより、電流経路における悪影響が抑制される。
例えば、図１（ａ）に示すように、第１絶縁部３１の第５部分ｐ５（コーナー部）において、内側の面における曲率は、外側の面における曲率よりも小さい。これにより、コーナー部における電界集中が緩和される。
以下、コーナー部の曲率（または曲率半径）について説明する。曲率は、曲率半径の逆数である。
図１（ｂ）に示すように、第１絶縁部３１の第３部分ｐ３は、第１面Ｆ１及び第２面Ｆ２を有する。第１面Ｆ１は、第１導電部５１に対向する。第２面Ｆ２は、半導体部１０ｓ（例えば第１半導体領域１１）に対向する。第１面Ｆ１は、例えば、内側の面である。第２面Ｆ２は、例えば、外側の面である。
第１面Ｆ１は、第１曲率半径Ｒ１を有する。第１曲率半径Ｒ１は、第１方向及び第２方向を含む断面（Ｘ−Ｚ平面に沿う断面）における第１面Ｆ１の曲率半径である。第２面Ｆ２は、第２曲率半径Ｒ２を有する。第２曲率半径Ｒ２は、上記の断面における第２面Ｆ２の曲率半径である。実施形態においては、第１曲率半径Ｒ１は、第２曲率半径Ｒ２よりも大きい。これにより、コーナー部（第３部分ｐ３）における電界集中が緩和される。
第１絶縁部３１の第５部分ｐ５（別のコーナー部）は、第３面Ｆ３及び第４面Ｆ４を有する。第３面Ｆ３は、第１導電部５１に対向する。第４面Ｆ４は、半導体部１０ｓ（例えば第１半導体領域１１）に対向する。上記の断面における第３面Ｆ３の第３曲率半径Ｒ３は、上記の断面における第４面Ｆ４の第４曲率半径Ｒ４よりも大きい。これにより、コーナー部（第５部分ｐ５）における電界集中が緩和される。
例えば、第１曲率半径Ｒ１は、第２曲率半径Ｒ２の４倍以上１０倍以下である。第１曲率半径Ｒ１が第２曲率半径Ｒ２の４倍以上であることにより、例えば、第１絶縁部３１のコーナー部での電界が緩和される。第１曲率半径Ｒ１が第２曲率半径Ｒ２の１０倍以下であることにより、例えば、第１絶縁部３１のコーナー部において安定した形状が得やすくなる。
以下、第１絶縁部３１の例について説明する。
図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
第１導電部５１は、第２方向（Ｘ軸方向）における２つの端（端５１ａ及び端５１ｂ）を有する。これらの２つの端（端５１ａ及び端５１ｂ）の中点５１ｃを通り、第１方向（Ｚ軸方向）に沿う直線を直線Ｌ５１とする。この直線Ｌ５１は、第１部分ｐ１の１つの位置Ｐ３１（第２位置）を通過する。この位置Ｐ３１（第２位置）における第１部分ｐ１の第１方向（Ｚ軸方向）に沿う長さを第１長さｔ１とする。
第１部分ｐ１と第３部分ｐ３とを含む領域において、第１絶縁部３１の厚さ（第１方向に沿う長さ）が連続的に変化する場合がある。このような場合に、第１方向に沿う長さ（厚さ）が第１長さｔ１の１．１倍以下である部分を、便宜的に第１部分ｐ１と見なすことができる。第１方向に沿う長さ（厚さ）が第１長さｔ１の１．１倍を超える部分を、便宜的に第３部分ｐ３と見なすことができる。第１長さｔ１の１．１倍以下の長さを有する部分を、便宜的に第１部分ｐ１と見なしたときにおいても、第１長さｔ１を第１部分ｐ１の厚さとして用いる。
一方、第１絶縁部３１のうちで第３半導体領域１３と対向する部分においては、第１絶縁部３１の厚さ（第２方向（Ｘ軸方向）に沿う長さ）は、実質的に一定である。第１絶縁部３１のうちで第３半導体領域１３と対向する部分の第２方向（Ｘ軸方向）に沿う長さ（厚さ）を、第２長さｔ２とする。第２長さｔ２は、第２部分ｐ２の第２方向（Ｘ軸方向）に沿う長さ（厚さ）に対応する。
第２部分ｐ２と第３部分ｐ３とを含む領域において、第１絶縁部３１の厚さ（第２方向に沿う長さ）が連続的に変化する場合がある。このような場合に、第２方向に沿う長さ（厚さ）が第２長さｔ２の１．１倍以下である部分を、便宜的に第２部分ｐ２と見なすことができる。第２方向に沿う長さ（厚さ）が第２長さｔ２の１．１倍を超える部分を、便宜的に第３部分ｐ３と見なすことができる。第２長さｔ２の１．１倍以下の長さを有する部分を、便宜的に第２部分ｐ２と見なしたときにおいても、第２長さｔ２を第２部分ｐ２の厚さとして用いる。
第３部分ｐ３の第１方向（Ｚ軸方向）に沿う長さｔｚ３は、第１部分ｐ１の第１方向に沿う長さ（第１長さｔ１）よりも長い。長さｔｚ３は、第１長さｔ１の１．１倍を超える。第３部分ｐ３の第２方向（Ｘ軸方向）に沿う長さｔｘ３は、第２部分ｐ２の第２方向に沿う長さ（第２長さｔ２）よりも長い。長さｔｘ３は、第２長さｔ２の１．１倍を超える。
第１絶縁部３１の第１部分ｐ１は、第１端部ｅ１を有する。第１端部ｅ１は、第３部分ｐ３と連続する。第１端部ｅ１の第１方向（Ｚ軸方向）に沿う長さは、第１長さｔ１（上記の位置Ｐ３１（第２位置）における第１部分ｐ１の第１方向（Ｚ軸方向）に沿う長さ）の１．１倍である。第１部分ｐ１は、別の端部ｅａ１を有する。別の端部ｅａ１は、第５部分ｐ５と連続する。別の端部ｅａ１の第１方向（Ｚ軸方向）に沿う長さは、第１長さｔ１の１．１倍である。
第１絶縁部３１の第２部分ｐ２は、第２端部ｅ２を有する。第２端部ｅ２は、第３部分ｐ３と連続する。第２端部ｅ２の第２方向（Ｘ軸方向）に沿う長さは、第２長さｔ２の１．１倍である。第４部分ｐ４は、端部ｅａ２を有する。端部ｅａ２は、第５部分ｐ５と連続する。端部ｅａ２の第２方向（Ｘ軸方向）に沿う長さは、第２長さｔ２の１．１倍である。
このように、第１〜第５部分ｐ１〜ｐ５が定義された場合においても、第３部分ｐ３において、第１曲率半径Ｒ１は、第２曲率半径Ｒ２よりも大きい（図１（ｂ）参照）。図１（ｂ）に示すように、第５部分ｐ５において、第３曲率半径Ｒ３は、第４曲率半径Ｒ４よりも大きい（図１（ｂ）参照）。
既に説明したように、実施形態においては、第１半導体領域１１の第２部分領域１１ｂの一部は、第１方向（Ｚ軸方向）において、第２部分ｐ２と重なる。第１半導体領域１１の第３部分領域１１ｃの一部は、第１方向（Ｚ軸方向）において、第４部分ｐ４と重なる。図２に示す例においては、第４半導体領域１４の一部は、第１方向（Ｚ軸方向）において、第２部分ｐ２と重なる。第４半導体領域１４の別の一部は、第１方向において、第４部分ｐ４と重なる。このような場合、第４半導体領域１４と第２部分領域１１ｂとの間の境界Ｂ１は、第１方向において、第２部分ｐ２と重なる。第４半導体領域１４と第３部分領域１１ｃとの間の境界Ｂ２は、第１方向において、第４部分ｐ４と重なる。
境界Ｂ１及び境界Ｂ２に関する情報は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）などにより得られる。境界Ｂ１及び境界Ｂ２に関する情報は、例えば、ＳＭＭ（Ｓｃａｎｎｉｎｇ Ｍｉｃｒｏｗａｖｅ Ｍｉｃｒｏｓｃｏｐｙ）などにより得られる。
これらの境界の例について説明する。
上記のように、第１導電部５１は、第２方向（Ｘ軸方向）における２つの端（端５１ａ及び端５１ｂ）を有する（図２参照）。これらの２つの端の中点５１ｃを通り第１方向（Ｚ軸方向）に沿う直線Ｌ５１は、第４半導体領域１４の位置Ｐ１４（第１位置）を通過する。
第４半導体領域１４及び第２部分領域１１ｂを含む領域における第２導電形の不純物濃度は、第４半導体領域１４から第２部分領域１１ｂへの方向に沿って低下する。第４半導体領域１４及び第２部分領域１１ｂとの間の境界Ｂ１における第２導電形の不純物濃度は、例えば、上記の位置Ｐ１４（第１位置）における第２導電形の不純物濃度の１／１００である。すなわち、第４半導体領域１４の中心の位置（位置Ｐ１４）における第２導電形の不純物濃度の１／１００になる位置を、境界Ｂ１としても良い。位置Ｐ１４は、例えば、第４半導体領域１４におけるＸ軸方向における実質的な中央である。位置Ｐ１４は、例えば、第４半導体領域１４におけるＺ軸方向における実質的な中央である。
第４半導体領域１４及び第３部分領域１１ｃを含む領域における第２導電形の不純物濃度は、第４半導体領域１４から第３部分領域１１ｃへの方向に沿って低下する。境界Ｂ２における第２導電形の不純物濃度は、例えば、上記の位置Ｐ１４（第１位置）における第２導電形の不純物濃度の１／１００でも良い。
以下、半導体装置の特性の例について説明する。以下では、図３に例示するモデル構造を有する半導体装置についてのシミュレーション結果の例について説明する。
図３は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図３に示すように、半導体装置１１０ａは、第１導電部５１、第１電極６１、第２電極６２、半導体部１０ｓ、第１絶縁部３１及び第２絶縁部３２に加えて、導電領域６５ａ及び６５ｂを含む。この場合も、半導体部１０ｓは、炭化珪素を含む。半導体部１０ｓは、上記の第１〜第８半導体領域１１〜１８に加えて第９半導体領域１９及び半導体領域１９ａをさらに含む。
例えば、導電領域６５ａ及び導電領域６５ｂは、第１電極６１と電気的に接続される。例えば、導電領域６５ａ及び導電領域６５ｂは、第１電極６１と連続しても良い。例えば、導電領域６５ａ及び導電領域６５ｂは、第２半導体領域１２と電気的に接続される。第２方向（Ｘ軸方向）において、導電領域６５ａ及び導電領域６５ｂの間に、第１導電部５１が位置する。Ｘ軸方向において、導電領域６５ａと第１導電部５１との間に、第２半導体領域１２及び第３半導体領域１３が位置する。Ｘ軸方向において、導電領域６５ｂと第１導電部５１との間に、第６半導体領域１６及び第７半導体領域１７が位置する。Ｘ軸方向において、第２半導体領域１２と導電領域６５ａとの間に、第５半導体領域１５が位置する。Ｘ軸方向において、第６半導体領域１６と導電領域６５ｂとの間に、第８半導体領域１８が位置する。
第９半導体領域１９及び半導体領域１９ａは、第２導電形である。導電領域６５ａは、第９半導体領域１９と電気的に接続される。導電領域６５ｂは、半導体領域１９ａと電気的に接続される。
第２部分領域１１ｂは、第２方向（Ｘ軸方向）において、第４半導体領域１４と第９半導体領域１９との間に位置する。第３部分領域１１ｃは、第２方向（Ｘ軸方向）において、第４半導体領域１４と半導体領域１９ａとの間に位置する。第１方向（Ｚ軸方向）において、第９半導体領域１９は、導電領域６５ａと、第１半導体領域１１との間に位置する。第１方向において、半導体領域１９ａは、導電領域６５ｂと、第１半導体領域１１との間に位置する。第９半導体領域１９は、例えば、第３半導体領域１３と連続する。半導体領域１９ａは、例えば、第７半導体領域１７と連続する。例えば、第９半導体領域１９における第２導電形の不純物濃度は、第３半導体領域１３における第２導電形の不純物濃度よりも高くても良い。例えば、半導体領域１９ａにおける第２導電形の不純物濃度は、第９半導体領域１９における第２導電形の不純物濃度と実質的に同じである。
このような半導体装置１１０ａにおいて、第１絶縁部３１のコーナー部の曲率を変更したときの特性のシミュレーション結果について説明する。このシミュレーションでは、第２曲率半径Ｒ２（図１（ｂ）参照）は、０．０４μｍと一定とされる。第１曲率半径Ｒ１（図１（ｂ）参照）が、０．１μｍ〜０．３７μｍの範囲で変更される。シミュレーションのモデルにおいて、第４半導体領域１４における、実効的な第２導電形の不純物濃度（第２導電形の不純物濃度と第１導電形の不純物濃度との差）は、５．０×１０１８ｃｍ−３である。第４半導体領域１４と第２部分領域１１ｂとの間の境界Ｂ１のＸ軸方向に沿う位置と、第２部分ｐ２の外側の面のＸ軸方向に沿う位置と、の差（Ｘ軸方向に沿う長さ）は、０．１２μｍである。第１部分ｐ１の厚さ（第１長さｔ１）は、０．０８μｍである。第２部分ｐ２の厚さ（第２長さｔ２）は、０．０８μｍである。第１絶縁部３１の比誘電率は、３．９である。
図４は、半導体装置の特性を例示するグラフ図である。
図４の横軸は、第１曲率半径Ｒ１（μｍ）である。図４の左の縦軸は、耐圧Ｖ１（Ｖ）である。耐圧Ｖ１は、ソース（第１電極６１）及びゲート（第１導電部５１）の電位を０ボルト（Ｖ）とし、ドレイン（第２電極６２）に加える電圧を変化させたときに、ソース−ドレイン間に流れる電流が１μＡを超えるときの、電圧である。耐圧Ｖ１は、オフ時の耐圧に対応する。図４の右の縦軸は、最大電界強度Ｅ１（ＭＶ／ｃｍ）である。最大電界強度Ｅ１は、ドレイン電極（第２電極６２）に加える電圧が１２００Ｖのときに第１絶縁部３１に加わる電界の最大値である。
図４に示すように、第１曲率半径Ｒ１が大きくなると、最大電界強度Ｅ１が低くなる。最大電界強度Ｅ１が第３部分ｐ３に生じる。第１曲率半径Ｒ１を第２曲率半径Ｒ２よりも大きくすることで、コーナー部（第３部分ｐ３）における電界集中が抑制される。その結果、最大電界強度Ｅ１が低くなる。一方、耐圧Ｖ１は実質的に変化しない。第４半導体領域１４を設け、第１曲率半径Ｒ１を第２曲率半径Ｒ２よりも大きくすることで、耐圧Ｖ１を高く維持しつつ、最大電界強度Ｅ１を低くすることができる。
図５は、半導体装置の特性を例示するグラフ図である。
図５の横軸は、第１部分ｐ１の厚さ（第１長さｔ１（μｍ））である。図５の左の縦軸は、耐圧Ｖ１（Ｖ）である。図５の右の縦軸は、最大電界強度Ｅ１（ＭＶ／ｃｍ）である。図５に示す例では、第２部分ｐ２の厚さ（第２長さｔ２）は、０．０８μｍで一定である。第２曲率半径Ｒ２は、０．０４μｍで一定である。第１曲率半径Ｒ１は、０．３７μｍで一定である。
図５に示すように、第１長さｔ１が０．２５μｍ以下において、耐圧Ｖ１は実質的に一定である。第１長さｔ１が０．３０μｍ以上の範囲において、第１長さｔ１が長くなると、耐圧Ｖ１が低下する。
一方、第１長さｔ１が０．２５μｍを超える範囲において、第１長さｔ１が長くなると、最大電界強度Ｅ１は上昇する傾向がある。第１長さｔ１が０．２５μｍ以下の範囲において、第１長さｔ１が長くなると、最大電界強度Ｅ１が低下する。
一般に、第１絶縁部３１の底部（第１部分ｐ１）を厚くすることで、耐圧Ｖ１が上昇し、最大電界強度Ｅ１を抑制できると考えられている。実施形態においては、第４半導体領域１４を設けることで、底部における電界集中が抑制できる。このため、第１絶縁部３１の底部（第１部分ｐ１）が薄くても、高い耐圧Ｖ１が得られ、低い最大電界強度Ｅ１が得られる。
実施形態において、例えば、第１部分ｐ１の第１方向（Ｚ軸方向）に沿う長さ（第１長さｔ１）は、０．２５μｍ以下である。例えば、第１部分ｐ１の第１方向に沿う長さ（第１長さｔ１）は、第２部分ｐ２の第２方向（Ｘ軸方向）に沿う長さ（第２長さｔ２）の３倍以下である。例えば、第１長さｔ１は、第２長さｔ２以下でも良い。高い耐圧Ｖ１が得られる。低い最大電界強度Ｅ１が得られる。
以下、第４半導体領域１４と第２部分領域１１ｂとの間の境界Ｂ１と、特性と、の関係に関するシミュレーション結果の例について、説明する。シミュレーションにおいては、既に説明した図３、及び、以下の図６のモデルが採用される。
図６は、半導体装置を例示する模式的断面図である。
図６は、シミュレーションのモデルにおけるパラメータを示している。シミュレーションモデルにおいて、パラメータは、以下とされる。
トレンチの幅（第２部分ｐ２と第３半導体領域１３との間の境界と、第４部分ｐ４と第７半導体領域１７との間の境界と、の間のＸ軸方向に沿う距離）は、０．８μｍである。第２部分ｐ２の厚さ（第２長さｔ２であり、第２部分ｐ２と第３半導体領域１３との間の境界と、第２部分ｐ２と第１導電部５１との間の境界と、の間のＸ軸方向に沿う距離）は、０．０８μｍである。第４部分ｐ４の厚さ（第４部分ｐ４と第７半導体領域１７との間の境界と、第４部分ｐ４と第１導電部５１との間の境界と、の間のＸ軸方向に沿う距離）は、０．０８μｍである。第１端部ｅ１と、上記の別の端部ｅａ１と、の間のＸ軸方向の沿う距離は、０．３μｍである。
第３部分ｐ３の第１面Ｆ１（内側面）に対して垂直な方向に沿った第３部分ｐ３の厚さは、第１面Ｆ１の中の位置に依存して変化する。第３部分ｐ３の第１面Ｆ１は、点ｐｍ１（位置）を有する。点ｐｍ１において、第１面Ｆ１に対して垂直な方向に沿った第３部分ｐ３の厚さは、最大となる。
第５部分ｐ５の第３面Ｆ３（内側面）に対して垂直な方向に沿った第５部分ｐ５の厚さは、第３面Ｆ３の中の位置に依存して変化する。第５部分ｐ５の第３面Ｆ３は、点ｐｍ２（位置）を有する。点ｐｍ２において、第３面Ｆ３に対して垂直な方向に沿った第５部分ｐ５の厚さは、最大となる。点ｐｍ１と点ｐｍ２との間のＸ軸方向に沿う距離は、０．５μｍである。
図６に示すように、第２部分ｐ２と第３半導体領域１３との境界のＸ軸方向（第２方向）の位置を、基準位置ｘ０とする。第２部分ｐ２と第１導電部５１との境界のＸ軸方向の位置を、位置ｘ１とする。点ｐｍ１のＸ軸方向の位置を、位置ｘ２とする。第１端部ｅ１のＸ軸方向の位置を位置ｘ３とする。位置ｘ１は、−０．０８μｍである。位置ｘ２は、−０．１５μｍである。位置ｘ３は、−０．２５μｍである。
このようなモデルにおいて、第４半導体領域１４と第２部分領域１１ｂとの間の境界Ｂ１のＸ軸方向の位置を変えたときの特性がシミュレーションにより導出される。
図７は、半導体装置の特性を例示するグラフ図である。
図７の横軸は、基準位置ｘ０に対する境界Ｂ１の相対距離ｐＸ(μｍ）である。相対距離ｐＸが０のときは、境界Ｂ１は基準位置ｘ０に位置する。相対距離ｐＸが正のときは、境界Ｂ１が基準位置ｘ０よりも外側（トレンチに重ならない）である状態に対応する。相対距離ｐＸが負のときは、境界Ｂ１が基準位置ｘ０よりも内側（トレンチに重なる）である状態に対応する。図７には、上記の基準位置ｘ０、位置ｘ１〜ｘ３が示されている。図７の縦軸は、オン抵抗ＲｏｎＡである。
図７に示すように、相対距離ｐＸが正で大きくなると、オン抵抗ＲｏｎＡが高くなる。相対距離ｐＸが負のときに、相対距離ｐＸの絶対値が大きくなると、オン抵抗ＲｏｎＡは低くなる。
実施形態において、相対距離ｐＸは負であることが好ましい。これにより、低いオン抵抗ＲｏｎＡが得られる。
図８は、半導体装置の特性を例示するグラフ図である。
図８の横軸は、相対距離ｐＸ(μｍ）である。図４の左の縦軸は、耐圧Ｖ１（Ｖ）である。図８の右の縦軸は、最大電界強度Ｅ１（ＭＶ／ｃｍ）である。
図８に示すように、相対距離ｐＸが正で大きくなると、耐圧Ｖ１が高くなる。相対距離ｐＸが負のときに、相対距離ｐＸの絶対値が大きくなると、耐圧Ｖ１は低くなる。
一方、最大電界強度Ｅ１は、相対距離ｐＸが約−０．０５μｍのときに極小となる。この位置は、第１位置ｘ１または第２位置ｘ２の近傍に相当する。
相対距離ｐＸが負のときに、相対距離ｐＸの絶対値は、位置ｘ３を大きく超えないことが好ましい。これにより、高い耐圧Ｖ１と、低い最大電界強度Ｅ１と、が得られる。
図７及び図８から、相対距離ｐＸは負であることが好ましい。これにより、低いオン抵抗ＲｏｎＡが得られる。相対距離ｐＸが負であり相対距離ｐＸの絶対値は、位置ｘ３に対応する値以下であることが好ましい。高い耐圧Ｖ１と、低い最大電界強度Ｅ１と、が得られる。さらに、相対距離ｐＸが負であり相対距離ｐＸの絶対値は、位置ｘ３に対応する値よりも小さいことが好ましい。さらに、相対距離ｐＸが負であり相対距離ｐＸの絶対値は、位置ｘ２に対応する値以下であることが好ましい。
図９〜図１１は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。 図９〜図１１に示すように、本実施形態に係る別の半導体装置１１１〜１１３においても、第１導電部５１、半導体部１０ｓ及び第１絶縁部３１が設けられる。この例においても、第１電極６１、第２電極６２及び第２絶縁部３２が設けられている。半導体装置１１１〜１１３においても、第１曲率半径Ｒ１は、第２曲率半径Ｒ２よりも大きい。第２部分領域１１ｂの一部は、第１方向（Ｚ軸方向）において、第２部分ｐ２と重なる。
図９に示すように、半導体装置１１１においては、第２部分領域１１ｂの一部は、第１方向（Ｚ軸方向）において、第１導電部５１と重なる。第４半導体領域１４は、第１方向（Ｚ軸方向）において、第１部分ｐ１の第１端部ｅ１と重なる。半導体装置１１１においては、例えば、境界Ｂ１のＸ軸方向に沿う位置は、第１部分ｐ１の第１端部ｅ１のＸ軸方向に沿う位置と、第２部分ｐ２と第１導電部５１との間の界面のＸ軸方向に沿う位置と、の間にある。半導体装置１１１におけるこれ以外の構成は、例えば、半導体装置１１０の構成と同様である。半導体装置１１１においても、電界集中が緩和される。高い耐圧Ｖ１が得られる。最大電界強度Ｅ１を抑制できる。
図１０に示すように、半導体装置１１２においては、第２部分領域１１ｂは、第１方向（Ｚ軸方向）において、第１部分ｐ１の第１端部ｅ１と重なる。第１端部ｅ１のＸ軸方向に沿う位置は、境界Ｂ１のＸ軸方向に沿う位置と、第２部分ｐ２と第１導電部５１との間の界面のＸ軸方向に沿う位置と、の間にある。半導体装置１１２におけるこれ以外の構成は、例えば、半導体装置１１０の構成と同様である。半導体装置１１２においても、電界集中が緩和される。高い耐圧Ｖ１が得られる。最大電界強度Ｅ１を抑制できる。
図１１に示すように、半導体装置１１３においては、境界Ｂ１のＸ軸方向に沿う位置は、位置Ｐ３１（第２位置）のＸ軸方向に沿う位置と、第１端部ｅ１のＸ軸方向に沿う位置と、の間にある。半導体装置１１３におけるこれ以外の構成は、例えば、半導体装置１１０の構成と同様である。
半導体装置１１３においても、電界集中が緩和される。低いオン抵抗ＲｏｎＡが得られる。
図１２は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図１２に示すように、実施形態に係る別の半導体装置１２０においては、第１導電部５１、半導体部１０ｓ、第１絶縁部３１、第１電極６１、第２電極６２及び第２絶縁部３２に加えて、第２導電部５２及び第３絶縁部３３が設けられる。この例では、第４絶縁部３４がさらに設けられている。
第２半導体領域１２は、第２方向（Ｘ軸方向）において、第１導電部５１と第２導電部５２との間に位置する。第５半導体領域１５は、第２方向（Ｘ軸方向）において、第２半導体領域１２と第２導電部５２との間に位置する。第３半導体領域１３は、第２方向（Ｘ軸方向）において、第１導電部５１と第２導電部５２との間に位置する。
第３絶縁部３３は、半導体部１０ｓと第２導電部５２との間に設けられる。第１電極６１は、第２導電部５２の上方に延びている。第４絶縁部３４は、第１方向（Ｚ軸方向）において、第２導電部５２と第１電極６１との間に設けられる。
半導体部１０ｓは、第２導電形の第９半導体領域１９をさらに含む。第９半導体領域１９は、第１方向(Ｚ軸方向）において、第２導電部５２から離れる。第２部分領域１１ｂは、第２方向（Ｘ軸方向）において、第４半導体領域１４と第９半導体領域１９との間に位置する。
第２導電部５２は、第１導電部５１と電気的に接続されても良い。半導体装置１２０では、複数のゲート電極（トレンチ型のゲート電極）が設けられる。半導体装置１２０においても、電界集中が緩和される。高い耐圧Ｖ１が得られる。最大電界強度Ｅ１を抑制できる。
（第２実施形態）
本実施形態は、半導体装置１１０の製造方法に係る。以下では、半導体装置１１０の製造方法の例について説明する。
図１３（ａ）〜図１３（ｆ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１３（ａ）に示すように、半導体部材１０Ｍを準備する。半導体部材１０Ｍは、炭化珪素を含む。半導体部材１０Ｍは、第１半導体膜１１ｆ、第２半導体膜１２ｆ、第３半導体膜１３ｆ、第５半導体領域１５及び第８半導体領域１８を含む。第１半導体膜１１ｆ及び第２半導体膜１２ｆは、第１導電形である。第３半導体膜１３ｆは、第２導電形である。例えば、半導体層１０Ｌの上に第１半導体膜１１ｆが設けられる。第１半導体膜１１ｆの上に第３半導体膜１３ｆが設けられる。第３半導体膜１３ｆの上に、第２半導体膜１２ｆ、第５半導体領域１５及び第８半導体領域１８が設けられる。第２半導体膜１２ｆは、Ｘ軸方向において、第５半導体領域１５と第８半導体領域１８との間に位置する。第５半導体領域１５は、第８半導体領域１８と連続しても良い。
図１３（ｂ）に示すように、半導体部材１０Ｍに孔Ｈ１（例えばトレンチ）を形成する。孔Ｈ１は、第２半導体膜１２ｆの一部、第３半導体膜１３ｆの一部、及び、第１半導体膜１１ｆの一部を除去することで形成される。孔Ｈ１の底部は、第１半導体膜１１ｆに到達する。孔Ｈ１の底部は、第１半導体膜１１ｆと第３半導体膜１３ｆの境界よりも下に位置する。第２半導体膜１２ｆから第２半導体領域１２及び第６半導体領域１６が形成される。第３半導体膜１３ｆから、第３半導体領域１３及び第７半導体領域１７が形成される。
図１３（ｃ）に示すように、第１絶縁膜３１Ｆを形成する。第１絶縁膜３１Ｆは、孔Ｈ１の側面、孔Ｈ１の底面、及び、半導体部材１０Ｍの上面に形成される。第１絶縁膜３１Ｆは、例えば、酸化シリコンを含む。
図１３（ｄ）に示すように、第１絶縁膜３１Ｆのうちの、孔Ｈ１の底面に設けられた部分の厚さを減少させる。この厚さの減少は、例えば、異方性エッチング（例えば、Ｃ４Ｆ８などを用いたドライエッチング（ＲＩＥ）など）によりを行われる。第１絶縁膜３１Ｆのうちの、半導体部材１０Ｍの上に設けられた部分の厚さが減少されても良い。第１絶縁膜３１Ｆのうちの、孔Ｈ１の底面に設けられた部分、及び、第１絶縁膜３１Ｆのうちの、半導体部材１０Ｍの上に設けられた部分が除去されても良い。第１絶縁膜３１Ｆのうちの、孔Ｈ１の側面に設けられた部分が残る。
図１３（ｄ）に示すように、第１半導体膜１１ｆは、孔Ｈ１の底面に位置する部分を有する。第１半導体膜１１ｆのうちの、孔Ｈ１の底面に位置する部分に、第２導電形の不純物を導入する。例えば、イオンインプランテーションが行われる。これにより、第４半導体領域１４が形成される。第１半導体膜１１ｆから、第１〜第３部分領域１１ａ〜１１ｃが形成される。第１半導体領域１１が得られる。
図１３（ｅ）に示すように、第２絶縁膜３１Ｇを形成する。第２絶縁膜３１Ｇは、例えば、酸化シリコンなどを含む。
図１３（ｆ）に示すように、等方性エッチング（例えば、ＨＦを用いたウエットエッチングなど）により、第２絶縁膜３１Ｇの一部を除去する。第２絶縁膜３１Ｇの残った部分、及び、残った第１絶縁膜３１Ｆが、第１絶縁部３１となる。第１絶縁部３１の底部のコーナー部において、内側の面の曲率半径は、外側の面の曲率半径よりも大きくなる。以上により、半導体部１０ｓが形成される。
この後、孔Ｈ１の残った空間に導電材料を埋めることで、第１導電部５１が形成される。この後、第２絶縁部３２、第１電極６１及び第２電極６２を形成する。これにより、半導体装置１１０が得られる。
上記の製造方法によれば、第２部分領域１１ｂの一部は、第１方向（Ｚ軸方向）において第２部分ｐ２と重なる（図１（ｂ）参照）。第１曲率半径Ｒ１は、第２曲率半径Ｒ２よりも大きくなる。耐圧を向上できる半導体装置の製造方法を提供できる。
実施形態において、第１導電部５１及び第２導電部５２の少なくともいずれかは、例えば、ポリシリコンを含む。第１電極６１、第２電極６２、導電領域６５ａ及び導電領域６５ｂの少なくともいずれかは、アルミニウムなどの金属を含む。第１〜第４絶縁部３１〜３４の少なくともいずれかは、金属化合物（酸化シリコン、窒化シリコンまたは酸化アルミニウムなど）を含む。実施形態において、上記は例であり、材料は種々の変形が可能である。
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、不純物濃度は、例えば、キャリア濃度でも良い。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
実施形態によれば、オン抵抗を低減できる半導体装置を提供することができる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、導電部、導電領域、半導体領域、絶縁部、及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｌ…半導体層、 １０Ｍ…半導体部材、 １０ｓ…半導体部、 １１〜１９…第１〜第９半導体領域、 １１ａ〜１１ｃ…第１〜第３部分領域、 １１ｆ〜１３ｆ…第１〜第３半導体膜、 １９ａ…半導体領域、 ３１〜３４…第１〜第４絶縁部、 ３１Ｆ、３１Ｇ…第１、第２絶縁膜、 ５１、５２…第１、第２導電部、 ５１ａ、５１ｂ…端、 ５１ｃ…中点、 ６１、６２…第１、第２電極、 ６５ａ、６５ｂ…導電領域、 １１０、１１０ａ、１１１〜１１３、１２０…半導体装置、 Ｂ１、Ｂ２…境界、 Ｅ１…最大電界強度、 Ｆ１〜Ｆ４…第１〜第４面、 Ｈ１…孔、 Ｌ５１…直線、 Ｐ１４…位置（第１位置）、 Ｐ３１…位置（第２位置）、 Ｒ１〜Ｒ４…第１〜第４曲率半径、 ＲｏｎＡ…オン抵抗、 Ｖ１…耐圧、 ｅ１、ｅ２…第１、第２端部、 ｅａ１、ｅａ２…端部、 ｐ１〜ｐ５…第１〜第５部分、 ｐＸ…相対距離、 ｐｍ１、ｐｍ２…点、 ｔ１、ｔ２…第１、第２長さ、 ｔｘ３、ｔｚ３…長さ、 ｘ０…基準位置、 ｘ１〜ｘ３…位置

Claims (19)

  1. 第１導電部と、
    炭化珪素を含む半導体部と、
    第１絶縁部と、
    を備え、
    前記半導体部は、第１〜第４半導体領域を含み、
    前記第１半導体領域は、第１導電形であり、第１部分領域及び第２部分領域を含み、前記第１部分領域は、第１方向において前記第１導電部から離れ、前記第１部分領域から前記第２部分領域への方向は、前記第１方向と交差し、
    前記第２半導体領域は、前記第１導電形であり、前記第１導電部の一部から前記第２半導体領域への方向は前記第１方向と交差する第２方向に沿い、
    前記第３半導体領域は、第２導電形であり、前記第１方向において前記第２部分領域と前記第２半導体領域との間に設けられ、
    前記第４半導体領域は、前記第２導電形であり、前記第１方向において前記第１導電部と前記第１部分領域との間に設けられ、前記第４半導体領域から前記第２部分領域への方向は前記第２方向に沿い、
    前記第１絶縁部は、第１〜第３部分を含み、
    前記第１部分の少なくとも一部は、前記第１方向において前記第１導電部と前記第４半導体領域との間に位置し、
    前記第２部分は、前記第２方向において前記第１導電部の前記一部と前記第２半導体領域との間、及び、前記第２方向において前記第１導電部と前記第３半導体領域との間に位置し、前記第２部分領域の一部は、前記第１方向において前記第２部分と重なり、
    前記第３部分は、前記第１部分と前記第２部分との間に設けられ、
    前記第３部分は、前記第１導電部に対向する第１面と、前記半導体部に対向する第２面と、を有し、
    前記第１方向及び前記第２方向を含む断面における前記第１面の第１曲率半径は、前記断面における前記第２面の第２曲率半径よりも大きく、
    前記第１部分の前記第１方向に沿う長さは、前記第２部分の前記第２方向に沿う長さ以下である、半導体装置。
  2. 前記第４半導体領域の一部は、前記第１方向において、前記第２部分と重なる、請求項１記載の半導体装置。
  3. 前記第２部分領域の前記一部は、前記第１方向において前記第１導電部と重なる、請求項１記載の半導体装置。
  4. 前記第１導電部は、前記第２方向における２つの端を有し、
    前記２つの端の中点を通り前記第１方向に沿う直線は、前記第１部分の第２位置を通過し、
    前記第１部分の第１端部は、前記第３部分と連続し、
    前記第１端部の前記第１方向に沿う長さは、前記第２位置における前記第１部分の前記第１方向に沿う第１長さの１．１倍であり、
    前記第２部分領域の前記一部は、前記第１方向において前記第１端部と重なる、請求項１記載の半導体装置。
  5. 前記第３部分の前記第１方向に沿う長さは、前記第１部分の前記第１方向に沿う前記長さよりも長く、
    前記第３部分の前記第２方向に沿う長さは、前記第２部分の前記第２方向に沿う前記長さよりも長い、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１曲率半径は、前記第２曲率半径の４倍以上である、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第１部分の前記第１方向に沿う前記長さは、０．２５μｍ以下である、請求項１〜４のいずれか１つに記載の半導体装置。
  8. 前記第１導電部は、前記第２方向において、前記第１半導体領域と重なる、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第４半導体領域における前記第２導電形の不純物濃度は、前記第３半導体領域における前記第２導電形の不純物濃度よりも高い、請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第２半導体領域における前記第１導電形の不純物濃度は、前記第１半導体領域における前記第１導電形の不純物濃度よりも高い、請求項１〜９のいずれか１つに記載の半導体装置。
  11. 前記第２半導体領域と電気的に接続された第１電極をさらに備え、
    前記第２半導体領域は、前記第１方向において、前記第１電極の少なくとも一部と前記第３半導体領域との間に位置した、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 第２絶縁部をさらに備え、
    前記第２絶縁部は、前記第１方向において、前記第１電極の別の一部と前記第１導電部との間に位置した、請求項１１記載の半導体装置。
  13. 前記半導体部は、前記第２導電形の第５半導体領域をさらに含み、
    前記第２半導体領域は、前記第２方向において、前記第１導電部の前記一部と、前記第５半導体領域と、の間に位置し、
    前記第１電極は、前記第５半導体領域と電気的に接続された、請求項１１または１２に記載の半導体装置。
  14. 前記第１半導体領域は、第３部分領域をさらに含み、
    前記第４半導体領域は、前記第２方向において、前記第３部分領域と前記第２部分領域との間に位置し、
    前記半導体部は、第６半導体領域及び第７半導体領域をさらに含み、
    前記第６半導体領域は、前記第１導電形であり、前記第１導電部は、前記第２方向において、前記第６半導体領域と前記第２半導体領域との間に位置し、
    前記第７半導体領域は、前記第２導電形であり、前記第１導電部は、前記第２方向において、前記第７半導体領域と前記第３半導体領域との間に位置し、
    前記第７半導体領域は、前記第１方向において、前記第３部分領域と前記第６半導体領域との間に位置し、
    前記第１絶縁部は、第４部分及び第５部分をさらに含み、
    前記第４部分は、前記第２方向において前記第１導電部と前記第６半導体領域との間、及び、前記第２方向において前記第１導電部と前記第７半導体領域との間に位置し、前記第３部分領域の一部は、前記第１方向において前記第４部分と重なり、
    前記第５部分は、前記第１部分と前記第４部分との間に設けられ、
    前記第５部分は、前記第１導電部に対向する第３面と、前記半導体部に対向する第４面と、を有し、
    前記断面における前記第３面の第３曲率半径は、前記断面における前記第４面の第４曲率半径よりも大きい、請求項１１〜１３のいずれか１つに記載の半導体装置。
  15. 前記半導体部は、前記第２導電形の第８半導体領域をさらに含み、
    前記第６半導体領域は、前記第２方向において、前記第１導電部と、前記第８半導体領域と、の間に位置し、
    前記第１電極は、前記第８半導体領域と電気的に接続された、請求項１４記載の半導体装置。
  16. 第２導電部と、
    第３絶縁部と、
    第４絶縁部と、
    をさらに備え、
    前記第２半導体領域は、前記第２方向において、前記第１導電部と前記第２導電部との間に位置し、
    前記第３半導体領域は、前記第２方向において、前記第１導電部と前記第２導電部との間に位置し、
    前記第３絶縁部は、前記半導体部と前記第２導電部との間に設けられ、
    前記半導体部は、前記第２導電形の第９半導体領域をさらに含み、
    前記第９半導体領域は、前記第１方向において、前記第２導電部から離れ、
    前記第２部分領域は、前記第２方向において、前記第４半導体領域と前記第９半導体領域との間に位置した、請求項１〜１５のいずれか１つに記載の半導体装置。
  17. 前記第２半導体領域と電気的に接続された導電領域をさらに備え、
    前記半導体部は、前記第２導電形の第９半導体領域をさらに含み、
    前記導電領域は、前記第９半導体領域と電気的に接続され、
    前記第２部分領域は、前記第２方向において、前記第４半導体領域と前記第９半導体領域との間に位置した、請求項１〜１５のいずれか１つに記載の半導体装置。
  18. 第２電極をさらに備え、
    前記第１部分領域は、前記第１方向において、前記第４半導体領域と前記第２電極との間に位置し、
    前記第２部分領域は、前記第１方向において、前記第３半導体領域と前記第２電極との間に位置した、請求項１〜１７のいずれか１つに記載の半導体装置。
  19. 前記半導体部は、前記第１導電形または第２導電形の半導体層をさらに含み、
    前記半導体層は、前記第１半導体領域と前記第２電極との間に位置した、請求項１８記載の半導体装置。
JP2017228232A 2017-11-28 2017-11-28 半導体装置 Active JP6960119B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017228232A JP6960119B2 (ja) 2017-11-28 2017-11-28 半導体装置
US15/905,932 US10243038B1 (en) 2017-11-28 2018-02-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017228232A JP6960119B2 (ja) 2017-11-28 2017-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2019102490A JP2019102490A (ja) 2019-06-24
JP6960119B2 true JP6960119B2 (ja) 2021-11-05

Family

ID=65811931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017228232A Active JP6960119B2 (ja) 2017-11-28 2017-11-28 半導体装置

Country Status (2)

Country Link
US (1) US10243038B1 (ja)
JP (1) JP6960119B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446171B1 (ko) 2022-03-03 2022-09-23 (주) 트리노테크놀로지 확장된 헤일로 영역을 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제작 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238588A1 (zh) * 2019-05-29 2020-12-03 西安电子科技大学 一种具有掩蔽层结构的碳化硅mosfet器件
CN110112218A (zh) * 2019-05-29 2019-08-09 西安电子科技大学 一种具有单侧掩蔽层的碳化硅mosfet器件
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
JP7321820B2 (ja) * 2019-08-02 2023-08-07 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11640990B2 (en) 2020-10-27 2023-05-02 Wolfspeed, Inc. Power semiconductor devices including a trenched gate and methods of forming such devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69534888T2 (de) 1994-04-06 2006-11-02 Denso Corp., Kariya Herstellungsverfahren für Halbleiterbauelement mit Graben
JP3471473B2 (ja) 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
US6624470B2 (en) 2001-05-30 2003-09-23 Fuji Electric Co., Ltd. Semiconductor device and a method for manufacturing same
JP4228594B2 (ja) 2001-05-30 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4839548B2 (ja) 2001-08-29 2011-12-21 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3985537B2 (ja) 2002-01-31 2007-10-03 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4872217B2 (ja) 2005-02-16 2012-02-08 富士電機株式会社 炭化珪素半導体素子の製造方法
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP5487705B2 (ja) 2009-04-28 2014-05-07 富士電機株式会社 ワイドバンドギャップ半導体素子
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
US9773874B2 (en) 2012-08-01 2017-09-26 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method therefor
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5721868B2 (ja) 2014-01-06 2015-05-20 ローム株式会社 半導体装置およびその製造方法
JP6287469B2 (ja) * 2014-03-28 2018-03-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016082096A (ja) 2014-10-17 2016-05-16 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子と、その製造方法
JP6848316B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6930197B2 (ja) * 2017-04-20 2021-09-01 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446171B1 (ko) 2022-03-03 2022-09-23 (주) 트리노테크놀로지 확장된 헤일로 영역을 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
US10243038B1 (en) 2019-03-26
JP2019102490A (ja) 2019-06-24

Similar Documents

Publication Publication Date Title
JP6960119B2 (ja) 半導体装置
US20150380545A1 (en) Power semiconductor device
JP6416142B2 (ja) 半導体装置
US11011609B2 (en) Method of manufacturing a semiconductor device
JP6416056B2 (ja) 半導体装置
JP2014060362A (ja) 半導体装置
JP2016152357A (ja) 半導体装置および半導体パッケージ
US20170047444A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10381441B2 (en) Semiconductor device and method for manufacturing the same
JP6702556B2 (ja) 半導体装置及びその製造方法
JP2015095531A (ja) 半導体装置
JP7319491B2 (ja) 半導体装置及びその製造方法
US9614072B2 (en) Semiconductor device
JP6422906B2 (ja) 半導体装置
JP2017034156A (ja) 半導体装置およびその製造方法
US9508798B2 (en) Semiconductor device
JP7352360B2 (ja) 半導体装置
TW201709508A (zh) 半導體裝置
JP2019169595A (ja) 半導体装置
US20220393029A1 (en) Semiconductor device and power switching system including the same
TWI641146B (zh) 橫向雙擴散金屬氧化物半導體元件製造方法
US11824111B2 (en) Semiconductor device
TW201707203A (zh) 半導體裝置
JP6952826B2 (ja) 半導体装置及びその製造方法
JP7071878B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211001

R150 Certificate of patent or registration of utility model

Ref document number: 6960119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150