JP7319491B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7319491B2 JP7319491B2 JP2019221369A JP2019221369A JP7319491B2 JP 7319491 B2 JP7319491 B2 JP 7319491B2 JP 2019221369 A JP2019221369 A JP 2019221369A JP 2019221369 A JP2019221369 A JP 2019221369A JP 7319491 B2 JP7319491 B2 JP 7319491B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductive member
- semiconductor
- insulating
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 577
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 13
- 238000009413 insulation Methods 0.000 description 23
- 238000005304 joining Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- CZJCMXPZSYNVLP-UHFFFAOYSA-N antimony zinc Chemical compound [Zn].[Sb] CZJCMXPZSYNVLP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、第1実施形態に係る半導体装置110は、第1導電部材51、第2導電部材52、第1半導体領域11、第2半導体領域12、第3半導体領域13及び絶縁部80を含む。
図2は、図1の一部の拡大図である。図2においては、第1電極E1及び第2電極E2は省略されている。
図3(a)、図3(b)、図4(a)及び図4(b)は、第1実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図5~図7に示すように、実施形態に係る半導体装置110a~110cも、第1導電部材51、第2導電部材52、第1半導体領域11、第2半導体領域12、第3半導体領域13及び絶縁部80を含む。半導体装置110aにおいても、第1導電部材51と第2導電部材52との間に空隙65がある。
図8は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図8に示すように、第2実施形態に係る半導体装置120は、第1導電部材51、第2導電部材52、第1半導体領域11、第2半導体領域12、第3半導体領域13及び絶縁部80を含む。
図9は、第3実施形態に係る半導体装置を例示する模式的断面図である。
図9に示すように、第3実施形態に係る半導体装置130は、第1導電部材51、第2導電部材52、第3導電部材53、第4導電部材54、第5導電部材55、第1半導体領域11、第2半導体領域12、第3半導体領域13及び絶縁部80を含む。
図10は、第4実施形態に係る半導体装置を例示する模式的断面図である。
図10に示すように、第4実施形態に係る半導体装置140は、第1導電部材51、第2導電部材52、第3導電部材53、第1半導体領域11、第2半導体領域12、第3半導体領域13及び絶縁部80を含む。
図11に示すように、半導体装置110は、第1トランジスタTr1及び第2トランジスタTr2を含む。第1導電部材51は、第1トランジスタTr1のゲートとして機能する。第2導電部材52は、第2トランジスタTr2のゲートとして機能する。第1トランジスタTr1のゲートである第1導電部材51が、第2トランジスタTr2のソースである第2半導体領域12と電気的に接続される。第1トランジスタTr1と第2トランジスタTr2とは、互いにカスコード接続される。これらのトランジスタによりカスコード回路が形成される。
図12は、第5実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図13(a)、図13(b)、図14(a)及び図14(b)は、第5実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図15は、第6実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図16(a)、図16(b)及び図16(c)は、第6実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図17は、第7実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図18(a)、図18(b)、図19(a)及び図19(b)は、第7実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
(構成1)
第1導電部材と、
第2導電部材であって、前記第1導電部材から前記第2導電部材への方向は、第1方向に沿う、前記第2導電部材と、
第1導電形の第1半導体領域であって、前記第1半導体領域は、第1部分領域及び第2部分領域を含み、前記第1部分領域から前記第2部分領域への第2方向は、前記第1方向と交差し、前記第1方向において、前記第1導電部材は、前記第1部分領域と前記第2導電部材との間にある、前記第1半導体領域と、
前記第1導電形の第2半導体領域であって、前記第2部分領域から前記第2半導体領域への方向は前記第1方向に沿い、前記第2導電部材の一部から前記第2半導体領域への方向は、前記第2方向に沿う、前記第2半導体領域と、
第2導電形の第3半導体領域であって、前記第3半導体領域は、前記第1方向において前記第2部分領域と前記第2半導体領域との間にあり、前記第2導電部材の別の一部から前記第3半導体領域への方向は、前記第2方向に沿う、前記第3半導体領域と、
絶縁部であって、前記絶縁部は、
前記第1方向において前記第1部分領域と前記第1導電部材との間に設けられた第1絶縁領域と、
前記第2方向において前記第2導電部材の前記一部と前記第2半導体領域との間に設けられた第2絶縁領域と、
前記第2方向において前記第2導電部材の前記別の一部と前記第3半導体領域との間に設けられた第3絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第1導電部材と前記第2導電部材との間に空隙がある、半導体装置。
前記第1導電部材は、前記第2導電部材に対向する第1面を含み、
前記第1面は、凹状である、構成1記載の半導体装置。
前記第2導電部材は、前記第1導電部材に対向する第2面を含み、
前記第2面は、凹状である、構成1または2に記載の半導体装置。
第1導電部材と、
第2導電部材であって、前記第1導電部材から前記第2導電部材への方向は、第1方向に沿う、前記第2導電部材と、
第1導電形の第1半導体領域であって、前記第1半導体領域は、第1部分領域及び第2部分領域を含み、前記第1部分領域から前記第2部分領域への第2方向は、前記第1方向と交差し、前記第1方向において、前記第1導電部材は、前記第1部分領域と前記第2導電部材との間にある、前記第1半導体領域と、
前記第1導電形の第2半導体領域であって、前記第2部分領域から前記第2半導体領域への方向は前記第1方向に沿い、前記第2導電部材の一部から前記第2半導体領域への方向は、前記第2方向に沿う、前記第2半導体領域と、
前記第1方向において前記第2部分領域と前記第2半導体領域との間に設けられた第2導電形の第3半導体領域であって、前記第2導電部材の別の一部から前記第3半導体領域への方向は、前記第2方向に沿う、前記第3半導体領域と、
と、
絶縁部であって、前記絶縁部は、
前記第1方向において前記第1部分領域と前記第1導電部材との間に設けられた第1絶縁領域と、
前記第2方向において前記第2導電部材の前記一部と前記第2半導体領域との間に設けられた第2絶縁領域と、
前記第2方向において前記第2導電部材の前記別の一部と前記第3半導体領域との間に設けられた第3絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第1導電部材は、前記第2導電部材に対向する第1面を含み、
前記第1面は、凹状である、半導体装置。
前記第2導電部材は、前記第1導電部材に対向する第2面を含み、
前記第2面は、凹状である、構成4記載の半導体装置。
前記絶縁部は、第4絶縁領域をさらに含み、
前記第4絶縁領域は、前記第1方向において前記第1導電部材の少なくとも一部と前記第2導電部材の少なくとも一部との間に設けられた、構成1~5のいずれか1つに記載の半導体装置。
前記第1導電部材の結晶方位は、前記第2導電部材の結晶方位と異なる、構成1~6のいずれか1つに記載の半導体装置。
導電領域をさらに備え、
前記第2半導体領域の少なくとも一部は、前記第2方向において、前記第2導電部材の前記一部と前記導電領域との間にあり、
前記導電領域は、半導体領域であり、前記導電領域における前記第2導電形の不純物の濃度は、前記第3半導体領域における前記第2導電形の前記不純物の濃度よりも高い、構成1~7のいずれか1つに記載の半導体装置。
前記導電領域は、前記第3半導体領域と接する、構成8記載の半導体装置。
第1電極及び第2電極をさらに備え、
前記第1方向において、前記第1部分領域は前記第1電極と前記第1導電部材との間にあり、
前記第1電極は、前記第1半導体領域と電気的に接続され、
前記第2電極は、前記第2半導体領域と電気的に接続された、構成1~8のいずれか1つに記載の半導体装置。
前記第1導電形の第5半導体領域をさらに備え、
前記第1方向において、前記第5半導体領域の少なくとも一部は、前記第1電極と、前記第1半導体領域と、の間にあり、
前記第5半導体領域における前記第1導電形の不純物の濃度は、前記第1半導体領域における前記第1導電形の前記不純物の濃度よりも高い、構成10記載の半導体装置。
第1導電部材と、
第2導電部材であって、前記第1導電部材から前記第2導電部材への方向は、第1方向に沿う、前記第2導電部材と、
第1導電形の第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第3部分領域から前記第2部分領域への第2方向は、前記第1方向と交差し、前記第1部分領域は、前記第2方向において前記第3部分領域と前記第2部分領域との間にあり、前記第1導電部材は、前記第1方向において前記第1部分領域と前記第2導電部材との間にあり、前記第1導電部材は、前記第2方向において前記第4部分領域と前記第5部分領域との間にある、前記第1半導体領域と、
前記第1導電形の第2半導体領域であって、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第2半導体部分から前記第1半導体部分への方向は、前記第2方向に沿い、前記第1方向において、前記第3部分領域と前記第1半導体部分との間に前記第4部分領域があり、前記第1方向において、前記第2部分領域と前記第2半導体部分との間に前記第5部分領域があり、前記第2導電部材の一部は、前記第1半導体部分と前記第2半導体部分との間にある、前記第2半導体領域と、
第2導電形の第3半導体領域であって、前記第3半導体領域は、第3半導体部分及び第4半導体部分を含み、前記第3半導体部分は、前記第1方向において、前記第4部分領域と前記第1半導体部分との間にあり、前記第4半導体部分は、前記第1方向において、前記第5部分領域と前記第2半導体部分との間にあり、前記第2導電部材の別の一部は、前記第2方向において、前記第3半導体部分と前記第4半導体部分との間にある、前記第3半導体領域と、
絶縁部であって、前記絶縁部は、
前記第1方向において前記第1部分領域と前記第1導電部材との間に設けられた第1絶縁領域と、
前記第2方向において前記第3半導体部分と前記第2導電部材の前記別の一部との間に設けられた第2絶縁領域と、
前記第2方向において前記第2導電部材の前記別の一部と前記第4半導体部分との間に設けられた第3絶縁領域と、
前記第2方向において前記第4部分領域と前記第1導電部材との間に設けられた第4絶縁領域と、
前記第2方向において前記第1導電部材と前記第5部分領域との間に設けられた第5絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第4絶縁領域は、前記第4部分領域と対向する第1側面を含み、
前記第5絶縁領域は、前記第5部分領域と対向する第2側面を含み、
前記第2絶縁領域は、前記第3半導体部分と対向する第3側面を含み、
前記第3絶縁領域は、前記第4半導体部分と対向する第4側面を含み、
前記第1側面と前記第2側面との間の前記第2方向に沿った第1距離は、前記第3側面と前記第4側面との間の前記第2方向に沿った第2距離よりも長い、半導体装置。
前記第1導電部材の前記第2方向の長さは、前記第2導電部材の前記第2方向に沿う長さよりも長い、構成12記載の半導体装置。
第1導電部材と、
第2導電部材であって、前記第1導電部材から前記第2導電部材への方向は、第1方向に沿う、前記第2導電部材と、
第3導電部材であって、前記第1導電部材から前記第3導電部材への第2方向は、前記第1方向と交差する、前記第3導電部材と、
第4導電部材であって、前記第3導電部材から前記第4導電部材への方向は、前記第1方向に沿い、前記第2導電部材から前記第4導電部材への方向は、前記第2方向に沿う、前記第4導電部材と、
前記第2方向において、前記第2導電部材と前記第4導電部材との間に設けられた第5導電部材と、
第1導電形の第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域及び第4部分領域を含み、前記第3部分領域は、前記第2方向において、前記第1部分領域と前記第2部分領域との間にあり、前記第1部分領域から前記第2導電部材への方向は、前記第1方向に沿い、前記第2部分領域から前記第4導電部材への方向は、前記第1方向に沿い、前記第3部分領域から前記第5導電部材への方向は、前記第1方向に沿い、前記第4部分領域は、前記第1方向において前記第3部分領域と前記第5導電部材との間にあり、前記第4部分領域は、前記第2方向において、前記第1導電部材と前記第3導電部材との間にある、前記第1半導体領域と、
前記第1導電形の第2半導体領域であって、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第1半導体部分の少なくとも一部は、前記第2方向において前記第2導電部材と前記第5導電部材との間にあり、前記第2半導体部分の少なくとも一部は、前記第2方向において前記第5導電部材と前記第4導電部材との間にある、前記第1半導体領域と、
第2導電形の第3半導体領域であって、前記第3半導体領域は、第3半導体部分及び第4半導体部分を含み、前記第3半導体部分は、前記第1方向において、前記第1半導体領域と前記第1半導体部分との間にあり、前記第4半導体部分は、前記第1方向において、前記第1半導体領域と前記第2半導体部分との間にあり、前記第3半導体部分は、前記第2方向において、前記第2導電部材と前記第5導電部材との間にあり、前記第4半導体部分は、前記第2方向において、前記第5導電部材と前記第4導電部材との間にある、前記第3半導体領域と、
絶縁部であって、前記絶縁部は、
前記第1方向において前記第1部分領域と前記第1導電部材との間に設けられた第1絶縁領域と、
前記第1方向において前記第2部分領域と前記第3導電部材との間に設けられた第2絶縁領域と、
前記第1方向において前記第4部分領域と前記第5導電部材との間に設けられた第3絶縁領域と、
前記第2方向において前記第1導電部材と前記第4部分領域との間に設けられた第4絶縁領域と、
前記第2方向において前記第4部分領域と前記第3導電部材との間に設けられた第5絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第4部分領域は、前記第3絶縁領域、前記第4絶縁領域及び前記第5絶縁領域と接した、半導体装置。
前記絶縁部は、
前記第2方向において前記第2導電部材と前記第3半導体部分との間に設けられた第6絶縁領域と、
前記第2方向において前記第4半導体部分と前記第4導電部材との間に設けられた第7絶縁領域と、
前記第2方向において前記第3半導体部分と前記第5導電部材との間に設けられた第8絶縁領域と、
前記第2方向において前記第5導電部材と前記第4半導体部分との間に設けられた第9絶縁領域と、
をさらに含む、構成14記載の半導体装置。
第1導電部材と、
第2導電部材であって、前記第1導電部材から前記第2導電部材への方向は、第1方向に沿う、前記第2導電部材と、
第3導電部材であって、前記第3導電部材は、第1導電部分及び第2導電部分を含み、前記第1導電部分は、前記第1導電部材と前記第2導電部材との間に設けられた、前記第3導電部材と、
第1導電形の第1半導体領域であって、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域及び第4部分領域を含み、前記第1部分領域から前記第2部分領域への第2方向は、前記第1方向と交差し、前記第1方向において、前記第1導電部材は、前記第1部分領域と前記第2導電部材との間にある、前記第1半導体領域と、
前記第1導電形の第2半導体領域であって、前記第2部分領域から前記第2半導体領域への方向は前記第1方向に沿い、前記第2導電部材の一部から前記第2半導体領域への方向は、前記第2方向に沿い、前記第3部分領域は、前記第1方向において前記第2部分領域と前記第2半導体領域との間にあり、前記第2導電部分は、前記第1方向において前記第3部分領域と前記第2半導体領域との間にある、前記第2半導体領域と、
第2導電形の第3半導体領域であって、前記第3半導体領域は、前記第1方向において前記第2導電部分と前記第2半導体領域との間に設けられ、前記第2導電部材の別の一部から前記第3半導体領域への方向は、前記第2方向に沿う、前記第3半導体領域と、
前記第1導電形の第4半導体領域であって、前記第4半導体領域は、前記第1方向において、前記第2導電部分と前記第3半導体領域との間にある、前記第4半導体領域と、
絶縁部であって、前記絶縁部は、前記第1導電部材と前記第1導電部分との間に設けられた第1絶縁領域と、前記第1導電部分と前記第2導電部材との間に設けられた第2絶縁領域と、を含む、前記絶縁部と、
を備えた半導体装置。
前記第2導電部分は、前記第3部分領域と接し、前記第4半導体領域と接した、構成16記載の半導体装置。
第1導電部材と、
第2導電部材であって、前記第1導電部材から前記第2導電部材への方向は、第1方向に沿う、前記第2導電部材と、
第1導電形の第1半導体領域であって、前記第1半導体領域は、第1部分領域及び第2部分領域を含み、前記第1部分領域から前記第2部分領域への第2方向は、前記第1方向と交差し、前記第1方向において、前記第1導電部材は、前記第1部分領域と前記第2導電部材との間にある、前記第1半導体領域と、
前記第1導電形の第2半導体領域であって、前記第2部分領域から前記第2半導体領域への方向は前記第1方向に沿い、前記第2導電部材の一部から前記第2半導体領域への方向は、前記第2方向に沿う、前記第2半導体領域と、
第2導電形の第3半導体領域であって、前記第3半導体領域は、前記第1方向において前記第2部分領域と前記第2半導体領域との間にあり、前記第2導電部材の別の一部から前記第3半導体領域への方向は、前記第2方向に沿う、前記第3半導体領域と、
絶縁部であって、前記絶縁部は、
前記第1方向において前記第1部分領域と前記第1導電部材との間に設けられた第1絶縁領域と、
前記第2方向において前記第2導電部材の前記一部と前記第2半導体領域との間に設けられた第2絶縁領域と、
前記第2方向において前記第2導電部材の前記別の一部と前記第3半導体領域との間に設けられた第3絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第1導電部材の結晶方位は、前記第2導電部材の結晶方位と異なる、半導体装置。
第1構造体及び第2構造体を準備し、前記第1構造体は、第1導電形の第1半導体層と、第1導電部材と、前記第1半導体層と前記第1導電部材との間に設けられた第1絶縁部と、を含み、前記第2構造体は、前記第1導電形の第2半導体層と、第2導電形の第3半導体層と、前記第1導電形の第4半導体層と、第2導電部材と、第2絶縁部と、を含み、前記第3半導体層は、前記第2半導体層と前記第4半導体層との間にあり、前記第2絶縁部は、前記第2半導体層と前記第2導電部材との間、前記第3半導体層と前記第2導電部材との間、及び、前記第4半導体層と前記第2導電部材との間にあり、
前記第1半導体層と前記第4半導体層とを接合させる、半導体装置の製造方法。
前記接合の前に、前記第1導電部材の第1面、及び、前記第2導電部材の第2面の少なくともいずれかを凹状にすることをさらに備え、
前記接合は、前記第2面を前記第1面と対向させることを含む、構成19記載の半導体装置の製造方法。
第1構造体を準備し、前記第1構造体は、第1導電形の第1半導体層と、第1導電部材と、前記第1半導体層と前記第1導電部材との間に設けられた第1絶縁部と、を含み、
前記第1構造体に半導体部材を接合し、
前記第1導電形の第2半導体層と、第2導電形の第3半導体層と、第2導電部材と、第2絶縁部と、を形成し、少なくとも前記第2半導体層及び第3半導体層は、前記半導体部材から形成され、前記第3半導体層は、前記第2半導体層と前記第1構造体との間にあり、前記第2絶縁部は、前記第2半導体層と前記第2導電部材との間、前記第3半導体層と前記第2導電部材との間にある、半導体装置の製造方法。
第1構造体を準備し、前記第1構造体は、第1導電形の第1半導体層と、複数の第1導電部材と、前記第1半導体層と前記複数の第1導電部材との間に設けられた第1絶縁部と、を含み、前記第1半導体層は、前記複数の第1導電部材の間の領域を含み、
前記間の領域の上に半導体部材を形成し、
前記第1導電形の第2半導体層と、第2導電形の第3半導体層と、第2導電部材と、第2絶縁部と、を形成し、少なくとも前記第2半導体層及び第3半導体層は、前記半導体部材から形成され、前記第3半導体層は、前記第2半導体層と前記第1構造体との間にあり、前記第2絶縁部は、前記第2半導体層と前記第2導電部材との間、及び、前記第3半導体層と前記第2導電部材との間にある、半導体装置の製造方法。
Claims (10)
- 第1導電部材と、
第2導電部材であって、前記第1導電部材から前記第2導電部材への方向は、第1方向に沿う、前記第2導電部材と、
第1導電形の第1半導体領域であって、前記第1半導体領域は、第1部分領域及び第2部分領域を含み、前記第1部分領域から前記第2部分領域への第2方向は、前記第1方向と交差し、前記第1方向において、前記第1導電部材は、前記第1部分領域と前記第2導電部材との間にある、前記第1半導体領域と、
前記第1導電形の第2半導体領域であって、前記第2部分領域から前記第2半導体領域への方向は前記第1方向に沿い、前記第2導電部材の一部から前記第2半導体領域への方向は、前記第2方向に沿う、前記第2半導体領域と、
第2導電形の第3半導体領域であって、前記第3半導体領域は、前記第1方向において前記第2部分領域と前記第2半導体領域との間にあり、前記第2導電部材の別の一部から前記第3半導体領域への方向は、前記第2方向に沿う、前記第3半導体領域と、
絶縁部であって、前記絶縁部は、
前記第1方向において前記第1部分領域と前記第1導電部材との間に設けられた第1絶縁領域と、
前記第2方向において前記第2導電部材の前記一部と前記第2半導体領域との間に設けられた第2絶縁領域と、
前記第2方向において前記第2導電部材の前記別の一部と前記第3半導体領域との間に設けられた第3絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第1導電部材と前記第2導電部材との間に空隙がある、半導体装置。 - 前記第1導電部材は、前記第2導電部材に対向する第1面を含み、
前記第1面は、凹状である、請求項1記載の半導体装置。 - 前記第2導電部材は、前記第1導電部材に対向する第2面を含み、
前記第2面は、凹状である、請求項1または2に記載の半導体装置。 - 前記絶縁部は、第4絶縁領域をさらに含み、
前記第4絶縁領域は、前記第1方向において前記第1導電部材の少なくとも一部と前記第2導電部材の少なくとも一部との間に設けられた、請求項1~3のいずれか1つに記載の半導体装置。 - 前記第1導電部材の結晶方位は、前記第2導電部材の結晶方位と異なる、請求項1~4のいずれか1つに記載の半導体装置。
- 導電領域をさらに備え、
前記第2半導体領域の少なくとも一部は、前記第2方向において、前記第2導電部材の前記一部と前記導電領域との間にあり、
前記導電領域は、半導体領域であり、前記導電領域における前記第2導電形の不純物の濃度は、前記第3半導体領域における前記第2導電形の前記不純物の濃度よりも高い、請求項1~5のいずれか1つに記載の半導体装置。 - 前記導電領域は、前記第3半導体領域と接する、請求項6記載の半導体装置。
- 第1電極及び第2電極をさらに備え、
前記第1方向において、前記第1部分領域は前記第1電極と前記第1導電部材との間にあり、
前記第1電極は、前記第1半導体領域と電気的に接続され、
前記第2電極は、前記第2半導体領域と電気的に接続された、請求項1~6のいずれか1つに記載の半導体装置。 - 前記第1導電形の第5半導体領域をさらに備え、
前記第1方向において、前記第5半導体領域の少なくとも一部は、前記第1電極と、前記第1半導体領域と、の間にあり、
前記第5半導体領域における前記第1導電形の不純物の濃度は、前記第1半導体領域における前記第1導電形の前記不純物の濃度よりも高い、請求項8記載の半導体装置。 - 第1構造体及び第2構造体を準備し、前記第1構造体は、第1導電形の第1半導体層と、第1導電部材と、前記第1半導体層と前記第1導電部材との間に設けられた第1絶縁部と、を含み、前記第2構造体は、前記第1導電形の第2半導体層と、第2導電形の第3半導体層と、前記第1導電形の第4半導体層と、第2導電部材と、第2絶縁部と、を含み、前記第3半導体層は、前記第2半導体層と前記第4半導体層との間にあり、前記第2絶縁部は、前記第2半導体層と前記第2導電部材との間、前記第3半導体層と前記第2導電部材との間、及び、前記第4半導体層と前記第2導電部材との間にあり、
前記第1半導体層と前記第4半導体層とを接合させる、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019221369A JP7319491B2 (ja) | 2019-12-06 | 2019-12-06 | 半導体装置及びその製造方法 |
US17/017,332 US11404550B2 (en) | 2019-12-06 | 2020-09-10 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019221369A JP7319491B2 (ja) | 2019-12-06 | 2019-12-06 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021093392A JP2021093392A (ja) | 2021-06-17 |
JP7319491B2 true JP7319491B2 (ja) | 2023-08-02 |
Family
ID=76210266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019221369A Active JP7319491B2 (ja) | 2019-12-06 | 2019-12-06 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11404550B2 (ja) |
JP (1) | JP7319491B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11410995B1 (en) * | 2021-05-14 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of forming thereof |
EP4372825A1 (en) * | 2022-11-16 | 2024-05-22 | Nexperia B.V. | A method of manufacturing a semiconductor device and a semiconductor device |
CN115799307B (zh) * | 2022-11-29 | 2023-07-21 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006511932A (ja) | 2002-08-23 | 2006-04-06 | フェアチャイルド・セミコンダクター・コーポレーション | ミラー容量及びスイッチング損失を低減するために改良されたmosゲートを有する装置およびその製造方法 |
JP2007142276A (ja) | 2005-11-21 | 2007-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012059943A (ja) | 2010-09-09 | 2012-03-22 | Toshiba Corp | 半導体装置 |
JP2014518017A (ja) | 2011-05-18 | 2014-07-24 | ビシャイ‐シリコニックス | 半導体デバイス |
JP2014187194A (ja) | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法 |
JP2016154218A (ja) | 2014-12-23 | 2016-08-25 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | トランジスタセルおよびエンハンスメントセルを有する半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6475864B1 (en) | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
JP4774586B2 (ja) | 1999-10-21 | 2011-09-14 | 富士電機株式会社 | 半導体素子の製造方法 |
JP2012204395A (ja) | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2014225693A (ja) | 2014-08-04 | 2014-12-04 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP6400545B2 (ja) | 2015-09-11 | 2018-10-03 | 株式会社東芝 | 半導体装置 |
JP6792345B2 (ja) | 2016-04-06 | 2020-11-25 | ローム株式会社 | 半導体装置の製造方法 |
JP7164497B2 (ja) * | 2019-08-23 | 2022-11-01 | 株式会社東芝 | 半導体装置 |
-
2019
- 2019-12-06 JP JP2019221369A patent/JP7319491B2/ja active Active
-
2020
- 2020-09-10 US US17/017,332 patent/US11404550B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006511932A (ja) | 2002-08-23 | 2006-04-06 | フェアチャイルド・セミコンダクター・コーポレーション | ミラー容量及びスイッチング損失を低減するために改良されたmosゲートを有する装置およびその製造方法 |
JP2007142276A (ja) | 2005-11-21 | 2007-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012059943A (ja) | 2010-09-09 | 2012-03-22 | Toshiba Corp | 半導体装置 |
JP2014518017A (ja) | 2011-05-18 | 2014-07-24 | ビシャイ‐シリコニックス | 半導体デバイス |
JP2014187194A (ja) | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法 |
JP2016154218A (ja) | 2014-12-23 | 2016-08-25 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | トランジスタセルおよびエンハンスメントセルを有する半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US11404550B2 (en) | 2022-08-02 |
JP2021093392A (ja) | 2021-06-17 |
US20210175339A1 (en) | 2021-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9748378B2 (en) | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device | |
JP7319491B2 (ja) | 半導体装置及びその製造方法 | |
US9306058B2 (en) | Integrated circuit and method of manufacturing an integrated circuit | |
US20160240614A1 (en) | Semiconductor device and semiconductor package | |
US20140209999A1 (en) | Semiconductor device | |
US11069782B2 (en) | Semiconductor device comprising a gradually increasing field dielectric layer and method of manufacturing a semiconductor device | |
US9825148B2 (en) | Semiconductor device comprising an isolation trench | |
CN105590962A (zh) | 碳化硅半导体装置和用于制造碳化硅半导体装置的方法 | |
US9876106B2 (en) | Trench power transistor structure and manufacturing method thereof | |
JP6960119B2 (ja) | 半導体装置 | |
KR100342623B1 (ko) | 종형 misfet 및 그 제조 방법 | |
KR20230079447A (ko) | 트렌치 게이트를 포함하는 전력 반도체 디바이스들 및 그러한 디바이스들을 형성하는 방법들 | |
US11257949B2 (en) | Transistor devices and methods of forming transistor devices | |
KR20190140205A (ko) | 고전압 반도체소자 및 그 제조방법 | |
JP5037103B2 (ja) | 炭化珪素半導体装置 | |
US11393907B2 (en) | Transistor device with buried field electrode connection | |
KR102518586B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US10367091B2 (en) | Semiconductor switching element | |
US9825170B2 (en) | Semiconductor device comprising a transistor array and a termination region and method of manufacturing such a semiconductor device | |
US11862698B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20170154965A1 (en) | Semiconductor Device | |
US20240055528A1 (en) | Vertical field-effect transistor and method for forming same | |
JP2019040960A (ja) | 窒化物半導体装置 | |
JP2024001290A (ja) | 半導体装置 | |
CN112490288A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230518 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230616 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7319491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |