JP2014187194A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014187194A
JP2014187194A JP2013061119A JP2013061119A JP2014187194A JP 2014187194 A JP2014187194 A JP 2014187194A JP 2013061119 A JP2013061119 A JP 2013061119A JP 2013061119 A JP2013061119 A JP 2013061119A JP 2014187194 A JP2014187194 A JP 2014187194A
Authority
JP
Japan
Prior art keywords
trench
electrode
insulating film
electrode material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013061119A
Other languages
English (en)
Other versions
JP5784665B2 (ja
Inventor
Norihiro Takahashi
宣博 高橋
Yukie Nishikawa
幸江 西川
Yasuhiko Akaike
康彦 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013061119A priority Critical patent/JP5784665B2/ja
Priority to US14/023,235 priority patent/US8969157B2/en
Publication of JP2014187194A publication Critical patent/JP2014187194A/ja
Application granted granted Critical
Publication of JP5784665B2 publication Critical patent/JP5784665B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

【課題】実施形態は、ゲート・ソース間の寄生容量のバラツキを抑制し、且つ、低容量化が可能な半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、半導体層にトレンチを形成し、前記トレンチの内面を覆う第1絶縁膜を形成し、前記トレンチの内部を埋め込み、前記半導体の上面を覆う電極材料を形成し、前記電極材料の前記トレンチの内部を埋め込んだ部分および開口を覆う部分を残して、前記電極材料を選択的に除去する。そして、前記トレンチ上部の内面を覆う前記第1絶縁膜を除去し、前記電極材料の前記トレンチの開口を覆う部分および前記トレンチに埋め込まれた部分をエッチバックして前記トレンチの下部に第1電極を形成し、前記トレンチ上部の内面を覆う第2絶縁膜と、前記トレンチ上部に露出した前記第1電極の端部を覆う第3絶縁膜と、を形成し、前記第1電極の上に第2電極を形成する。
【選択図】図1

Description

実施形態は、半導体装置の製造方法に関する。
電力のスイッチング制御などに用いられる半導体装置は、家庭用、産業用器機の低消費電力化を実現するためのキーデバイスであり、その高性能化が求められている。例えば、MOSFET(Metal Oxide Smiconductor Field Effect Transistor)のソース・ドレイン間を流れる電流のスイッチング損失を抑制するために、ゲート・ソース間およびゲート・ドレイン間の寄生容量の低減が求められる。
特開2011−199109号公報
実施形態は、ゲート・ソース間の寄生容量のバラツキを抑制し、且つ、その低容量化が可能な半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、半導体層の上面から下面方向に延在するトレンチを形成し、前記トレンチの内面を覆うに第1絶縁膜を形成し、前記トレンチの内部を埋め込み、前記半導体の上面を覆う電極材料を形成し、前記電極材料の前記トレンチの内部を埋め込んだ部分および前記トレンチの開口を覆う部分を残して、前記電極材料を選択的に除去する。そして、前記トレンチ上部を覆う前記第1絶縁膜を除去し、前記電極材料の前記トレンチの開口を覆う部分および前記トレンチに埋め込まれた部分をエッチバックして前記トレンチの下部に第1電極を形成し、前記トレンチ上部の内面を覆う第2絶縁膜と、前記トレンチ上部に露出した前記第1電極の端部を覆う第3絶縁膜と、を形成し、前記第1電極の上に前記第3絶縁膜を介して第2電極を形成する。
実施形態に係る半導体装置を表す模式断面図。 実施形態に係る半導体装置の製造過程を表す模式断面図。 図2に続く製造過程を表す模式断面図。 図3に続く製造過程を表す模式断面図。 図4に続く製造過程を表す模式断面図。 図5に続く製造過程を表す模式断面図。 図6に続く製造過程を表す模式断面図。 比較例に係る半導体装置の製造過程を表す模式断面図。 図8に続く製造過程を表す模式断面図。 図9に続く製造過程を表す模式断面図。 比較例に係る半導体装置を表す模式断面図。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
図1は、実施形態に係る半導体装置1を表す模式断面図である。半導体装置1は、例えば、電力制御用のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であり、トレンチゲート構造を有する。以下の実施形態では、第1導電形をn形、第2導電形をp形として説明するが、これに限定される訳ではない。第1導電形をp形、第2導電形をn形としても良い。
図1に表すように、半導体装置1は、n形ドリフト層13(半導体層)と、p形ベース層15と、n形ソース層17と、を有する。p形ベース層15は、n形ドリフト層13の上に設けられ、n形ソース層17は、p形ベース層15の上に設けられる。また、p形ベース層15の上には、n形ソース層17に隣接してp形コンタクト層19が設けられる。
なお、n形ドリフト層13は、n形ピラーとp形ピラーとを交互に配置したスパージャンクションを含む構造であっても良い。以下の説明では、簡単のために各層の導電形を省略する。
本実施形態に係るトレンチゲート構造は、ソース層17からドリフト層13に至るトレンチ21の内部に設けられたフィールドプレート電極23(第1電極)を含む。フィールドプレート電極23(以下、FP電極23)は、トレンチ21の底部に設けられドリフト層13に囲まれる。そして、ドリフト層13と、FP電極23と、の間には、フィールドプレート絶縁膜25(第1絶縁膜)が設けられる。
さらに、FP電極23の上には、ゲート電極27(第2電極)が設けられる。ゲート電極27は、ドリフト層13、ベース層15およびソース層17に向き合う。そして、ゲート電極27と、ドリフト層13、ベース層15およびソース層17の間には、ゲート絶縁膜29(第2絶縁膜)が設けられる。
また、FP電極23は、その上端23aがFP絶縁膜25よりも上方に突出するように設けられる。さらに、FP電極23の上端23aは、絶縁膜31(第3絶縁膜)に覆われる。そして、FP電極23とゲート電極27との間は、絶縁膜31により絶縁される。
ゲート電極27の上には、層間絶縁膜33が設けられる。そして、層間絶縁膜33と、ソース層17と、コンタクト層19と、を覆うソース電極35が設けられる。ソース電極35は、ソース層17およびコンタクト層19に接する。
一方、ドリフト層13のベース層15とは反対の裏面側には、n形ドレイン層41が設けられる。ドレイン層41は、n形不純物がドリフト層13よりも高濃度にドープされたn形不純物を含む。さらに、ドレイン層41の裏面には、ドレイン電極43が設けられる。
半導体装置1では、後述するように、FP電極23の上端23aの突出量DE1を制御することが可能である。そして、FP電極23は、図示しない部分においてソース電極35に電気的に接続される。したがって、FP電極の上端23aの突出量DE1を抑制することにより、ゲート・ソース間の寄生容量を低減することが可能である。
次に図2〜図7を参照して、半導体装置1の製造方法を説明する。図2(a)〜図7(b)は、実施形態に係る半導体装置1の製造過程を表す模式断面図である。
図2(a)は、トレンチ21を形成した半導体ウェーハの部分断面を表している。半導体ウェーハは、例えば、ドレイン層41として機能するシリコン基板と、その上にエピタキシャル成長したシリコン層(ドリフト層13)を含む。また、シリコン基板そのものをドリフト層13としても良い。その場合、ドレイン層41は、シリコン基板を薄層化した後、裏面側にn形不純物をイオン注入することにより形成する。
トレンチ21は、例えば、RIE(Reactive Ion Etching)法を用いてドリフト層13の上面13aから下面13bの方向に形成される。トレンチ21の幅Wは、例えば、1〜2マイクロメートル(μm)であり、その深さは、例えば、5〜7μmである。
続いて、ドリフト層13の上面13aおよびトレンチ21の内面にフィールドプレート絶縁膜25(以下、FP絶縁膜25)を形成する。FP絶縁膜25は、例えば、ドリフト層13を熱酸化して形成する。また、CVD(Chemical Vapor Deposition)法を用いて形成しても良い。
FP絶縁膜25は、ソース電極35とドレイン電極43と間に印加される電圧に耐える厚さに設けられる。したがって、ゲート電極27とベース層15との間に設けられ、MOSゲートの閾値電圧を制御するゲート絶縁膜29よりも厚い。
次に、図2(b)に表すように、ドリフト層13の上に電極材料51を形成し、トレンチ21の内部を埋め込む。電極材料51は、例えば、n形不純物がドープされた多結晶シリコン(ポリシリコン)である。電極材料51は、例えば、CVD法を用いて形成する。
続いて、図3(a)に表すように、トレンチ21の上にレジストマスク61を形成する。レジストマスク61は、例えば、トレンチ21の幅W(図2(a)参照)と同じか、それよりも広い幅に形成する。
次に、図3(b)に表すように、ドリフト層13の上面13aに形成された電極材料51を、レジストマスク61を用いて選択的にエッチングする。電極材料51は、例えば、ケミカルドライエッチング(CED)法を用いてエッチングする。これにより、トレンチ21の内部を埋め込んだ部分51aおよびトレンチ21の開口を覆う部分51bを残して、電極材料51を除去することができる。
CED法を用いた場合、電極材料51は等方的にエッチングされる。このため、トレンチ21の開口を覆う部分51b(以下、電極材料51b)は、ドリフト層13の上面13aに形成された部分をエッチングする過程においてサイドエッチングされる。その結果、電極材料51bの幅は、レジストマスク61の幅Wよりも狭くすることができる。また、そのサイドエッチング量ΔWは、エッチング時間により制御可能である。
次に、図4(a)に表すように、FP絶縁膜25を、例えば、ウェットエッチング法を用いてエッチバックする。本実施形態では、電極材料51bが残っているため、最初にドリフト層13の上面13aに形成されたFP絶縁膜25がエッチングされる。続いて、電極材料51bの端と、ドリフト層13と、の間のスペースを介してトレンチ21の上部を覆うFP絶縁膜25がエッチングされる。
本実施形態では、FP絶縁膜25がエッチバックされる深さ、所謂リセス量DR1は、電極材料51bと、ドリフト層13と、の間のスペース、すなわち、FP絶縁膜25の厚さdFPに依存する。例えば、FP絶縁膜25のエッチング速度は、その厚さdFPに依存し、電極材料51bとドリフト層13との間において徐々にエッチングが進行する。このため、FP絶縁膜25のリセス量DR1は、トレンチ21の幅Wやトレンチ内部に埋め込まれた電極材料の幅WE1(図2(b)参照)に依存することがなく、その制御が容易になる。
トレンチ21に対する電極材料51bの端の位置は、フォトリソグラフィおよびドライエッチングにより精密に制御することができる。したがって、本実施形態に係る製造方法によれば、リセス量DR1の再現性を向上させ、そのバラツキを抑制することができる。例えば、電極材料51bの幅WE2をトレンチ幅Wと同じか、それよりも広くすることにより、FP絶縁膜25のリセス量DR1の制御性を向上させることができる。
続いて、図4(b)に表すように、ドリフト層13の上面13aを覆うレジストマスク63を形成する。レジストマスク63は、FP絶縁膜25をエッチバックしたトレンチ21の上部空間21bを埋め込み、さらに、電極材料51bを露出させた開口63aを有する。
次に、図5(a)に表すように、開口63aを通してトレンチ21に埋め込まれた電極材料51の上部をエッチバックし、トレンチ21の下部にFP電極23を形成する。電極材料51のエッチングには、例えば、CDE法を用いる。電極材料51のエッチング量は、例えば、ドリフト層13の上面13aと、FP電極23の上端23aと、の間隔、所謂リセス量DR2が所定の値となるように制御する。これにより、FP絶縁膜25の上端25aから突出するFP電極23の突出量DE2を制御することができる。例えば、FP電極23の突出量DE2を小さくすることにより、ゲート・ソース間の寄生容量を低減することができる。
続いて、図5(b)に表わすように、トレンチ21の上部の内面21aにゲート絶縁膜29を形成する。ゲート絶縁膜29は、例えば、シリコン酸化膜であり、ドリフト層13を熱酸化することにより形成される。この際、FP電極23の上部も同時に熱酸化され、絶縁膜31が形成される。
次に、図6(a)に表わすように、ドリフト層13の上に電極材料53を形成する。電極材料53は、トレンチ21の上部空間21bを埋め込む。電極材料53は、例えば、n形不純物をドープしたポリシリコンであり、CVD法を用いて形成する。
続いて、図6(b)に表すように、電極材料53をエッチバックし、FP電極23の上にゲート電極27を形成する。電極材料53のエッチングには、例えば、CDE法を用いる。
次に、図7(a)に表すように、ドリフト層13の上にベース層15を形成する。ベース層15は、例えば、ドリフト層13の上部にp形不純物をイオン注入することにより形成する。ドリフト層13にイオン注入されたp形不純物、例えば、ボロン(B)は、熱処理により活性化し、さらに、拡散させる。この際、ベース層15は、その下端がゲート電極27の下端を超える深さとならないように形成する。
次に、図7(b)に表すように、ゲート電極27の上に層間絶縁膜33を形成する。さらに、ベース層15の上に形成されたゲート絶縁膜29を除去した後、ソース層17と、コンタクト層19と、をベース層15の上に形成する。ソース層17は、例えば、ベース層15の上部にn形不純物である砒素(As)を選択的にイオン注入することにより形成する。コンタクト層19は、例えば、ソース層17の間にp形不純物であるボロン(B)をイオン注入することにより形成する。
続いて、層間絶縁膜33を覆い、ソース層17およびコンタクト層19に接するソース電極35を形成する。さらに、ドレイン層41に接するドレイン電極43を形成し、半導体装置1を完成させる。
次に、図8〜図11を参照して、比較例に係る半導体装置2の製造方法を説明する。図8(a)〜図10(b)は、比較例に係る半導体装置2の製造過程を表す模式断面図である。また、図11(a)および図11(b)は、比較例に係る半導体装置2を表す模式断面図である。
図8(a)に表すように、比較例に係る半導体装置2の製造過程においても、トレンチ21の内部に電極材料51を埋め込む。電極材料51は、例えば、n形不純物がドープされた多結晶シリコン(ポリシリコン)である。
続いて、図8(b)に表すように、電極材料51をエッチバックし、トレンチ21の内部にFP電極23を形成する。電極材料51のエッチングには、例えば、CDE法を用いる。この場合、電極材料51のリセス量DR3は、図5に示すリセス量DR2よりも少なくし、トレンチ21の上部にもFP電極23を残す。
次に、図9(a)に表わすように、ドリフト層13の上面13aを覆うFP絶縁膜25を除去し、トレンチ21の上部を覆うFP絶縁膜25をエッチバックする。
続いて、図9(b)に表わすように、トレンチ21の上部にゲート絶縁膜29を形成する。ゲート絶縁膜29は、例えば、シリコン酸化膜であり、ドリフト層13を熱酸化することにより形成される。この際、FP電極23の上部も同時に熱酸化され、絶縁膜31が形成される。
次に、図10(a)に表したように、ドリフト層13およびトレンチ21の上に電極材料53を堆積し、FP絶縁膜25をエッチバックしたトレンチ21の上部空間21bの内部を埋め込む。電極材料53は、例えば、n形不純物をドープしたポリシリコンである。
さらに、図10(b)に表すように、電極材料53をエッチバックし、トレンチ21の上部にゲート電極27を形成する。ゲート電極27は、FP電極23の両側に、ゲート絶縁膜29を介してドリフト層13に向き合うように形成される。また、FP電極23とゲート電極27との間は絶縁膜31により電気的に絶縁される。
続いて、図7(a)および図7(b)に示す製造過程を経て、図10(a)に表す半導体装置2を完成させる。半導体装置2では、FP電極23が2つのゲート電極27の間に延在する。
半導体装置2におけるゲート・ソース間の寄生容量Cgsは、図10(b)に示す3つの成分、Cgs1、Cgs2およびCgs3を含む。すなわち、

gs=Cgs1+Cgs2+Cgs3

である。Cgs1は、ゲート電極27とベース層15との間の寄生容量である。ベース層15は、コンタクト層19を介してソース電極35と電気的に接続されている。Cgs2は、ゲート電極27とFP電極23との間の寄生容量である。FP電極23とソース電極35は、図示しない部分で電気的に接続される。そして、Cgs3は、ゲート電極27とソース電極35との間の寄生容量である。
ゲート電極27とソース電極35との間には、厚い層間絶縁膜33が介在する。このため、これら3つの寄生容量のうちのCgs3は、他の2つの成分よりも小さくなる。したがって、ゲート・ソース間の寄生容量Cgsは、Cgs1およびCgs2に支配されると考えて良い。
本実施形態に係る半導体装置1では、FP絶縁膜25の上端25aから突き出すFP電極23の突出量DE2を電極材料51のリセス量DR2(図5(a)参照)により制御することができる。すなわち、電極材料51のリセス量DR2を大きくして、FP電極23の突出量DE2を少なくすることができる。これにより、ゲート・ソース間の寄生容量Cgsを低減することができる。
比較例に係る製造過程では、図9(a)に表すように、トレンチ21の上部にFP電極23を残し、FP絶縁膜25の上端25aから突出させる。これにより、FP絶縁膜25のリセス量DR4を安定化することができる。すなわち、FP絶縁膜25は、トレンチ21の壁面とFP電極23とに挟まれた状態で徐々にエッチングされる。このため、リセス量DR4の制御が容易になる。しかしながら、電極材料51のリセス量DR3(図8(b)参照)が変化すれば、FP絶縁膜25のリセス量DR4が変化するデメリットを伴う。
例えば、電極材料51のリセス量DR3は、ウェーハ面内におけるエッチング速度の分布によりばらつく場合がある。また、トレンチ21の幅Wが変化すれば電極材料51の幅Wも変化し、そのエッチング速度が変化する。このため、リセス量DR3は、トレンチ21の幅Wに依存して変化する。結果として、FP絶縁膜25のリセス量DR4がばらつき、ゲート電極27の深さ方向の長さ(チャネル長)を変化させる。同時に、FP電極23の突出量DE2も変化する。このため、Cgs1およびCgs2が安定せずゲート・ソース間の寄生容量Cgsがばらつく要因となる。
これに対し、本実施形態に係る製造方法では、電極材料51を2段階のエッチングによりFP電極23に加工する。これにより、FP絶縁膜25のリセス量DR1の制御性を向上させ、ゲート・ソース間の寄生容量Cgsのばらつきを抑制することができる。
FP絶縁膜25のリセス量DR1は、電極材料51bの端に位置に依存する。そして、その位置は、レジストマスク61を形成するマスクパターンの幅により制御することが可能である。
さらに、本実施形態によれば、トレンチ21の幅Wが広く、その内部を埋め込んだ電極材料51の表面に深い凹部55(図2(b)参照)がある場合でも、FP絶縁膜25のエッチングの条件を変えることなくリセス量DR1を制御することができる。すなわち、電極材料51bの端の位置をトレンチ21の開口に合わせて好適に設定することにより、FP絶縁膜25のリセス量DR1のばらつきを抑制することができる。
また、ソース・ゲート間の寄生容量Cgsと、ゲートドレイン間の寄生容量Cgdの和であるCissは、オン抵抗と相関がある。そして、Cgsの変化はオン抵抗に反映される。すなわち、本実施形態によりゲート−ソース間の寄生容量Cgsのばらつきを抑制することは、同時に、ソース・ドレイン間のオン抵抗のばらつきを抑制することにもつながる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、2・・・半導体装置、 13・・・ドリフト層、 13a・・・上面、 13b・・・下面、 15・・・ベース層、 17・・・ソース層、 19・・・コンタクト層、 21・・・トレンチ、 21a・・・トレンチ上部の内面、 21b・・・トレンチ上部の空間、 23・・・フィールドプレート(FP)電極、 23a、25a・・・上端、 25・・・フィールドプレート(FP)絶縁膜、 27・・・ゲート電極、 29・・・ゲート絶縁膜、 31・・・絶縁膜、 33・・・層間絶縁膜、 35・・・ソース電極、 41・・・ドレイン層、 43・・・ドレイン電極、 51、51a、51b、53・・・電極材料、 55・・・凹部、 61、63・・・レジストマスク、 63a・・・開口

Claims (5)

  1. 半導体層の上面から下面方向にトレンチを形成し、
    前記トレンチの内面を覆う第1絶縁膜を形成し、
    前記トレンチの内部を埋め込み、前記半導体の上面を覆う電極材料を形成し、
    前記電極材料の前記トレンチの内部を埋め込んだ部分および前記トレンチの開口を覆う部分を残して前記電極材料を選択的に除去し、
    前記トレンチ上部を覆う前記第1絶縁膜を除去し、
    前記電極材料の前記トレンチの開口を覆う部分および前記トレンチに埋め込まれた部分をエッチバックして前記トレンチの下部に第1電極を形成し、
    前記トレンチ上部の内面を覆う第2絶縁膜と、前記トレンチ上部において前記第1絶縁膜から露出した前記第1電極の端部を覆う第3絶縁膜と、を形成し、
    前記第1電極の上に前記第3絶縁膜を介して第2電極を形成する半導体装置の製造方法。
  2. 前記半導体層を熱酸化して前記第2絶縁膜を形成し、
    前記第1電極を熱酸化して前記第3絶縁膜を形成する請求項1記載の半導体装置の製造方法。
  3. 前記半導体層を熱酸化して前記第1絶縁膜を形成する請求項1または2に記載の半導体装置の製造方法。
  4. 前記電極材料は、多結晶シリコンである請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
  5. 前記電極材料の前記トレンチの開口を覆う部分の幅は、前記開口の幅と同じか、または、それよりも広い請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
JP2013061119A 2013-03-22 2013-03-22 半導体装置の製造方法 Expired - Fee Related JP5784665B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013061119A JP5784665B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法
US14/023,235 US8969157B2 (en) 2013-03-22 2013-09-10 Method of manufacturing semiconductor device having field plate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061119A JP5784665B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014187194A true JP2014187194A (ja) 2014-10-02
JP5784665B2 JP5784665B2 (ja) 2015-09-24

Family

ID=51569440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061119A Expired - Fee Related JP5784665B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8969157B2 (ja)
JP (1) JP5784665B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034444A (ja) * 2019-08-20 2021-03-01 株式会社東芝 半導体装置
JP2021093392A (ja) * 2019-12-06 2021-06-17 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6400545B2 (ja) 2015-09-11 2018-10-03 株式会社東芝 半導体装置
EP3142149A1 (en) * 2015-09-11 2017-03-15 Nexperia B.V. A semiconductor device and a method of making a semiconductor device
CN105529273B (zh) * 2016-01-15 2018-08-21 上海华虹宏力半导体制造有限公司 沟槽栅功率器件的制造方法
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
JP6744270B2 (ja) * 2017-09-20 2020-08-19 株式会社東芝 半導体装置及びその製造方法
JP7106476B2 (ja) * 2019-03-19 2022-07-26 株式会社東芝 半導体装置およびその製造方法
CN111816709B (zh) * 2020-09-03 2021-06-11 江苏应能微电子有限公司 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管
CN112802892A (zh) * 2021-01-06 2021-05-14 华虹半导体(无锡)有限公司 Sgt结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535822A (ja) * 2004-04-30 2007-12-06 シリコニックス インコーポレーテッド 埋込みソース電極を含むスーパートレンチmosfetおよびそれを製造する方法
US20100181641A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
JP2013508984A (ja) * 2009-10-21 2013-03-07 ヴィシェイ−シリコニックス 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005065385A2 (en) 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP5183959B2 (ja) 2007-04-23 2013-04-17 新日本無線株式会社 Mosfet型半導体装置の製造方法
JP2011199109A (ja) 2010-03-23 2011-10-06 Renesas Electronics Corp パワーmosfet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535822A (ja) * 2004-04-30 2007-12-06 シリコニックス インコーポレーテッド 埋込みソース電極を含むスーパートレンチmosfetおよびそれを製造する方法
US20100181641A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
JP2013508984A (ja) * 2009-10-21 2013-03-07 ヴィシェイ−シリコニックス 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034444A (ja) * 2019-08-20 2021-03-01 株式会社東芝 半導体装置
JP7252860B2 (ja) 2019-08-20 2023-04-05 株式会社東芝 半導体装置
JP2021093392A (ja) * 2019-12-06 2021-06-17 株式会社東芝 半導体装置及びその製造方法
JP7319491B2 (ja) 2019-12-06 2023-08-02 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8969157B2 (en) 2015-03-03
US20140287574A1 (en) 2014-09-25
JP5784665B2 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
JP5784665B2 (ja) 半導体装置の製造方法
CN102403315B (zh) 半导体装置
US8866220B2 (en) Semiconductor device
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
JP2013125827A (ja) 半導体装置およびその製造方法
US9379216B2 (en) Semiconductor device and method for manufacturing same
JP2012204590A (ja) 半導体装置およびその製造方法
US8084817B2 (en) Semiconductor device and method for fabricating the same
JP2010021176A (ja) 半導体装置および半導体装置の製造方法
TW201423869A (zh) 溝渠式電晶體的製作方法
US20150076592A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US20130221431A1 (en) Semiconductor device and method of manufacture thereof
JP2009130357A (ja) トレンチmosfet及びその製造方法
US7268392B2 (en) Trench gate semiconductor device with a reduction in switching loss
TW201403717A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
JP2018056463A (ja) 半導体装置及びその製造方法
JP2012253219A (ja) 半導体装置及びその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
WO2017175544A1 (ja) 半導体装置およびその製造方法
KR100947941B1 (ko) 반도체 소자 및 그 제조방법
US20090212361A1 (en) Semiconductor device and method of manufacturing the same
KR101577072B1 (ko) 반도체 장치 및 그 제조 방법
US20130049108A1 (en) Quasi-Vertical Power MOSFET and Methods of Forming the Same
JP7157691B2 (ja) 半導体装置
JP2011108701A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150722

LAPS Cancellation because of no payment of annual fees