JP2021093392A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2021093392A
JP2021093392A JP2019221369A JP2019221369A JP2021093392A JP 2021093392 A JP2021093392 A JP 2021093392A JP 2019221369 A JP2019221369 A JP 2019221369A JP 2019221369 A JP2019221369 A JP 2019221369A JP 2021093392 A JP2021093392 A JP 2021093392A
Authority
JP
Japan
Prior art keywords
region
conductive member
semiconductor
insulating
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019221369A
Other languages
English (en)
Other versions
JP7319491B2 (ja
Inventor
智明 井口
Tomoaki Iguchi
智明 井口
比呂 雁木
Hiro Kariki
比呂 雁木
勇介 小林
Yusuke Kobayashi
勇介 小林
健太郎 池田
Kentaro Ikeda
健太郎 池田
竜則 坂野
Tatsunori Sakano
竜則 坂野
良介 飯島
Ryosuke Iijima
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019221369A priority Critical patent/JP7319491B2/ja
Priority to US17/017,332 priority patent/US11404550B2/en
Publication of JP2021093392A publication Critical patent/JP2021093392A/ja
Application granted granted Critical
Publication of JP7319491B2 publication Critical patent/JP7319491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】特性を向上できる導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、第１、第２導電部材、第１〜第３半導体領域及び絶縁部を含む。第１導電部材から第２導電部材への方向は、第１方向に沿う。第１、第２半導体領域は、第１導電形である。第１半導体領域は、第１部分領域及び第２部分領域を含む。第１部分領域から第２部分領域への第２方向は、第１方向と交差する。第１方向において、第１導電部材は、第１部分領域と第２導電部材との間にある。第２部分領域から第２半導体領域への方向は第１方向に沿う。第３半導体領域は、第２導電形である。第３半導体領域は、第１方向において第２部分領域と第２半導体領域との間にある。第１導電部材と第２導電部材との間に空隙がある。【選択図】図１

Description

本発明の実施形態は、導体装置及びその製造方法に関する。
半導体装置において、特性の向上が望まれる。
特開２０１７−５５０１６号公報
本発明の実施形態は、特性を向上できる導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１導電部材、第２導電部材、第１半導体領域、第２半導体領域、第３半導体領域及び絶縁部を含む。前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う。前記第１半導体領域は、第１導電形である。前記第１半導体領域は、第１部分領域及び第２部分領域を含む。前記第１部分領域から前記第２部分領域への第２方向は、前記第１方向と交差する。前記第１方向において、前記第１導電部材は、前記第１部分領域と前記第２導電部材との間にある。前記第２半導体領域は、前記第１導電形である。前記第２部分領域から前記第２半導体領域への方向は前記第１方向に沿う。前記第２導電部材の一部から前記第２半導体領域への方向は、前記第２方向に沿う。前記第３半導体領域は、第２導電形である。前記第３半導体領域は、前記第１方向において前記第２部分領域と前記第２半導体領域との間にある。前記第２導電部材の別の一部から前記第３半導体領域への方向は、前記第２方向に沿う。前記絶縁部は、前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、前記第２方向において前記第２導電部材の前記一部と前記第２半導体領域との間に設けられた第２絶縁領域と、前記第２方向において前記第２導電部材の前記別の一部と前記第３半導体領域との間に設けられた第３絶縁領域と、を含む。前記第１導電部材と前記第２導電部材との間に空隙がある。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図４（ａ）及び図４（ｂ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、第４実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第４実施形態に係る半導体装置を例示する模式図である。 図１２は、第５実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図１３（ａ）及び図１３（ｂ）は、第５実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１４（ａ）及び図１４（ｂ）は、第５実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１５は、第６実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図１６（ａ）、図１６（ｂ）及び図１６（ｃ）は、第６実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１７は、第７実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図１８（ａ）及び図１８（ｂ）は、第７実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１９（ａ）及び図１９（ｂ）は、第７実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、第１実施形態に係る半導体装置１１０は、第１導電部材５１、第２導電部材５２、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び絶縁部８０を含む。
第１導電部材５１から第２導電部材５２への方向は、第１方向に沿う。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
例えば、第１導電部材５１及び第２導電部材５２は、Ｙ軸方向に沿って延びる帯状である。
第１半導体領域１１は、第１導電形である。１つの例において、第１導電形はｎ形であり、後述する第２導電形はｐ形である。実施形態において、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形とする。
第１半導体領域１１は、第１部分領域１１ａ及び第２部分領域１１ｂを含む。第１部分領域１１ａから第２部分領域１１ｂへの第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。
第１方向において、第１導電部材５１は、第１部分領域１１ａと第２導電部材５２との間にある。
第２半導体領域１２は、第１導電形（例えばｎ形）である。第２部分領域１１ｂから第２半導体領域１２への方向は第１方向（Ｚ軸方向）に沿う。第２導電部材５２の一部５２ｐから第２半導体領域１２への方向は、第２方向（Ｘ軸方向）に沿う。
第３半導体領域１３は、第２導電形（例えばｐ形）である。第３半導体領域１３は、第１方向（Ｚ軸方向）において第２部分領域１１ｂと第２半導体領域１２との間にある。第２導電部材５２の別の一部５２ｑから第３半導体領域１３への方向は、第２方向（Ｘ軸方向）に沿う。
絶縁部８０は、第１絶縁領域８１、第２絶縁領域８２及び第３絶縁領域８３を含む。第１絶縁領域８１は、第１方向（Ｚ軸方向）において第１部分領域１１ａと第１導電部材５１との間に設けられる。第２絶縁領域８２は、第２方向（例えばＸ軸方向）において、第２導電部材５２の上記の一部５２ｐと、第２半導体領域１２と、の間に設けられる。第３絶縁領域８３は、第２方向において、第２導電部材５２の上記の別の一部５２ｑと、第３半導体領域１３との間に設けられる。
第１絶縁領域８１、第２絶縁領域８２及び第３絶縁領域８３は、互いに連続して良い。絶縁部８０は、第１導電部材５１と第１半導体領域１１とを互いに電気的に絶縁する。絶縁部８０は、第２導電部材５２と第２半導体領域１２とを互いに電気的に絶縁する。絶縁部８０は、第２導電部材５２と第３半導体領域１３とを電気的に絶縁する。
この例では、半導体装置１１０は、第１電極Ｅ１及び第２電極Ｅ２を含む。第１方向（Ｚ軸方向）において、第１部分領域１１ａは第１電極Ｅ１と第１導電部材５１との間にある。第１電極Ｅ１は、第１半導体領域１１と電気的に接続される。第２電極Ｅ２は、第２半導体領域１２と電気的に接続される。
この例では、半導体装置１１０は、導電領域１４ｘをさらに含む。導電領域１４ｘは、例えば、第２導電形の半導体領域でも良い。例えば、第２半導体領域１２の少なくとも一部は、第２方向（Ｘ軸方向）において、第２導電部材５２の上記の一部５２ｐと導電領域１４ｘとの間にある。導電領域１４ｘが半導体領域である場合、導電領域１４ｘにおける第２導電形の不純物の濃度は、第３半導体領域１３における第２導電形の不純物の濃度よりも高い。例えば、第３半導体領域１３は、ｐ領域である。例えば、導電領域１４ｘは、ｐ＋領域である。この例では、導電領域１４ｘは、第３半導体領域１３と接する。導電領域１４ｘは、金属を含んでも良い。
この例では、絶縁部８０は、第４絶縁領域８４をさらに含む。第４絶縁領域８４は、第１方向（Ｚ軸方向）において、第１導電部材５１の少なくとも一部と、第２導電部材５２の少なくとも一部と、の間に設けられる。第４絶縁領域８４は、例えば、第１導電部材５１と第２導電部材５２とを互いに絶縁する。
第１半導体領域１１は、部分領域１１ｐ及び部分領域１１ｑを含む。部分領域１１ｐは、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第３半導体領域１３との間にある。第１導電部材５１から部分領域１１ｐへの方向は、第２方向（Ｘ軸方向）に沿う。第２方向において、部分領域１１ｑと部分領域１１ｐとの間に第１導電部材５１がある。
絶縁部８０は、第５絶縁領域８５Ａをさらに含む。第５絶縁領域８５Ａは、第２方向（Ｘ軸方向）において、部分領域１１ｑと第１導電部材５１との間、及び、第１導電部材５１と部分領域１１ｐとの間に設けられる。
この例では、半導体装置１１０は、第１導電形の第５半導体領域１５をさらに含む。第１方向（Ｚ軸方向）において、第５半導体領域１５の少なくとも一部は、第１電極Ｅ１と、第１半導体領域１１と、の間にある。第５半導体領域１５における第１導電形の不純物の濃度は、第１半導体領域１１における第１導電形の不純物の濃度よりも高い。例えば、第１半導体領域１１は、ｎ領域である。第５半導体領域１５は、ｎ＋領域である。例えば、第３半導体領域１３は、ｎ領域である。
第１電極Ｅ１は、例えば、ドレイン電極として機能する。第２電極Ｅ２は、例えば、ソース電極として機能する。第２導電部材５２は、例えば、ゲート電極として機能する。例えば、第２導電部材５２の電位（例えば第２電極Ｅ２の電位を基準にしたときの電位）を制御することで、第１電極Ｅ１と第２電極Ｅ２との間に流れる電流を制御できる。半導体装置１１０は、例えば、縦型トランジスタである。第１半導体領域１１は、例えば、ドリフト層として機能する。
第１導電部材５１は、例えば、第２電極Ｅ２と電気的に接続される。例えば、配線５８などにより、第１導電部材５１と第２電極Ｅ２とが互いに電気的に接続される。第１導電部材５１により、例えば、ドリフト層における電界分布を変化させることができる。これにより、例えば、ドリフト層の不純物濃度を高く維持して低いオン抵抗を得つつ、耐圧を向上することができる。第１導電部材５１は、例えば、フィールドプレートとして機能する。
半導体装置１１０においては、例えば、複数のゲート電極５０Ｇ及び複数のフィールドプレート５０Ｆが設けられる。第１導電部材５１は、例えば、複数のフィールドプレート５０Ｆの１つである。第２導電部材５２は、例えば、複数のゲート電極５０Ｇの１つである。
半導体装置１１０における１つの例において、半導体領域（例えば、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、及、第５半導体領域１５など）は、シリコン、炭素及びゲルマニウムよりなる群から選択された少なくとも１つなどを含む。半導体領域は、化合物半導体を含んでも良い。化合物半導体は、例えば、スズ、アルミニウム、ガリウム、インジウム、窒素、リン、ヒ素、アンチモン亜鉛、酸素、硫黄、セレン、テルル、及びマグネシウムよりなる群から選択された少なくとも１つを含む。半導体領域は、例えば、ＧａＮ、ＧａＯｘ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＡｌＮ、ＡｌＧａＮ、ＺｎＯ、ＭｇＺｎＯ、ＩｎＧａＺｎＯｘ及びＧａＳｂよりなる群から選択された少なくとも１つを含んでも良い。導電領域１４ｘは、半導体を含んでも良い。半導体装置１１０における１つの例において、導電部材（第１導電部材５１及び第２導電部材５２など）は、ポリシリコンまたは金属などを含む、半導体装置１１０における１つの例において、絶縁部８０は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び酸化ハフニウムよりなる群から選択された少なくとも１つを含む。
図１に示すように、半導体装置１１０においては、第１導電部材５１と第２導電部材５２との間に空隙６５がある。空隙６５は、例えば、減圧状態である。空隙６５は、例えば、不活性ガス（例えば、窒素ガスまたは希ガスなど）を含んでも良い。空隙６５における比誘電率は、絶縁部８０の比誘電率よりに低い。
半導体装置１１０においては、空隙６５が設けられているため、第１導電部材５１と第２導電部材５２との間に生じる容量が小さくできる。例えば、第２導電部材５２の時定数が小さくできる。実施形態によれば、良好なスイッチング特性が得られる。実施形態によれば、特性を向上できる半導体装置を提供できる。
図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２は、図１の一部の拡大図である。図２においては、第１電極Ｅ１及び第２電極Ｅ２は省略されている。
図２に示すように、第１導電部材５１は、第２導電部材５２に対向する第１面５１ｆを含む。第２導電部材５２は、第１導電部材５１に対向する第２面５２ｆを含む。
実施形態においては、第１面５１ｆ及び第２面５２ｆの少なくともいずれかが凹状である。これにより、第１面５１ｆと第２面５２ｆとの間に空隙６５が形成される。
例えば、第１面５１ｆは、凹状である。例えば、第１面５１ｆは、第２導電部材５２から第１導電部材５１への向きに凹状である。例えば、第１面５１ｆの内側部分（例えば中央部分）は、他の部分を規準にして、第２導電部材５２から第１導電部材５１への向きに後退している。例えば、第２面５２ｆは、第１導電部材５１から第２導電部材５２への向きに凹状である。例えば、第２面５２ｆの内側部分（例えば中央部分）は、他の部分を規準にして、第１導電部材５１から第２導電部材５３への向きに後退している。
例えば、第１面５１ｆは、第１面部分５１ａと第２面部分５１ｂとを含む。第１面部分５１ａと部分領域１１ｐとの間の第２方向（Ｘ軸方向）に沿う距離は、第２面部分５１ｂと部分領域１１ｐとの間の第２方向（Ｘ軸方向）に沿う距離よりも短い。第１面部分５１ａは、第１面５１ｆの外縁に近い部分である。第２面部分５１ｂは、第１面５１ｆの外縁から遠い部分である。例えば、第２面部分５１ｂは、第１面５１ｆの中央部分を含む。
例えば、第２面５２ｆは、第３面部分５２ｃと第４面部分５２ｄとを含む。第３面部分５２ｃと部分領域１１ｐとの間の第２方向（Ｘ軸方向）に沿う距離は、第４面部分５２ｄと部分領域１１ｐとの間の第２方向（Ｘ軸方向）に沿う距離よりも短い。第３面部分５２ｃは、第２面５２ｆの外縁に近い部分である。第４面部分５２ｄは、第２面５２ｆの外縁から遠い部分である。例えば、第４面部分５２ｄは、第２面５２ｆの中央部分を含む。
図２に示すように、第１面部分５１ａと第３面部分５２ｃとの間の第１方向（Ｚ軸方向）に沿う距離を距離ｄ１とする。第２面部分５１ｂと第４面部分５２ｄとの間の第１方向（Ｚ軸方向）に沿う距離を距離ｄ２とする。距離ｄ２は、距離ｄ１よりも長い。
例えば、第２面部分５１ｂと第４面部分５２ｄとの間に空隙６５が設けられる。
実施形態において、絶縁部８０は、第６絶縁領域８６Ａを含んでも良い。第６絶縁領域８６Ａは、第１面５１ｆと第２導電部材５２との間にある。第６絶縁領域８６Ａは、例えば、第１導電部材５１となる材料が酸化されることで形成されても良い。
実施形態において、絶縁部８０は、第７絶縁領域８７Ａを含んでも良い。第７絶縁領域８７Ａは、第２面５２ｆと第１導電部材５１との間にある。第７絶縁領域８７Ａは、例えば、第２導電部材５２となる材料が酸化されることで形成されても良い。
例えば、第６絶縁領域８６Ａと第７絶縁領域８７Ａとの間に空隙６５が設けられる。
実施形態において、第１面５１ｆ及び第２面５２ｆの一方が実質的に平面でも良い。例えば、第１面５１ｆが平面で第２面５２ｆが凹状面のときに空隙６５が形成できる。例えば、第１面５１ｆが凹状面で第２面５２ｆが平面面のときに空隙６５が形成できる。例えば、第１面５１ｆが凹状面で第２面５２ｆが凹状面のときに空隙６５が形成できる。第１面５１ｆの曲率が、第２面５２ｆの曲率とは異なっても良い。
以下、半導体装置１１０の製造方法の例について説明する。
図３（ａ）、図３（ｂ）、図４（ａ）及び図４（ｂ）は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図３（ａ）に示すように、第１構造体Ｓ１を準備する。第１構造体Ｓ１は、第１導電形の第１半導体層１１Ｌと、第１導電部材５１と、第１半導体層１１Ｌと第１導電部材５１との間に設けられた第１絶縁部８０Ａと、を含む。第１半導体層１１Ｌは、第１半導体領域１１の少なくとも一部となる。この例では、第１構造体Ｓ１は、第５半導体層１５Ｌを含む。第５半導体層１５Ｌは、第５半導体領域１５となる。
この例では、第１導電部材５１の第１面５１ｆは、凹状である。例えば、第１構造体Ｓ１となる積層体の表面を処理することで、第１面５１ｆの中央部分を、第１面５１ｆの外縁部分よりも後退させることができる。これにより、第１面５１ｆは、凹状になる。表面の処理は、例えば、ＣＭＰ（chemical mechanical polishing）などを含む。
図３（ｂ）に示すように、第２構造体Ｓ２を準備する。この例では、第２構造体Ｓ２は、第１導電形の第２半導体層１２Ｌと、第２導電形の第３半導体層１３Ｌと、第１導電形の第４半導体層１４Ｌと、第２導電部材５２と、第２絶縁部８０Ｂと、を含む。第３半導体層１３Ｌは、第２半導体層１２Ｌと第４半導体層１４Ｌとの間にある。第２絶縁部８０Ｂは、第２半導体層１２Ｌと第２導電部材５２との間、第３半導体層１３Ｌと第２導電部材５２との間、及び、第４半導体層１４Ｌと第２導電部材５２との間にある。第２半導体層１２Ｌは、第２半導体領域１２の少なくとも一部となる。第３半導体層１３Ｌは、第３半導体領域１３の少なくとも一部となる。第４半導体層１４Ｌは、第１半導体領域１１の一部となる。この例では、第２構造体Ｓ２は、導電層１６Ｌをさらに含む。導電層１６Ｌは、金属層でも良い。導電層１６Ｌの少なくとも一部は、導電領域１４ｘとなる。
この例では、第２導電部材５２の第２面５２ｆは、凹状である。例えば、第２構造体Ｓ２となる積層体の表面をＣＭＰなどの処理することで、第２面５２ｆの中央部分を、第２面５２ｆの外縁部分よりも後退させることができる。これにより、第２面５２ｆは、凹状になる。表面の処理は、例えば、ＣＭＰなどを含む。
図４（ａ）に示すように、第１面５１ｆと第２面５２ｆとを対向させる。そして、第１半導体層１１Ｌと第４半導体層１４Ｌとを接合させる。第１半導体層１１Ｌと第４半導体層１４Ｌとの間の境界は、明確でも良く不明確でも良い。
第１構造体Ｓ１及び第２構造体Ｓ２を接合することで、例えば、第１導電部材５１の第１面５１ｆと、第２導電部材５２の第２面５２ｆと、の間に空隙６５（図１及び図２参照）が形成される。
図４（ｂ）に示すように、第２半導体層１２Ｌの一部を除去することで、導電層１６Ｌを露出させる。これにより、半導体装置１１０が得られる。第１半導体層１１Ｌ及び第４半導体層１４Ｌから第１半導体領域１１が形成される。第２半導体層１２Ｌから第２半導体領域１２が形成される。第３半導体層１３Ｌから、第３半導体領域１３が形成される。導電層１６Ｌから導電領域１４ｘが形成される。
空隙６５が形成されることで、第１導電部材５１と第２導電部材５２との間に生じる容量が小さくできる。良好なスイッチング特性が得られる。
図３（ａ）に示すように、第１構造体Ｓ１は、第１導電部材５１が形成される第１トレンチＴ１を含む。図３（ｂ）に示すように、第２構造体Ｓ２は、第２導電部材５２が形成される第２トレンチＴ２を含む。第１構造体Ｓ１と第２構造体Ｓ２とを接合する方法においては、第１トレンチＴ１と第２トレンチＴ２とが互いに別に形成される。
例えば、半導体領域に深いトレンチを形成し、トレンチの下部分に第１導電部材５１を形成した後に、トレンチの上部分に第２導電部材５２を形成する第１参考例がある。第１参考例においては、深いトレンチを形成するため、トレンチの形状（深さ及び幅）が不均一になりやすい。このため、チャネル長を高精度で制御することが困難である。特に、チャネル長が短い場合には、トレンチの形状のばらつきがチャネル長のばらつきに与える影響が大きい。このため、第１参考例においては、チャネル長を短くすることが困難であり、ゲート入力電荷量Ｑｇを減少することが困難である。さらに、第１参考例においては、ゲートのオーバーラップ量を小さくすることも困難である。このため、第１参考例においては、ゲート・ドレイン間電荷量Ｑｄｇを小さくすることが困難である。第１参考例においては、しきい値電圧のばらつきを小さくすることが困難である。
これに対して、上記のように、第１構造体Ｓ１と第２構造体Ｓ２とを接合する方法においては、第１トレンチＴ１と第２トレンチＴ２とが互いに別に形成される。このため、第１トレンチＴ１の深さは、第１参考例におけるトレンチの深さよりも浅い。第２トレンチＴ２の深さは、第１参考例におけるトレンチの深さよりも浅い。第１トレンチＴ１の形状（深さ及び幅）は、第１参考例と比べて高い精度で制御できる。第２トレンチＴ２の形状（深さ及び幅）は、第１参考例と比べて高い精度で制御できる。このため、接合を含む方法によれば、チャネル長を短くすることが容易であり、ゲート入力電荷量Ｑｇを減少することが容易になる。接合を含む方法によれば、ゲートのオーバーラップ量を小さくすることが容易になり、ゲート・ドレイン間電荷量Ｑｄｇを小さくすることが容易になる。接合を含む方法によれば、しきい値電圧のばらつきを小さくすることが容易である。
実施形態において、第１導電部材５１の結晶方位は、第２導電部材５２の結晶方位と異なっても良い。第１構造体Ｓ１と第２構造体Ｓ２とを接合する方法を用いた場合、これらの導電部材の結晶方位（例えば、面方位）が完全に一致していな状態が生じ易い。例えば、ＭＯＳ部（第２導電部材５２を含む部分）において、高い移動度が得られる結晶方位が存在する。一方、フィールドプレート部（第１導電部５１を含む部分）において、高い耐圧が得られる結晶方位が存在する。これらの結晶方位は、必ずしも同じではない。第１導電部材５１の結晶方位が第２導電部材５２の結晶方位と異ならせることで、例えば、第２導電部５２を含む部分の特性が良好になる結晶方位と、第１導電部５１を含む部分の特性が良好になる結晶方位と、を互いに独立して制御できる。これにより、両方の部分において良好な特性が得やすくなる。
図５〜図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５〜図７に示すように、実施形態に係る半導体装置１１０ａ〜１１０ｃも、第１導電部材５１、第２導電部材５２、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び絶縁部８０を含む。半導体装置１１０ａにおいても、第１導電部材５１と第２導電部材５２との間に空隙６５がある。
図５及び図６に示すように、第１導電部材５１の第２方向（例えばＸ軸方向）に沿う長さを長さｗ１とする。第２導電部材５２の第２方向（例えばＸ軸方向）に沿う長さを長さｗ２とする。
図５に示すように、半導体装置１１０ａにおいては、長さｗ２は、長さｗ１よりも長い。このような構成を用いることにより、例えば、しきい値電圧を適切な値に設定しつつ、ドリフト層における高い絶縁膜破壊耐圧が得られる。
図６に示すように、半導体装置１１０ｂにおいては、長さｗ１は、長さｗ２よりも長い。第１導電部材５１の電気抵抗を低くできる。このような構成を用いることにより、例えば、ドリフト層における高い絶縁膜破壊耐圧を得つつ、高いゲート絶縁膜耐圧が得られる。
図７に示すように、半導体装置１１０ｃにおいては、第２導電部材５２（例えば、複数のゲート電極５０Ｇの１つ）は、第１導電部材５１から第２導電部材５２への向きに凹状である。例えば、第２導電部材５２の形成時間が短い場合にこのような構成が得られる。高い生産性で半導体装置が得られる。
（第２実施形態）
図８は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図８に示すように、第２実施形態に係る半導体装置１２０は、第１導電部材５１、第２導電部材５２、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び絶縁部８０を含む。
第１導電部材５１から第２導電部材５２への方向は、第１方向（例えばＺ軸方向）に沿う。
第１半導体領域１１は、第１導電形（例えばｎ形）である。第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ、第４部分領域１１ｄ及び第５部分領域１１ｅを含む。
第３部分領域１１ｃから第２部分領域１１ｂへの第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。第１部分領域１１ａは、第２方向において第３部分領域１１ｃと第２部分領域１１ｂとの間にある。第１導電部材５１は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第２導電部材５２との間にある。第１導電部材５１は、第２方向（例えばＸ軸方向）において、第４部分領域１１ｄと第５部分領域１１ｅとの間にある。
第２半導体領域１２は、第１導電形（例えばｎ形）である。第２半導体領域１２は、第１半導体部分１２ａ及び第２半導体部分１２ｂを含む。第２半導体部分１２ｂから第１半導体部分１２ａへの方向は、第２方向（例えばＸ軸方向）に沿う。第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第１半導体部分１２ａとの間に第４部分領域１１ｄがある。第１方向において、第２部分領域１１ｂと第２半導体部分１２ｂとの間に第５部分領域１１ｅがある。第２導電部材５２の一部５２ｐは、第１半導体部分１２ａと第２半導体部分１２ｂとの間にある。
第３半導体領域１３は、第２導電形（例えばｐ形）である。第３半導体領域１３は、第３半導体部分１３ｃ及び第４半導体部分１３ｄを含む。第３半導体部分１３ｃは、第１方向（Ｚ軸方向）において、第４部分領域１１ｄと第１半導体部分１２ａとの間にある。第４半導体部分１３ｄは、第１方向において、第５部分領域１１ｅと第２半導体部分１２ｂとの間にある。第２導電部材５２の別の一部５２ｑは、第２方向（Ｘ軸方向）において、第３半導体部分１３ｃと第４半導体部分１３ｄとの間にある。
絶縁部８０は、第１絶縁領域８１、第２絶縁領域８２、第３絶縁領域８３、第４絶縁領域８４及び第５絶縁領域８５を含む。第１絶縁領域８１、第２絶縁領域８２、第３絶縁領域８３、第４絶縁領域８４及び第５絶縁領域８５は、互いに連続して良い。
第１絶縁領域８１は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第１導電部材５１との間に設けられる。第２絶縁領域８２は、第２方向（例えばＸ軸方向）において、第３半導体部分１３ｃと第２導電部材５２の上記の別の一部５２ｑとの間に設けられる。第３絶縁領域８３は、第２方向（例えばＸ軸方向）において、第２導電部材５２の上記の別の一部５２ｑと第４半導体部分１３ｄとの間に設けられる。第４絶縁領域８４は、第２方向（例えばＸ軸方向）において、第４部分領域１１ｄと第１導電部材５１との間に設けられる。第５絶縁領域８５は、第２方向（例えばＸ軸方向）において、第１導電部材５１と第５部分領域１１ｅとの間に設けられる。
第４絶縁領域８４は、第４部分領域１１ｄと対向する第１側面ｓｆ１を含む。第５絶縁領域８５は、第５部分領域１１ｄと対向する第２側面ｓｆ２を含む。第２絶縁領域８２は、第３半導体部分１３ｃと対向する第３側面ｓｆ３を含む。第３絶縁領域８３は、第４半導体部分１３ｄと対向する第４側面ｓｆ４を含む。
第１側面ｓｆ１と第２側面ｓｆ２との間の第２方向（Ｘ軸方向）に沿った距離を第１距離ｄｘ１とする。第３側面ｓｆ３と第４側面ｓｆ４との間の第２方向に沿った距離を第２距離ｄｘ２とする。第１距離ｄｘ１は、第２距離ｄｘ２よりも長い。
例えば、第１距離ｄｘ１は、第１構造体Ｓ１（図３（ａ）参照）に設けられる第１トレンチＴ１の幅に対応する。例えば、第２距離ｄｘ２は、第２構造体Ｓ２（図３（ｂ）参照）に設けられる第２トレンチＴ２の幅に対応する。
第１距離ｄｘ１が第２距離ｄｘ２よりも長いことで、例えば、第１導電部材５１の形状をより安定にすることができる。
半導体装置１２０は、図３（ａ）〜図４（ｂ）に関して説明した方法（接合を含む方法）により形成できる。第１構造体Ｓ１及び第２構造体Ｓ２を互いに独立して形成できるので、第１トレンチＴ１の幅を、第２トレンチＴ２の幅よりも容易に広くすることができる。
図８に示すように、半導体装置１２０において、例えば、第１導電部材５１の第２方向（Ｘ軸方向）の長さｗ１は、第２導電部材５２の第２方向（Ｘ軸方向）に沿う長さｗ２よりも長い。例えば、第１導電部材５１の電気抵抗を低くすることができる。例えば、第１導電部材５１の電位をより安定にでき、電界分布をより効果的に制御できる。
半導体装置１２０において、第１導電部材５１は、例えば、複数のフィールドプレート５０Ｆの１つである。第２導電部材５２は、例えば、複数のゲート電極５０Ｇの１つである。半導体装置１２０において、複数の第２電極Ｅ２が設けられる。複数の第２電極Ｅ２の１つは、複数のゲート電極５０Ｇの１つと、複数のゲート電極５０Ｇの別の１つと、の間において、第３半導体領域１３に接する。
半導体装置１２０において、空隙６５(図２参照）が設けられても良い。例えば、第１面５１ｆ及び第２面５２ｆの少なくともいずれかが凹状でも良い（図２参照）。
（第３実施形態）
図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、第３実施形態に係る半導体装置１３０は、第１導電部材５１、第２導電部材５２、第３導電部材５３、第４導電部材５４、第５導電部材５５、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び絶縁部８０を含む。
第１導電部材５１から第２導電部材５２への方向は、第１方向（Ｚ軸方向）に沿う。第１導電部材５１から第３導電部材５３への第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。第３導電部材５３から第４導電部材５４への方向は、第１方向（Ｚ軸方向）に沿う。第２導電部材５２から第４導電部材５４への方向は、第２方向（例えばＸ軸方向）に沿う。第５導電部材５５は、第２方向（例えばＸ軸方向）において、第２導電部材５２と第４導電部材５４との間に設けられる。
第１半導体領域１１は、第１導電形（例えばｎ形）である。第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ及び第４部分領域１１ｄを含む。第３部分領域１１ｃは、第２方向において、第１部分領域１１ａと第２部分領域１１ｂとの間にある。第１部分領域１１ａから第２導電部材５２への方向は、第１方向（Ｘ軸方向）に沿う。第２部分領域１１ｂから第４導電部材５４への方向は、第１方向に沿う。第３部分領域１１ｃから第５導電部材５５への方向は、第１方向に沿う。
第４部分領域１１ｄは、第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第５導電部材５５との間にある。第４部分領域１１ｄは、第２方向（例えばＸ軸方向）において、第１導電部材５１と第２導電部材５２との間にある。
第２半導体領域１２は、第１導電形（例えばｎ形）である。第２半導体領域１２は、第１半導体部分１２ａ及び第２半導体部分１２ｂを含む。第１半導体部分１２ａの少なくとも一部は、第２方向（例えばＸ軸方向）において、第２導電部材５２と第５導電部材５５との間にある。第２半導体部分１２ａの少なくとも一部は、第２方向（例えばＸ軸方向）において、第５導電部材５５と第４導電部材５４との間にある。
第３半導体領域１３は、第２導電形（例えばｐ形）である。第３半導体領域１３は、第３半導体部分１３ｃ及び第４半導体部分１３ｄを含む。第３半導体部分１３ｃは、第１方向（Ｚ軸方向）において、第１半導体領域１１（例えば第４部分領域１１ｄ）と第１半導体部分１２ａとの間にある。第４半導体部分１３ｄは、第１方向（Ｚ軸方向）において、第１半導体領域１１（例えば第４部分領域１１ｄ）と第２半導体部分１２ｂとの間にある。第３半導体部分１３ｃは、第２方向（例えばＸ軸方向）において、第２導電部材５２と第５導電部材５５との間にある。第４半導体部分１３ｄは、第２方向において、第５導電部材５５と第４導電部材５４との間にある。
絶縁部８０は、第１絶縁領域８１、第２絶縁領域８２、第３絶縁領域８３、第４絶縁領域８４及び第５絶縁領域８５を含む。第１絶縁領域８１は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第１導電部材５１との間に設けられる。第２絶縁領域８２は、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第３導電部材５３との間に設けられる。第３絶縁領域８３は、第１方向（Ｚ軸方向）において、第４部分領域１１ｄと第５導電部材５５との間に設けられる。第４絶縁領域８４は、第２方向（例えばＸ軸方向）において、第１導電部材５１と第４部分領域１１ｄとの間に設けられる。第５絶縁領域８５は、第２方向（例えばＸ軸方向）において、第４部分領域１１ｄと第３導電部材５３との間に設けられる。例えば、第１絶縁領域８１、第２絶縁領域８２、第３絶縁領域８３、第４絶縁領域８４及び第５絶縁領域８５は、互いに連続しても良い。
第４部分領域１１ｄは、第３絶縁領域８３、第４絶縁領域８４及び第５絶縁領域８５と接する。
第１導電部材５１は、複数のフィールドプレート５０Ｆの１つである。第３導電部材５３は、複数のフィールドプレート５０Ｆの別の１つである。第２導電部材５２は、複数のゲート電極５０Ｇの１つである。第４導電部材５４は、複数のゲート電極５０Ｇの別の１つである。第５導電部材５５は、複数のゲート電極５０Ｇのさらに別の１つである。
半導体装置１３０においては、第２導電部材５２に対応して第１導電部材５１が設けられる。第４導電部材５４に対応して第３導電部材５３が設けられる。第５導電部材５５に対応する導電部材（フィールドプレート５０Ｆ）が設けられない。
半導体装置１３０においては、複数のゲート電極５０Ｇの数が、複数のフィールドプレート５０Ｆの数よりも大きい。チャネルの数が大きくされている。例えば、ドリフト層における高い耐圧を得つつ、低いチャネル抵抗が得られる。
半導体装置１３０は、例えば、図３（ａ）〜図４（ｂ）に関して説明した方法（接合を含む方法）により形成できる。第１構造体Ｓ１及び第２構造体Ｓ２を互いに独立して形成できるので、複数のゲート電極５０Ｇの数を、複数のフィールドプレート５０Ｆの数と異ならせることができる。必要な数のゲート電極５０Ｇを、複数のフィールドプレート５０Ｆの数と独立して設けることができる。必要な数のフィールドプレート５０Ｆを、複数のゲート電極５０Ｇの数と独立して設けることができる。
半導体装置１３０において、空隙６５(図２参照）が設けられても良い。例えば、第１面５１ｆ及び第２面５２ｆの少なくともいずれかが凹状でも良い（図２参照）。
図９に示すように、例えば、絶縁部８０は、第６絶縁領域８６、第７絶縁領域８７、第８絶縁領域８８及び第９絶縁領域８９を含んでも良い。第６絶縁領域８６は、第２方向（例えばＸ軸方向）において、第２導電部材５２と第３半導体部分１３ｃとの間に設けられる。第７絶縁領域８７は、第２方向（例えばＸ軸方向）において、第４半導体部分１３ｄと第４導電部材５４との間に設けられる。第８絶縁領域８８は、第２方向（例えばＸ軸方向）において、第３半導体部分１３ｃと第５導電部材５５との間に設けられる。第９絶縁領域８９は、第２方向（例えばＸ軸方向）において、第５導電部材５５と第４半導体部分１３ｄとの間に設けられる。
図９に示すように、半導体装置１３０において、第１電極Ｅ１及び第２電極Ｅ２が設けられても良い。
（第４実施形態）
図１０は、第４実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、第４実施形態に係る半導体装置１４０は、第１導電部材５１、第２導電部材５２、第３導電部材５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３及び絶縁部８０を含む。
第１導電部材５１から第２導電部材５２への方向は、第１方向（Ｚ軸方向）に沿う。
第３導電部材５３は、第１導電部分５３ａ及び第２導電部分５３ｂを含む。第１導電部分５３ａ及び第２導電部分５３ｂは、互いに連続して良い。第１導電部分５３ａは、第１導電部材５１と第２導電部材５２との間に設けられる。
第１半導体領域１１は、第１導電形（例えばｎ形）である。第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第１部分領域１１ａから第２部分領域１１ｂへの第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えばＸ軸方向である。第１方向（Ｚ軸方向）において、第１導電部材５１は、第１部分領域１１ａと第２導電部材５２との間にある。
第２半導体領域１２は、第１導電形（例えばｎ形）である。第２部分領域１１ｂから第２半導体領域１２への方向は第１方向（Ｚ軸方向）に沿う。第２導電部材５２の一部５２ｐから第２半導体領域１２への方向は、第２方向（例えば、Ｘ軸方向）に沿う。第３部分領域１１ｃは、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２半導体領域１２との間にある。第３導電部材５３の第２導電部分５３ｂは、第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第２半導体領域１２との間にある。
第３半導体領域１３は、第２導電形（例えばｐ形）である。第３半導体領域１３は、第１方向（Ｚ軸方向）において、第２導電部分５３ｂと第２半導体領域１２との間に設けられる。第２導電部材５２の別の一部５２ｑから第３半導体領域１３への方向は、第２方向（例えばＸ軸方向）に沿う。
導電半導体領域１４ｘは、半導体領域でも良い。導電領域１４ｘが半導体領域である場合、導電領域１４ｘは、第１導電形（例えばｎ形）である。導電領域１４は、第１方向（Ｚ軸方向）において、第２導電部分５３ｂと第３半導体領域１３との間にある。
絶縁部８０は、第１絶縁領域８１及び第２絶縁領域８２を含む。第１絶縁領域８１は、第１導電部材５１と第１導電部分５３ａとの間に設けられる。第２絶縁領域８２は、第１導電部分５３ａと第２導電部材５２との間に設けられる。
絶縁部８０は、第３絶縁領域８３、第４絶縁領域８４及び第５絶縁領域８５をさらに含んでも良い。第３絶縁領域８３は、第１方向において、第１部分領域１１ａと第１導電部材５１との間にある。第４絶縁領域８３は、第２方向において、第２導電部材５２の上記の一部５２ｐと、第２半導体領域１２との間にある。第５絶縁領域８５は、第２方向において、第２導電部材５２の上記の別の一部５２ｑと第３半導体領域１３との間にある。
この例では、第５半導体領域１５及び第１電極Ｅ１が設けられている。第１方向（Ｚ軸方向）において、第１電極Ｅ１と第１半導体領域１１との間に第５半導体領域１５がある。例えば、第２半導体領域１２が、第２電極Ｅ２に電気的に接続される。
例えば、第２導電部分５３ｂは、第３部分領域１１ｃと接し、導電領域１４と接する。第２導電部分５３ｂにより、第３部分領域１１ｃと導電領域１４とが互いに電気的に接続される。
例えば、第１導電部材５１は、１つのトランジスタのゲートとして機能する。例えば、第２導電部材５２は、別のトランジスタのゲートとして機能する。これらのトランジスタは、電気的に接続される。
図１１は、第４実施形態に係る半導体装置を例示する模式図である。
図１１に示すように、半導体装置１１０は、第１トランジスタＴｒ１及び第２トランジスタＴｒ２を含む。第１導電部材５１は、第１トランジスタＴｒ１のゲートとして機能する。第２導電部材５２は、第２トランジスタＴｒ２にゲートとして機能する。第１トランジスタＴｒ１のゲートである第１導電部材５１が、第２トランジスタＴｒ２のソースである第２半導体領域１２と電気的に接続される。第１トランジスタＴｒ１と第２トランジスタＴｒ２とは、互いにカスコード接続される。これらのトランジスタによりカスコード回路が形成される。
半導体装置１４０は、例えば、図３（ａ）〜図４（ｂ）に関して説明した方法（接合を含む方法）により形成できる。第１構造体Ｓ１及び第２構造体Ｓ２の少なくともいずれかに第３導電部材５３となる導電膜を形成する。その後、第１構造体Ｓ１及び第２構造体Ｓ２を接合することで、半導体装置１４０が得られる。接合を含む方法を用いることで、半導体装置１４０においては、合わせずれが抑制できる。
半導体装置１４０において、空隙６５(図２参照）が設けられても良い。例えば、第１面５１ｆ及び第２面５２ｆの少なくともいずれかが凹状でも良い（図２参照）。
第２〜第４実施形態に係る半導体装置に、第１実施形態に関して説明した構成（例えば、導電部材、半導体領域及び絶縁部８０の材料など）が適用されても良い。
（第５実施形態）
図１２は、第５実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１３（ａ）、図１３（ｂ）、図１４（ａ）及び図１４（ｂ）は、第５実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１２に示すように、第５実施形態に係る半導体装置の製造方法は、第１構造体Ｓ１（図１３（ａ）参照）、及び、第２構造体Ｓ２（図１３（ｂ）参照）を準備する（ステップＳ１１０）。図１３（ａ）に示すように、第１構造体Ｓ１は、第１導電形の第１半導体層１１Ｌと、第１導電部材５１と、第１半導体層１１Ｌと第１導電部材５１との間に設けられた第１絶縁部８０Ａと、を含む。
図１３（ｂ）に示すように、第２構造体Ｓ２は、第１導電形の第２半導体層１２Ｌと、第２導電形の第３半導体層１３Ｌと、第１導電形の第４半導体層１４Ｌと、第２導電部材５２と、第２絶縁部８０Ｂと、を含む。第３半導体層１３Ｌは、第２半導体層１２Ｌと第４半導体層１４Ｌとの間にある。第２絶縁部８０Ｂは、第２半導体層１２Ｌと第２導電部材５２との間、第３半導体層１３Ｌと第２導電部材５２との間、及び、第４半導体層１４Ｌと第２導電部材５２との間にある。
図１２に示すように、製造方法は、第１半導体層１１Ｌと第４半導体層１４Ｌとを接合させる（ステップＳ１２０）。例えば、図１４（ａ）に示すように、第１面５１ｆと第２面５２ｆとを対向させる。そして、第１半導体層１１Ｌと第４半導体層１４Ｌとを接合させる。図１４（ｂ）に示すように、第２半導体層１２Ｌの一部を除去する。これにより、第１〜第４実施形態に関して説明した任意の半導体装置が得られる。
上記の製造方法によれば、例えば、チャネル長を短くすることが容易であり、ゲート入力電荷量Ｑｇを減少することが容易になる。例えば、ゲートのオーバーラップ量を小さくすることが容易になり、ゲート・ドレイン間電荷量Ｑｄｇを小さくすることが容易になる。例えば、しきい値電圧のばらつきを小さくすることが容易である。
上記の製造方法は、接合の前に、第１導電部材５１の第１面５１ｆ（図３（ａ）参照）、及び、第２導電部材５２の第２面５２ｆ（図３（ｂ）参照）の少なくともいずれかを凹状にすることをさらに含んでも良い。接合は、第２面５２ｆを第１面５１ｆと対向させることを含む。例えば、空隙６５が形成されても良い。
（第６実施形態）
図１５は、第６実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１６（ａ）、図１６（ｂ）及び図１６（ｃ）は、第６実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１５に示すように、第６実施形態に係る半導体装置の製造方法は、第１構造体Ｓ１を準備する（ステップＳ２１０）。図１６（ａ）に示すように、第１構造体Ｓ１は、第１導電形の第１半導体層１１Ｌと、第１導電部材５１と、第１半導体層１１Ｌと第１導電部材５１との間に設けられた第１絶縁部８０Ａと、を含む。この例では、第１構造体Ｓ１は、第５半導体層１５Ｌを含む。
図１５に示すように、製造方法は、第１構造体Ｓ１に半導体部材１０Ｌ（図１６（ｂ）参照）を接合すること（ステップＳ２２０）を含む。例えば、半導体部材１０Ｌは、第１導電部材５１及び第１絶縁部８０Ａの上に設けられる。半導体部材１０Ｌは、例えば、半導体基板でも良い。例えば、第１構造体Ｓ１に半導体基板が接合され、その後に半導体基板が研削などの方法により、薄くされても良い。
図１５及び図１６（ｃ）に示すように、製造方法は、第１導電形の第２半導体層１２Ｌと、第２導電形の第３半導体層１３Ｌと、第２導電部材５２と、第２絶縁部８０Ｂと、を形成すること（ステップＳ２３０）を含む。少なくとも第２半導体層１２Ｌ及び第３半導体層１３Ｌは、半導体部材１０Ｌから形成される。例えば、イオン注入などにより、第２半導体層１２Ｌ及び第３半導体層１３Ｌが形成できる。第３半導体層１３Ｌは、第２半導体層１２Ｌと第１構造体Ｓ１との間にある。第２絶縁部８０Ｂは、少なくとも、第２半導体層１２Ｌと第２導電部材５２との間、第３半導体層１３Ｌと第２導電部材５２との間にある。
第６実施形態に係る製造方法においては、第１導電部材５１が形成されるトレンチＴ１が、第２導電部材５２の形成とは別に形成される。この方法においても、例えば、チャネル長を短くすることが容易であり、ゲート入力電荷量Ｑｇを減少することが容易になる。例えば、ゲートのオーバーラップ量を小さくすることが容易になり、ゲート・ドレイン間電荷量Ｑｄｇを小さくすることが容易になる。例えば、しきい値電圧のばらつきを小さくすることが容易である。
（第７実施形態）
図１７は、第７実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１８（ａ）、図１８（ｂ）、図１９（ａ）及び図１９（ｂ）は、第７実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１７に示すように、第７実施形態に係る製造方法では、第１構造体Ｓ１を準備する（ステップＳ３１０）。図１８（ａ）に示すように、第１構造体Ｓ１は、第１導電形の第１半導体層１１Ｌと、複数の第１導電部材５１と、第１半導体層１１Ｌと、記複数の第１導電部材５１と、の間に設けられた第１絶縁部８０Ａと、を含む。第１半導体層１１Ｌは、複数の第１導電部材５１の間の領域１１Ｌａを含む。
図１７及び図１８（ｂ）に示すように、製造方法は、上記の間の領域１１Ｌａの上に半導体部材１０Ｌを形成すること（ステップＳ３２０）を含む。実施形態において、例えば、第１構造体Ｓ１の第１導電部材５１の上に絶縁層８０Ｌを形成した後に、上記の間の領域１１Ｌａの上に半導体部材１０Ｌを結晶性長させても良い。実施形態において、第１構造体Ｓ１の上に半導体部材１０Ｌを形成した後に、絶縁層８０Ｌを形成しても良い。
図１７及び図１９（ａ）に示すように、製造方法は、第１導電形の第２半導体層１２Ｌと、第２導電形の第３半導体層１３Ｌと、第２導電部材５２と、第２絶縁部８０Ｂと、を形成すること（ステップＳ３３０）を含んでも良い。少なくとも第２半導体層１２Ｌ及び第３半導体層１３Ｌは、半導体部材１０Ｌから形成される。第３半導体層１３Ｌは、第２半導体層１２Ｌと第１構造体Ｓ１との間にある。第２絶縁部８０Ｂは、第２半導体層１２Ｌと第２導電部材５２との間、及び、第３半導体層１３Ｌと第２導電部材５２との間にある。この例では、第４半導体層１４Ｌがさらに設けられる。
例えば、第２導電部材５２は、例えば、絶縁層８０Ｌの一部を除去した後に、導電材料を埋め込むことで形成されても良い。
図１９（ａ）及び図１９（ｂ）に示すように、例えば、第２半導体層１２Ｌの一部を除去して、第４半導体層１４Ｌを露出させる。これにより、半導体装置が得られる。例えば、第１半導体層１１Ｌから第１半導体領域１１が得られる。例えば、第２半導体層１２Ｌから第２半導体領域１２が得られる。例えば、第３半導体層１３Ｌから第１半導体領域１３が得られる。例えば、第４半導体層１４Ｌから導電領域１４ｘが得られる。
第７実施形態に係る製造方法においては、第１導電部材５１が形成されるトレンチＴ１が、第２導電部材５２の形成とは別に形成される。この方法においても、例えば、チャネル長を短くすることが容易であり、ゲート入力電荷量Ｑｇを減少することが容易になる。例えば、ゲートのオーバーラップ量を小さくすることが容易になり、ゲート・ドレイン間電荷量Ｑｄｇを小さくすることが容易になる。例えば、しきい値電圧のばらつきを小さくすることが容易である。
上記の第１〜７実施形態において、第１導電部材５１の結晶方位は、第２導電部材５２の結晶方位と異なっても良い。例えば、第２導電部５２を含む部分の特性が良好になる結晶方位と、第１導電部５１を含む部分の特性が良好になる結晶方位と、を互いに独立して制御できる。
実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
第１導電部材と、
第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域及び第２部分領域を含み、前記第１部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、前記第１方向において、前記第１導電部材は、前記第１部分領域と前記第２導電部材との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２部分領域から前記第２半導体領域への方向は前記第１方向に沿い、前記第２導電部材の一部から前記第２半導体領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
第２導電形の第３半導体領域であって、前記第３半導体領域は、前記第１方向において前記第２部分領域と前記第２半導体領域との間にあり、前記第２導電部材の別の一部から前記第３半導体領域への方向は、前記第２方向に沿う、前記第３半導体領域と、
絶縁部であって、前記絶縁部は、
前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
前記第２方向において前記第２導電部材の前記一部と前記第２半導体領域との間に設けられた第２絶縁領域と、
前記第２方向において前記第２導電部材の前記別の一部と前記第３半導体領域との間に設けられた第３絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第１導電部材と前記第２導電部材との間に空隙がある、半導体装置。
（構成２）
前記第１導電部材は、前記第２導電部材に対向する第１面を含み、
前記第１面は、凹状である、構成１記載の半導体装置。
（構成３）
前記第２導電部材は、前記第１導電部材に対向する第２面を含み、
前記第２面は、凹状である、構成１または２に記載の半導体装置。
（構成４）
第１導電部材と、
第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域及び第２部分領域を含み、前記第１部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、前記第１方向において、前記第１導電部材は、前記第１部分領域と前記第２導電部材との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２部分領域から前記第２半導体領域への方向は前記第１方向に沿い、前記第２導電部材の一部から前記第２半導体領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
前記第１方向において前記第２部分領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域であって、前記第２導電部材の別の一部から前記第３半導体領域への方向は、前記第２方向に沿う、前記第３半導体領域と、
と、
絶縁部であって、前記絶縁部は、
前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
前記第２方向において前記第２導電部材の前記一部と前記第２半導体領域との間に設けられた第２絶縁領域と、
前記第２方向において前記第２導電部材の前記別の一部と前記第３半導体領域との間に設けられた第３絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第１導電部材は、前記第２導電部材に対向する第１面を含み、
前記第１面は、凹状である、半導体装置。
（構成５）
前記第２導電部材は、前記第１導電部材に対向する第２面を含み、
前記第２面は、凹状である、構成４記載の半導体装置。
（構成６）
前記絶縁部は、第４絶縁領域をさらに含み、
前記第４絶縁領域は、前記第１方向において前記第１導電部材の少なくとも一部と前記第２導電部材の少なくとも一部との間に設けられた、構成１〜５のいずれか１つに記載の半導体装置。
（構成７）
前記第１導電部材の結晶方位は、前記第２導電部材の結晶方位と異なる、構成１〜６のいずれか１つに記載の半導体装置。
（構成８）
導電領域をさらに備え、
前記第２半導体領域の少なくとも一部は、前記第２方向において、前記第２導電部材の前記一部と前記導電領域との間にあり、
前記導電領域は、半導体領域であり、前記導電領域における前記第２導電形の不純物の濃度は、前記第３半導体領域における前記第２導電形の前記不純物の濃度よりも高い、構成１〜７のいずれか１つに記載の半導体装置。
（構成９）
前記導電領域は、前記第３半導体領域と接する、構成８記載の半導体装置。
（構成１０）
第１電極及び第２電極をさらに備え、
前記第１方向において、前記第１部分領域は前記第１電極と前記第１導電部材との間にあり、
前記第１電極は、前記第１半導体領域と電気的に接続され、
前記第２電極は、前記第２半導体領域と電気的に接続された、構成１〜８のいずれか１つに記載の半導体装置。
（構成１１）
前記第１導電形の第５半導体領域をさらに備え、
前記第１方向において、前記第５半導体領域の少なくとも一部は、前記第１電極と、前記第１半導体領域と、の間にあり、
前記第５半導体領域における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の前記不純物の濃度よりも高い、構成１０記載の半導体装置。
（構成１２）
第１導電部材と、
第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第３部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、前記第１部分領域は、前記第２方向において前記第３部分領域と前記第２部分領域との間にあり、前記第１導電部材は、前記第１方向において前記第１部分領域と前記第２導電部材との間にあり、前記第１導電部材は、前記第２方向において前記第４部分領域と前記第５部分領域との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第２半導体部分から前記第１半導体部分への方向は、前記第２方向に沿い、前記第１方向において、前記第３部分領域と前記第１半導体部分との間に前記第４部分領域があり、前記第１方向において、前記第２部分領域と前記第２半導体部分との間に前記第５部分領域があり、前記第２導電部材の一部は、前記第１半導体部分と前記第２半導体部分との間にある、前記第２半導体領域と、
第２導電形の第３半導体領域であって、前記第３半導体領域は、第３半導体部分及び第４半導体部分を含み、前記第３半導体部分は、前記第１方向において、前記第４部分領域と前記第１半導体部分との間にあり、前記第４半導体部分は、前記第１方向において、前記第５部分領域と前記第２半導体部分との間にあり、前記第２導電部材の別の一部は、前記第２方向において、前記第３半導体部分と前記第４半導体部分との間にある、前記第３半導体領域と、
絶縁部であって、前記絶縁部は、
前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
前記第２方向において前記第３半導体部分と前記第２導電部材の前記別の一部との間に設けられた第２絶縁領域と、
前記第２方向において前記第２導電部材の前記別の一部と前記第４半導体部分との間に設けられた第３絶縁領域と、
前記第２方向において前記第４部分領域と前記第１導電部材との間に設けられた第４絶縁領域と、
前記第２方向において前記第１導電部材と前記第５部分領域との間に設けられた第５絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第４絶縁領域は、前記第４部分領域と対向する第１側面を含み、
前記第５絶縁領域は、前記第５部分領域と対向する第２側面を含み、
前記第２絶縁領域は、前記第３半導体部分と対向する第３側面を含み、
前記第３絶縁領域は、前記第４半導体部分と対向する第４側面を含み、
前記第１側面と前記第２側面との間の前記第２方向に沿った第１距離は、前記第３側面と前記第４側面との間の前記第２方向に沿った第２距離よりも長い、半導体装置。
（構成１３）
前記第１導電部材の前記第２方向の長さは、前記第２導電部材の前記第２方向に沿う長さよりも長い、構成１２記載の半導体装置。
（構成１４）
第１導電部材と、
第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
第３導電部材であって、前記第１導電部材から前記第３導電部材への第２方向は、前記第１方向と交差する、前記第３導電部材と、
第４導電部材であって、前記第３導電部材から前記第４導電部材への方向は、前記第１方向に沿い、前記第２導電部材から前記第４導電部材への方向は、前記第２方向に沿う、前記第４導電部材と、
前記第２方向において、前記第２導電部材と前記第４導電部材との間に設けられた第５導電部材と、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、前記第３部分領域は、前記第２方向において、前記第１部分領域と前記第２部分領域との間にあり、前記第１部分領域から前記第２導電部材への方向は、前記第１方向に沿い、前記第２部分領域から前記第４導電部材への方向は、前記第１方向に沿い、前記第３部分領域から前記第５導電部材への方向は、前記第１方向に沿い、前記第４部分領域は、前記第１方向において前記第３部分領域と前記第５導電部材との間にあり、前記第４部分領域は、前記第２方向において、前記第１導電部材と前記第２導電部材との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第１半導体部分の少なくとも一部は、前記第２方向において前記第２導電部材と前記第５導電部材との間にあり、前記第２半導体部分の少なくとも一部は、前記第２方向において前記第５導電部材と前記第４導電部材との間にある、前記第１半導体領域と、
第２導電形の第３半導体領域であって、前記第３半導体領域は、第３半導体部分及び第４半導体部分を含み、前記第３半導体部分は、前記第１方向において、前記第１半導体領域と前記第１導体部分との間にあり、前記第４半導体部分は、前記第１方向において、前記第１半導体領域と前記第２半導体部分との間にあり、前記第３半導体部分は、前記第２方向において、前記第２導電部材と前記第５導電部材との間にあり、前記第４半導体部分は、前記第２方向において、前記第５導電部材と前記第４導電部材との間にある、前記第３半導体領域と、
絶縁部であって、前記絶縁部は、
前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
前記第１方向において前記第２部分領域と前記第３導電部材との間に設けられた第２絶縁領域と、
前記第１方向において前記第４部分領域と前記第５導電部材との間に設けられた第３絶縁領域と、
前記第２方向において前記第１導電部材と前記第４部分領域との間に設けられた第４絶縁領域と、
前記第２方向において前記第４部分領域と前記第３導電部材との間に設けられた第５絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第４部分領域は、前記第３絶縁領域、前記第４絶縁領域及び前記第５絶縁領域と接した、半導体装置。
（構成１５）
前記絶縁部は、
前記第２方向において前記第２導電部材と前記第３半導体部分との間に設けられた第６絶縁領域と、
前記第２方向において前記第４半導体部分と前記第４導電部材との間に設けられた第７絶縁領域と、
前記第２方向において前記第３半導体部分と前記第５導電部材との間に設けられた第８絶縁領域と、
前記第２方向において前記第５導電部材と前記第４半導体部分との間に設けられた第９絶縁領域と、
をさらに含む、構成１４記載の半導体装置。
（構成１６）
第１導電部材と、
第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
第３導電部材であって、前記第３導電部材は、第１導電部分及び第２導電部分を含み、前記第１導電部分は、前記第１導電部材と前記第２導電部材との間に設けられた、前記第３導電部材と、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、前記第１部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、前記第１方向において、前記第１導電部材は、前記第１部分領域と前記第２導電部材との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２部分領域から前記第２半導体領域への方向は前記第１方向に沿い、前記第２導電部材の一部から前記第２半導体領域への方向は、前記第２方向に沿い、前記第３部分領域は、前記第１方向において前記第２部分領域と前記第２半導体領域との間にあり、前記第２導電部分は、前記第１方向において前記第３部分領域と前記第２半導体領域との間にある、前記第２半導体領域と、
第２導電形の第３半導体領域であって、前記第３半導体領域は、前記第１方向において前記第２導電部分と前記第２半導体領域との間に設けられ、前記第２導電部材の別の一部から前記第３半導体領域への方向は、前記第２方向に沿う、前記第３半導体領域と、
前記第１導電形の第４半導体領域であって、前記第４半導体領域は、前記第１方向において、前記第２導電部分と前記第３半導体領域との間にある、前記第４半導体領域と、
絶縁部であって、前記絶縁部は、前記第１導電部材と前記第１導電部分との間に設けられた第１絶縁領域と、前記第１導電部分と前記第２導電部材との間に設けられた第２絶縁領域と、を含む、前記絶縁部と、
を備えた半導体装置。
（構成１７）
前記第２導電部分は、前記第３部分領域と接し、前記第４半導体領域と接した、構成１６記載の半導体装置。
（構成１８）
第１導電部材と、
第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域及び第２部分領域を含み、前記第１部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、前記第１方向において、前記第１導電部材は、前記第１部分領域と前記第２導電部材との間にある、前記第１半導体領域と、
前記第１導電形の第２半導体領域であって、前記第２部分領域から前記第２半導体領域への方向は前記第１方向に沿い、前記第２導電部材の一部から前記第２半導体領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
第２導電形の第３半導体領域であって、前記第３半導体領域は、前記第１方向において前記第２部分領域と前記第２半導体領域との間にあり、前記第２導電部材の別の一部から前記第３半導体領域への方向は、前記第２方向に沿う、前記第３半導体領域と、
絶縁部であって、前記絶縁部は、
前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
前記第２方向において前記第２導電部材の前記一部と前記第２半導体領域との間に設けられた第２絶縁領域と、
前記第２方向において前記第２導電部材の前記別の一部と前記第３半導体領域との間に設けられた第３絶縁領域と、
を含む、前記絶縁部と、
を備え、
前記第１導電部材の結晶方位は、前記第２導電部材の結晶方位と異なる、半導体装置。
（構成１９）
第１構造体及び第２構造体を準備し、前記第１構造体は、第１導電形の第１半導体層と、第１導電部材と、前記第１半導体層と前記第１導電部材との間に設けられた第１絶縁部と、を含み、前記第２構造体は、前記第１導電形の第２半導体層と、第２導電形の第３半導体層と、前記第１導電形の第４半導体層と、第２導電部材と、第２絶縁部と、を含み、前記第３半導体層は、前記第２半導体層と前記第４半導体層との間にあり、前記第２絶縁部は、前記第２半導体層と前記第２導電部材との間、前記第３半導体層と前記第２導電部材との間、及び、前記第４半導体層と前記第２導電部材との間にあり、
前記第１半導体層と前記第４半導体層とを接合させる、半導体装置の製造方法。
（構成２０）
前記接合の前に、前記第１導電部材の第１面、及び、前記第２導電部材の第２面の少なくともいずれかを凹状にすることをさらに備え、
前記接合は、前記第２面を前記第１面と対向させることを含む、構成１９記載の半導体装置の製造方法。
（構成２１）
第１構造体を準備し、前記第１構造体は、第１導電形の第１半導体層と、第１導電部材と、前記第１半導体層と前記第１導電部材との間に設けられた第１絶縁部と、を含み、
前記第１構造体に半導体部材を接合し、
前記第１導電形の第２半導体層と、第２導電形の第３半導体層と、第２導電部材と、第２絶縁部と、を形成し、少なくとも前記第２半導体層及び第３半導体層は、前記半導体部材から形成され、前記第３半導体層は、前記第２半導体層と前記第１構造体との間にあり、前記第２絶縁部は、前記第２半導体層と前記第２導電部材との間、前記第３半導体層と前記第２導電部材との間にある、半導体装置の製造方法。
（構成２２）
第１構造体を準備し、前記第１構造体は、第１導電形の第１半導体層と、複数の第１導電部材と、前記第１半導体層と前記複数の第１導電部材との間に設けられた第１絶縁部と、を含み、前記第１半導体層は、前記複数の第１導電部材の間の領域を含み、
前記間の領域の上に半導体部材を形成し、
前記第１導電形の第２半導体層と、第２導電形の第３半導体層と、第２導電部材と、第２絶縁部と、を形成し、少なくとも前記第２半導体層及び第３半導体層は、前記半導体部材から形成され、前記第３半導体層は、前記第２半導体層と前記第１構造体との間にあり、前記第２絶縁部は、前記第２半導体層と前記第２導電部材との間、及び、前記第３半導体層と前記第２導電部材との間にある、半導体装置の製造方法。
実施形態によれば、特性を向上できる導体装置及びその製造方法が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる導電部材、半導体領域、半導体層、絶縁部及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｌ…半導体部材、 １１〜１５…第１〜第５半導体領域、 １１Ｌ〜１５Ｌ…第１〜第５半導体層、 １１Ｌａ…領域、 １１ａ〜１１ｅ…第１〜第５部分領域、 １１ｐ、１１ｑ…部分領域、 １２ａ、１２ｂ…第１、第２半導体部分、 １３ｃ、１３ｄ…第３、第４半導体部分、 １４…導電領域、 １６Ｌ…導電層、 ５０Ｆ…フィールドプレート、 ５０Ｇ…ゲート電極、 ５１〜５５…第１〜第５導電部材、 ５１ａ、５１ｂ…第１、第２面部分、 ５１ｆ…第１面、 ５２ｃ、５２ｄ…第３、第４面部分、 ５２ｆ…第２面、 ５２ｐ、５２ｑ…一部、 ５３ａ、５３ｂ…第１、第２導電部分、 ５８…配線、 ６５…空隙、 ８０…絶縁部、 ８０Ａ、８０Ｂ…第１、第２絶縁部、 ８０Ｌ…絶縁層、 ８１〜８９…第１〜第９絶縁領域、 ８５Ａ〜８７Ａ…第５〜第７絶縁領域、 １１０、１１０ａ、１１０ｂ、１１０ｃ、１２０、１３０、１４０…半導体装置、 Ｅ１、Ｅ２…第１、第２電極、 Ｓ１、Ｓ２…第１、第２構造体、 Ｔ１、Ｔ２…第１、第２トレンチ、 Ｔｒ１、Ｔｒ２…第１、第２トランジスタ、 ｄ１、ｄ２…距離、 ｄｘ１、ｄｘ２…第１、第２距離、 ｓｆ１〜ｓｆ４…第１〜第４側面、 ｗ１、ｗ２…長さ

Claims (14)

  1. 第１導電部材と、
    第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
    第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域及び第２部分領域を含み、前記第１部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、前記第１方向において、前記第１導電部材は、前記第１部分領域と前記第２導電部材との間にある、前記第１半導体領域と、
    前記第１導電形の第２半導体領域であって、前記第２部分領域から前記第２半導体領域への方向は前記第１方向に沿い、前記第２導電部材の一部から前記第２半導体領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
    第２導電形の第３半導体領域であって、前記第３半導体領域は、前記第１方向において前記第２部分領域と前記第２半導体領域との間にあり、前記第２導電部材の別の一部から前記第３半導体領域への方向は、前記第２方向に沿う、前記第３半導体領域と、
    絶縁部であって、前記絶縁部は、
    前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
    前記第２方向において前記第２導電部材の前記一部と前記第２半導体領域との間に設けられた第２絶縁領域と、
    前記第２方向において前記第２導電部材の前記別の一部と前記第３半導体領域との間に設けられた第３絶縁領域と、
    を含む、前記絶縁部と、
    を備え、
    前記第１導電部材と前記第２導電部材との間に空隙がある、半導体装置。
  2. 前記第１導電部材は、前記第２導電部材に対向する第１面を含み、
    前記第１面は、凹状である、請求項１記載の半導体装置。
  3. 前記第２導電部材は、前記第１導電部材に対向する第２面を含み、
    前記第２面は、凹状である、請求項１または２に記載の半導体装置。
  4. 前記絶縁部は、第４絶縁領域をさらに含み、
    前記第４絶縁領域は、前記第１方向において前記第１導電部材の少なくとも一部と前記第２導電部材の少なくとも一部との間に設けられた、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第１導電部材の結晶方位は、前記第２導電部材の結晶方位と異なる、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 導電領域をさらに備え、
    前記第２半導体領域の少なくとも一部は、前記第２方向において、前記第２導電部材の前記一部と前記導電領域との間にあり、
    前記導電領域は、半導体領域であり、前記導電領域における前記第２導電形の不純物の濃度は、前記第３半導体領域における前記第２導電形の前記不純物の濃度よりも高い、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記導電領域は、前記第３半導体領域と接する、請求項６記載の半導体装置。
  8. 第１電極及び第２電極をさらに備え、
    前記第１方向において、前記第１部分領域は前記第１電極と前記第１導電部材との間にあり、
    前記第１電極は、前記第１半導体領域と電気的に接続され、
    前記第２電極は、前記第２半導体領域と電気的に接続された、請求項１〜６のいずれか１つに記載の半導体装置。
  9. 前記第１導電形の第５半導体領域をさらに備え、
    前記第１方向において、前記第５半導体領域の少なくとも一部は、前記第１電極と、前記第１半導体領域と、の間にあり、
    前記第５半導体領域における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の前記不純物の濃度よりも高い、請求項８記載の半導体装置。
  10. 第１導電部材と、
    第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
    第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第３部分領域から前記第２部分領域への第２方向は、前記第１方向と交差し、前記第１部分領域は、前記第２方向において前記第３部分領域と前記第２部分領域との間にあり、前記第１導電部材は、前記第１方向において前記第１部分領域と前記第２導電部材との間にあり、前記第１導電部材は、前記第２方向において前記第４部分領域と前記第５部分領域との間にある、前記第１半導体領域と、
    前記第１導電形の第２半導体領域であって、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第２半導体部分から前記第１半導体部分への方向は、前記第２方向に沿い、前記第１方向において、前記第３部分領域と前記第１半導体部分との間に前記第４部分領域があり、前記第１方向において、前記第２部分領域と前記第２半導体部分との間に前記第５部分領域があり、前記第２導電部材の一部は、前記第１半導体部分と前記第２半導体部分との間にある、前記第２半導体領域と、
    第２導電形の第３半導体領域であって、前記第３半導体領域は、第３半導体部分及び第４半導体部分を含み、前記第３半導体部分は、前記第１方向において、前記第４部分領域と前記第１半導体部分との間にあり、前記第４半導体部分は、前記第１方向において、前記第５部分領域と前記第２半導体部分との間にあり、前記第２導電部材の別の一部は、前記第２方向において、前記第３半導体部分と前記第４半導体部分との間にある、前記第３半導体領域と、
    絶縁部であって、前記絶縁部は、
    前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
    前記第２方向において前記第３半導体部分と前記第２導電部材の前記別の一部との間に設けられた第２絶縁領域と、
    前記第２方向において前記第２導電部材の前記別の一部と前記第４半導体部分との間に設けられた第３絶縁領域と、
    前記第２方向において前記第４部分領域と前記第１導電部材との間に設けられた第４絶縁領域と、
    前記第２方向において前記第１導電部材と前記第５部分領域との間に設けられた第５絶縁領域と、
    を含む、前記絶縁部と、
    を備え、
    前記第４絶縁領域は、前記第４部分領域と対向する第１側面を含み、
    前記第５絶縁領域は、前記第５部分領域と対向する第２側面を含み、
    前記第２絶縁領域は、前記第３半導体部分と対向する第３側面を含み、
    前記第３絶縁領域は、前記第４半導体部分と対向する第４側面を含み、
    前記第１側面と前記第２側面との間の前記第２方向に沿った第１距離は、前記第３側面と前記第４側面との間の前記第２方向に沿った第２距離よりも長い、半導体装置。
  11. 前記第１導電部材の前記第２方向の長さは、前記第２導電部材の前記第２方向に沿う長さよりも長い、請求項１０記載の半導体装置。
  12. 第１導電部材と、
    第２導電部材であって、前記第１導電部材から前記第２導電部材への方向は、第１方向に沿う、前記第２導電部材と、
    第３導電部材であって、前記第１導電部材から前記第３導電部材への第２方向は、前記第１方向と交差する、前記第３導電部材と、
    第４導電部材であって、前記第３導電部材から前記第４導電部材への方向は、前記第１方向に沿い、前記第２導電部材から前記第４導電部材への方向は、前記第２方向に沿う、前記第４導電部材と、
    前記第２方向において、前記第２導電部材と前記第４導電部材との間に設けられた第５導電部材と、
    第１導電形の第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域及び第４部分領域を含み、前記第３部分領域は、前記第２方向において、前記第１部分領域と前記第２部分領域との間にあり、前記第１部分領域から前記第２導電部材への方向は、前記第１方向に沿い、前記第２部分領域から前記第４導電部材への方向は、前記第１方向に沿い、前記第３部分領域から前記第５導電部材への方向は、前記第１方向に沿い、前記第４部分領域は、前記第１方向において前記第３部分領域と前記第５導電部材との間にあり、前記第４部分領域は、前記第２方向において、前記第１導電部材と前記第２導電部材との間にある、前記第１半導体領域と、
    前記第１導電形の第２半導体領域であって、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第１半導体部分の少なくとも一部は、前記第２方向において前記第２導電部材と前記第５導電部材との間にあり、前記第２半導体部分の少なくとも一部は、前記第２方向において前記第５導電部材と前記第４導電部材との間にある、前記第１半導体領域と、
    第２導電形の第３半導体領域であって、前記第３半導体領域は、第３半導体部分及び第４半導体部分を含み、前記第３半導体部分は、前記第１方向において、前記第１半導体領域と前記第１導体部分との間にあり、前記第４半導体部分は、前記第１方向において、前記第１半導体領域と前記第２半導体部分との間にあり、前記第３半導体部分は、前記第２方向において、前記第２導電部材と前記第５導電部材との間にあり、前記第４半導体部分は、前記第２方向において、前記第５導電部材と前記第４導電部材との間にある、前記第３半導体領域と、
    絶縁部であって、前記絶縁部は、
    前記第１方向において前記第１部分領域と前記第１導電部材との間に設けられた第１絶縁領域と、
    前記第１方向において前記第２部分領域と前記第３導電部材との間に設けられた第２絶縁領域と、
    前記第１方向において前記第４部分領域と前記第５導電部材との間に設けられた第３絶縁領域と、
    前記第２方向において前記第１導電部材と前記第４部分領域との間に設けられた第４絶縁領域と、
    前記第２方向において前記第４部分領域と前記第３導電部材との間に設けられた第５絶縁領域と、
    を含む、前記絶縁部と、
    を備え、
    前記第４部分領域は、前記第３絶縁領域、前記第４絶縁領域及び前記第５絶縁領域と接した、半導体装置。
  13. 前記絶縁部は、
    前記第２方向において前記第２導電部材と前記第３半導体部分との間に設けられた第６絶縁領域と、
    前記第２方向において前記第４半導体部分と前記第４導電部材との間に設けられた第７絶縁領域と、
    前記第２方向において前記第３半導体部分と前記第５導電部材との間に設けられた第８絶縁領域と、
    前記第２方向において前記第５導電部材と前記第４半導体部分との間に設けられた第９絶縁領域と、
    をさらに含む、請求項１２記載の半導体装置。
  14. 第１構造体及び第２構造体を準備し、前記第１構造体は、第１導電形の第１半導体層と、第１導電部材と、前記第１半導体層と前記第１導電部材との間に設けられた第１絶縁部と、を含み、前記第２構造体は、前記第１導電形の第２半導体層と、第２導電形の第３半導体層と、前記第１導電形の第４半導体層と、第２導電部材と、第２絶縁部と、を含み、前記第３半導体層は、前記第２半導体層と前記第４半導体層との間にあり、前記第２絶縁部は、前記第２半導体層と前記第２導電部材との間、前記第３半導体層と前記第２導電部材との間、及び、前記第４半導体層と前記第２導電部材との間にあり、
    前記第１半導体層と前記第４半導体層とを接合させる、半導体装置の製造方法。
JP2019221369A 2019-12-06 2019-12-06 半導体装置及びその製造方法 Active JP7319491B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019221369A JP7319491B2 (ja) 2019-12-06 2019-12-06 半導体装置及びその製造方法
US17/017,332 US11404550B2 (en) 2019-12-06 2020-09-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019221369A JP7319491B2 (ja) 2019-12-06 2019-12-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021093392A true JP2021093392A (ja) 2021-06-17
JP7319491B2 JP7319491B2 (ja) 2023-08-02

Family

ID=76210266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019221369A Active JP7319491B2 (ja) 2019-12-06 2019-12-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US11404550B2 (ja)
JP (1) JP7319491B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410995B1 (en) * 2021-05-14 2022-08-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming thereof
EP4372825A1 (en) * 2022-11-16 2024-05-22 Nexperia B.V. A method of manufacturing a semiconductor device and a semiconductor device
CN115799307B (zh) * 2022-11-29 2023-07-21 上海功成半导体科技有限公司 屏蔽栅功率器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511932A (ja) * 2002-08-23 2006-04-06 フェアチャイルド・セミコンダクター・コーポレーション ミラー容量及びスイッチング損失を低減するために改良されたｍｏｓゲートを有する装置およびその製造方法
JP2007142276A (ja) * 2005-11-21 2007-06-07 Toshiba Corp 半導体装置及びその製造方法
JP2012059943A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
JP2014518017A (ja) * 2011-05-18 2014-07-24 ビシャイ‐シリコニックス 半導体デバイス
JP2014187194A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法
JP2016154218A (ja) * 2014-12-23 2016-08-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トランジスタセルおよびエンハンスメントセルを有する半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475864B1 (en) 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4774586B2 (ja) 1999-10-21 2011-09-14 富士電機株式会社 半導体素子の製造方法
JP2012204395A (ja) 2011-03-23 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP2014225693A (ja) 2014-08-04 2014-12-04 株式会社東芝 半導体装置およびその製造方法
JP6400545B2 (ja) 2015-09-11 2018-10-03 株式会社東芝 半導体装置
JP6792345B2 (ja) 2016-04-06 2020-11-25 ローム株式会社 半導体装置の製造方法
JP7164497B2 (ja) * 2019-08-23 2022-11-01 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511932A (ja) * 2002-08-23 2006-04-06 フェアチャイルド・セミコンダクター・コーポレーション ミラー容量及びスイッチング損失を低減するために改良されたｍｏｓゲートを有する装置およびその製造方法
JP2007142276A (ja) * 2005-11-21 2007-06-07 Toshiba Corp 半導体装置及びその製造方法
JP2012059943A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
JP2014518017A (ja) * 2011-05-18 2014-07-24 ビシャイ‐シリコニックス 半導体デバイス
JP2014187194A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法
JP2016154218A (ja) * 2014-12-23 2016-08-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トランジスタセルおよびエンハンスメントセルを有する半導体装置

Also Published As

Publication number Publication date
US11404550B2 (en) 2022-08-02
US20210175339A1 (en) 2021-06-10
JP7319491B2 (ja) 2023-08-02

Similar Documents

Publication Publication Date Title
US8022414B2 (en) Silicon carbide semiconductor device, and method of manufacturing the same
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US20160240614A1 (en) Semiconductor device and semiconductor package
JP7319491B2 (ja) 半導体装置及びその製造方法
US9825148B2 (en) Semiconductor device comprising an isolation trench
US10249717B2 (en) Semiconductor device and method for manufacturing the same
US20130082302A1 (en) Semiconductor device
US9893158B2 (en) Semiconductor device comprising a gradually increasing field dielectric layer and method of manufacturing a semiconductor device
CN101740628A (zh) 集成电路晶体管
JPH11238877A (ja) 縦型ｍｉｓｆｅｔ及びその製造方法
TW201719890A (zh) 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
WO2010073991A1 (ja) 半導体装置およびその製造方法
KR20230079447A (ko) 트렌치 게이트를 포함하는 전력 반도체 디바이스들 및 그러한 디바이스들을 형성하는 방법들
US10211331B2 (en) Semiconductor device
US10096676B2 (en) Semiconductor device and manufacturing method thereof
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
CN104681614A (zh) 半导体装置
US9406796B2 (en) Semiconductor device
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
JPS6336571A (ja) 半導体装置
US20240055528A1 (en) Vertical field-effect transistor and method for forming same
JP2015056492A (ja) 半導体装置
JP7381425B2 (ja) 半導体装置及びその製造方法
US11862698B2 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230616

R151 Written notification of patent or utility model registration

Ref document number: 7319491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151