JP2007142276A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007142276A
JP2007142276A JP2005336184A JP2005336184A JP2007142276A JP 2007142276 A JP2007142276 A JP 2007142276A JP 2005336184 A JP2005336184 A JP 2005336184A JP 2005336184 A JP2005336184 A JP 2005336184A JP 2007142276 A JP2007142276 A JP 2007142276A
Authority
JP
Japan
Prior art keywords
microchannel
semiconductor substrate
semiconductor device
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005336184A
Other languages
English (en)
Inventor
Naohito Chikamatsu
尚人 親松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005336184A priority Critical patent/JP2007142276A/ja
Priority to US11/602,494 priority patent/US7569931B2/en
Publication of JP2007142276A publication Critical patent/JP2007142276A/ja
Priority to US12/499,408 priority patent/US7741159B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Element Separation (AREA)

Abstract

【課題】半導体素子等に起因して発生する熱を効率よく放熱する。
【解決手段】半導体装置は、半導体基板１１と、半導体基板に設けられた第１の拡散領域１２と、第１の拡散領域１２に設けられた半導体素子１７と、第１の拡散領域１２に設けられ、かつ冷却用の流体が供給される通路１４とを含む。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に係り、特に冷却可能な半導体装置及びその製造方法に関する。
半導体集積回路には種々の分野から小型化及び高集積化等の要求がなされている。これに応じて、半導体素子及びプロセスの微細化と半導体素子の性能向上とに伴い、半導体集積回路の集積度及び性能は確実に向上を続けてきた。
一方、半導体集積回路の集積度及び性能の向上は、半導体集積回路の消費電力の飛躍的な増大をもたらす。さらに、この消費電力の増大に起因する発熱は、半導体素子の性能、半導体集積回路の信頼性、或いは安全性に大きな障害をもたらす。
この半導体集積回路の発熱は、一般に半導体基板裏面からいかに効率よく放熱するかが鍵で、低熱抵抗の材料の使用、或いは効率的な放熱のためのヒートパイプ等の構造の工夫が図られている。
しかしながら、増大する消費電力に対して、冷却技術が十分に追随できていない。このため、半導体基板内に設けられた素子領域が高温になり、半導体素子ひいては半導体集積回路が故障してしまう。また、発熱の問題から半導体集積回路に局所的に温度上昇する領域が発生してしまうため、温度上昇時の電圧制御等、性能を制約した範囲内でしか半導体集積回路を使用できなくなってしまう。
また、この種の関連技術として、基板の素子が形成された面の裏面に冷媒を流すためのマイクロチャネルを備えた半導体装置が開示されている（特許文献１参）。
米国特許第５，９９８，２４０号明細書
本発明は、半導体素子等に起因して発生する熱を効率よく放熱することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板に設けられた第１の拡散領域と、前記第１の拡散領域に設けられた半導体素子と、前記第１の拡散領域に設けられ、かつ冷却用の流体が供給される通路とを具備する。
本発明の第２の視点に係る半導体装置は、半導体基板と、前記半導体基板に設けられた第１の拡散領域と、前記第１の拡散領域に設けられた第１の半導体素子と、前記第１の拡散領域に設けられ、かつ冷却用の流体が供給される通路と、前記第１の拡散領域と前記通路とを電気的に絶縁し、かつ前記通路を包囲する絶縁層とを具備する。
本発明の第３の視点に係る半導体装置は、半導体基板と、前記半導体基板に設けられた拡散領域と、前記拡散領域に設けられた半導体素子と、前記半導体基板上に設けられた層間絶縁層と、前記層間絶縁層内に設けられ、かつ冷却用の流体が供給される通路とを具備する。
本発明の第４の視点に係る半導体装置の製造方法は、半導体基板の半導体素子が形成される上面内に、それぞれが第１の方向に配置されるように同じ深さの複数の溝を形成する工程と、前記半導体基板が粘性流動するように前記半導体基板を熱処理し、前記半導体基板の前記上面内に冷却用の流体が供給される通路を形成する工程とを具備する。
本発明の第５の視点に係る半導体装置の製造方法は、半導体基板の半導体素子が形成される上面内に、第１の溝と、深さの幅に対する比で規定されるアスペクト比が前記第１の溝より大きい第２の溝とを形成する工程と、前記第１及び第２の溝に絶縁体を埋め込み、前記第２の溝内に絶縁層で包囲されかつ冷却用の流体が供給される通路を形成する工程とを具備する。
本発明によれば、半導体素子等に起因して発生する熱を効率よく放熱することができる半導体装置及びその製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。なお、図１は、マイクロチャネルの延在方向に垂直な方向に切断した断面図である。
ｐ型半導体基板１１の表面領域には、ｐ型拡散領域（ｐ型ウェル）１２とｎ型拡散領域（ｎ型ウェル）１３とが設けられている。半導体基板１１としては、例えば、Ｓｉ，Ｇｅ等の真性半導体、ＧａＡｓ，ＺｎＳｅ等の化合物半導体、及び、これら半導体に不純物をドーピングした高導電性半導体等があげられる。
ｐ型ウェル１２は、半導体基板１１に不純物としてホウ素（Ｂ）等を拡散して形成され、例えば１Ｅ−１７ｃｍ−３程度の低濃度不純物領域からなる。ｎ型ウェル１３は、半導体基板１１に不純物としてリン（Ｐ）等を拡散して形成され、例えば１Ｅ−１７ｃｍ−３程度の低濃度不純物領域からなる。
ｐ型ウェル１２内には、半導体装置を冷却するための流体が流れる通路であるマイクロチャネル１４が設けられている。また、ｎ型ウェル１３内には、流体の通路であるマイクロチャネル１５が設けられている。マイクロチャネル１４，１５の幅は、例えば０．３μｍである。また、マイクロチャネル１４，１５の深さは例えば０．３μｍである。
図２は、マイクロチャネル１４の延在方向に切断した場合の半導体装置の断面図である。なお、半導体基板１１に形成された半導体素子や半導体基板１１上に形成された配線層等については図示を省略している。
マイクロチャネル１４は、所定の方向に延在するように設けられている。マイクロチャネル１４の長さは、半導体基板１１のうちで半導体素子が形成される領域の長さよりも大きく設定される。
マイクロチャネル１４の両端には、マイクロチャネル１４内に流す流体を供給するための開口部１４ａが設けられている。この開口部１４ａは、例えばマイクロチャネル１４の端から上方向に設けられている。また、開口部１４ａは、半導体基板１１の側面に設けられていてもよい。この場合、マイクロチャネル１４は、半導体基板１１内を直線方向に横切る通路により構成される。マイクロチャネル１５の構成についても同様である。
半導体基板１１内には、半導体基板１１に形成される複数の半導体素子等を電気的に分離するために素子分離領域１６が設けられている。素子分離領域１６は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。
半導体基板１１には、半導体素子等が設けられる。また、半導体基板１１上には、配線層等が設けられる。本実施形態では、半導体素子としてＭＯＳ（Metal Oxide Semiconductor）トランジスタを一例として説明する。
ｐ型ウェル１２には、ｎ型ＭＯＳトランジスタ１７が設けられている。すなわち、ｐ型ウェル１２上には、例えばＳｉＯ２からなるゲート絶縁膜１７ａが設けられている。ゲート絶縁膜１７ａ上には、例えば多結晶Ｓｉからなるゲート電極１７ｂが設けられている。ゲート電極１７ｂの両側面には、それぞれゲート側壁絶縁膜１７ｃが設けられている。ゲート電極１７ｂ両側のｐ型ウェル１２内には、ｎ＋型拡散領域からなるソース領域１７ｄ及びドレイン領域１７ｅが設けられている。ソース領域１７ｄ及びドレイン領域１７ｅは、１Ｅ＋２０ｃｍ−３程度の不純物濃度を有する。
ｎ型ウェル１３には、ｐ型ＭＯＳトランジスタ１８が設けられている。すなわち、ｎ型ウェル１３上には、例えばＳｉＯ２からなるゲート絶縁膜１８ａが設けられている。ゲート絶縁膜１８ａ上には、例えば多結晶Ｓｉからなるゲート電極１８ｂが設けられている。ゲート電極１８ｂの両側面には、それぞれゲート側壁絶縁膜１８ｃが設けられている。ゲート電極１８ｂ両側のｎ型ウェル１３内には、ｐ＋型拡散領域からなるソース領域１８ｄ及びドレイン領域１８ｅが設けられている。ソース領域１８ｄ及びドレイン領域１８ｅは、１Ｅ＋２０ｃｍ−３程度の不純物濃度を有する。
また、ｐ型ウェル１２には、基板バイアスのためのｐ＋型の高濃度不純物領域１９が設けられている。ｎ型ウェル１３には、基板バイアスのためのｎ＋型の高濃度不純物領域２０が設けられている。高濃度不純物領域１９，２０の不純物濃度は、例えばソース領域／ドレイン領域と同じである。
なお、ｐ型半導体基板１１、ｐ型ウェル１２及びｐ＋型の高濃度不純物領域１９には、接地電位Ｖｓｓが供給される。ｎ型ウェル１３及びｎ＋型の高濃度不純物領域２０には、電源電位Ｖｄｄが供給される。
半導体基板１１上には、例えばＳｉＯ２からなる層間絶縁層２１が設けられている。層間絶縁層２１内には、半導体基板１１に設けられた半導体素子に接続されたコンタクトプラグ２２が設けられている。コンタクトプラグ２２としては、例えばＷが用いられる。層間絶縁層２１上には、絶縁層２４が設けられている。絶縁層２４内には、コンタクトプラグ２２に接続された配線層２３が設けられている。配線層２３としては、例えばＣｕが用いられる。このようにして半導体装置が構成される。
次に、半導体装置の製造方法の一例について説明する。なお、図３は、半導体装置の製造工程を示す平面図である。図４乃至図６は、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図である。図７及び図８は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図である。
先ず、図３及び図４（図３に示したＩＶ−ＩＶ線に沿った断面図）に示すように、半導体基板１１に、リソグラフィ法及びＲＩＥ（Reactive Ion Etching）法を用いて複数の溝１４ｂを形成する。この溝１４ｂの幅（すなわち、平面図において溝１４ｂの縦と横との長さ）は、例えば０．３μｍである。隣接する溝１４ｂの間隔は、例えば０．３μｍである。
次に、図５に示すように、半導体基板１１を高温で熱処理する。この熱処理の温度は、半導体基板１１がＳｉで構成されている場合、Ｓｉが粘性流動する１０００度以上に設定される。これにより、複数の溝１４ｂの開口部が閉じて複数の空洞が形成され、さらに隣接する空洞が結合する。最終的には、図６に示すように、全ての空洞が結合し、１本のマイクロチャネル１４が形成される。
次に、図２に示すように、マイクロチャネル１４の両端に接続されかつ流体を供給するための開口部１４ａをリソグラフィ法及びＲＩＥ法を用いて形成する。なお、マイクロチャネル１５の製造方法についても同様である。
次に、図７に示すように、半導体基板１１に低濃度（１Ｅ−１７ｃｍ−３程度）のｐ型不純物を導入してｐ型ウェル１２を形成する。また、半導体基板１１に低濃度（１Ｅ−１７ｃｍ−３程度）のｎ型不純物を導入してｎ型ウェル１３を形成する。なお、この際、ｐ型ウェル１２の深さがマイクロチャネル１４の底面の深さより深くなるように、ｐ型ウェル１２を形成する。同様に、ｎ型ウェル１３の深さがマイクロチャネル１５の底面の深さより深くなるように、ｎ型ウェル１３を形成する。
次に、半導体基板１１内に、選択的にＳＴＩ１６を形成する。すなわち、リソグラフィ法及びＲＩＥ法を用いてＳＴＩ１６形成領域に溝を形成し、この溝にＳｉＯ２等からなる絶縁体を埋め込む。そして、ＣＭＰ（Chemical Mechanical Polishing）法を用いてＳＴＩ１６形成領域以外の余分な絶縁層を除去すると共に半導体基板１１表面を平坦化する。
次に、図８に示すように、ｐ型ウェル１２上に、リソグラフィ法及びＲＩＥ法を用いてゲート絶縁膜１７ａを形成する。次に、ゲート絶縁膜１７ａ上に、ＣＶＤ（Chemical Vapor Deposition）法を用いて多結晶Ｓｉを堆積する。そして、この多結晶Ｓｉ層をリソグラフィ法及びＲＩＥ法を用いてパターニングし、ゲート絶縁膜１７ａ上にゲート電極１７ｂを形成する。
次に、ｐ型ウェル１２内にゲート電極１７ｂをマスクとして低濃度のｎ型不純物を導入し、ゲート電極１７ｂの両側のｐウェル１２内にエクステンション領域を形成する。次に、ゲート電極１７ｂの両側面に、それぞれゲート側壁絶縁膜１７ｃを形成する。そして、ｐ型ウェル１２内にゲート側壁絶縁膜１７ｃをマスクとして高濃度（１Ｅ＋２０ｃｍ−３程度）のｎ＋型不純物を導入し、ゲート側壁絶縁膜１７ｃの両側のｐ型ウェル１２内にソース領域１７ｄ及びドレイン領域１７ｅを形成する。このようにしてｎ型ＭＯＳトランジスタ１７が形成される。
また、図８に示すように、ｐ型ウェル１２内に、高濃度（１Ｅ＋２０ｃｍ−３程度）のｐ＋型不純物を導入して基板バイアスのための高濃度不純物領域１９を形成する。なお、ｐ型ＭＯＳトランジスタ１８及び高濃度不純物領域２０は、導電型が異なる以外は、ｎ型ＭＯＳトランジスタ１７及び高濃度不純物領域１９の製造工程と同じである。
次に、図１に示すように、半導体基板１１上に、ＣＶＤ法を用いて層間絶縁層２１を堆積する。次に、この層間絶縁層２１内に、リソグラフィ法及びＲＩＥ法を用いて、ＭＯＳトランジスタのソース領域及びドレイン領域と高濃度不純物領域とを露出する溝を形成する。そして、この溝に例えばＷからなる金属を埋めこんでコンタクトプラグ２２を形成する。
次に、層間絶縁層２１及びコンタクトプラグ２２上に、ＣＶＤ法を用いて絶縁層２４を堆積する。次に、この絶縁層２４内の配線形成領域に、リソグラフィ法及びＲＩＥ法を用いて溝を形成する。そして、この溝に例えばＣｕからなる金属を埋めこんで、コンタクトプラグ２２に接続される配線層２３を形成する。このようにして半導体装置が形成される。
ところで、一般に半導体装置（例えば、半導体集積回路）の電力消費により発生する熱は、抵抗値の大きい半導体素子、すなわちＭＯＳトランジスタをはじめとする半導体基板近辺で多く発生し、この熱が半導体基板の下面、及び半導体基板の上方に形成された配線等を介して半導体装置の外へ放熱される。しかしながら、消費電力の増大に伴い、この放熱能力を超える熱が発生するため、熱発生源に近いところから、効率的に熱を奪うことが求められている。
本実施形態では、これらの状況を考慮し、半導体基板１１に形成された熱発生源である半導体素子等に近接した領域に放熱用のマイクロチャネル１４，１５を設けている。そして、このマイクロチャネル１４，１５内に冷却用の流体を流す。
この冷却用の流体は、半導体基板１１上に設けられたポンプ、もしくは半導体装置の外部に設けられたポンプ等を用いてマイクロチャネル中を循環される。そして、この流体が半導体装置の内部で発した熱を奪うことにより、半導体装置を冷却することができる。
以下に冷却用の流体について説明する。この流体は、気体及び液体を含む。流体としては、例えば絶縁流体が用いられ、ＣＯ２、Ｏ２、Ｎ２、Ｈｅ等から選択される気体、及びＮ、Ｈｅ、Ａｒ等から選択される液体があげられる。また、水、純水、またはこれらに防腐剤を含む液体を用いてもよい。なお、絶縁流体とは、電気的な絶縁性を有する流体である。
一般的な蒸留水の抵抗率は０．１ＭΩ・ｃｍ程度、超純水の電気抵抗率は１０ＭΩ・ｃｍ程度である。このように、水の中に含まれるイオン量に応じて抵抗率が変化する。高い放熱効率を得るためには、半導体基板に形成された半導体素子の近辺に冷却用の流体を流すことが望まれる。しかし、流体が電位の異なる領域をまたぐ場合には、冷却用の流体の抵抗に応じた電流が流れる。
例えば、抵抗率が大きい超純水を用いた場合でも、マイクロチャネルが電位の異なる領域をまたいだ場合の単位μｍ長さあたりの抵抗値は、マイクロチャネルの深さ０．３μｍ、幅０．３μｍとすると、１０ＭΩとなる。この値はＭＯＳトランジスタの動作時の単位μｍ長さあたりの抵抗値１０〜１００ＫΩに対し１００〜１０００倍の高い抵抗値となっており、ＭＯＳトランジスタの動作に大きな影響を与えない。
このように、半導体素子の動作に対する影響と、マイクロチャネルを流れる冷却用の流体によるリーク電流が半導体装置全体の消費電力の増大につながらないように、抵抗率に応じて冷却用の流体の材料を選択する。
また、冷却用の流体の材料の選択以外では、マイクロチャネル内を流れる冷却用の流体が接する領域を全て同電位にすることで、マイクロチャネル内の冷却用の流体によるリーク電流に起因する電力消費を低減することができる。
図９は、マイクロチャネルの他の一例を示す断面図である。なお、図９は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の断面図である。また、半導体素子やＳＴＩ等は図示を省略している。
図９において、マイクロチャネル１４は、ｐ型半導体基板１１内でこのｐ型半導体基板１１と同じ導電型のｐ型ウェル１２に接する領域を有するように設けられている。具体的には、マイクロチャネル１４の底面の深さは、ｐ型ウェル１２の深さより深くなっている。さらに、マイクロチャネル１４の上面の深さは、ｐ型ウェル１２の深さより浅くなっている。
ｐ型半導体基板１１とｐ型ウェル１２とは、同じ電位（例えば、接地電位Ｖｓｓ）が供給される。よって、マイクロチャネル１４内を流れる冷却用の流体に基づくリーク電流が半導体装置に与える影響はほとんどない。このようにマイクロチャネルを形成しても、ｐ型半導体基板１１とｐ型ウェル１２との両方の熱を冷却用の流体を介して効率よく放熱することができる。
なお、導電型が異なる半導体領域（本実施形態では、ｐ型半導体基板１１とｎ型ウェル１３）に共に接触するようにマイクロチャネルを形成するようにしてもよい。ただし、この場合は、前述したように、導電型が異なる半導体領域間でのリーク電流が大きくならないように、冷却用の流体を選択する必要がある。例えば、絶縁流体を用いれば、流体に起因するリーク電流を低減することができる。
図１０は、マイクロチャネルの他の一例を示す断面図である。なお、図１０は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の断面図である。また、図９と同様に、半導体素子やＳＴＩ等は図示を省略している。
図１０において、マイクロチャネル１４は、ｐ型半導体基板１１内で同じ導電型のｐ型ウェル１２とｐ＋型の高濃度不純物領域１９とに共に接触するように設けられている。ｐ型ウェル１２と高濃度不純物領域１９とは、同じ電位が供給される。これにより、マイクロチャネル１４内を流れる冷却用の流体に起因するリーク電流がほとんど発生しない。
また、高濃度不純物領域１９は、熱抵抗が小さい。よって、高濃度不純物領域１９の熱は、効率よく冷却用の流体から放熱される。さらに、ｐ型ウェル１２と高濃度不純物領域１９とは電気的に接続されているため、ｐ型ウェル１２の熱も効率よく放熱される。
以上詳述したように本実施形態によれば、半導体基板に形成された半導体素子や配線等に近い領域にマイクロチャネルを形成しているため、半導体素子や配線等から発生した熱を効率よく放熱することができる。
また、半導体基板とこの半導体基板と同じ導電型のウェルとは同電位に設定される。したがって、半導体基板とこの半導体基板と同じ導電型のウェルとの両方に接触するマイクロチャネルを形成した場合でも、マイクロチャネル内を流れる冷却用の流体に起因するリーク電流が半導体装置に与える影響はほとんどない。さらに、マイクロチャネルを形成する際に生じる結晶欠陥等に基づくリーク電流が発生しても半導体装置の動作に影響を与えることがない。
また、高濃度不純物領域に接触するようにマイクロチャネルを形成することで、高濃度不純物領域の熱抵抗が低いことを利用して効率的な冷却を行うことができる。
また、導電型が異なる２つのウェルに共に接触するようにマイクロチャネルを形成することで、２つのウェルの熱を１つのマイクロチャネルで放熱することができる。ただし、この場合は、前述したように、流体として絶縁流体を用いる。これにより、２つのウェル間のリーク電流を低減することができる。
（第２の実施形態）
第２の実施形態は、半導体基板の表面領域に設けられるＳＴＩ内にマイクロチャネルを形成し、半導体基板に形成された半導体素子や配線層等から発生する熱を効率よく放熱するようにしたものである。
図１１は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。なお、図１１は、マイクロチャネルの延在方向に垂直な方向に切断した断面図である。
ｐ型半導体基板１１内（具体的には、ｐ型ウェル１２内）には、半導体基板１１に形成される半導体素子等を電気的に分離するためにＳＴＩ３１，３２が設けられている。ＳＴＩ３２内には、マイクロチャネル３３が設けられている。すなわち、マイクロチャネル３３とｐ型ウェル１２とは、ＳＴＩ３２によって電気的に絶縁されている。
マイクロチャネル３３は、図面に垂直な方向に延在している。また、マイクロチャネル３３の両端には、マイクロチャネル３３内に流す流体を供給するための開口部（図示せず）が設けられている。
ところで、ＳＴＩ３１とＳＴＩ３２とは、アスペクト比が異なっている。アスペクト比は、ＳＴＩの深さ／幅（すなわち、深さの幅に対する比）で規定される。ＳＴＩ３１の深さをＳＤ、幅をＳＷとすると、ＳＴＩ３１のアスペクト比は、ＳＤ／ＳＷである。ＳＴＩ３２の深さをＤＤ、幅をＤＷとすると、ＳＴＩ３２のアスペクト比は、ＤＤ／ＤＷである。本実施形態では、ＳＴＩ３２のアスペクト比は、ＳＴＩ３１のアスペクト比よりも大きく設定される。
例えば、本実施形態では、ＳＴＩ３２の幅ＤＷは、ＳＴＩ３１の幅ＳＷと同じである。一方、ＳＴＩ３２の深さＤＤは、ＳＴＩ３１の深さＳＤより深い。このようにして、ＳＴＩ３２のアスペクト比は、ＳＴＩ３１のアスペクト比よりも大きく設定される。
次に、半導体装置の製造方法の一例について説明する。なお、図１２乃至図１５は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図である。
先ず、図１２に示すように、半導体基板１１上に、絶縁層３４（例えば、ＳｉＯ２からなる）、絶縁層３５（例えば、ＳｉＮからなる）を例えばＣＶＤ法を用いて順次堆積する。この絶縁層３４，３５は、半導体基板１１を保護するための保護層として機能する。次に、絶縁層３５上に、リソグラフィ法を用いて、ＳＴＩ３１形成領域を露出する開口部を有するレジスト層（図示せず）を形成する。
そして、このレジスト層をマスクとして半導体基板１１を例えばＲＩＥ法を用いてエッチングし、半導体基板１１内に溝３１ａを形成する。この溝３１ａは、半導体基板１１内に形成された溝のアスペクト比がＳＤ／ＳＷになるように形成される。その後、レジスト層を除去する。
次に、図１３に示すように、絶縁層３５上に、リソグラフィ法を用いて、ＳＴＩ３２形成領域を露出する開口部を有するレジスト層３６を形成する。この際、レジスト層３６の開口部の幅は、ＳＴＩ３１の幅ＳＷと同じに設定される。そして、このレジスト層３６をマスクとして半導体基板１１を例えばＲＩＥ法を用いて溝３１ａの深さＳＤより深くなるようにエッチングし、半導体基板１１内に溝３２ａを形成する。このようにしてアスペクト比がＤＤ／ＤＷの溝３２ａが形成される。その後、レジスト層３６を除去する。
次に、図１４に示すように、絶縁層３５上及び溝３１ａ，３２ａ内に、絶縁層３７（例えば、ＳｉＯ２或いはＳｉＮ）を例えばＣＶＤ法を用いて堆積する。この際、溝３２ａのアスペクト比は、溝のアスペクト比よりも大きい。よって、溝３１ａ内を絶縁体で埋め込む条件で絶縁層３７を堆積すると、溝３２ａ内には空洞３３が形成される。
次に、図１５に示すように、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて、余分な絶縁層３７及び絶縁層３４，３５を除去すると共に半導体基板１１の上面を平坦化する。これにより、半導体基板１１内に、ＳＴＩ３１，３２及びマイクロチャネル３３が形成される。次に、マイクロチャネル３３の両端に接続されかつ流体を供給するための開口部（図示せず）をリソグラフィ法及びＲＩＥ法を用いて形成する。
その後、図１１に示すように、ｐ型ウェル１２、ｎ型ＭＯＳトランジスタ１７、及び配線層２３等を形成する。これらの製造工程は、第１の実施形態と同じである。このようにして、半導体装置が形成される。
このように構成された半導体装置において、マイクロチャネル３３内には冷却用の流体が供給される。この流体は、半導体基板１１上に設けられたポンプ、もしくは半導体装置の外部に設けられたポンプ等を用いて供給され、マイクロチャネル内を循環する。そして、この流体が半導体装置の内部で発した熱を奪うことにより、半導体装置を冷却することができる。
また、マイクロチャネル３３を含むＳＴＩ３２は、導電型が異なる拡散領域（本実施形態では、ｐ型ウェル１２とｎ型ウェル１３）を跨ぐように（すなわち、ｐ型ウェル１２とｎ型ウェル１３とに共に接触するように）設けられていてもよい。図１６は、ＳＴＩ３２がｐ型ウェル１２とｎ型ウェル１３とに接触する場合の半導体装置の構成を示す断面図である。
ｐ型半導体基板１１内には、ｐ型ウェル１２及びｎ型ウェル１３が設けられている。ｐ型ウェルにはｎ型ＭＯＳトランジスタ１７が設けられている。ｎ型ウェルにはｐ型ＭＯＳトランジスタ１８が設けられている。半導体基板１１内には、ＳＴＩ３１，３２が設けられている。ＳＴＩ３２内には、冷却用の流体が供給されるマイクロチャネル３３が設けられている。
ところで、このＳＴＩ３２は、ｐ型ウェル１２とｎ型ウェル１３との境界でｐ型ウェル１２とｎ型ウェル１３とに接触するように設けられている。そして、ＳＴＩ３２は、ｎ型ＭＯＳトランジスタ１７とｐ型ＭＯＳトランジスタ１８とを電気的に分離する。なお、図１６に示した半導体装置の製造方法は、図１１で示した半導体装置の製造方法と同じである。
このように構成された半導体装置では、半導体基板１１内に導電型の異なる拡散領域が存在する場合でも、任意の場所にマイクロチャネル３３を形成することができる。また、マイクロチャネル３３が絶縁層で覆われているため、マイクロチャネル３３内を流れる流体を介してｐ型ウェル１２とｎ型ウェル１３とが電気的に接続されることがない。これにより、マイクロチャネル３３を設けることによる半導体装置の動作への影響を低減することができる。
また、マイクロチャネル３３及びＳＴＩ３２が、ｎ型ウェル１３とｐ型半導体基板１１とに共に接触するようにしてもよい。すなわち、ＳＴＩ３２の底面の深さが、ｎ型ウェル１３の深さより深くなるように、マイクロチャネル３３及びＳＴＩ３２を形成してもよい。このようにマイクロチャネル３３及びＳＴＩ３２を形成した場合でも、ｎ型ウェル１３とｐ型半導体基板１１との間での流体に起因するリーク電流を低減することができる。
以上詳述したように本実施形態によれば、半導体基板に形成された半導体素子や配線等に近接する領域にマイクロチャネルを形成することができるため、半導体素子や配線等から発生した熱を効率よく放熱することが可能となる。
また、絶縁層内にマイクロチャネルを形成しているため、マイクロチャネル内に供給される冷却用の流体に起因するリーク電流を低減することができる。
また、ＳＴＩ形成工程を利用してマイクロチャネル３３を形成することができる。これにより、マイクロチャネルを形成するための製造コストを低減することが可能となる。
（第３の実施形態）
第３の実施形態は、ＳＴＩ内にマイクロチャネルを形成する場合の他の一例を示している。
図１７は、本発明の第３の実施形態に係る半導体装置の構成を示す断面図である。なお、図１７は、マイクロチャネルの延在方向に垂直な方向に切断した断面図である。
ｐ型半導体基板１１内（具体的には、ｐ型ウェル１２内）には、半導体基板１１に形成される半導体素子等を電気的に分離するためにＳＴＩ３１，３２が設けられている。ＳＴＩ３２内には、マイクロチャネル３３が設けられている。
ＳＴＩ３２のアスペクト比は、ＳＴＩ３１のアスペクト比よりも大きく設定される。例えば、本実施形態では、ＳＴＩ３２の深さＤＤは、ＳＴＩ３１の深さと同じである。一方、ＳＴＩ３２の幅ＤＷは、ＳＴＩ３１の幅ＳＷより小さい。このようにして、ＳＴＩ３２のアスペクト比は、ＳＴＩ３１のアスペクト比よりも大きく設定される。
次に、半導体装置の製造方法の一例について説明する。図１８乃至図２０は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図である。
図１８に示すように、絶縁層３５上に、リソグラフィ法を用いて、ＳＴＩ３２形成領域を露出する開口部を有するレジスト層３６を形成する。この際、レジスト層３６の開口部の幅は、ＳＴＩ３１の幅ＳＷより小さく設定される。
そして、このレジスト層３６をマスクとして半導体基板１１を例えばＲＩＥ法を用いて溝３１ａの深さＳＤと同じ深さになるようにエッチングし、半導体基板１１内に溝３２ａを形成する。このようにしてアスペクト比がＤＤ／ＤＷの溝３２ａが形成される。その後、レジスト層３６を除去する。
次に、図１９に示すように、絶縁層３５上及び溝３１ａ，３２ａ内に、絶縁層３７を例えばＣＶＤ法を用いて堆積する。この際、溝３２ａのアスペクト比は、溝のアスペクト比よりも大きい。よって、溝３１ａ内を絶縁体で埋め込む条件で絶縁層３７を堆積すると、溝３２ａ内には空洞３３が形成される。
次に、図２０に示すように、例えばＣＭＰ法を用いて、余分な絶縁層３７及び絶縁層３４，３５を除去すると共に半導体基板１１の上面を平坦化する。これにより、半導体基板１１内に、ＳＴＩ３１，３２及びマイクロチャネル３３が形成される。次に、マイクロチャネル３３の両端に接続されかつ流体を供給するための開口部（図示せず）をリソグラフィ法及びＲＩＥ法を用いて形成する。
その後、図１７に示すように、ｐ型ウェル１２、ｎ型ＭＯＳトランジスタ１７、及び配線層２３等を形成する。これらの製造工程は、第１の実施形態と同じである。このようにして、半導体装置が形成される。
本実施形態で示した製造方法を用いてもＳＴＩ３２内にマイクロチャネル３３を形成することができる。そして、このマイクロチャネル３３内を流れる冷却用の流体が半導体装置の内部で発した熱を奪うことにより、半導体装置を冷却することができる。その他の効果は、第２の実施形態と同じである。
（第４の実施形態）
第４の実施形態は、ＳＴＩ内にマイクロチャネルを形成する場合の他の一例を示している。
図２１は、本発明の第４の実施形態に係る半導体装置の構成を示す断面図である。なお、図２１は、マイクロチャネルの延在方向に垂直な方向に切断した断面図である。
ｐ型半導体基板１１内（具体的には、ｐ型ウェル１２内）には、半導体基板１１に形成される半導体素子等を電気的に分離するためにＳＴＩ３１，３２が設けられている。ＳＴＩ３２内には、マイクロチャネル３３が設けられている。
ＳＴＩ３２のアスペクト比は、ＳＴＩ３１のアスペクト比と同じである。すなわち、ＳＴＩ３２の深さＤＤは、ＳＴＩ３１の深さと同じである。また、ＳＴＩ３２の幅ＤＷは、ＳＴＩ３１の幅ＳＷと同じである。
次に、半導体装置の製造方法の一例について説明する。図２２乃至図２５は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図である。
図２２に示すように、絶縁層３５上に、リソグラフィ法を用いて、ＳＴＩ３１及びＳＴＩ３２形成領域を露出する開口部を有するレジスト層３６を形成する。この際、レジスト層３６の開口部の幅は、全て同じに設定される。
そして、このレジスト層３６をマスクとして半導体基板１１を例えばＲＩＥ法を用いて溝３１ａの深さＳＤと溝３２ａの深さＤＤとが同じになるようにエッチングし、半導体基板１１内に溝３１ａ，３２ａを形成する。このようにしてアスペクト比が同じ溝３１ａ，３２ａが形成される。その後、レジスト層３６を除去する。
次に、図２３に示すように、絶縁層３５上及び溝３１ａ，３２ａ内に、絶縁層３７を例えばＣＶＤ法を用いて堆積する。これにより、半導体基板１１内にＳＴＩ３１，３２が形成される。この際、ＳＴＩ３２内には、空洞が形成されていない。
次に、図２４に示すように、絶縁層３７上に、リソグラフィ法を用いてＳＴＩ３２上の絶縁層３７を全て露出する開口部を有するレジスト層３８を形成する。そして、このレジスト層３８をマスクとして溝３２ａ内の絶縁層を含む絶縁層３７を例えばＲＩＥ法を用いてエッチングし、溝３２ａを露出する。その後、レジスト層３８を除去する。
次に、図２５に示すように、絶縁層３７上及び溝３２ａ内に、絶縁層３９を例えばＣＶＤ法を用いて堆積し、溝３２ａ内にＳＴＩ３２を形成する。この際、絶縁層３９は、埋め込み性が悪い条件で堆積される。これにより、ＳＴＩ３２内には、空洞が形成される。この空洞をマイクロチャネル３３として使用する。
なお、埋め込み性が悪い条件は、製造工程で使用するガスや熱等を変えることで調整することができる。また、埋め込み性が悪い条件は、絶縁層３９の絶縁材料を選定することでも調整することができる。
次に、例えばＣＭＰ法を用いて、余分な絶縁層３７，３９及び絶縁層３４，３５を除去すると共に半導体基板１１の上面を平坦化する。次に、マイクロチャネル３３の両端に接続されかつ流体を供給するための開口部（図示せず）をリソグラフィ法及びＲＩＥ法を用いて形成する。
その後、図２１に示すように、ｐ型ウェル１２、ｎ型ＭＯＳトランジスタ１７、及び配線層２３等を形成する。これらの製造工程は、第１の実施形態と同じである。このようにして、半導体装置が形成される。
このように構成された半導体装置では、ＳＴＩ３１と同じアスペクト比のＳＴＩ３２内に冷却用の流体が供給されるマイクロチャネル３３を形成することができる。その他の効果は、第２の実施形態と同じである。
（第５の実施形態）
第５の実施形態は、半導体基板１１内にマイクロチャネルを形成する場合の半導体装置の製造方法の一例について示している。
以下、図面を参照しながら本発明の第５の実施形態に係る半導体装置の製造方法の一例について説明する。なお、図２６乃至２８は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図である。
先ず、図２６に示すように、半導体基板１１上に、絶縁層３４（例えば、ＳｉＯ２からなる）、絶縁層３５（例えば、ＳｉＮからなる）を例えばＣＶＤ法を用いて順次堆積する。次に、絶縁層３５上に、リソグラフィ法を用いて、マイクロチャネル１４形成領域が開口されたレジスト層４１を形成する。そして、このレジスト層４１をマスクとして半導体基板１１を例えばＲＩＥ法を用いてエッチングし、半導体基板１１内に溝１４ｃを形成する。その後、レジスト層４１及び絶縁層３４，３５を除去する。
次に、図２７に示すように、半導体基板１１上に、例えばＥＬＴＲＡＮ（Epitaxial Layer Transfer）法を用いてＳｉ層４２ｃを形成する。具体的には、半導体基板１１上に、Ｓｉ層４２ｃを含む基板４２を貼り合わせる。基板４２は、Ｓｉ基板４２ａと、このＳｉ基板４２ａ上に設けられた多孔質（ポーラス）Ｓｉ層４２ｂと、この多孔質Ｓｉ層４２ｂ上に設けられたＳｉ層４２ｃとから構成されている。この基板４２は、例えば以下のように形成される。
Ｓｉ基板の表面をＨＦ溶液（ＨＦ＋Ｃ２Ｈ５ＯＨ）中で陽極酸化し、多孔質Ｓｉ層４２ｂを形成する。そして、この多孔質Ｓｉ層４２ｂ上にＳｉをエピタキシャル成長させることで、多孔質Ｓｉ層４２ｂ上にＳｉ層４２ｃを形成する。
次に、半導体基板１１上に、半導体基板１１とＳｉ層４２ｃとが対向するように基板４２を張り合わせる。そして、これらの基板を熱処理する。これにより、半導体基板１１上に、Ｓｉ層４２ｃが形成される。その後、多孔質Ｓｉ層４２ｂをウォータージェット等で除去、剥離させる。その結果、多孔質Ｓｉ層４２ｂとＳｉ層４２ｃとのエッチング速度比が大きく取れるため、多孔質Ｓｉ層４２ｂを容易に取り除くことができる。
次に、Ｓｉ層４２ｃにｐ型不純物を導入する。以後、Ｓｉ層４２ｃを含む半導体基板１１を、半導体基板として使用する。次に、マイクロチャネル１４の両端に接続されかつ流体を供給するための開口部１４ａをリソグラフィ法及びＲＩＥ法を用いて形成する。その後、Ｓｉ層４２ｃ上に、半導体素子や配線層を形成する。
また、半導体基板１１上にＳｉ層４２ｃを形成する他の方法として、ＵＮＩＢＯＮＤ法を用いてもよい。具体的には、Ｓｉ基板内に水素をイオン注入して、Ｓｉ基板内に水素注入層を形成する。次に、半導体基板１１とＳｉ基板の水素が注入された面とが対向するように、半導体基板１１とＳｉ基板とを貼り合わせる。次に、これらの基板を４００〜５００℃で熱処理すると、水素注入層に発生する微小ボイドの成長により水素注入層上のＳｉ層が剥離される。このようにして、半導体基板１１上にＳｉ層を形成してもよい。
以上詳述したように、本実施形態で示した製造方法を用いても、半導体基板の内部にマイクロチャネルを形成することができる。その他の効果は第１の実施形態と同じである。
（第６の実施形態）
第６の実施形態は、半導体基板１１内にマイクロチャネルを形成する場合の半導体装置の製造方法の他の一例について示している。
以下、図面を参照しながら本発明の第６の実施形態に係る半導体装置の製造方法の一例について説明する。なお、図２９、３０、３１及び３３は、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図である。図３２は、半導体装置の製造工程を示す平面図である。
先ず、図２９に示すように、半導体基板１１内に、リソグラフィ法及びＲＩＥ法を用いて、マイクロチャネル１４用の溝１４ｃを形成する。次に、この溝１４ｃに絶縁体（例えば、ＳｉＯ２からなる）を例えばＣＶＤ法を用いて埋め込んで、溝１４ｃ内に絶縁層５１を形成する。そして、例えばＣＭＰ法を用いて余分な絶縁体を除去すると共に半導体基板１１表面を平坦化する。なお、この絶縁層５１は、ＳＴＩ製造工程を利用して形成される。すなわち、絶縁層５１の製造工程は、ＳＴＩ１６の製造工程に含まれる。よって、絶縁層５１と同時に、ＳＴＩ１６（図示せず）も形成されている。
次に、半導体基板１１上及び絶縁層５１上に、絶縁体（例えば、ＳｉＮからなる）を例えばＣＶＤ法を用いて堆積して絶縁層５２を形成する。そして、例えばＣＭＰ法を用いて絶縁層５２表面を平坦化する。
次に、図３０に示すように、絶縁層５２上に、リソグラフィ法を用いて、絶縁層５１の両端の上に形成された絶縁層５２を露出する開口部を有するレジスト層５３を形成する。そして、レジスト層５３をマスクとして絶縁層５１の両端の上に形成された絶縁層５２を例えばＲＩＥ法を用いてエッチングする。これにより、絶縁層５１の両端の上に開口部１４ａが形成される。
次に、図３１に示すように、絶縁層５１をウェットエッチング法を用いてエッチングする。ＳｉＯ２からなる絶縁層５１のウェットエッチングには、ＨＦ（フッ酸）やＮＨ４Ｆ（フッ化アンモニウム）等が用いられる。そして、レジスト層５３を除去する。
次に、図３２及び図３３（図３２に示したＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿った断面図）に示すように、絶縁層５２の平面形状がマイクロチャネル１４の平面形状より大きくなるように、絶縁層５２をリソグラフィ法を用いてパターニングする。すなわち、絶縁層５２は、マイクロチャネル１４の蓋として機能する。
その後、半導体基板１１上に半導体素子や配線層を形成する。以上詳述したように、本実施形態で示した製造方法を用いても半導体基板１１内にマイクロチャネルを形成することができる。また、ＳＴＩ製造工程を利用してマイクロチャネルを形成することができる。
（第７の実施形態）
第７の実施形態は、半導体基板１１の上方にマイクロチャネルを形成するようにしたものである。
図３４は、本発明の第７の実施形態に係る半導体装置の構成を示す断面図である。なお、図３４は、マイクロチャネルの延在方向に垂直な方向に切断した断面図である。図３５は、図３４に示した半導体装置におけるマイクロチャネルの延在方向に切断した断面図である。
半導体素子（本実施形態では、ｎ型ＭＯＳトランジスタ１７）、ｐ＋型の高濃度不純物領域１９及びＳＴＩ１６等が形成された半導体基板１１上には、層間絶縁層２１が設けられている。層間絶縁層２１内には、半導体基板１１に形成された半導体素子等に接続されたコンタクトプラグ２２が設けられている。
さらに、層間絶縁層２１内には、冷却用の流体が供給されるマイクロチャネル６１が任意の方向（本実施形態では、ＭＯＳトランジスタ１７のゲート電極１７ａの延在方向と同じ方向）に延在するように設けられている。このマイクロチャネル６１は、幅及び深さが例えばコンタクトプラグ２２と同じである。
層間絶縁層２１上には、絶縁層２４が設けられている。絶縁層２４内には、コンタクトプラグ２２に接続された配線層２３が設けられている。さらに、絶縁層２４内には、マイクロチャネル６１の両端を開口する開口部６１ａが設けられている。冷却用の流体は、この開口部６１ａからマイクロチャネル６１内に供給される。
次に、図面を参照しながら半導体装置の製造方法の一例について説明する。なお、図３６は、半導体装置の製造工程を示す平面図である。図３７、図３８、図３９、図４１及び図４３は、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図である。図４０、図４２及び図４４は、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図である。
ｎ型ＭＯＳトランジスタ１７、ｐ＋型の高濃度不純物領域１９及びＳＴＩ１６等の製造工程は、第１の実施形態で示した製造工程と同じである。
図３６及び図３７（図３６に示したＸＸＸＶＩ−ＸＸＸＶＩ線に沿った断面図）に示すように、半導体基板１１上に、例えばＣＶＤ法を用いて層間絶縁層２１を堆積する。次に、層間絶縁層２１上に、リソグラフィ法を用いて、マイクロチャネル６１形成領域及びコンタクトプラグ２２形成領域を露出する開口部を有するレジスト層６２を形成する。次に、レジスト層６２をマスクとして、層間絶縁層２１を例えばＲＩＥ法を用いてエッチングし、層間絶縁層２１内に、溝６１ｂ及び溝２２ａを形成する。溝６１ｂは、後にマイクロチャネル６１となる。その後、レジスト層６２を除去する。
次に、図３８に示すように、溝６１ｂ及び溝２２ａに例えばＷからなる金属を埋め込む。そして、例えばＣＭＰ法を用いて余分なＷを除去すると共に層間絶縁層２１表面を平坦化する。これにより、層間絶縁層２１内に、金属層６１ｃ及びコンタクトプラグ２２が形成される。
次に、図３９及び図４０に示すように、層間絶縁層２１上に、例えばＣＶＤ法を用いて絶縁層２４を堆積する。次に、絶縁層２４上に、リソグラフィ法を用いて、マイクロチャネル６１の両端に接続される開口部６１ａ形成領域及び配線層２３形成領域を露出する開口部を有するレジスト層６３を形成する。次に、レジスト層６３をマスクとして、絶縁層２４を例えばＲＩＥ法を用いてエッチングし、絶縁層２４内に、開口部６１ａ及び溝２３ａを形成する。その後、レジスト層６３を除去する。
次に、図４１及び図４２に示すように、開口部６１ａ及び溝２３ａに例えばＣｕからなる金属を埋め込む。そして、例えばＣＭＰ法を用いて余分なＣｕを除去すると共に絶縁層２４表面を平坦化する。これにより、絶縁層２４内に、金属層６１ｄ及び配線層２３が形成される。
次に、図４３及び図４４に示すように、絶縁層２４上に、リソグラフィ法を用いて、金属層６１ｄを露出する開口部を有するレジスト層６４を形成する。次に、金属層６１ｃ及び金属層６１ｄを、酸系の溶液を用いてウェットエッチングする。酸系の溶液としては、硫酸（Ｈ２ＳＯ４）と過酸化水素（Ｈ２Ｏ２）との混合溶液等があげられる。これにより、層間絶縁層２１内にマイクロチャネル６１、絶縁層２４内に開口部６１ａが形成される。その後、レジスト層６４を除去する。このようにして、図３４及び図３５に示すように、マイクロチャネル６１を備えた半導体装置が形成される。
このように構成された半導体装置では、マイクロチャネル６１内を流れる冷却用の流体が半導体装置の内部で発した熱を奪うことにより、半導体装置を冷却することができる。さらに、半導体素子や配線層により近い位置にマイクロチャネル６１を形成することができるため、効率よく半導体装置を冷却することが可能となる。
なお、マイクロチャネル６１は、高濃度不純物領域１９まで到達していなくてもよい。すなわち、マイクロチャネル６１と高濃度不純物領域１９との間に層間絶縁層２１の一部が設けられていてもよい。このように構成することで、マイクロチャネル６１内を絶縁層で包囲することができるため、流体に起因するリーク電流を低減することができる。
本発明の例は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
本発明の第１の実施形態に係る半導体装置の構成を示す断面図。 マイクロチャネル１４の延在方向に切断した半導体装置の断面図。 本発明の第１の実施形態に係る半導体装置の製造工程を示す平面図。 図３に示したＩＶ−ＩＶ線に沿った断面図。 図４に続く、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図。 図５に続く、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図。 図６に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図７に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 マイクロチャネルの他の一例を示す断面図。 マイクロチャネルの他の一例を示す断面図。 本発明の第２の実施形態に係る半導体装置の構成を示す断面図。 本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図。 図１２に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図１３に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図１４に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 ＳＴＩ３２がｐ型ウェル１２とｎ型ウェル１３とに接触する場合の半導体装置の構成を示す断面図。 本発明の第３の実施形態に係る半導体装置の構成を示す断面図。 本発明の第３の実施形態に係る半導体装置の製造工程を示す断面図。 図１８に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図１９に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 本発明の第４の実施形態に係る半導体装置の構成を示す断面図。 本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図。 図２２に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図２２に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図２３に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 本発明の第５の実施形態に係る半導体装置の製造工程を示す断面図。 図２６に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図２７に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 本発明の第６の実施形態に係る半導体装置の製造工程を示す断面図。 図２９に続く、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図。 図３０に続く、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図。 図３１に続く、半導体装置の製造工程を示す平面図。 図３２に示したＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿った断面図。 本発明の第７の実施形態に係る半導体装置の構成を示す断面図。 図３４に示した半導体装置におけるマイクロチャネルの延在方向に切断した断面図。 本発明の第７の実施形態に係る半導体装置の製造工程を示す平面図。 図３６に示したＸＸＸＶＩ−ＸＸＸＶＩ線に沿った断面図。 図３７に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図３８に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図３８に続く、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図。 図３９に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図４０に続く、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図。 図４１に続く、マイクロチャネルの延在方向に垂直な方向に切断した半導体装置の製造工程を示す断面図。 図４２に続く、マイクロチャネルの延在方向に切断した半導体装置の製造工程を示す断面図。
符号の説明
１１…半導体基板、１２…ｐ型ウェル、１３…ｎ型ウェル、１４，１５，３３，６１…マイクロチャネル、１４ａ，６１ａ…開口部、１６，３１，３２…素子分離領域（ＳＴＩ）、１７…ｎ型ＭＯＳトランジスタ、１８…ｐ型ＭＯＳトランジスタ、１７ａ，１８ａ…ゲート絶縁膜、１７ｂ，１８ｂ…ゲート電極、１７ｃ，１８ｃ…ゲート側壁絶縁膜、１７ｄ，１８ｄ…ソース領域、１７ｅ，１８ｅ…ドレイン領域、１９，２０…高濃度不純物領域、２１…層間絶縁層、２２…コンタクトプラグ、２３…配線層、２４…絶縁層、３４，３５，５２…絶縁層、３６，３８，４１，５３，６２，６３，６４…レジスト層、３７，３９…絶縁層、４２…基板、４２ａ…Ｓｉ基板、４２ｂ…多孔質Ｓｉ層、４２ｃ…Ｓｉ層、５１…絶縁層、６１ｃ，６１ｄ…金属層。

Claims (5)

  1. 半導体基板と、
    前記半導体基板に設けられた第１の拡散領域と、
    前記第１の拡散領域に設けられた半導体素子と、
    前記第１の拡散領域に設けられ、かつ冷却用の流体が供給される通路と
    を具備することを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板に設けられた第１の拡散領域と、
    前記第１の拡散領域に設けられた第１の半導体素子と、
    前記第１の拡散領域に設けられ、かつ冷却用の流体が供給される通路と、
    前記第１の拡散領域と前記通路とを電気的に絶縁し、かつ前記通路を包囲する絶縁層と
    を具備することを特徴とする半導体装置。
  3. 半導体基板と、
    前記半導体基板に設けられた拡散領域と、
    前記拡散領域に設けられた半導体素子と、
    前記半導体基板上に設けられた層間絶縁層と、
    前記層間絶縁層内に設けられ、かつ冷却用の流体が供給される通路と
    を具備することを特徴とする半導体装置。
  4. 半導体基板の半導体素子が形成される上面内に、それぞれが第１の方向に配置されるように同じ深さの複数の溝を形成する工程と、
    前記半導体基板が粘性流動するように前記半導体基板を熱処理し、前記半導体基板の前記上面内に冷却用の流体が供給される通路を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 半導体基板の半導体素子が形成される上面内に、第１の溝と、深さの幅に対する比で規定されるアスペクト比が前記第１の溝より大きい第２の溝とを形成する工程と、
    前記第１及び第２の溝に絶縁体を埋め込み、前記第２の溝内に絶縁層で包囲されかつ冷却用の流体が供給される通路を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2005336184A 2005-11-21 2005-11-21 半導体装置及びその製造方法 Pending JP2007142276A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005336184A JP2007142276A (ja) 2005-11-21 2005-11-21 半導体装置及びその製造方法
US11/602,494 US7569931B2 (en) 2005-11-21 2006-11-21 Cooling semiconductor device and manufacturing method thereof
US12/499,408 US7741159B2 (en) 2005-11-21 2009-07-08 Semiconductor device having channel with cooling fluid and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005336184A JP2007142276A (ja) 2005-11-21 2005-11-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007142276A true JP2007142276A (ja) 2007-06-07

Family

ID=38054083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005336184A Pending JP2007142276A (ja) 2005-11-21 2005-11-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7569931B2 (ja)
JP (1) JP2007142276A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521115A (ja) * 2005-12-23 2009-05-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 犠牲相互接続部を用いたオンチップ相互接続スタック冷却
JP2009272597A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2012023337A (ja) * 2010-05-04 2012-02-02 Imec ナノチャネルデバイスおよびその製造方法
US8569839B2 (en) 2010-01-20 2013-10-29 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8728852B2 (en) 2008-04-09 2014-05-20 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP2018067561A (ja) * 2016-10-17 2018-04-26 Tdk株式会社 半導体チップおよび磁気記録装置
CN109417033A (zh) * 2016-06-28 2019-03-01 株式会社索思未来 半导体装置以及半导体集成电路
JP2021093392A (ja) * 2019-12-06 2021-06-17 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961017B1 (fr) * 2010-06-02 2013-10-11 Commissariat Energie Atomique Puce electronique, composants electroniques et bras de commutation incorporant cette puce electronique
CN103219384B (zh) * 2013-04-03 2015-05-20 北京大学 一种抗单粒子辐射的多栅器件及其制备方法
FR3007198B1 (fr) * 2013-06-13 2015-06-19 St Microelectronics Rousset Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et procede de fabrication
FR3018139B1 (fr) 2014-02-28 2018-04-27 Stmicroelectronics (Rousset) Sas Circuit integre a composants, par exemple transistors nmos, a regions actives a contraintes en compression relachees
FR3025335B1 (fr) 2014-08-29 2016-09-23 Stmicroelectronics Rousset Procede de fabrication d'un circuit integre rendant plus difficile une retro-conception du circuit integre et circuit integre correspondant
EP3327772B1 (en) * 2016-11-29 2019-09-18 Alcatel Lucent Method of manufacturing micro-/opto-electronic devices including cooling means
EP4078672A1 (en) 2019-12-17 2022-10-26 Ecole Polytechnique Federale De Lausanne (Epfl) Integrated electronic device with embedded microchannels and a method for producing thereof
CN112992857B (zh) * 2021-02-09 2023-08-25 中国科学院微电子研究所 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备
US20230018629A1 (en) * 2021-07-15 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor on insulator having a semiconductor layer with different thicknesses

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03273669A (ja) * 1990-03-23 1991-12-04 Toshiba Corp 冷却機構付き半導体装置
JP2002319638A (ja) * 2001-04-23 2002-10-31 Toshiba Corp 半導体記憶装置
JP2005167258A (ja) * 1998-04-24 2005-06-23 Toshiba Corp 半導体装置およびその製造方法
JP2005294760A (ja) * 2004-04-05 2005-10-20 Renesas Technology Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940293B2 (ja) * 1992-03-31 1999-08-25 日産自動車株式会社 半導体加速度センサの製造方法
US5801442A (en) * 1996-07-22 1998-09-01 Northrop Grumman Corporation Microchannel cooling of high power semiconductor devices
JP3990858B2 (ja) * 2000-07-31 2007-10-17 株式会社東芝 半導体装置
ATE419387T1 (de) * 2001-04-23 2009-01-15 Samsung Electronics Co Ltd Verfahren zur herstellung eines chips zum molekularen nachweis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03273669A (ja) * 1990-03-23 1991-12-04 Toshiba Corp 冷却機構付き半導体装置
JP2005167258A (ja) * 1998-04-24 2005-06-23 Toshiba Corp 半導体装置およびその製造方法
JP2002319638A (ja) * 2001-04-23 2002-10-31 Toshiba Corp 半導体記憶装置
JP2005294760A (ja) * 2004-04-05 2005-10-20 Renesas Technology Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521115A (ja) * 2005-12-23 2009-05-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 犠牲相互接続部を用いたオンチップ相互接続スタック冷却
JP2009272597A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US8728852B2 (en) 2008-04-09 2014-05-20 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
US8569839B2 (en) 2010-01-20 2013-10-29 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2012023337A (ja) * 2010-05-04 2012-02-02 Imec ナノチャネルデバイスおよびその製造方法
CN109417033A (zh) * 2016-06-28 2019-03-01 株式会社索思未来 半导体装置以及半导体集成电路
CN109417033B (zh) * 2016-06-28 2022-03-18 株式会社索思未来 半导体装置以及半导体集成电路
JP2018067561A (ja) * 2016-10-17 2018-04-26 Tdk株式会社 半導体チップおよび磁気記録装置
JP2021093392A (ja) * 2019-12-06 2021-06-17 株式会社東芝 半導体装置及びその製造方法
JP7319491B2 (ja) 2019-12-06 2023-08-02 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090269904A1 (en) 2009-10-29
US7741159B2 (en) 2010-06-22
US20070117306A1 (en) 2007-05-24
US7569931B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
JP2007142276A (ja) 半導体装置及びその製造方法
US6800933B1 (en) Integrated circuit cooling device
US6762477B2 (en) Semiconductor device
US7439112B2 (en) Semiconductor device using partial SOI substrate and manufacturing method thereof
US20090056345A1 (en) Nanoscale thermoelectric refrigerator
JP2006344809A (ja) 半導体装置及びその製造方法
KR20040002665A (ko) 반도체 집적 회로 장치
US7902595B2 (en) Power IC device and method of manufacturing same
JP4087416B2 (ja) パワーｉｃデバイス及びその製造方法
US6642604B2 (en) Semiconductor device with resistor layer having heat radiation path to semiconductor substrate
JP3058112B2 (ja) 半導体装置およびその製造方法
US20070029617A1 (en) Semiconductor device and manufacturing method thereof
JP4579512B2 (ja) 半導体装置およびその製造方法
US7932142B2 (en) Transistor in a wiring interlayer insulating film
JP2007019191A (ja) 半導体装置とその製造方法
KR100479398B1 (ko) 반도체 기억 장치
US7557429B2 (en) Semiconductor device with resistor element and dummy active region
JP5003856B2 (ja) 半導体装置
US10340291B2 (en) Semiconductor device
KR100307828B1 (ko) 반도체소자의 제조방법
JP6354381B2 (ja) 半導体装置及びその製造方法
JP6292041B2 (ja) 半導体装置及びその製造方法
JP5071652B2 (ja) 半導体装置
JPH0837230A (ja) 半導体集積回路装置及びその製造方法
JP2005191484A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131