JP6952826B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6952826B2 JP6952826B2 JP2020073294A JP2020073294A JP6952826B2 JP 6952826 B2 JP6952826 B2 JP 6952826B2 JP 2020073294 A JP2020073294 A JP 2020073294A JP 2020073294 A JP2020073294 A JP 2020073294A JP 6952826 B2 JP6952826 B2 JP 6952826B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- conductive type
- partial region
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明の実施形態によれば、半導体装置の製造方法は、基板の上に設けられた第1導電形の第1半導体膜と、前記第1半導体膜の上に設けられた第2導電形の第3半導体膜と、前記第3半導体膜の上に設けられた第1導電形の第2半導体膜と、を含む、積層体であって、前記第1半導体膜の一部は、前記第3半導体膜の2つの領域の間にある、前記積層体に、前記第2半導体膜からトレンチを形成することを含む。前記トレンチの底部は、前記第1半導体膜の前記一部に到達する。前記製造方法は、前記トレンチの側壁において露出する前記第3半導体膜の側面の下側部分に前記第1導電形の不純物を導入することを含む。前記不純物は、前記トレンチの底部には導入されない。前記下側部分における前記第1導電形の不純物濃度は、前記下側部分における前記第2導電形の前記不純物の濃度よりも高い。前記製造方法は、前記下側部分への前記不純物の前記導入の後に前記トレンチの表面に第1絶縁膜を形成することを含む。前記製造方法は、前記第1絶縁膜の前記形成の後に前記トレンチの残余の空間に導電材料を導入して第1電極を形成することを含む。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1の実施形態に係る半導体装置を例示する模式図である。
図1(a)は、図1(b)に示すB1−B2線による断面に相当する断面図である。図1(b)は、図1(a)のA1−A2線で切断したときの斜視図である。
シミュレーションにおいては、以下のモデルが用いられる。第1半導体領域11のZ軸方向の厚さは、9μmである。第1半導体領域11におけるn形の不純物濃度は、8×1015/cm3である。第2半導体領域12のZ軸方向の厚さは、0.15μmである。第2半導体領域12におけるn形の不純物濃度は、1×1020/cm3である。第3部分領域13cのZ軸方向の厚さは、0.35μmである。第3部分領域13cにおけるp形の不純物濃度は、8×1017/cm3である。第4部分領域13dのZ軸方向の厚さは、0.3μmである。第4部分領域13dにおけるp形の不純物濃度は、5×1017/cm3である。第5部分領域13eのZ軸方向の厚さは、0.15μmである。第5部分領域13eにおけるp形の不純物濃度は、5×1016/cm3である。第4半導体領域14のZ軸方向の厚さは、0.35μmである。第4半導体領域14のX軸方向の厚さ(厚さw4)は、0.05μmである。第4半導体領域14におけるn形の不純物濃度は、4×1017/cm3である。第1絶縁領域31aの厚さ(図1(a)に示す長さta)は80nmである。第2絶縁領域31bの厚さ(図1(a)に示す長さtb)は250nmである。以下、第1電極21に25V、第2電極22に0V、第3電極23に0.3Vを印加したとき(オン時)の特性についてのシミュレーション結果の例について説明する。
図2においては、半導体装置110をYZ平面で切断したときの断面に対応する。切断の位置は、第1電極21のX軸方向の中心の位置を含む。図2において、曲線の等高線は、電子の擬フェルミポテンシャルの等高線に対応する。図2において、画像の濃度は、電流密度に対応する。濃度が高い領域における電流密度は、濃度が低い領域における電流密度よりも高い。
これらの図は、第4半導体領域14の第1部分14pの第1方向D1に沿う厚さw4(幅)と、半導体装置の特性と、の関係を例示している。これらの図の横軸は、厚さw4である。図3(a)の縦軸は、特性オン抵抗RonA(mΩ・cm2)である。図3(b)の縦軸は、耐圧Vb(V)である。耐圧Vb(V)は、例えば、アバランシェ降伏が生じる電圧に対応する。図3(a)及び図3(b)において、厚さw4を除いて、シミュレーションの条件は、図2に関して説明した条件と同じである。特性オン抵抗RonAが小さいことは、オン抵抗Ronが小さい(低い)ことに対応する。
これらの図は、第1不純物濃度C1(第4半導体領域14における第1導電形の不純物濃度)を変えたときの特性のシミュレーション結果を例示している。このシミュレーションにおいては、第4部分領域13dにおける第2導電形の不純物濃度C13dは、一定であり、2×1017/cm3である。このときに、第1不純物濃度C1が変更される。これ以外の条件は、図2に関して説明したのと同じである。図4(a)の横軸は、厚さw4である。図4(a)の縦軸は、特性オン抵抗RonAである。
図5においては、第4部分領域13dにおける第2導電形の不純物濃度C13dは、4×1017/cm3である。図5の横軸は、厚さw4である。図5の縦軸は、特性オン抵抗RonAである。図5から分かるように、第4部分領域13dにおける第2導電形の不純物濃度C13dが4×1017/cm3である場合も、第1不純物濃度C1が高いと、特性オン抵抗RonAは、小さくなる。そして、厚さw4(幅)が狭くなると(小さくなる)と、特性オン抵抗RonAが急激に上昇する。図4(a)と図5を比較すると、特性オン抵抗RonAが1.7mΩ・cm2以下となる幅w4は、第1不純物濃度C1及び不純物濃度C13dにより変化する。
図6(a)においては、濃度パラメータRCは、0.5である。図6(b)においては、濃度パラメータRCは、1.0である。図7(a)においては、濃度パラメータRCは、2.0である。図7(b)においては、濃度パラメータRCは、4.0である。これらの図において、第4部分領域13dにおける第2導電形の不純物濃度C13dが変更される。これらの図において横軸は、厚さw4である。縦軸は、特性オン抵抗RonAである。
図8の横軸は、濃度パラメータRCである。図8の縦軸は、幅パラメータLw4である。図8から分かるように、濃度パラメータRCが高いと幅パラメータLw4は小さい。濃度パラメータRCが高いと、厚さw4(幅)が小さくても小さい特性オン抵抗RonAが得られる。
図9(a)〜図9(d)は、第1の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図10(a)及び図10(b)は、第2の実施形態に係る半導体装置を例示する模式図である。
図10(a)は、図10(b)に示すB1−B2線による断面に相当する断面図である。図1(b)は、図1(a)のA1−A2線で切断したときの斜視図である。
半導体装置120の製造方法において、半導体装置110の製造方法の少なくとも一部が適用されても良い。
図11(a)に示すように、積層体SBを準備する。積層体SBは、基板17sの上に設けられた第1導電形の第1半導体膜11Fと、第1半導体膜11Fの上に設けられた第2導電形の第3半導体膜13Fと、第3半導体膜13Fの上に設けられた第1導電形の第2半導体膜12Fと、を含む。基板17sは、例えば、第7半導体領域17となる。基板17s、及び、上記半導体膜は、例えば、炭化珪素を含む。例えば、第3半導体膜13Fは、第5部分領域13e、第4部分領域13d及び第3部分領域13cを含む。この例では、積層体SBは、第6半導体領域16をさらに含む。
図12は、第3の実施形態に係る半導体装置を例示する模式的断面図である。
図12に示すように、本実施形態に係る半導体装置130は、第1〜第4半導体領域11〜14、第1電極21、及び、第1絶縁膜31に加えて、第7半導体領域17Aを含む。これ以外は、半導体装置110と同様である。例えば、半導体装置130は、第6半導体領域16、第2電極22、第3電極23及び第2絶縁膜32をさらに含んでも良い。半導体装置130における第7半導体領域17Aは、第2導電形である。これ以外は、半導体装置110と同様である。
図13に示すように、本実施形態に係る半導体装置140は、第1〜第4半導体領域11〜14、第1電極21、及び、第1絶縁膜31に加えて、第5半導体領域15をさらに含む。これ以外は、半導体装置130と同様である。例えば、半導体装置140は、第6半導体領域16、第7半導体領域17A、第2電極22、第3電極23及び第2絶縁膜32をさらに含んでも良い。
Claims (12)
- 第1部分領域と第2部分領域とを含み第1導電形の第1半導体領域と、
前記第1部分領域から前記第2部分領域に向かう第1方向と交差する第2方向において前記第1部分領域から離れた前記第1導電形の第2半導体領域と、
前記第1部分領域と前記第2半導体領域との間に設けられた第2導電形の第3半導体領域であって、前記第3半導体領域は、第3部分領域と、前記第1部分領域と前記第3部分領域との間に位置する第4部分領域と、を含む、前記第3半導体領域と、
前記第2方向において前記第2部分領域から離れ前記第1方向において前記第2半導体領域及び前記第3半導体領域から離れた第1電極と、
第1絶縁領域と第2絶縁領域とを含む第1絶縁膜であって、前記第1絶縁領域は、前記第1方向において、前記第2半導体領域と前記第1電極との間、及び、前記第1方向において前記第3半導体領域と前記第1電極との間に設けられ、前記第1絶縁領域の一部は、前記第3部分領域と接し、前記第2絶縁領域は、前記第2方向において前記第2部分領域と前記第1電極との間に設けられた、前記第1絶縁膜と、
前記第1方向において前記第1絶縁膜の少なくとも一部と前記第4部分領域との間に設けられた第1部分を含む、前記第1導電形の第4半導体領域と、
を備え、
前記第1〜第4半導体領域は、炭化珪素を含み、
前記第4半導体領域は、III族元素及びV族元素を含み、
前記第4半導体領域における前記第1導電形の第1不純物濃度は、前記第1部分領域における前記第1導電形の第2不純物濃度よりも高く、
前記第1不純物濃度は、前記第2部分領域のうちで前記第1絶縁膜と接する部分における前記第1導電形の不純物濃度よりも高く、
前記第3部分領域における前記第2導電形の不純物濃度は、前記第4部分領域における前記第2導電形の不純物濃度よりも高く、
前記第1不純物濃度は、1×1017/cm3以上5×1018/cm3以下であり、
前記第1不純物濃度と、前記第4部分領域における前記第2導電形の不純物濃度と、の差の、前記第4部分領域における前記第2導電形の前記不純物濃度に対する比は、1以上である、半導体装置。 - 前記第3半導体領域の下端は、前記第1絶縁膜の下端よりも下に位置する、請求項1記載の半導体装置。
- 前記第1絶縁領域の前記第1方向に沿った長さは、前記第2絶縁領域の前記第2方向に沿った長さよりも短い、請求項1または2に記載の半導体装置。
- 前記第1部分の前記第1方向に沿う厚さは、前記第1絶縁領域の前記第1方向に沿った長さの0.15倍以上0.75倍以下である、請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第1部分の前記第1方向に沿う厚さは、0.015μm以上0.45μm以下である、請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第3半導体領域は、前記第2方向において前記第4部分領域と前記第1部分領域との間に設けられた第5部分領域をさらに含み、
前記第4部分領域における前記第2導電形の前記不純物濃度は、前記第5部分領域における前記第2導電形の不純物濃度よりも高く、
前記第5部分領域から、前記第1半導体領域のうちの前記第2方向において前記第1絶縁領域と重なる部分の少なくとも一部への方向は、前記第1方向に沿う、請求項1〜5のいずれか1つに記載の半導体装置。 - 前記第5部分領域は、前記第1方向において前記第2絶縁領域と重ならない、請求項6記載の半導体装置。
- 前記第1部分の少なくとも一部は、前記第1方向において、前記第2絶縁領域と前記第4部分領域との間に位置した、請求項1〜7のいずれか1つに記載の半導体装置。
- 前記第1部分の一部は、前記第1方向において、前記第1絶縁領域と前記第4部分領域との間に位置した、請求項1〜8のいずれか1つに記載の半導体装置。
- 前記第1方向において、前記第1電極の一部は、前記第4半導体領域の一部と重なる、請求項1〜9のいずれか1つに記載の半導体装置。
- 前記第4半導体領域の一部は、前記第2方向において、前記第1絶縁領域と重なる、請求項1〜10のいずれか1つに記載の半導体装置。
- 前記第4半導体領域の前記一部は、前記第2方向において、前記第1電極の一部と重なる、請求項11記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020073294A JP6952826B2 (ja) | 2016-10-31 | 2020-04-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016212712A JP6702556B2 (ja) | 2016-10-31 | 2016-10-31 | 半導体装置及びその製造方法 |
JP2020073294A JP6952826B2 (ja) | 2016-10-31 | 2020-04-16 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016212712A Division JP6702556B2 (ja) | 2016-10-31 | 2016-10-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020113796A JP2020113796A (ja) | 2020-07-27 |
JP6952826B2 true JP6952826B2 (ja) | 2021-10-27 |
Family
ID=71667303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020073294A Active JP6952826B2 (ja) | 2016-10-31 | 2020-04-16 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6952826B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016100466A (ja) * | 2014-11-21 | 2016-05-30 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6032337B1 (ja) * | 2015-09-28 | 2016-11-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2020
- 2020-04-16 JP JP2020073294A patent/JP6952826B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020113796A (ja) | 2020-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917183B2 (en) | Semiconductor device | |
US9755069B2 (en) | Semiconductor device | |
JP6702556B2 (ja) | 半導体装置及びその製造方法 | |
US8022414B2 (en) | Silicon carbide semiconductor device, and method of manufacturing the same | |
US8748977B2 (en) | Semiconductor device and method for producing same | |
US10236339B2 (en) | Semiconductor device | |
US10236341B2 (en) | Semiconductor device and method for manufacturing the same | |
US20150221748A1 (en) | Method of manufacturing a multi-channel hemt | |
US7879686B2 (en) | Semiconductor device and method for manufacturing | |
US10439060B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US10243038B1 (en) | Semiconductor device | |
US20190096999A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2019121705A (ja) | 窒化物半導体装置とその製造方法 | |
JP5797266B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
US20140103439A1 (en) | Transistor Device and Method for Producing a Transistor Device | |
US20170271507A1 (en) | Semiconductor device | |
JP6448513B2 (ja) | 半導体装置 | |
US20120241817A1 (en) | Semiconductor device | |
US9614072B2 (en) | Semiconductor device | |
JP6952826B2 (ja) | 半導体装置及びその製造方法 | |
JP2020167333A (ja) | 半導体装置 | |
US20220367713A1 (en) | Vertical field effect transistor and method for the formation thereof | |
US20210043735A1 (en) | Short channel trench power mosfet and method | |
US8999783B2 (en) | Method for producing a semiconductor device with a vertical dielectric layer | |
JP6450659B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200514 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210928 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6952826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |