CN106549051A - GaN基HEMT器件栅极结构 - Google Patents

GaN基HEMT器件栅极结构 Download PDF

Info

Publication number
CN106549051A
CN106549051A CN201710037479.XA CN201710037479A CN106549051A CN 106549051 A CN106549051 A CN 106549051A CN 201710037479 A CN201710037479 A CN 201710037479A CN 106549051 A CN106549051 A CN 106549051A
Authority
CN
China
Prior art keywords
gan base
layer
hemt device
medium
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710037479.XA
Other languages
English (en)
Inventor
黄森
刘新宇
王鑫华
康玄武
魏珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710037479.XA priority Critical patent/CN106549051A/zh
Publication of CN106549051A publication Critical patent/CN106549051A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN基HEMT器件栅极结构,涉及电子器件技术领域。本发明提出的GaN基HEMT器件包括凹栅槽和复合栅极结构,所述的复合栅极结构位于III族氮化物层级结构的凹栅槽中,由一层较薄的低界面态介质插入层和一层高绝缘栅介质层构成,其中高绝缘栅介质层可以是非掺或P型掺杂的高击穿电场绝缘介质,低界面态介质插入层是具备较高晶体质量的AlN,SiNx,InxGa1‑xN或GaOx薄膜,用于降低高绝缘栅介质层与III族氮化物凹栅槽结构之间的界面态密度,提高HEMT电子器件的阈值和可靠性,从而推动GaN基HEMT器件在高压电力电子领域的应用。

Description

GaN基HEMT器件栅极结构
技术领域
本发明涉及电子器件技术领域,尤其涉及一种GaN基HEMT器件栅极结构。
背景技术
高电子迁移率晶体管(HEMT)具备高电子饱和速度、高密度二维电子气(2-DEG)以及较高临界击穿电场等特性,使得其在智能电网、工业控制、新能源发电、电动汽车以及消费电子等领域具有巨大的应用前景。例如,GaN基金属绝缘体半导体高电子迁移率晶体管(MIS/MOS-HEMT)具备高栅极击穿电压,大栅偏范围等优异特性,在GaN基高压大功率电力电子等应用领域具备很大应用潜力。但是由于栅介质与III族氮化物之间的界面态密度高,以及栅介质中存在缺陷态,导致GaN基HEMT器件存在增强型阈值偏低和阈值不稳定等问题,对其应用和发展产生了影响。
发明内容
(一)要解决的技术问题
由于栅介质与III族氮化物之间的界面态密度高,以及栅介质中存在缺陷态,导致GaN基HEMT器件存在增强型阈值偏低和阈值不稳定等问题。
(二)技术方案
针对上述问题,本发明提出了一种GaN基HEMT器件栅极结构,
其中,GaN基HEMT器件包括III族氮化物层级结构,栅极结构包括凹栅槽和复合栅极结构,凹栅槽形成于III族氮化物层级结构上,复合栅极结构位于栅极下方、凹栅槽内,
复合栅极结构包括下凹到凹栅槽中的介质插入层和高绝缘栅介质层,介质插入层位于高绝缘栅介质层和III族氮化物层级结构之间,用于降低高绝缘栅介质层与III族氮化物层级结构之间的界面态密度,提高GaN基HEMT器件的阈值。
介质插入层覆盖该凹栅槽的底部和侧壁。
III族氮化物层级结构包括在衬底上自下而上依次叠置的缓冲层、势垒层和钝化层。
凹栅槽的深度大于或等于钝化层的厚度。
介质插入层厚度范围是0.1nm-10nm。
介质插入层制备材料是单晶或近似单晶的介质,包括AlN,SiNx,InxGa1-xN或GaOx
高绝缘栅介质层厚度范围是5nm-40nm。
高绝缘栅介质层是高击穿电场介质,高击穿电场介质是非掺或P型掺杂的栅介质,包括SiO2,Al2O3,SiNx或NiO。
(三)有益效果
本发明提出了一种GaN基HEMT器件栅极结构,针对GaN基MIS/MOS-HEMT器件,引入由一层较薄的低界面态介质插入层和一层较厚的高击穿电场介质构成的复合栅介质结构。其中,低界面态介质插入层可采用PEALD,PECVD,LPCVD,MOCVD或MBE技术在III族氮化物表面(即HEMT器件层级结构表面)形成的一薄层介质,它可以是AlN,SiNx,InxGa1-xN或GaOx等,具备较高的晶体质量。其上面的高击穿电场介质可以是非掺或P型掺杂的栅介质。利用本发明:
不仅降低了高击穿栅介质与III族氮化物间的界面态密度,而且提高了GaN基增强型MIS/MOS-HEMT的阈值电压和可靠性;
采用低界面态InxGa1-xN插入层不仅可以提高增强型GaN基MIS/MOS-HEMT器件的栅沟道迁移率,同时利用它与III族氮化物间的反极化电场提高增强型器件的阈值电压;
采用NiO等P型掺杂的高击穿电场介质可进一步提高增强型GaN基MIS/MOS-HEMT器件的阈值电压。
附图说明
图1是本发明所提出的具体实施例1的GaN基MIS/MOS-HEMT器件栅极结构;
图2是本发明所提出的具体实施例2的GaN基MIS/MOS-HEMT器件栅极结构;
图3是本发明所提出的GaN基HEMT器件栅极结构制备方法流程图。
其中,1是衬底,2是缓冲层,3是2维电子气(2-DEG),4是势垒层,5是钝化层,6是漏极,7是源极,8是栅极,9是高绝缘栅介质层,10是介质插入层。
具体实施方式
根据结合附图对本发明示例性实施例的以下详细描述,本发明的其它方面、优势和突出特征对于本领域技术人员将变得显而易见。
在本发明中,术语“包括”和“含有”及其派生词意为包括而非限制;术语“或”是包含性的,意为和/或。
在本说明书中,下述用于描述本发明原理的各种实施例只是说明,不应该以任何方式解释为限制发明的范围。参照附图的下述描述用于帮助全面理解由权利要求及其等同物限定的本发明的示例性实施例。下述描述包括多种具体细节来帮助理解,但这些细节应认为仅仅是示例性的。因此,本领域普通技术人员应认识到,在不背离本发明的范围和精神的情况下,可以对本文中描述的实施例进行多种改变和修改。此外,为了清楚和简洁起见,省略了公知功能和结构的描述。此外,贯穿附图,相同参考数字用于相思功能和操作。
凹栅槽深入GaN基HEMT器件层级结构内,凹栅槽的深度可以选择仅贯穿钝化层、直接贯穿钝化层或势垒层。随着凹栅槽深度的增加,阈值越高,但对界面态的影响会变大,从而影响栅极结构的阈值及其稳定性。所以,选择以III族氮化物作为插入层覆盖凹栅槽的底部和侧壁,将凹栅槽的高绝缘栅介质层和III族氮化物层级结构隔开,因插入层和III族氮化物层级结构都属于III族氮化物,它们之间的界面态密度会很低。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例1,并参照附图1,对本发明作进一步的详细说明。
如图1所示的GaN基MIS/MOS-HEMT器件,其中自下而上依次包括:Si衬底1、GaN缓冲层2、Al(In,Ga)N势垒层4、AlN或SiNx钝化层5的III族氮化物层级结构,源极7和漏极6位于缓冲层的两端,Al(In,Ga)N势垒层4和AlN或SiNx钝化层5位于GaN缓冲层2上、源极7和漏极6之间,
还包括栅极结构,栅极结构包括位于深入III族氮化物层级结构的凹栅槽,凹栅槽深度自AlN或SiNx钝化层5上表面贯穿Al(In,Ga)N势垒层4,底部位于GaN缓冲层2上表面,其内部填充的复合栅极结构自下而上依次是介质插入层10、高绝缘栅介质层9,在高绝缘栅介质层9上制备栅极8,从而与III族氮化物层级结构一同构成GaN基MIS/MOS-HEMT器件。
其中,介质插入层10覆盖于凹栅槽的底部和侧壁,与III族氮化物层级结构相接触,用于降低高绝缘栅介质层与III族氮化物层级结构之间的界面态密度,提高HEMT器件的阈值。
介质插入层10厚度范围是0.1nm-10nm,直接与III族氮化物层级结构接触,其中介质插入层10是具有高电子迁移率的单晶或近似单晶的介质,制备材料是AlN,SiNx,InxGa1-xN或GaOx等。
位于介质插入层10上的高绝缘栅介质层9是一类高击穿电场介质,属于一类非掺或P型掺杂的栅介质,主要组成材料包括SiO2,Al2O3,SiNx或NiO等,厚度范围是5nm-40nm。
另外,衬底1可选择采用Si,GaN缓冲层2位于衬底1上,其厚度为3μm,组成材料可以是i型掺杂或非掺杂的GaN材料。Al(In,Ga)N势垒层4位于GaN缓冲层2上,其厚度约15nm左右。AlN或SiNx钝化层5位于Al(In,Ga)N势垒层4上,厚度可为5nm。即该栅极结构的凹栅槽深度大约是20nm。栅极8、源极7和漏极6是Ti、Al、Ni、Pt、Au等金属电极。
其中该HEMT器件结构中,介质插入层10是在III族氮化物层级结构的接触表面形成的一薄层介质,具备较高的晶体质量,其上方的高绝缘栅介质层9可选择非掺或P型掺杂的高击穿电场栅介质。介质插入层10的存在降低了高绝缘栅介质层9和III族氮化物凹栅槽间的界面态,提高了增强型GaN基MIS/MOS-HEMT器件的栅沟道迁移率,同时利用与III族氮化物间的反极化电场提高增强型器件的阈值电压,且阈值电压可以稳定地达到+3V以上。
因此,介质插入层10的存在,不仅降低了高击穿栅介质与III族氮化物间的界面态密度,而且提高了GaN基增强型MIS/MOS-HEMT的阈值电压和可靠性。另外,若采用NiO等P型掺杂的高击穿电场介质可进一步提高增强型GaN基MIS/MOS-HEMT器件的阈值电压。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例2,并参照附图2,对本发明作进一步的详细说明。
如图2所示的GaN基MIS/MOS-HEMT器件,与具体实施例1中所示的GaN基MIS/MOS-HEMT器件结构相比,其栅极结构中的凹栅槽自钝化层5上表面贯穿钝化层5刻蚀到A1(In,Ga)N势垒层4上表面,因具备介质插入层10,其本身的阈值电压亦达到了+3V以上。因此,可以进一步证明介质插入层10可以降低了高击穿栅介质与III族氮化物间的界面态密度,而且提高了GaN基增强型MIS/MOS-HEMT的阈值电压和可靠性。
另外,基于本发明提出的GaN基HEMT器件,还提出了其对应的制备方法,如图3所示,包括以下步骤:
S1、在衬底上制备III族氮化物层级结构;
S2、在III族氮化物层级结构上形成凹栅槽;
S3、对III族氮化物层级结构上的凹栅槽进行填充形成栅极结构。
所述的步骤S3中,通过LPCVD,PECVD、ALD、MBE、MOCVD等制备方法制备栅极结构的介质插入层。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例3,并参照附图3,对本发明作进一步的详细说明。
S1、在衬底上制备HEMT器件层级结构:在衬底上直接形成GaN缓冲层,然后在GaN缓冲层制备Al(In,Ga)N势垒层,并在Al(In,Ga)N势垒层上的制备AlN或SiNx钝化层,其中III族氮化物层级结构可以采用ALD、MBE、MOCVD、LPCVD、PECVD等方法实现制备。
S2、在III族氮化物层级结构上形成凹栅槽:在III族氮化物层级结构的表面,即AlN或SiNx钝化层上表面,通过刻蚀工艺对III族氮化物层级结构实施刻蚀,部分贯穿或者贯穿Al(In,Ga)N势垒层形成凹栅槽结构;
S3、对III族氮化物层级结构上的凹栅槽进行填充形成栅极结构:对凹栅槽的内表面,采用ALD,PECVD,LPCVD,MOCVD或MBE等方法制备一薄层介质作为插入层与刻蚀过的III族氮化物层级结构的III族氮化物接触,然后填充高击穿电场介质构成一层较厚的高绝缘栅介质层,与介质插入层、栅极一起形成复合栅介质结构。其中,栅极是将金属直接制备于高绝缘栅介质层上,与制备好的源极和漏极一起最终形成具备栅极结构的HEMT器件。
可选地,源极和漏极可以先于栅极制备(后栅工艺),也可以在栅极形成之后制备(先栅工艺)。
其中,介质插入层厚度范围是0.1nm-10nm。介质插入层的组成材料可选择是AlN,SiNx,InxGa1-xN或GaOx等,例如InxGa1-xN介质插入层是具有很强极化特性,与III族氮化物之间能形成一层带负电的极化电荷。另外,介质插入层组成材料可以是单晶或近似单晶的介质,本身需要具有很高的电子迁移率。
栅极结构中位于插入层介质之上的是一层非掺或P型掺杂的高击穿电场介质,可选择SiO2,Al2O3,SiNx或NiO等,厚度介于5-40nm之间。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种GaN基HEMT器件栅极结构,所述的GaN基HEMT器件包括III族氮化物层级结构,所述的栅极结构包括凹栅槽和复合栅极结构,所述凹栅槽形成于III族氮化物层级结构上,所述的复合栅极结构位于栅极下方、凹栅槽内,
复合栅极结构包括下凹到凹栅槽中的介质插入层和高绝缘栅介质层,所述的介质插入层位于高绝缘栅介质层和III族氮化物层级结构之间,用于降低高绝缘栅介质层与III族氮化物层级结构之间的界面态密度,提高GaN基HEMT器件的阈值。
2.根据权利要求1所述的GaN基HEMT器件栅极结构,其特征在于,所述介质插入层覆盖该凹栅槽的底部和侧壁。
3.根据权利要求1所述的GaN基HEMT器件栅极结构,其特征在于,所述III族氮化物层级结构包括在衬底上自下而上依次叠置的缓冲层、势垒层和钝化层。
4.根据权利要求3所述的GaN基HEMT器件栅极结构,其特征在于,所述凹栅槽的深度大于或等于钝化层的厚度。
5.根据权利要求1所述的GaN基HEMT器件栅极结构,其特征在于,所述的介质插入层厚度范围是0.1nm-10nm。
6.根据权利要求1所述的GaN基HEMT器件栅极结构,其特征在于,所述的介质插入层制备材料是单晶或近似单晶的介质,包括AlN,SiNx,InxGa1-xN或GaOx
7.根据权利要求1所述的GaN基HEMT器件栅极结构,其特征在于,所述的高绝缘栅介质层厚度范围是5nm-40nm。
8.根据权利要求1所述的GaN基HEMT器件栅极结构,其特征在于,所述的高绝缘栅介质层是高击穿电场介质,所述高击穿电场介质是非掺或P型掺杂的栅介质,包括SiO2,Al2O3,SiNx或NiO。
CN201710037479.XA 2017-01-18 2017-01-18 GaN基HEMT器件栅极结构 Pending CN106549051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710037479.XA CN106549051A (zh) 2017-01-18 2017-01-18 GaN基HEMT器件栅极结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710037479.XA CN106549051A (zh) 2017-01-18 2017-01-18 GaN基HEMT器件栅极结构

Publications (1)

Publication Number Publication Date
CN106549051A true CN106549051A (zh) 2017-03-29

Family

ID=58398608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710037479.XA Pending CN106549051A (zh) 2017-01-18 2017-01-18 GaN基HEMT器件栅极结构

Country Status (1)

Country Link
CN (1) CN106549051A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735811A (zh) * 2017-04-24 2018-11-02 株式会社东芝 半导体装置、电源电路以及计算机
CN110754002A (zh) * 2017-06-19 2020-02-04 埃皮根股份有限公司 高电子迁移率晶体管
JP2020150141A (ja) * 2019-03-14 2020-09-17 株式会社東芝 半導体装置及びその製造方法
CN111937156A (zh) * 2020-06-30 2020-11-13 英诺赛科(珠海)科技有限公司 半导体装置和其制造方法
CN112098790A (zh) * 2020-08-05 2020-12-18 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 基于mis-hemt的边界陷阱的能量分布测试方法及系统
CN112368842A (zh) * 2020-09-09 2021-02-12 英诺赛科(苏州)科技有限公司 半导体装置结构和其制造方法
US12034068B2 (en) 2017-06-19 2024-07-09 Soitec Belgium High electron mobility transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025730A1 (en) * 2008-07-31 2010-02-04 Cree, Inc. Normally-off Semiconductor Devices and Methods of Fabricating the Same
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN104037081A (zh) * 2013-03-08 2014-09-10 首尔半导体株式会社 异质结晶体管及其制造方法
CN104051522A (zh) * 2014-07-02 2014-09-17 苏州晶湛半导体有限公司 一种增强型氮化物半导体器件及其制造方法
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025730A1 (en) * 2008-07-31 2010-02-04 Cree, Inc. Normally-off Semiconductor Devices and Methods of Fabricating the Same
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN104037081A (zh) * 2013-03-08 2014-09-10 首尔半导体株式会社 异质结晶体管及其制造方法
CN104051522A (zh) * 2014-07-02 2014-09-17 苏州晶湛半导体有限公司 一种增强型氮化物半导体器件及其制造方法
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735811A (zh) * 2017-04-24 2018-11-02 株式会社东芝 半导体装置、电源电路以及计算机
CN108735811B (zh) * 2017-04-24 2021-02-12 株式会社东芝 半导体装置、电源电路以及计算机
CN110754002A (zh) * 2017-06-19 2020-02-04 埃皮根股份有限公司 高电子迁移率晶体管
US12034068B2 (en) 2017-06-19 2024-07-09 Soitec Belgium High electron mobility transistor
CN110754002B (zh) * 2017-06-19 2024-03-19 埃皮根股份有限公司 高电子迁移率晶体管
CN111697053B (zh) * 2019-03-14 2023-08-29 株式会社东芝 半导体装置及其制造方法
JP2020150141A (ja) * 2019-03-14 2020-09-17 株式会社東芝 半導体装置及びその製造方法
CN111697053A (zh) * 2019-03-14 2020-09-22 株式会社东芝 半导体装置及其制造方法
US11967641B2 (en) 2019-03-14 2024-04-23 Kabushiki Kaisha Toshiba Semiconductor device including different nitride regions improving characteristics of the semiconductor device
JP7175804B2 (ja) 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
US11677020B2 (en) 2019-03-14 2023-06-13 Kabushiki Kaisha Toshiba Semiconductor device including different nitride regions and method for manufacturing same
CN111937156A (zh) * 2020-06-30 2020-11-13 英诺赛科(珠海)科技有限公司 半导体装置和其制造方法
CN111937156B (zh) * 2020-06-30 2024-04-05 英诺赛科(珠海)科技有限公司 半导体器件和其制造方法
US12021122B2 (en) 2020-06-30 2024-06-25 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN112098790A (zh) * 2020-08-05 2020-12-18 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 基于mis-hemt的边界陷阱的能量分布测试方法及系统
WO2022051933A1 (en) * 2020-09-09 2022-03-17 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing thereof
CN112368842A (zh) * 2020-09-09 2021-02-12 英诺赛科(苏州)科技有限公司 半导体装置结构和其制造方法

Similar Documents

Publication Publication Date Title
CN106549051A (zh) GaN基HEMT器件栅极结构
CN103367403B (zh) 半导体器件及其制造方法
CN102947921B (zh) 半导体器件
CN103000682B (zh) 氮化物半导体器件
CN110392929A (zh) 氮化镓晶体管
CN102820325B (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN103117303B (zh) 一种氮化物功率器件及其制造方法
CN107093628A (zh) 一种极化掺杂增强型hemt器件
CN102664188B (zh) 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
CN102916046B (zh) 硅衬底上氮化物高压器件及其制造方法
CN102856373B (zh) 高电子迁移率晶体管
CN102881716A (zh) 一种场致隧穿增强型hemt器件
CN105870164B (zh) 一种氮化镓基高电子迁移率晶体管
CN106653840A (zh) 一种半导体器件及其制造方法
CN105261643A (zh) 一种高击穿电压氮化镓基高电子迁移率晶体管
CN108598149A (zh) 一种GaN基HEMT器件
CN104347701A (zh) 一种具有复合钝化层结构的场效应晶体管
CN103579326A (zh) 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管
CN103745989A (zh) 高电子迁移率晶体管
CN108389894A (zh) 一种高电子迁移率晶体管外延结构
CN201820759U (zh) 一种场效应晶体管
CN105304707A (zh) 一种增强型hemt器件
CN101924129B (zh) 一种场效应晶体管
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170329

WD01 Invention patent application deemed withdrawn after publication