CN102947921B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102947921B
CN102947921B CN201180030470.7A CN201180030470A CN102947921B CN 102947921 B CN102947921 B CN 102947921B CN 201180030470 A CN201180030470 A CN 201180030470A CN 102947921 B CN102947921 B CN 102947921B
Authority
CN
China
Prior art keywords
layer
gan
doped
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180030470.7A
Other languages
English (en)
Other versions
CN102947921A (zh
Inventor
中岛昭
桑卡拉纳拉亚南·埃克纳特马达蒂尔
住田行常
河合弘治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Sheffield
Powdec KK
Original Assignee
University of Sheffield
Powdec KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Sheffield, Powdec KK filed Critical University of Sheffield
Publication of CN102947921A publication Critical patent/CN102947921A/zh
Application granted granted Critical
Publication of CN102947921B publication Critical patent/CN102947921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

通过利用极化结，从而根本性地缓和传导通道的局部中产生的峰电场，实现高耐压化，同时消除电流崩塌的产生以达到实际应用的水平，容易实现低损耗GaN类半导体器件。半导体器件具有依次层叠于C面蓝宝石基板等基底基板上的Inz Ga1-z N层11(0≤z＜1)、Alx Ga1-x N层12(0＜x＜1)、Iny Ga1-y N层13(0≤y＜1)以及p型Inw Ga1-w N层14(0≤w＜1)。在非运作时，在Alx Ga1-x N层12与Iny Ga1-y N层13之间的异质界面近旁部分的Iny Ga1-y N层13处形成二维空穴气15、且在Inz Ga1-z N层11与Alx Ga1-x N层12之间的异质界面近旁部分的Inz Ga1-z N层16处形成二维电子气16。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别涉及使用了氮化镓(GaN)类半导体的半导体器件。
背景技术
为了实现节能社会，电能的重要性在增加，21世纪越发依赖于电力。电气设备、电子设备的关键器件是晶体管、二极管等半导体器件。因此，这些半导体器件的节能性非常重要。目前，电力转换器件由硅(Si)半导体器件担负，但是该Si半导体器件谋求性能提高已经大致达到其物性极限，处于难以谋求更高的节能化的状况。
因此，替代Si，人们正在下精力进行硅碳化物(SiC)、氮化镓(GaN)等基于宽禁带半导体的电力转换器件的研究开发。其中，GaN在电力效率性、耐电压性方面具有比SiC显著优异的物性值，因而人们在积极地进行GaN类半导体器件的研究开发。
关于GaN类半导体器件，正在开发电场效应晶体管(FET)型的横型器件，即，与基板平行地形成有通行通道的结构的器件。例如，在由蓝宝石、SiC等形成的基底基板上层叠厚度数μm的未掺杂GaN层、在其上层叠Al组成为约25%左右的厚度25~30nm左右的AlGaN层、利用在AlGaN/GaN异质界面产生的二维电子气(2DEG)的器件。该器件通常称为HFET(异质结FET)。
那么，上述的AlGaN/GaN HFET存在抑制电流崩塌这样的技术课题。电流崩塌现象是，将数百V的高电压施加于源极、漏极间时，漏极电流值减少的现象。电流崩塌不是GaN类FET所特有的现象，而是根据GaN类FET欲对源、漏极间施加高电压时显著显现，因此本来是横型器件中一般产生的现象。
电流崩塌的产生原因如下解释。对FET的栅极-漏极间、对二极管的阴极-阳极间施加了高电压的情况下，在栅极正下方或者阳极正下方产生高电场区域，但是在该高电场部分的表面或者表面近旁电子发生迁移、被捕获。作为电子的源，存在有从栅极电极漂移到半导体表面的源、通道电子在高电场的作用下迁移到表面的源等。因该电子的负电荷而偏压为负，导致电子通道的电子浓度减少，通道电阻升高。
关于源自栅漏的电子，通过在表面实施基于电介质覆膜的钝化而使电子迁移受限制，使电流崩塌受抑制。然而，仅通过电介质覆膜无法抑制电流崩塌。
因此，着眼于电流崩塌的原因在于栅极近旁的高电场，正在开发抑制电场强度、特别是抑制峰电场的技术。这称为场板(FieldPlate,FP)技术，是Si类、GaAs类的FET中已经实用化的公知技术(例如参照非专利文献1)。
图1A表示使用了场板技术的现有的AlGaN/GaN HFET。如图1A所示，在该AlGaN/GaN HFET中，在基底基板81上依次层叠GaN层82以及AlGaN层83，在AlGaN层83上形成有栅极电极84、源极电极85以及漏极电极86。在此情况下，栅极电极84的上部以及源极电极85的上部在漏极电极86侧如帽子的帽檐那样延长，形成了场板。通过形成于这些栅极电极84以及源极电极85的场板，从而可基于电磁学的原理而降低通道的耗尽层端的峰电场强度。图1B表示具有场板的情况下和没有场板的情况下的电场分布。电场分布的面积相等于漏极电压，因而通过分散峰电场，可谋求提高AlGaN/GaN HFET的耐压性以及抑制电流崩塌。
但上述场板技术中，无法将电场沿着通道全域实现均衡化。另外，由于在作为功率器件的实用的半导体器件中施加600V以上的电压，因而即使适用该场板技术也没有实现根本性的解决。
另一方面，存在有公知技术之一的超结结构(例如参照非专利文献2)，其中将电场分布进行均衡化、不易引发峰电场而提高耐压。对该超结进行说明。
图2A表示施加了低逆向偏压电压状态的现有的pn结。图3A表示施加了低逆向偏压电压状态的超结的单元装置。
如图2A所示，在现有的pn结中，p型层101与n型层102接合，在p型层101形成有p电极103，在n型层102形成有n电极104，pn结的结面与p电极103以及n电极104平行。在p型层101的结面的近旁部分形成耗尽层101a，其它的部分为p型中性区域。在n型层102的结面的近旁部分形成耗尽层102a，其它的部分为n型中性区域。
与此相对，如图3A所示，在超结中，通过p型层201与n型层202而形成pn结这一情况与现有的pn结同样，但是形成于p型层201的p电极203以及形成于n型层202的n电极204相对于p型层201与n型层202的平面状地扩展的主要结面正交而形成。在pn结的两端部，结面相对于主要结面在相互逆向的方向发生折曲。在p型层201的结面的近旁部分形成耗尽层201a，其它的部分为p型中性区域。在n型层202的结面的近旁部分形成耗尽层202a，其它部分为n型中性区域。
图2B是，将对p电极103以及n电极104间施加了低逆向偏压电压状态的现有的pn结电场分布与图2A对应地进行表示的图。另外，图3B是将对p电极203以及n电极204间施加了低逆向偏压电压状态的超结的电场分布与图3A对应地进行表示的图。
图4A表示，在现有的pn结中施加了高逆向偏压电压状态。图5A表示，在超结中施加了高逆向偏压电压状态。
图4B表示，将对p电极103以及n电极104间施加了高逆向偏压电压状态的现有的pn结的电场分布对应于图4A而进行表示的图。另外，图5B表示，将对p电极203以及n电极204间施加了高逆向偏压电压状态的超结的电场分布对应于图5A而进行表示的图。
耗尽层101a、102a、201a、202a的变宽以pn结面为起点而引起这一情况也与现有的pn结以及超结相同。在现有的pn结中，耗尽层101a、102a内的基于受体离子、给体离子等固定电荷的电场分布如图2B和图4B所示变为三角形状，产生峰状的电场分布。与此相对，可知，在超结中，如图3B和图5B所示，即使耗尽层201a、202a变宽，电场(电荷的积分值)也在连结p电极203以及n电极204间的方向以一定的值进行分布，不引起电场的集中。
施加电压为电场的积分值(在图2B、图3B、图4B、图5B中相当于电场的面积)，因此在现有的pn结中，在结面处产生的最大电场强度下耐压受限制。另一方面，超结可沿着半导体全体通过均匀电场而接受耐受施加电压。超结适用于具有纵型以及横型结构的Si-MOS功率晶体管以及Si功率二极管的漂移层。
另外，作为不依靠pn结而产生与超结同样的正电荷以及负电荷的分布的方法，存在有极化结(polarization junction)这样的原理(例如参照专利文献1)。另外，还提出了利用极化而试图实现高耐压化的技术(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2007-134607号公报
专利文献2：日本特开2009-117485号公报
非专利文献
非专利文献1：東芝レビユ一(TOSHIBA REVIEW)Vol.59No.7(2004)p.35
非专利文献2：IEEE ELECTRON DEVICE LETTERS,VOL.29,NO.10,OCTOBER 2008,p.1087
发明内容
发明要解决的问题
专利文献1中提出的利用了极化结的半导体器件因其结构简单因此有利，但是获得实用性能所必需的结构的细节尚不明确。
因此，本发明要解决的问题在于提供一种半导体器件，其可通过利用极化结，从而根本性地缓和传导通道的局部中产生的峰电场，实现高耐压化，同时以实用的水平消除电流崩塌的产生，容易实现低损耗GaN类半导体器件。
用于解决问题的方案
为了解决上述课题，本发明为一种半导体器件，其特征在于，其具有：Inz Ga1-z N层(0≤z＜1)、位于前述Inz Ga1-z N层上的AlxGa1-x N层(0＜x＜1)、位于前述Alx Ga1-x N层上的Iny Ga1-y N层(0≤y＜1)和位于前述Iny Ga1-y N层上的p型Inw Ga1-w N层(0≤w＜1)，
在非运作时，在前述Alx Ga1-x N层与前述Iny Ga1-y N层之间的异质界面近旁部分处的前述Iny Ga1-y N层形成有二维空穴气，且在前述Inz Ga1-z N层与前述Alx Ga1-x N层之间的异质界面近旁部分处的前述Inz Ga1-z N层形成有二维电子气。
在该半导体器件中，典型地，在可进行GaN类半导体的C面生长的基底基板上依次生长Inz Ga1-z N层、Alx Ga1-x N层、Iny Ga1-yN层以及p型Inw Ga1-w N层。Iny Ga1-y N层的In组成y和p型InwGa1-w N层的In组成w优选为同一值。
Inz Ga1-z N层、Alx Ga1-x N层以及Iny Ga1-y N层典型地未掺杂，但不限于此。例如也可通过向Alx Ga1-x N层中掺杂n型杂质(例如Si)而制成n型，通过这样做，从而在由该n型Alx Ga1-x N层供给的电子的作用下，可提高Inz Ga1-z N层与Alx Ga1-x N层之间的异质界面近旁部分处的Inz Ga1-z N层中形成的二维电子气的浓度。
在该半导体器件中，将二维空穴气的浓度表示为Ps(cm-2)、将二维电子气的浓度表示为Ns(cm-2)、将Alx Ga1-x N层的厚度表示为t(cm)时，x、y、z、t满足下述式。
Ps=b1x+b2y-b3/t≥2×1012
Ns=b1x+b2z-b3/t≥2×1012
b1=5.66×1013(cm-2)
b2=9.81×1013(cm-2)
b3=1.89×107(cm-1)
优选x、y、z、t满足下述式。
Ps=b1x+b2y-b3/t≥5×1012
Ns=b1x+b2z-b3/t≥5×1012
b1=5.66×1013(cm-2)
b2=9.81×1013(cm-2)
b3=1.89×107(cm-1)
优选的是，将Alx Ga1-x N层的厚度表示为t、将Iny Ga1-y N层的厚度表示为q、将p型Inw Ga1-w N层的厚度表示为r、将p型InwGa1-w N层的p型杂质的浓度表示为NA、将Alx Ga1-x N层的n型杂质的浓度表示为ND时，
x＞0.08
t＞15nm
q＞0nm
r＞8.0nm
NA＞1×1016cm-3
ND＜4×1018cm-3
成立。通过满足这些条件，从而可设为Ps≥2×1012cm-2、Ns≥2×1012cm-2。
更优选的是，将Alx Ga1-x N层的厚度表示为t、将Iny Ga1-y N层的厚度表示为q、将p型Inw Ga1-w N层的厚度表示为r、将p型Inw Ga1-w N层的p型杂质的浓度表示为NA、将Alx Ga1-x N层的n型杂质的浓度表示为ND时，
x＞0.13
t＞25nm
q＞1nm
r＞10nm
NA＞8×1017cm-3
ND＜3×1018cm-3
成立。通过满足这些条件，从而可设为Ps≥5×1012cm-2、Ns≥5×1012cm-2。
在该半导体器件中，根据需要在Iny Ga1-y N层与Alx Ga1-x N层之间、及/或、Inz Ga1-z N层与Alx Ga1-x N层之间设置有Alu Ga1-uN层(0＜u＜1、u＞x)、例如AlN层。通过在Iny Ga1-y N层与Alx Ga1-xN层之间设置Alu Ga1-u N层，从而可减少Iny Ga1-y N层与Alx Ga1-xN层之间的异质界面近旁部分处的Iny Ga1-y N层中形成的二维空穴气向Alx Ga1-x N层侧的渗入，可显著地增加空穴的迁移率。另外，通过在Inz Ga1-z N层与Alx Ga1-x N层之间设置Alu Ga1-u N层，从而可减少Inz Ga1-zN层与Alx Ga1-x N层之间的异质界面近旁部分处的Inz Ga1-z N层中形成的二维电子气向Alx Ga1-x N层侧的渗入，可显著地增加电子的迁移率。该Alu Ga1-u N层或者AlN层一般要充分薄，例如可在1~2nm左右。
该半导体器件可用作各种器件，但典型地可用作电场效应晶体管(FET)、二极管等。在电场效应晶体管中，例如，至少在Iny Ga1-yN层以及p型Inw Ga1-w N层，例如在Alx Ga1-x N层的上部、在InyGa1-y N层以及p型Inw Ga1-w N层形成台部，在该台部的两侧部分的Alx Ga1-x N层上形成栅极电极以及漏极电极，在栅极电极的与台部侧相反侧部分的Alx Ga1-x N层上形成源极电极，在台部的栅极电极侧部分的p型Inw Ga1-w N层上形成与源极电极或者栅极电极电连接的电极。在该电场效应晶体管中，例如，栅极电极和与该栅极电极电连接的电极有时也成为一体而从台部的一端部的顶面以及侧面延长到相邻于台部部分的Alx Ga1-x N层上而形成。或者，在电场效应晶体管中，例如，至少在Iny Ga1-y N层以及p型Inw Ga1-w N层形成台部，在台部的p型Inw Ga1-w N层上形成栅极电极、源极电极以及漏极电极，在相邻于台部部分的Alx Ga1-x N层上形成与栅极电极电连接的电极。另外，在二极管中，至少在Iny Ga1-y N层以及p型Inw Ga1-w N层上，例如在Alx Ga1-x N层的上部、在Iny Ga1-y N层以及p型Inw Ga1-w N层形成台部，与该台部的一端部的p型Inw Ga1-w N层接触而形成阳极电极，在该台部的另端侧部分的Alx Ga1-x N层上、或者与该台部的另端的p型InwGa1-w N层接触而形成阴极电极。或者，在二极管中，至少在Iny Ga1-yN层以及p型Inw Ga1-w N层形成台部，从台部的一端部的顶面以及侧面延长到相邻于台部部分的Alx Ga1-x N层上而形成阳极电极，从台部的另一端部的顶面以及侧面延长到相邻于台部部分的AlxGa1-x N层上而形成阴极电极。
发明的效果
根据本发明，通过最适化的结构，可根本性地缓和传导通道的局部中产生的峰电场，实现高耐压化，同时以实用的水平消除电流崩塌的产生，容易实现低损耗GaN类半导体器件。
附图说明
图1所示为现有的使用了场板技术的AlGaN/GaN HFET的剖视图以及表示该AlGaN/GaN HFET中的电场分布的简化线图。
图2所示为施加了低逆向偏压电压状态的现有的pn结的剖视图以及表示该pn结中的电场分布的简化线图。
图3所示为施加了低逆向偏压电压状态的超结的剖视图以及表示该超结中的电场分布的简化线图。
图4所示为施加了高逆向偏压电压状态的现有的pn结的剖视图以及表示该pn结中的电场分布的简化线图。
图5所示为施加了高逆向偏压电压状态的超结的剖视图以及表示该超结中的电场分布的简化线图。
图6所示为本发明第1实施方式的GaN类半导体器件的剖视图。
图7所示为本发明第1实施方式的GaN类半导体器件的能量带结构的简化线图。
图8是用于说明本发明第1实施方式的GaN类半导体器件的运作的简化线图。
图9所示为在本发明第1实施方式的GaN类半导体器件中一维模拟中使用的模式结构的简化线图。
图10所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图11所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图12所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图13所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图14所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图15所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图16所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图17所示为在本发明第1实施方式的GaN类半导体器件中通过一维模拟而获得的结果的简化线图。
图18所示为在本发明第1实施方式的GaN类半导体器件中，将由导出的近似式得到的Ps、Ns与通过数值计算求出的Ps、Ns进行比较而表示的简化线图。
图19所示为在本发明第1实施方式的GaN类半导体器件中，将由导出的近似式得到的Ps、Ns与通过数值计算求出的Ps、Ns进行比较而表示的简化线图。
图20所示为在本发明第1实施方式的GaN类半导体器件中，将由导出的近似式得到的Ps、Ns与通过数值计算求出的Ps、Ns进行比较而表示的简化线图。
图21所示为在本发明第1实施方式的GaN类半导体器件中，将由导出的近似式得到的Ps、Ns与通过数值计算求出的Ps、Ns进行比较而表示的简化线图。
图22所示为在本发明第1实施方式的GaN类半导体器件中，将由导出的近似式得到的Ps、Ns与通过数值计算求出的Ps、Ns进行比较而表示的简化线图。
图23所示为实施例1的GaN类半导体器件的剖视图。
图24所示为本发明第2实施方式的GaN类二极管的剖视图。
图25所示为为了评价本发明第2实施方式的GaN类二极管而进行的模拟中使用的结构的简化线图。
图26所示为用于评价本发明第2实施方式的GaN类二极管的现有的GaN类二极管的剖视图。
图27所示为用于评价本发明第2实施方式的GaN类二极管的简化线图，为评价现有的GaN类二极管的而进行的模拟中使用的结构的简化线图。
图28所示为本发明第2实施方式中进行的模拟的结果的简化线图。
图29所示为本发明第3实施方式的GaN类FET的剖视图。
图30是用于说明本发明第3实施方式的GaN类FET的运作的简化线图。
图31是本发明第3实施方式的GaN类FET的等价电路图。
图32所示为本发明第4实施方式的GaN类二极管的剖视图。
图33所示为本发明第5实施方式的GaN类FET的剖视图。
图34所示为本发明第6实施方式的GaN类FET的剖视图。
图35所示为本发明第7实施方式的GaN类FET的剖视图。
图36所示为本发明第8实施方式的GaN类FET的剖视图。
图37所示为本发明第9实施方式的GaN类FET的剖视图。
图38所示为本发明第10实施方式的GaN类FET的剖视图。
图39是本发明第11实施方式的互补型电路的等价电路图。
具体实施方式
以下，对具体实施方式(以下称为实施方式)进行说明。
＜第1实施方式＞
对第1实施方式的GaN类半导体器件进行说明。
将该GaN类半导体器件的基本结构示于图6。
如图6所示，在该GaN类半导体器件中，在使GaN类半导体进行C面生长的例如C面蓝宝石基板等基底基板(未图示)上依次层叠有未掺杂的Inz Ga1-z N层11(0≤z＜1)、未掺杂或者n型的AlxGa1-x N层12(0＜x＜1)、未掺杂的Iny Ga1-y N层13(0≤y＜1)以及p型Inw Ga1-w N层14(0≤w＜1)。
在该GaN类半导体器件中，在非运作时，通过压电极化以及自发极化，从而在靠近基底基板的Inz Ga1-z N层11与Alx Ga1-x N层12之间的异质界面近旁部分处的Alx Ga1-x N层12诱发正的固定电荷，另外，在与基底基板侧为相反侧的Alx Ga1-x N层12与InyGa1-y N层13之间的异质界面近旁部分处的Alx Ga1-x N层12诱发了负的固定电荷。由此，在该GaN类半导体器件中，在非运作时，在Alx Ga1-x N层12与Iny Ga1-y N层13之间的异质界面近旁部分处的Iny Ga1-y N层13形成二维空穴气(2DHG)15、且在Inz Ga1-z N层11与Alx Ga1-x N层12之间的异质界面近旁部分处的Inz Ga1-z N层11形成有二维电子气(2DEG)16。
图7表示该GaN类半导体器件的能量带结构。其中，在图7中，Inz Ga1-z N层11的In组成z、Iny Ga1-y N层13的In组成y、p型Inw Ga1-w N层14的In组成z都为0。即，Inz Ga1-z N层11以及Iny Ga1-y N层13都为GaN层，p型Inw Ga1-w N层14为p型GaN层。在图7中，Ev表示价带的上端的能量，Ec表示导带的下端的能量、EF表示费米能级。详细内容见后述，通过将Alx Ga1-x N层12的厚度以及Al组成x之中的至少一方设定为大于现有的HFET，使得因极化而产生的、Alx Ga1-x N层12与Iny Ga1-y N层13之间的异质界面以及Inz Ga1-z N层11与Alx Ga1-x N层12之间的异质界面电位差增大，由此将Alx Ga1-x N层12的价带的上端的能量Ev提高至费米能级EF。在此情况下，在Alx Ga1-x N层12上仅设置Iny Ga1-y N层13时，则仅通过该Iny Ga1-y N层13，通过表面能级而补偿由极化导致的负的固定电荷，因此在Alx Ga1-x N层12与Iny Ga1-y N层13之间的异质界面近旁部分处的Iny Ga1-y N层13上不形成2DHG 15。因此，通过在Iny Ga1-y N层13上设置p型Inw Ga1-w N层14，从而将p型Inw Ga1-w N层14的价带的上端的能量Ev提高至费米能级EF。由此，在Alx Ga1-x N层12与Iny Ga1-y N层13之间的异质界面近旁部分处的Iny Ga1-y N层13形成2DHG 15。另外，在Inz Ga1-z N层11与Alx Ga1-x N层12之间的异质界面近旁部分处的Inz Ga1-z N层11形成2DEG16。
现在，例如如图8A所示，考虑的是，在p型Inw Ga1-w N层14的一端面上，延长到2DH G15的位置而形成阳极电极17，并且在Alx Ga1-x N层12的一端面上延长到2DEG16的位置而形成阴极电极18的情况。阳极电极17例如由Ni构成，阴极电极18例如由Ti/Al/Au多层膜形成。对这些阳极电极17以及阴极电极18间施加逆向偏压电压。图8B表示，沿着此时的Alx Ga1-x N层12的电场分布。如图8B所示，通过施加逆向偏压电压，从而使2DHG15和2DEG16的浓度均等量减少，2DHG15以及2DEG16的两端部发生耗尽化。2DHG15和2DEG16的浓度即使发生等量变化，电荷的变化量也实质上成为0，因此电场分布变为超结的电场分布，在电场中不产生峰。因此可谋求提高高耐压性以及低电流崩塌性能。
下面，对同时存在2DHG15以及2DEG16的该GaN类半导体器件中的结构参数进行说明。
首先考虑到，Inz Ga1-z N层11的In组成z、Iny Ga1-y N层13的In组成y、p型Inw Ga1-w N层14的In组成w中的任一个都是0的情况，即，Inz Ga1-z N层11以及Iny Ga1-y N层13中的任一个都是GaN层、p型Inw Ga1-w N层14是p型GaN层的情况。如图9所示，将对应此情况下的Inz Ga1-z N层11的层设为未掺杂GaN层21，将对应Alx Ga1-x N层12的层设为未掺杂AlGaN层22，将对应Iny Ga1-y N层13的层设为未掺杂GaN覆层23，将对应p型InwGa1-w N层14的层设为p型GaN覆层24。在未掺杂AlGaN层22与未掺杂GaN覆层23之间的异质界面近旁部分处的未掺杂GaN覆层23形成二维空穴气(2DHG)25，且在未掺杂GaN层21与未掺杂AlGaN层22之间的异质界面近旁部分处的未掺杂GaN层21形成二维电子气(2DEG)26。
该GaN类半导体器件运作的2DHG25以及2DEG26的最低浓度可暂时如下设定。通常的AlGaN/GaN HFET的可运作通道的薄层电阻可认为在2kΩ以下。如此，则通过将通道迁移率假定约1000cm2/Vs，从而使2DEG26的浓度在3×1012cm-2以上。
根据图9所示的模式层叠结构，通过一维模拟而调查了2DHG25的浓度与结构参数的关系。模拟中采用了薛定谔方程式、泊松方程式、电荷中性的条件以及GaN类半导体的标准的物性值。作为模拟的软件使用了市售的TCAD(Silvaco International公司制)。作为计算条件，将未掺杂GaN层21以及未掺杂GaN覆层23的残留电子浓度设为1×1015cm-3，将p型GaN覆层24的p型杂质(Mg)的浓度设为3×1019cm-3。
将p型GaN覆层24的表面费米能级假定为导带下0.5eV(参照T.Hashizume et.al.,APL80,4564(2002))。
[计算1]
由p型GaN覆层24的组成的变化导致的2DHG25以及 2DEG26的浓度变化
作为固定值，设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂GaN覆层23的厚度Tucap=10nm、未掺杂AlGaN层22的厚度t=Talgan=47nm。
图10表示计算结果。图10的横轴为未掺杂AlGaN层22的Al组成，纵轴为2DHG25以及2DEG26的薄层载流子浓度。根据图10，未掺杂AlGaN层22的Al组成为0.08(8%)以上，且生成了2DHG25以及2DEG26的载流子。在图10中，对空穴浓度产生的抵消，是源自p型GaN覆层24空穴的补充。
实质上生成2DHG25的浓度根据本计算是2×1012cm-2，运作所必需的条件是由本计算得到的2×1012cm-2。因此，未掺杂AlGaN层22的Al组成需要为0.08以上，优选的是生成5×1012cm-2以上的2DHG25的Al组成为0.13(13%)以上。
图10中也绘制了后述的实施例1的实验结果。实验结果与计算值为大致一致。测定结果如实施例1所述，空穴薄层浓度为8.6×1012cm-2。
[计算2]
由p型GaN覆层24的厚度变化导致的2DHG25以及2DEG26 的浓度变化
作为固定值，设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂GaN覆层23的厚度Tucap=10nm、未掺杂AlGaN层22的Al组成=22.6%，将未掺杂AlGaN层22的厚度t=Talgan设为变量，进行了计算。
图11表示计算结果。图11的横轴为未掺杂AlGaN层22的厚度Talgan，纵轴为2DHG25以及2DEG26的薄层载流子浓度。根据图11，基于未掺杂AlGaN层22的厚度Talgan的2DHG25以及2DEG26的浓度变化急剧，为了产生2×1012cm-2的2DHG25而必需在15nm以上，优选的是为了产生5×1012cm-2以上的2DHG25而必需在25nm以上。图11也绘制了后述的实施例1的实验结果。
[计算3]
由未掺杂GaN覆层23的厚度变化导致的2DHG25以及 2DEG26的浓度变化
作为固定值，设为p型GaN覆层24的厚度Tpcap=30nm、Mg浓度=3×1019cm-3、未掺杂AlGaN层22的Al组成=22.6%、厚度Talgan=47nm，进行了未掺杂GaN覆层23的厚度Tucap变化了的情况下的2DHG25以及2DEG26的浓度的计算。
图12表示计算结果。图12的横轴为未掺杂GaN覆层23的厚度Tucap，纵轴为2DHG25以及2DEG26的薄层载流子浓度。根据图12，2DHG25的空穴浓度相对于未掺杂GaN覆层23的厚度Tucap的变化少。因此，从载流子浓度的观点考虑未掺杂GaN覆层23的厚度Tucap从0nm起是有效的。
但是，p型GaN覆层24的薄层电阻依赖于未掺杂GaN覆层23的厚度Tucap。未掺杂GaN覆层23的厚度Tucap小的情况下，2DHG25的空穴通过p型GaN覆层24中的Mg受体离子而库仑散射，2DHG25的空穴迁移率显著减少。因此，作为未掺杂GaN覆层23的效果，不着眼于载流子浓度，而尝试着眼于2DHG25的迁移率。
[计算4]
由未掺杂GaN覆层23的厚度变化导致的2DHG25的迁移率 的变化
作为固定值，设为未掺杂AlGaN层22的Al组成=22.6%、厚度Talgan=47nm。
图13表示计算结果。图13的横轴为未掺杂GaN覆层23的厚度Tucap，纵轴为2DHG25的空穴迁移率。图13中也绘制了后述的实施例1的实验结果。
未掺杂AlGaN层22与未掺杂GaN覆层23之间的异质界面近旁部分处的未掺杂GaN覆层23中形成的2DHG25的空穴，因受到基于Mg受体离子的库仑散射而导致迁移率减少。迁移率与通常的块体(bulk)的空穴迁移率2~3cm2/Vs相比较而言高4~5倍，但是尚有结晶的残留缺陷的影响，比计算值低。实际测出值也低于计算值，但是这是残留缺陷的影响，另外也考虑，计算中采用的纯(真性)空穴迁移率中也包含不确定要素。该处，相对地考察迁移率的膜厚依存性时，可知：迁移率较多地依存于未掺杂GaN覆层23的厚度Tucap。未掺杂GaN覆层23的厚度Tucap即使为0nm也有效，但是为了减低薄层电阻，必需未掺杂GaN覆层23。更优选的是，在计算方面迁移率为5倍以上，因此薄层电阻为约1/5以下左右。关于Tucap，1nm以上是有效范围。
[计算5]
由p型GaN覆层24的厚度T pcap 的变化导致的2DHG25的薄 层载流子浓度变化
作为固定值，设为未掺杂GaN覆层23的厚度Tucap=10nm、未掺杂AlGaN层22的Al组成=22.6%、厚度Talgan=47nm，将p型GaN覆层24的厚度Tpcap作为变量，进行了计算。
图14表示计算结果。图14的横轴为p型GaN覆层24的厚度Tpcap，纵轴为2DHG25以及2DEG26的薄层载流子浓度。图14也绘制了后述的实施例1的实验结果。
根据本计算结果，为了产生2DHG25，作为p型GaN覆层24的厚度Tpcap而言至少6nm是必需的，为了产生2×1012cm-2的2DHG25而必需在8nm以上，优选的是为了产生5×1012cm-2以上的2DHG25而必需在10nm以上。
[计算6]
由p型GaN覆层24的Mg浓度变化导致的2DHG25的薄层载 流子浓度变化
作为固定值，设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂GaN覆层23的厚度Tucap=10nm、未掺杂AlGaN层22的Al组成=22.6%、厚度Talgan=47nm，将p型GaN覆层24的Mg浓度作为变量，进行了计算。
图15表示计算结果。图15的横轴为p型GaN覆层24的Mg浓度，纵轴为2DHG25的薄层载流子浓度。图15也绘制了后述的实施例1的实验结果。
看计算的结果可知：关于2DEG26的浓度，如果未掺杂AlGaN层22的厚度Talgan是达到一定种程度，那么基本上不依存于p型GaN覆层24的Mg浓度。表示出在该层结构中为了获得Mg的掺杂效果，即使Mg浓度为1×1015cm-3至少也产生2DHG25。在计算中表面填塞(pinning)位置被固定，因而即使是低浓度Mg也无法否定较多地算出2DHG25的浓度的可能性。但作为生成2×1012cm-2以上的浓度的2DHG25的条件，可将p型GaN覆层24的Mg浓度设为1×1016cm-3以上。进一步，优选的是，作为生成5×1012cm-2以上的浓度的2DHG25的条件，可将p型GaN覆层24的Mg浓度设为8×1017cm-3以上。
[计算7]
向未掺杂AlGaN层22中掺杂了硅(Si)的情况下的效果
为了增加2DEG 的浓度，降低电子通道的薄层电阻，存在有对通常的HFET的AlGaN层进行Si掺杂的情况。在本结构中，在对未掺杂AlGaN层22中进行Si掺杂时也可增加2DEG26的浓度。但是，进行Si掺杂时则埋入于掺杂了作为离子化给体的正价的固定电荷的部位，因此具有如下效果：压低未掺杂AlGaN层22与未掺杂GaN覆层23之间的异质界面附近的价带，减少未掺杂AlGaN层22与未掺杂GaN覆层23之间的异质界面2DHG25的浓度。因此，过度进行的Si掺杂对该GaN类半导体器件有害。但重要的是来计算究竟多高的Si浓度可不对2DHG25的浓度产生影响，并且可增加2DEG26的浓度。
作为固定值，设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂GaN覆层23的厚度Tucap=10nm、未掺杂AlGaN层22的厚度Talgan=47nm、Al组成=22.6%、Mg浓度=3×1019cm-3，将未掺杂AlGaN层22的Si浓度作为变量，进行了计算。
图16表示计算结果。图16也绘制了后述的实施例1的实验结果。
根据图16，通过向未掺杂AlGaN层22进行Si掺杂，从而使2DEG26的浓度增加了。空穴浓度从Si浓度=5×1017cm-3起开始减少。为了获得空穴浓度为2×1012cm-2以上的浓度的2DHG25而需要使未掺杂AlGaN层22的Si浓度为4×1018cm-3以下。进一步，优选的是，为了使空穴浓度为5×1012cm-2以上，需要Si浓度为3×1018cm-3以下。
[计算8]
将p型GaN覆层24/未掺杂GaN覆层23置换为p型InGaN 覆层/未掺杂InGaN覆层的情况下的2DHG25以及2DEG26的浓度 变化
在InGaN/AlGaN异质结中的极化的大小、以及导带与价带的阻挡层高度比GaN/AlGaN异质结中的大，因此可认为2DHG25的浓度显著增加。
作为固定值，设为p型InGaN覆层的厚度Tpcap=30nm、未掺杂InGaN覆层的厚度Tucap=10nm、未掺杂AlGaN层22的厚度Talgan=47nm、Al组成=22.6%，将p型InGaN覆层以及未掺杂InGaN覆层的In组成作为变量，进行了计算。
图17表示计算结果。图17的横轴为p型InGaN覆层以及未掺杂InGaN覆层的In组成，纵轴为2DHG25的薄层载流子浓度。图17也表示后述的实施例1的实验结果。
根据图17，相对于p型InGaN覆层以及未掺杂InGaN覆层的In组成的增加，2DHG25的浓度单调地增加。另一方面，2DEG26的浓度为一定。这可认为是由于，在InGaN/AlGaN异质结构中，与增加了的负的固定电荷相当的正的固定电荷配置于InGaN最表面，因而对AlGaN/GaN异质界面极化没有那么多的影响。
根据图17所示的计算结果，p型InGaN覆层以及未掺杂InGaN覆层的In组成为0以上且对于空穴浓度来说有效。但是，2DHG25的浓度与2DEG26的浓度的差过于变大时相抵效果减少，因而In组成优选为0.2(20%)左右以下。
综合以上的计算结果，将2DHG25以及2DEG26的浓度为2×1012cm-2以上作为必需条件，
未掺杂AlGaN层的Al组成；x＞0.08
未掺杂AlGaN层的厚度；t＞15nm
未掺杂InGaN覆层的厚度；q＞0nm
p型InGaN覆层的厚度；r＞8.0nm
p型InGaN覆层的Mg浓度；NA＞1×1016cm-3
未掺杂AlGaN层的Si浓度；ND＜4×1018cm-3。
另外，作为期望的条件，2DHG25以及2DEG26的浓度为5×1012cm-2以上，该条件为：
未掺杂AlGaN层的Al组成；x＞0.13
未掺杂AlGaN层的厚度；t＞25nm
未掺杂InGaN覆层的厚度；q＞1nm
p型InGaN覆层的厚度；r＞10nm
p型InGaN覆层的Mg浓度；NA＞8×1017cm-3
未掺杂AlGaN层的Si浓度；ND＜3×1018cm-3。
根据上述数值计算的结果(图10~图17)，2DHG25的浓度以及2DEG26的浓度的结构参数依存性是显而易见的。因此，基于该结果，使用简略化了的物理模型，从而导出了将2DHG25的浓度以及2DEG26的浓度的范围进行规定的数学式。
在图9所示的层结构中，将未掺杂AlGaN层22置换为未掺杂Alx Ga1-xN层，将未掺杂GaN覆层23置换为未掺杂Iny Ga1-y N覆层，将下层的未掺杂GaN层21置换为Inz Ga1-zN层，从而制成双异质结构。将未掺杂Alx Ga1-x N层的厚度设为t。
将2DHG25的浓度以及2DEG26的浓度由这些x、y、z、t的4个结构参数表述。可知，将2DHG25的浓度表示为Ps、将2DEG26的浓度表示为Ns时，则它们可由以下的近似式表述。
Ps=b1x+b2y-b3/t
Ns=b1x+b2z-b3/t
该处，(b1，b2，b3)是为了最优地追踪数值计算的结果而应当确定的可调整的参数。
那么，Ps、Ns的单位采用(cm-2)，t的单位采用(cm)时，使可调整的参数b1、b2、b3的单位分别为cm-2、cm-2、cm-1时，设为
b1=5.66×1013(cm-2)
b2=9.81×1013(cm-2)
b3=1.89×107(cm-1)
时的、由上述近似式得到的Ps、Ns与基于数值计算的Ps、Ns之比较通过以下的图来表示。
图18是：设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂Iny Ga1-y N覆层的厚度Tucap=10nm、t=47nm、y=0、z=0、Mg浓度=3×1019cm-3并且将未掺杂Alx Ga1-x N层的Al组成x的值进行了变化时的数值计算结果与上述的近似式的比较的图。
图19是：设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂Iny Ga1-y N覆层的厚度Tucap=10nm、未掺杂Alx Ga1-x N层的Al组成x=0.226、y=0、z=0、Mg浓度=3×1019cm-3并且将未掺杂Alx Ga1-xN层的厚度t的值进行了变化时的数值计算结果与上述的近似式的比较的图。
图20是：设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂Iny Ga1-y N覆层的厚度Tucap=10nm、未掺杂Alx Ga1-x N层的Al组成=0.226、y=0、z=0、Mg浓度=3×1019cm-3并且将未掺杂Iny Ga1-yN覆层的In组成y的值进行了变化时的数值计算结果与上述的近似式的比较的图。
根据图20可知，将In添加于覆层中而得到的效果在2DHG25的浓度方面非常大，但在2DEG26的浓度方面小。表示了以下内容，虽然向p型GaN覆层24中添加了Mg，虽然在数值计算中严密地模拟由极化导致的效果和基于Mg受体的空穴生成，但是在近似式中没有反映这些。
图21是：设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂Iny Ga1-y N覆层的厚度Tucap=10nm、未掺杂Alx Ga1-x N层的厚度t=47nm、Al组成x=0.226、y=0、Mg浓度=3×1019cm-3并将下层的未掺杂Inz Ga1-zN层的In组成z的值进行了变化时的数值计算结果与上述的近似式的比较的图。
根据图21可知，将In添加于基底层中的效果在2DEG26的浓度的方面非常大，但在2DHG25的浓度的方面小。可知，近似式非常良好地追踪着数值计算的值。
图22为：设为p型GaN覆层24的厚度Tpcap=30nm、未掺杂Iny Ga1-y N覆层的厚度Tucap=10nm、未掺杂Alx Ga1-x N层的Al组成x=0.226、z=0、Mg浓度=3×1019cm-3，并且将未掺杂Iny Ga1-y N覆层的In组成y的值采用作为计算参数，将y变化为0、0.1、0.2、0.3，将未掺杂Alx Ga1-x N层的厚度t设为变量时的薄层载流子浓度的数值计算结果与近似式的比较的图。
根据图22，在近似式中向覆层中添加了10%以上的In的情况下，未掺杂Alx Ga1-x N层的厚度t非常小时，与数值计算背离。因此，关于适用近似式的范围，覆层为InGaN层的情况下，从未掺杂Alx Ga1-x N层的厚度t为20nm以上来看适用上述近似式。
综上，上述的近似式中，采用了上述的值作为式中的可调整的参数b1、b2、b3时，表示了数值计算的结果，即，可适用作为给出实测的2DHG浓度以及2DEG浓度的式子。
若进行综合，则在构成器件的运作所必需的2DHG浓度以及2DEG浓度的2×1012cm-2以上的GaN类半导体器件的p型Iny Ga1-yN覆层/未掺杂Iny Ga1-y N覆层/Alx Ga1-x N层(厚度t)/未掺杂InzGa1-zN层中，按照由上述式表示的Ps、Ns成为2×1012cm-2以上的方式选择x、y、z以及t。
另外，在构成适于器件运作的2DHG浓度以及2DEG浓度的5×1012cm-2以上的GaN类半导体器件的p型Iny Ga1-y N覆层/未掺杂Iny Ga1-y N覆层/Alx Ga1-x N层(厚度t)/Inz Ga1-zN层中，由上述式表示的Ps、Ns成为5×1012cm-2以上而选择x、y、z以及t。
[实施例1]
如图23所示，在(0001)面、即在C面蓝宝石基板31上，通过历来公知的MOCVD(有机金属气相沉积法)技术，使用TMG(三甲基镓)作为Ga原料、使用TMA(三甲基铝)作为Al原料、使用NH3(氨)作为氮气原料、使用N2气体以及H2气体作为载体气体，层叠厚度30nm的低温生长(530℃)GaN缓冲层32，然后将生长温度提高至1100℃，连续地生长了厚度1000nm的未掺杂GaN层33、厚度47nm的未掺杂Alx Ga1-x N层34(x=0.226)、厚度10nm的未掺杂GaN层35、厚度30nm的Mg掺杂的p型GaN层36。Mg掺杂量按照Mg浓度成为3×1019cm-3的方式设定。
对本试样进行了4端子Hall测定，结果表明测定出+的Hall电压，空穴载流子支配了传导。关于室温下的空穴浓度，薄层载流子浓度为8.6×1012cm-2，可获得空穴的迁移率为20.5cm2/Vs。
通常的体(bulk)的p型GaN的空穴的迁移率为2~3cm2/Vs左右。所测定的大的空穴迁移率的值(20.5cm2/Vs)显示出作为体中的空穴迁移率而言不敢想的高值。如果是由最表面的p型GaN层36产生出的空穴时，活化率变为10%，通常为1%左右，因而不是源自p型GaN层36的空穴。
在77K的低温时，由于受体能级深，因而空穴被冻结(freezeout)，在通常的p型GaN层中观察不到自由空穴。在本试样的77K的Hall测定中，薄层空穴浓度可获得9.5×1012cm-2，迁移率可获得46.5cm2/Vs。
以上的内容表示，关于所测定的空穴的出处，通过AlGaN/GaN的极化效果而生成2DHG。
基于该空穴的薄层电阻由RS=1/(pqμh)(p：空穴浓度，q：单位电荷，μh：空穴迁移率)来计算，结果在室温下为35.5kΩ/□。
接着，通过旋涡电流式传导率测定器测定了该试样的薄层电阻，结果为790Ω/□。
假定为由旋涡电流式传导率测定器测得的测定值是同时地计量2DHG通道和2DEG通道时，则2DEG的薄层电阻成为808Ω/□。该值是以2DEG为通道的通常的AlGaN/GaN HFET的标准的值。
以上的测定在世界上首次证实了可制造出对于实用的器件而言充分量的2DHG和2DEG同时地存在的层结构。
充分量的2DHG和2DEG可同时存在的原因在于，为了增大极化而使未掺杂Alx Ga1-x N层34(x=0.226)的厚度为充分大的47nm，以及为了使GaN价带接近于费米能级而将Mg掺杂p型GaN层36设置于最上层。
＜第2实施方式＞
对第2实施方式的GaN类二极管进行说明。
图24表示该GaN类二极管。
如图24所示，在该GaN类二极管中，在省略了图示的例如C面蓝宝石基板等基底基板上，依次层叠有未掺杂GaN层41、未掺杂AlGaN层42、未掺杂GaN层43以及p型GaN层44。未掺杂AlGaN层42的上部、未掺杂GaN层43以及p型GaN层44图案化为规定的形状，形成有台部。从该台部的一端部的顶面以及侧面延长到相邻于该台部部分的未掺杂AlGaN层42上而形成有阳极电极47。阳极电极47例如由Ni等形成。另外，在远离了该台部部分的未掺杂AlGaN层42上形成有阴极电极48。阴极电极48例如由Ti/Al/Au层叠膜等形成。在该GaN类二极管中，在未掺杂AlGaN层42与未掺杂GaN层43的异质界面近旁部分处的未掺杂GaN层43形成有2DHG45，在未掺杂GaN层41与未掺杂AlGaN层42的异质界面近旁部分处的未掺杂GaN层41形成有2DEG46。在此情况下，阳极电极47与2DEG46进行肖特基接触，但是与2DHG45以及p型GaN层44进行欧姆接触。另外，阴极电极48与未掺杂AlGaN层42以及2DEG46进行欧姆接触。该GaN类二极管是通过2DEG46而有助于电子传导的二极管。
下面，对该GaN类二极管的制造方法进行说明。
首先，通过MOCVD法，通过低温GaN缓冲层(未图示)而使未掺杂GaN层41、未掺杂AlGaN层42、未掺杂GaN层43以及p型GaN层44依次生长。
接着，通过光刻技术在p型GaN层44上形成规定形状的抗蚀图案(未图示)，然后将该抗蚀图案作为掩模而通过使用了例如氯类气体的反应性离子蚀刻(reactive ion etching，RIE)而蚀刻至未掺杂AlGaN层42的厚度方向的途中的深度，形成台部。
接着，去除抗蚀图案，然后形成阳极电极47以及阴极电极48。阳极电极47可通过如下形成：可通过真空蒸镀法等在整面形成Ni膜等金属膜，然后通过光刻技术在该金属膜上形成规定形状的抗蚀图案(未图示)，将该抗蚀图案作为掩模而通过例如RIE法等进行蚀刻。或者，阳极电极47也可通过如下而形成：形成规定形状的抗蚀图案(未图示)，然后通过真空蒸镀法等在整面形成Ni膜等金属膜，然后将抗蚀图案与其上形成的金属膜一同去除(liftoff)。阴极电极48也可通过如下形成：使用通过真空蒸镀法等形成的Ti/Al/Au层叠膜等金属膜，从而与阳极电极47同样地操作而形成。
对图24所示的GaN类二极管进行了计算机模拟。图25表示的是图24所示的GaN类二极管在计算机模拟中使用的结构。图25所示的层结构，与实施例1同样。图25表示了各部的尺寸。阳极电极47以及阴极电极48间距为7μm。图25所示的结构中的阳极电极47朝向p型GaN层44的重叠(重叠)的长度为0.5μm。另外，在该结构中，最上层通过氮化硅(SiN)膜49而钝化。
为了与该GaN类二极管进行比较，图26表示现有的通常的GaN类肖特基二极管。如图26所示，在该GaN类肖特基二极管中，在省略了图示的基底基板上依次层叠有未掺杂GaN层301以及未掺杂AlGaN层302。在未掺杂AlGaN层302上形成有阳极电极303以及阴极电极304。在该GaN类肖特基二极管中，在未掺杂GaN层301与未掺杂AlGaN层302之间的异质界面近旁部分处的未掺杂GaN层301形成有2DEG305。该处，在图26中表示了对阳极电极303以及阴极电极304间施加了逆向偏压电压状态，在阳极电极303下不存在2DEG305。在对阳极电极303以及阴极电极304间施加了正向偏压电压时，或者施加于阳极电极303以及阴极电极304间的偏压电压为0V时，在阳极电极303下形成有2DEG305。
对图26所示的GaN类肖特基二极管进行了计算机模拟。图27表示的是图26所示的GaN类肖特基二极管在计算机模拟中使用的结构。图27所示的层结构与实施例1的层结构的对应的部分同样。图27表示了各部的尺寸。阳极电极303以及阴极电极304间距为7μm。阳极电极303的场板的长度为3μm。另外，在该结构中，最上层通过SiN膜305而钝化。
图28表示的是在阳极电极47、303与阴极电极48、304之间施加了600V的逆向偏压电压时的电子通道的电场分布。在图28中，“A”表示阳极电极47、303、“C”表示阴极电极48、304。
如图28所示，在现有的通常的GaN类肖特基二极管(SBD)中，在阳极端产生约2.9MV/cm的尖锐的电场峰，在场板端产生有约2.9MV/cm的电场峰。与此相对，在本GaN类二极管(PJD)中，在阳极电极端产生有1.5MV/cm的电场峰以及在p型GaN层的阴极电极端的位置产生有约1.5MV/cm的电场峰。峰电场强度降低为以往结构的大致1/2。
模拟结果的定性的说明如已经叙述的那样，阳极电极47与阴极电极48之间的2DHG和2DEG在各通道位置上仅仅等量逐次地减少，因而沿着通道方向而诱发的总电荷在阳极电极47与阴极电极48之间均匀地分布，不引起电场的集中。该现象在电磁学上等价为：为了利用Si器件进行高耐压化而采用的超结即使在逆向偏压的情况下也不发生电场集中。
以上表示了本结构对提高耐电压性以及抑制电流崩塌而言非常有效。
根据该第2实施方式可实现一种低损耗GaN类二极管，其在逆向偏压电压施加时不易引起电场集中并且在高耐压下对电流崩塌的抑制也优异。
＜第3实施方式＞
对第3实施方式的GaN类FET进行说明。
图29表示该GaN类FET。
如图29所示，在该GaN类FET中，在省略了图示的例如C面蓝宝石基板等基底基板上依次层叠有未掺杂GaN层51、未掺杂AlGaN层52、未掺杂GaN层53以及p型GaN层54。未掺杂AlGaN层52的上部、未掺杂GaN层53以及p型GaN层54图案化为规定的形状，形成有台部。在该台部的一端部的顶面形成有p电极57。该p电极57与p型GaN层54进行欧姆接触。该p电极57例如由Ni等形成。在该台部的一侧的未掺杂AlGaN层52上形成有栅极电极58。该栅极电极58与未掺杂AlGaN层52进行肖特基接触。该栅极电极58例如由Ni等形成。在该栅极电极58的与台部侧相反的一侧部分的未掺杂AlGaN层52上形成有源极电极59。源极电极59与p电极57电连接。另外，在台部的与源极电极59侧相反的一侧部分的未掺杂AlGaN层52上形成有漏极电极60。这些源极电极59以及漏极电极60与未掺杂AlGaN层52进行欧姆接触。这些源极电极59以及漏极电极60例如由Ti/Al/Au层叠膜等而形成。
在该GaN类FET中，在未掺杂AlGaN层52与未掺杂GaN层53的异质界面近旁部分处的未掺杂GaN层53形成有2DHG55，并且在未掺杂GaN层51与未掺杂AlGaN层52的异质界面近旁部分处的未掺杂GaN层51形成有2DEG56。在此情况下，p电极57与2DHG55以及p型GaN层54进行欧姆接触。该p电极57以及2DHG55发挥着作为源的场板的作用。另外，源极电极59以及漏极电极60与未掺杂AlGaN层52以及2DEG56进行欧姆接触。该GaN类FET是通过2DEG56而有助于电子传导的n通道FET。
下面，对该GaN类FET的制造方法进行说明。
首先，通过MOCVD法，通过低温GaN缓冲层而使未掺杂GaN层51、未掺杂AlGaN层52、未掺杂GaN层53以及p型GaN层54依次生长。
接着，通过光刻技术在p型GaN层54上形成规定形状的抗蚀图案(未图示)，然后将该抗蚀图案作为掩模而通过例如使用了氯类气体的RIE而蚀刻至未掺杂AlGaN层52的厚度方向的途中的深度，形成台部。
接着，去除抗蚀图案，然后形成源极电极59以及漏极电极60。这些源极电极59以及漏极电极60可通过使用利用真空蒸镀法等形成的Ti/Al/Au层叠膜等金属膜而形成。
接着，形成p电极57以及栅极电极58。这些p电极57以及栅极电极58可如下形成：使用由真空蒸镀法等形成的Ni等的金属膜来形成。
此后，在源极电极59与p电极57之间形成布线(未图示)而连线。
可知，在该GaN类FET中，p电极57与2DHG55进行欧姆接触，这些p电极57以及2DHG55发挥着作为源场板的作用。根据该源场板，通过与第2实施方式同样的机理，从而在栅极电极58与漏极电极60之间不会产生电场集中。原来，在本结构中，在p型GaN层54的区域没有电子可存在的部位，本质上不产生电流崩塌的问题。
对该GaN类FET的大振幅运作进行说明。
考虑对于漏极电极60在负侧施加了较深的电压的情况。漏极电极60被施加于负的状况为：在负载包含有电动机、电磁阀等电感器的情况下，在切换时产生感应逆电动势的情况等。如图30所示，漏极电极60被偏压为负时，漏极电极60与p型GaN层54之间成为正向偏压。偏压深的情况下，2DHG55及/或2DEG56将未掺杂AlGaN层52的阻挡层施以挖通的效果乃至热迁移而再结合，使电流流动。即，可知：该GaN类FET可视为恰似使pn二极管并列地附加于晶体管，成为复合器件。由等价电路表示该GaN类FET时则如图31所示。这是逆变器电路的基本装置。
根据该第3实施方式，可实现即使在高耐压下对电流崩塌的抑制也优异的低损耗GaN类FET。
＜第4实施方式＞
对第4实施方式的GaN类二极管进行说明。
图32表示该GaN类二极管。
如图32所示，在该GaN类二极管中，例如在C面蓝宝石基板等基底基板40上依次层叠有未掺杂GaN层41、未掺杂AlGaN层42、未掺杂GaN层43以及p型GaN层44。未掺杂GaN层43以及p型GaN层44图案化为规定的形状，形成有台部。从该台部的一端部的顶面以及侧面延长到相邻于该台部部分的未掺杂AlGaN层42上而形成有阳极电极47。阳极电极47例如由Ni/Au层叠膜等形成。另外，从该台部的另端部的顶面以及侧面延长到相邻于该台部部分的未掺杂AlGaN层42上而形成有阴极电极48。阴极电极48例如由Ti/Al/Au层叠膜等形成。在该GaN类二极管中，在未掺杂AlGaN层42与未掺杂GaN层43的异质界面近旁部分处的未掺杂GaN层43形成有2DHG45，同时，在未掺杂GaN层41与未掺杂AlGaN层42的异质界面近旁部分处的未掺杂GaN层41形成有2DEG46。在此情况下，阳极电极47与未掺杂AlGaN层42以及2DEG46进行肖特基接触，但是与p型GaN层44以及2DHG45进行欧姆接触。另外，阴极电极48与未掺杂AlGaN层42以及2DEG46进行欧姆接触，但是与p型GaN层44以及2DHG45进行肖特基接触。
该GaN类二极管的制造方法与第2实施方式的GaN类二极管的制造方法同样。
在该GaN类二极管中，施加正向偏压电压时，即，在阳极电极47与阴极电极48之间按照阳极电极47相比于阴极电极48而言为高电位的方式施加了电压的情况下，相对于2DEG46以及2DHG45这两者成为正向偏压，因此有助于电子以及空穴这两者同时地传导。即，该GaN类二极管是利用2DEG46以及2DHG45而有助于电子以及空穴同时地传导的二极管。另外，在该GaN类二极管中，逆向偏压电压施加时，即，在阳极电极47与阴极电极48之间，阳极电极47相比于阴极电极48而言为低电位而施加了电压时，不仅对于2DEG46，而且对于2DHG45也成为逆向偏压，因而作为通常的二极管而起作用。
根据该第4实施方式，与第2实施方式的GaN类二极管同样地可实现一种低损耗GaN类二极管，其在逆向偏压电压施加时不易引起电场集中并且在高耐压下对电流崩塌的抑制也优异。
＜第5实施方式＞
对第5实施方式的GaN类FET进行说明。
图33表示该GaN类FET。
如图33所示，在该GaN类FET中，例如在C面蓝宝石基板等基底基板50上依次层叠有未掺杂GaN层51、未掺杂AlGaN层52、未掺杂GaN层53以及p型GaN层54。未掺杂GaN层53以及p型GaN层54图案化为规定的形状，形成有台部。在该台部的一端部的顶面形成有p电极57。该p电极57与p型GaN层54进行欧姆接触。该p电极57例如由Ni/Au层叠膜等形成。在该台部的一侧的未掺杂AlGaN层52上形成有栅极电极58。该栅极电极58与未掺杂AlGaN层52进行肖特基接触。该栅极电极58例如由Ni/Au层叠膜等形成。在该栅极电极58的与台部侧相反的一侧部分的未掺杂AlGaN层52上形成有源极电极59。在此情况下，与第3实施方式的GaN类FET不同，源极电极59没有与p电极57电连接，栅极电极58与p电极57电连接。另外，在台部的与源极电极59侧相反的一侧部分的未掺杂AlGaN层52上形成有漏极电极60。这些源极电极59以及漏极电极60与未掺杂AlGaN层52进行欧姆接触。这些源极电极59以及漏极电极60例如由Ti/Al/Au层叠膜等形成。
在该GaN类FET中，在未掺杂AlGaN层52与未掺杂GaN层53的异质界面近旁部分处的未掺杂GaN层53形成有2DHG55，在未掺杂GaN层51与未掺杂AlGaN层52的异质界面近旁部分处的未掺杂GaN层51形成有2DEG56。在此情况下，p电极57与2DHG55以及p型GaN层54进行肖特基接触。该p电极57发挥着作为栅极的场板的作用。另外，源极电极59以及漏极电极60与未掺杂AlGaN层52以及2DEG56进行肖特基接触。该GaN类FET是利用2DEG56而有助于电子传导的n通道FET。
该GaN类FET的制造方法与第3实施方式的GaN类FET的制造方法同样。
可知，在该GaN类FET中，p电极57与2DHG55进行欧姆接触，这些p电极57以及2DHG55发挥着作为栅极场板的作用。根据该栅极场板，通过与第3实施方式同样的机理，从而在栅极电极58与漏极电极60之间不会产生电场集中。原来，在本结构中，在p型GaN层54的区域没有电子可存在的部位，本质上不产生电流崩塌的问题。
根据该第5实施方式，与第3实施方式同样地可实现一种低损耗GaN类FET，其在高耐压下对电流崩塌的抑制也优异。
＜第6实施方式＞
对第6实施方式的GaN类FET进行说明。
图34表示该GaN类FET。
如图34所示，在该GaN类FET中，例如在C面蓝宝石基板等基底基板50上依次层叠有未掺杂GaN层51、未掺杂AlGaN层52、未掺杂GaN层53以及p型GaN层54。未掺杂GaN层53以及p型GaN层54图案化为规定的形状，形成有台部。从该台部的一端部的顶面以及侧面延长到相邻于该台部部分的未掺杂AlGaN层52上而形成有栅极电极58。该栅极电极58相当于将第5实施方式中的栅极电极58和p电极57进行一体化而得到的电极。该栅极电极58例如由Ni/Au层叠膜等形成。该栅极电极58与p型GaN层54进行欧姆接触，与未掺杂AlGaN层52进行肖特基接触。在该栅极电极58的与台部侧相反的一侧部分的未掺杂AlGaN层52上形成有源极电极59。另外，在台部的与源极电极59侧相反的一侧部分的未掺杂AlGaN层52上形成有漏极电极60。这些源极电极59以及漏极电极60与未掺杂AlGaN层52进行欧姆接触。这些源极电极59以及漏极电极60例如由Ti/Al/Au层叠膜等形成。
在该GaN类FET中，在未掺杂AlGaN层52与未掺杂GaN层53的异质界面近旁部分处的未掺杂GaN层53形成有2DHG55，在未掺杂GaN层51与未掺杂AlGaN层52的异质界面近旁部分处的未掺杂GaN层51形成有2DEG56。在此情况下，栅极电极58与p型GaN层54以及2DHG55进行欧姆接触，与未掺杂AlGaN层52以及2DEG56进行肖特基接触。该栅极电极58发挥着作为栅极的场板的作用。另外，源极电极59以及漏极电极60与未掺杂AlGaN层52以及2DEG56进行欧姆接触。该GaN类FET是利用2DEG56而有助于电子传导的n通道FET。
第5实施方式的GaN类FET为4端子，与此相对，该GaN类FET因为第5实施方式中的p电极57与栅极电极58一体地形成，从而在外观上成为3端子。
该GaN类FET的制造方法与第3实施方式的GaN类FET的制造方法同样。
可知，在该GaN类FET中，栅极电极58与2DHG55进行欧姆接触，这些栅极电极58以及2DHG55发挥着作为栅极场板的作用。根据该栅极场板，通过与第3实施方式同样的机理，从而在栅极电极58与漏极电极60之间不会产生电场集中。原来，在本结构中，在p型GaN层54的区域没有电子可存在的部位，本质上不产生电流崩塌的问题。
根据该第6实施方式，与第3实施方式同样地可实现一种低损耗GaN类FET，其在高耐压下对电流崩塌的抑制也优异。
＜第7实施方式＞
对第7实施方式的GaN类FET进行说明。
图35表示该GaN类FET。
如图35所示，在该GaN类FET中，例如在C面蓝宝石基板等基底基板50上依次层叠有未掺杂GaN层51、未掺杂AlGaN层52、未掺杂GaN层53以及p型GaN层54。未掺杂GaN层53以及p型GaN层54图案化为规定的形状，形成有台部。在该台部的一端部的顶面形成源极电极59，在另端部的顶面形成有漏极电极60。另外，在该台部的顶面的源极电极59与漏极电极60之间形成有栅极电极58。这些源极电极59以及漏极电极60与p型GaN层54进行欧姆接触。这些源极电极59以及漏极电极60例如由Ni/Au层叠膜等形成。栅极电极58与p型GaN层54进行肖特基接触。该栅极电极58例如由Ti/Al/Au层叠膜等形成。在台部的一侧的未掺杂AlGaN层52上形成有n电极61。该n电极61与未掺杂AlGaN层52进行欧姆接触。该n电极61例如由Ti/Al/Au层叠膜等形成。该n电极61与栅极电极58电连接。
在该GaN类FET中，在未掺杂AlGaN层52与未掺杂GaN层53的异质界面近旁部分处的未掺杂GaN层53形成有2DHG55，在未掺杂GaN层51与未掺杂AlGaN层52的异质界面近旁部分处的未掺杂GaN层51形成有2DEG56。在此情况下，n电极61和2DEG56发挥着作为栅极的场板的作用。另外，源极电极59以及漏极电极60与p型GaN层54以及2DHG55进行欧姆接触。该GaN类FET是利用2DHG55而有助于空穴传导的p通道FET。
该GaN类FET的制造方法与第3实施方式的GaN类FET的制造方法同样。
可知，在该GaN类FET中，n电极61与未掺杂GaN层51和2DEG56进行欧姆接触，这些未掺杂GaN层51和2DEG56发挥着作为栅极场板的作用。根据该栅极场板，通过与第3实施方式同样的机理，从而在栅极电极58与漏极电极60之间不会产生电场集中。原来，在本结构中没有p型GaN层54的区域没有电子可存在的部位，本质上不产生电流崩塌的问题。
根据该第7实施方式，与第3实施方式同样地可实现一种低损耗的p通道GaN类FET，其在高耐压下对电流崩塌的抑制也优异。
＜第8实施方式＞
对第8实施方式的GaN类FET进行说明。
图36表示该GaN类FET。
如图36所示，该GaN类FET中的下述位置形成有漏极电极60，即，未掺杂AlGaN层52的上部、未掺杂GaN层53以及p型GaN层54上形成的台部的端部的顶面以及侧面延长到相邻于该台部部分的未掺杂AlGaN层52上，除此以外，具有与第3实施方式的GaN类FET同样的构成。
根据该第8实施方式，除了可获得与第3实施方式同样的优点之外，还可获得如下优点。即，在该GaN类FET中，在大振幅运作时，对于漏极电极60在负侧施加了深的电压时，即使不穿过未掺杂AlGaN层52与未掺杂GaN层53之间的AlGaN/GaN异质界面阻挡层，也通过于p型GaN层54以及与该p型GaN层54进行肖特基接触的漏极电极60而使电流流动。在此情况下，p型GaN层54与漏极电极60进行肖特基接触，因此包含该p型GaN层54和漏极电极60的二极管的阈值电压为2V左右，比pn结的阈值电压低3~3.4V。由此，该GaN类FET成为理想的附加了FRD(Freewheel diode，续流二极管)的复合器件。
＜第9实施方式＞
对第9实施方式的GaN类FET进行说明。
图37表示该GaN类FET。
如图37所示，关于该GaN类FET的下述位置形成有漏极电极60，即，从未掺杂AlGaN层52的上部、未掺杂GaN层53以及p型GaN层54上形成的台部的端部的顶面以及侧面延长到相邻于该台部部分的未掺杂AlGaN层52上，除此以外，具有与第5实施方式的GaN类FET同样的构成。
根据该第9实施方式，除了可获得与第5实施方式同样的优点之外，还可获得与第8实施方式同样的优点。
＜第10实施方式＞
对第10实施方式的GaN类FET进行说明。
图38表示该GaN类FET。
如图38所示，关于该GaN类FET的下述位置形成有漏极电极60，即，从未掺杂AlGaN层52的上部、未掺杂GaN层53以及p型GaN层54上形成的台部的另一端部的顶面以及侧面延长到相邻于该台部部分的未掺杂AlGaN层52上，除此以外，具有与第6实施方式的GaN类FET同样的构成。
根据该第10实施方式，除了可获得与第6实施方式同样的优点之外，还可获得与第8实施方式同样的优点。
＜第11实施方式＞
对第11实施方式的互补型电路进行说明。
图39表示该互补型电路。
如图39所示，该互补型电路由n通道GaN类FET71和p通道GaN类FET72构成。n通道GaN类FET71以及p通道GaN类FET72的栅极电极成为共通。另外，n通道GaN类FET71以及p通道GaN类FET72的漏极电极成为共通而成为输出端子。对p通道GaN类FET72的源施加正的电源电压Vss，p通道GaN类FET72的源接地。向n通道GaN类FET71以及p通道GaN类FET72的共通的栅极电极供给输入电压Vin。另外，从n通道GaN类FET71以及p通道GaN类FET72的共通的漏极电极输出输出电压Vout。作为n通道GaN类FET71，例如可使用第3、第5、第6、第8、第9或者第10实施方式的n通道GaN类FET。作为p通道GaN类FET72，例如可使用第7实施方式的p通道GaN类FET。
根据该第11实施方式，可通过使用新型的n通道GaN类FET71以及p通道GaN类FET72而构成互补型电路。在该互补型电路中，关于n通道GaN类FET71以及p通道GaN类FET72，可获得第3、第5~与第10实施方式同样的优点。
以上具体说明了本发明的实施方式和实施例，但是本发明不受限于上述的实施方式和实施例，可基于本发明的技术思想而进行各种变形。
例如，上述的第3、第5~第10实施方式的GaN类FET全都是常开器件，但是本发明也可适用于常关的GaN类FET。常关的GaN类FET的栅极结构可通过使用公知的阈值控制技术而形成。例如，通过将栅极电极下的AlGaN层通过蚀刻进行薄层化、或进行了负离子的打入从而可控制GaN类FET的阈值。另外，即使通过将栅极部分制成基于绝缘膜的MIS结构也可控制GaN类FET的阈值。
另外，在上述的实施方式和实施例中列举出的数值、结构、形状、材料等至多也不过是例子，根据需要也可使用与它们不同的数值、结构、形状、材料等。
另外，图29所示的第3实施方式的GaN类FET通过按照可相互地独立地对p电极57和源极电极59施加电压的方式构成，从而可再定义为复合4端子器件，可用作复合功能器件。
另外，上述的第3、第5~第10实施方式的n通道GaN类FET或者p通道GaN类FET例如也可用作电阻、电感器、电容器等受动器件。
符号说明
11 Inz Ga1-z N层
12 Alx Ga1-x N层
13 Iny Ga1-y N层
14 p型Inw Ga1-w N层
15 二维空穴气
16 二维电子气
17 阳极电极
18 阴极电极
21 未掺杂GaN层
22 未掺杂AlGaN层
23 未掺杂GaN覆层
24 p型GaN覆层
25 二维空穴气
26 二维电子气
40 基板
41 未掺杂GaN层
42 未掺杂AlGaN层
43 未掺杂GaN层
44 p型GaN层
45 二维空穴气
46 二维电子气
47 阳极电极
48 阴极电极
50 基板
51 未掺杂GaN层
52 未掺杂AlGaN层
53 未掺杂GaN层
54 p型GaN层
55 二维空穴气
56 二维电子气
57 p电极
58 栅极电极
59 源极电极
60 漏极电极
61 n电极
71 n通道GaN类FET
72 p通道GaN类FET

Claims (9)

1.一种半导体器件，其特征在于，其具有Inz Ga1-z N层、位于所述Inz Ga1-z N层上的Alx Ga1-x N层、位于所述Alx Ga1-x N层上的Iny Ga1-y N层和位于所述Iny Ga1-y N层上的p型Inw Ga1-w N层，其中，0≤z＜1、0＜x＜1、0≤y＜1、0≤w＜1，其中所述InzGa1-z N层和所述Iny Ga1-y N层是未掺杂的，
在非运作时，在所述Alx Ga1-x N层与所述Iny Ga1-y N层之间的异质界面近旁部分处的所述Iny Ga1-y N层形成有二维空穴气，且在所述Inz Ga1-z N层与所述Alx Ga1-x N层之间的异质界面近旁部分处的所述Inz Ga1-z N层形成有二维电子气，
将所述二维空穴气的浓度表示为Ps cm-2、将所述二维电子气的浓度表示为Ns cm-2、将所述Alx Ga1-x N层的厚度表示为t cm时，x、y、z、t满足下述式，
Ps＝b1x+b2y-b3/t≥2×1012
Ns＝b1x+b2z-b3/t≥2×1012
b1＝5.66×1013cm-2
b2＝9.81×1013cm-2
b3＝1.89×107cm-1。
2.根据权利要求1所述的半导体器件，其特征在于，x、y、z、t满足下述式，
Ps＝b1x+b2y-b3/t≥5×1012
Ns＝b1x+b2z-b3/t≥5×1012
b1＝5.66×1013cm-2
b2＝9.81×1013cm-2
b3＝1.89×107cm-1。
3.根据权利要求1所述的半导体器件，其特征在于，将所述Alx Ga1-x N层的厚度表示为t、将所述Iny Ga1-y N层的厚度表示为q、将所述p型Inw Ga1-w N层的厚度表示为r、将所述p型Inw Ga1-wN层的p型杂质的浓度表示为NA、将所述Alx Ga1-x N层的n型杂质的浓度表示为ND时，
x＞0.08
t＞15nm
q＞0nm
r＞8.0nm
NA＞1×1016cm-3
ND＜4×1018cm-3
成立。
4.根据权利要求1所述的半导体器件，其特征在于，将所述Alx Ga1-x N层的厚度表示为t、将所述Iny Ga1-y N层的厚度表示为q、将所述p型Inw Ga1-w N层的厚度表示为r、将所述p型Inw Ga1-wN层的p型杂质的浓度表示为NA、将所述Alx Ga1-x N层的n型杂质的浓度表示为ND时，
x＞0.13
t＞25nm
q＞1nm
r＞10nm
NA＞8×1017cm-3
ND＜3×1018cm-3
成立。
5.根据权利要求1所述的半导体器件，其特征在于，在所述Iny Ga1-y N层与所述Alx Ga1-x N层之间、及/或所述Inz Ga1-z N层与所述Alx Ga1-x N层之间具有Alu Ga1-u N层，其中0＜u＜1、u＞x。
6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件为电场效应晶体管，至少在所述Iny Ga1-y N层以及所述p型Inw Ga1-w N层形成台部，在该台部的两侧部分的所述Alx Ga1-x N层上形成栅极电极以及漏极电极，在所述Alx Ga1-x N层上，相对所述栅极电极与所述台部一侧相反一侧的部分形成源极电极，在所述台部的所述栅极电极侧部分的所述p型Inw Ga1-w N层上形成有与所述源极电极或所述栅极电极电连接的电极。
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件为电场效应晶体管，至少在所述Iny Ga1-y N层以及所述p型Inw Ga1-w N层形成台部，在所述台部的所述p型Inw Ga1-w N层上形成栅极电极、源极电极以及漏极电极，在相邻于所述台部部分的所述Alx Ga1-x N层上形成有与所述栅极电极电连接的电极。
8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件为二极管，至少在所述Iny Ga1-y N层以及所述p型InwGa1-w N层形成台部，与所述台部的一端部的所述p型Inw Ga1-w N层接触而形成阳极电极，在所述台部的另一端侧部分的所述AlxGa1-x N层上形成有阴极电极。
9.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件为二极管，至少在所述Iny Ga1-y N层以及所述p型InwGa1-w N层形成台部，从所述台部的一端部的顶面以及侧面延长到相邻于所述台部部分的所述Alx Ga1-x N层上而形成阳极电极，从所述台部的另端部的顶面以及侧面延长到相邻于所述台部部分的所述Alx Ga1-x N层上形成有阴极电极。
CN201180030470.7A 2010-06-24 2011-06-21 半导体器件 Active CN102947921B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010143271 2010-06-24
JP2010-143271 2010-06-24
PCT/JP2011/064141 WO2011162243A1 (ja) 2010-06-24 2011-06-21 半導体素子

Publications (2)

Publication Number Publication Date
CN102947921A CN102947921A (zh) 2013-02-27
CN102947921B true CN102947921B (zh) 2014-10-01

Family

ID=45371426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030470.7A Active CN102947921B (zh) 2010-06-24 2011-06-21 半导体器件

Country Status (6)

Country Link
US (1) US8785976B2 (zh)
EP (1) EP2587528B1 (zh)
JP (1) JP5079143B2 (zh)
KR (1) KR101821642B1 (zh)
CN (1) CN102947921B (zh)
WO (1) WO2011162243A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161791A1 (ja) * 2010-06-24 2011-12-29 富士通株式会社 半導体装置
JP6050563B2 (ja) * 2011-02-25 2016-12-21 富士通株式会社 化合物半導体装置及びその製造方法
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
JP2013191637A (ja) * 2012-03-12 2013-09-26 Advanced Power Device Research Association 窒化物系化合物半導体素子
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
JP2014078565A (ja) 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
JP5764543B2 (ja) * 2012-10-26 2015-08-19 古河電気工業株式会社 半導体装置
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US20140217416A1 (en) * 2013-02-07 2014-08-07 National Central University Nitrides based semiconductor device
US9553183B2 (en) * 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
US9673286B2 (en) 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
KR102170211B1 (ko) * 2013-12-20 2020-10-26 엘지이노텍 주식회사 전력 반도체 소자 및 이를 포함하는 전력 반도체 회로
JP5669119B1 (ja) * 2014-04-18 2015-02-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
CN105280694A (zh) * 2014-05-27 2016-01-27 晶元光电股份有限公司 半导体功率元件
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
JP2016058681A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
CN104485357B (zh) * 2014-12-17 2017-05-03 中国科学院半导体研究所 具有氮化镓系高阻层的hemt及制备方法
JP5828435B1 (ja) * 2015-02-03 2015-12-09 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN105118859A (zh) * 2015-07-29 2015-12-02 电子科技大学 一种隧穿增强型hemt器件
CN105097911B (zh) * 2015-07-29 2017-11-03 电子科技大学 一种具有结型半导体层的hemt器件
JP6610340B2 (ja) * 2016-03-03 2019-11-27 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を利用するダイオード
US9660134B1 (en) * 2016-04-08 2017-05-23 Palo Alto Research Center Incorporated Nitride semiconductor polarization controlled device
TWI706566B (zh) 2016-08-01 2020-10-01 晶元光電股份有限公司 一種高功率半導體元件
US10854718B2 (en) * 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
CN106876443A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
CN111480215B (zh) * 2017-10-11 2023-08-15 阿卜杜拉国王科技大学 具有氮化铟铝三元合金层和第二iii族氮化物三元合金层的异质结的半导体器件
JP6951301B2 (ja) * 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法
JP7176475B2 (ja) * 2019-05-29 2022-11-22 株式会社デンソー 半導体装置
CN110456248B (zh) * 2019-07-29 2021-09-17 中国电子科技集团公司第五十五研究所 一种基于矢网测试的氮化镓器件载流子浓度分布分析方法
FR3100927B1 (fr) * 2019-09-12 2022-09-09 Commissariat Energie Atomique Dispositif electronique de puissance a super-jonction
CN110649097B (zh) * 2019-10-08 2021-04-02 电子科技大学 一种高压p沟道HFET器件
CN110649096B (zh) * 2019-10-08 2021-06-04 电子科技大学 一种高压n沟道HEMT器件
JP6679036B1 (ja) * 2019-11-29 2020-04-15 株式会社パウデック ダイオード、ダイオードの製造方法および電気機器
US11848371B2 (en) * 2020-07-02 2023-12-19 Xerox Corporation Polarization controlled transistor
CN114582970A (zh) 2020-12-01 2022-06-03 联华电子股份有限公司 半导体装置及其制作方法
JP6941903B1 (ja) * 2021-02-15 2021-09-29 株式会社パウデック ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
KR102546323B1 (ko) 2021-07-02 2023-06-21 삼성전자주식회사 전계 효과 게이트를 가지는 질화물 반도체 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240778A (ja) 1985-08-16 1987-02-21 Fujitsu Ltd 相補型半導体装置
JPH0695532B2 (ja) 1985-10-16 1994-11-24 富士通株式会社 半導体装置
JPH0992847A (ja) 1995-09-21 1997-04-04 Hitachi Cable Ltd トンネル型半導体素子
JPH10256157A (ja) 1997-03-12 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> ｎ型ＧａＡｓ半導体の成長方法
JP2000208753A (ja) 1999-01-19 2000-07-28 Sony Corp 半導体装置とその製造方法
AU2003266701A1 (en) * 2002-10-09 2004-05-04 Matsushita Electric Industrial Co., Ltd. Plasma oscillation switching device
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
JP5344445B2 (ja) * 2005-11-11 2013-11-20 独立行政法人産業技術総合研究所 半導体素子
JP5182835B2 (ja) * 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
CN101523614B (zh) * 2006-11-20 2011-04-20 松下电器产业株式会社 半导体装置及其驱动方法
JP4956155B2 (ja) * 2006-11-28 2012-06-20 古河電気工業株式会社 半導体電子デバイス
JP2009117485A (ja) 2007-11-02 2009-05-28 Panasonic Corp 窒化物半導体装置
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
JP2011082331A (ja) 2009-10-07 2011-04-21 National Institute Of Advanced Industrial Science & Technology 半導体素子

Also Published As

Publication number Publication date
JPWO2011162243A1 (ja) 2013-08-22
US20130126942A1 (en) 2013-05-23
WO2011162243A1 (ja) 2011-12-29
EP2587528B1 (en) 2016-03-30
KR20130118202A (ko) 2013-10-29
EP2587528A4 (en) 2013-09-25
KR101821642B1 (ko) 2018-01-24
US8785976B2 (en) 2014-07-22
JP5079143B2 (ja) 2012-11-21
EP2587528A1 (en) 2013-05-01
CN102947921A (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
CN102947921B (zh) 半导体器件
CN104871319B (zh) 半导体结构以及凹槽形成蚀刻技术
US9041003B2 (en) Semiconductor devices having a recessed electrode structure
CN102292801B (zh) 场效应晶体管及其制造方法
US20150255547A1 (en) III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same
CN102664188B (zh) 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管
WO2010064383A1 (ja) 電界効果トランジスタ及びその製造方法
CN104916633A (zh) 半导体装置
CN101022128A (zh) 氮化物半导体装置及其制作方法
KR20070001095A (ko) ＧａＮ계 반도체장치
CN106024879A (zh) 半导体器件和制造半导体器件的方法
CN102881716A (zh) 一种场致隧穿增强型hemt器件
US8659055B2 (en) Semiconductor device, field-effect transistor, and electronic device
CN102945859A (zh) 一种GaN异质结HEMT器件
Zhou et al. Threshold voltage modulation by interface charge engineering for high performance normally-off GaN MOSFETs with high faulty turn-on immunity
WO2022190414A1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
CN111653618B (zh) 内置pn结硅基高压增强型氮化镓晶体管及制造方法
Wang et al. An Ultralow Turn-On GaN Lateral Field-Effect Rectifier With Schottky-MIS Cascode Anode
Yacoub Characterization, analysis and modelling of DC and dynamic properties of GaN HFETs grown on silicon
CN110277445A (zh) 基于AlGaN/p-GaN沟道的增强型纵向功率器件及制作方法
WO2022172503A1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
Li et al. A Simulation Study of Multi-Channel AlInN/GaN Schottky Barrier Diodes and Experimental Comparison with Low On-resistance of 1.9 Ω• mm
JP2023037165A (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
Kaplar et al. Ultra-Wide-Bandgap Aluminum Gallium Nitride Power Switching Devices
CN106206707A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20130227

Assignee: Yuanshan New Material Technology Co., Ltd

Assignor: POWDEC Kabushiki Kaisha|THE University OF SHEFFIELD

Contract record no.: X2021990000416

Denomination of invention: semiconductor device

Granted publication date: 20141001

License type: Exclusive License

Record date: 20210716