JP5764543B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関するものである。

ワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮまたはこれらのうち２以上の混晶である窒化物系半導体がある。また、たとえばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体装置は、ピエゾ効果によって、ヘテロ接合界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有している。そのため、このようなＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体装置、たとえばショットキーバリアダイオードや電界効果トランジスタは、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。

また、より高い耐圧を実現するために、ＡｌＧａＮ／ＧａＮヘテロ接合構造を有する素子において、ショットキー電極が、半導体層の表面に形成された絶縁体からなる表面保護膜上に乗り上げて階段形状を成し、フィールドプレート構造を形成しているものが開示されている（非特許文献１参照）。

N. Zhang, U.K. Mishra, "High Breakdown GaN HEMT with Overlapping Gate Structure", IEEE Electron Device Letters, vol.21, no.9, 2000

しかしながら、本発明者らは、アノード電極が上記のようなフィールドプレート構造を有する場合、以下の問題が生じることを見いだした。すなわち、アノード電極−カソード電極間に逆電圧を印加すると、アノード電極側から２次元電子ガスが徐々に空乏化していく際に、階段形状のアノード電極の角部またはアノード電極のカソード電極側端部と、空乏化した領域に隣接するまだ空乏化していない２次元電子ガスとの間に強い電界集中が発生する。このとき表面保護膜中での電界が絶縁破壊電界を超えると、素子特性が劣化する。このため、素子の耐圧が低下するという問題が生じる。

本発明は、上記に鑑みてなされたものであって、耐圧の低下が防止された半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、基板上に形成された窒化物系半導体からなる第１半導体層と、前記第１半導体層の表面に形成され、前記第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層と、前記第２半導体層の表面に形成された絶縁体からなる保護膜と、前記第２半導体層上で前記保護膜に乗り上げて少なくとも１段の段差を有する階段形状を成している第１電極と、前記第２半導体層の表面にオーミック接触する第２電極と、を備え、前記第１半導体層の前記第２半導体層との界面にはキャリアが発生しており、該キャリアのキャリア密度は、前記第１電極の段差の角部および前記第１電極の前記第２電極側端部の少なくともいずれか一つの直下の第１領域にて他の領域である第２領域におけるキャリア密度よりも低いことを特徴とする。

本発明に係る半導体装置は、上記発明において、複数の前記第１領域が離散的に配置していることを特徴とする置。

本発明に係る半導体装置は、上記発明において、複数の前記第１領域が連結していることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第１領域は、前記角部または前記第２電極側端部の直下の位置から前記第２電極側に５０ｎｍ〜１．５μｍだけ延在していることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第１領域は、前記角部または前記第２電極側端部の直下の位置から前記第２電極とは反対側に５０ｎｍ〜１．５μｍだけ延在していることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第１領域の前記第２電極側に、前記第１領域でのキャリア密度と前記第２領域でのキャリア密度との間のキャリア密度である第３領域を有することを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第３領域でのキャリア密度は、前記第１領域側から前記第２電極側に向かってキャリア密度が連続的又は階段状に増加するように設定されていることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第２半導体層の表面の少なくとも前記第１領域に形成され、前記第２半導体層よりもバンドギャップが狭い窒化物系半導体からなる第３半導体層を備えることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第３半導体層は、前記第３領域にも形成されていることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第３半導体層は、前記第１領域における厚さが前記第３領域における厚さよりも厚いことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第３半導体層の厚さが１０ｎｍ〜１００ｎｍであることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第３半導体層は、前記第１領域におけるバンドギャップが前記第３領域におけるバンドギャップよりも狭いことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第２半導体層は、前記第１領域における厚さが、前記第２領域における厚さよりも薄いことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第２半導体層は、前記第３領域における厚さが、前記第２領域における厚さよりも薄いことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第２半導体層は、前記第１領域における厚さが前記第３領域における厚さよりも薄いことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第２半導体層は、前記第１領域におけるバンドギャップが、前記第２領域におけるバンドギャップよりも狭いことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第２半導体層は、前記第３領域におけるバンドギャップが、前記第２領域におけるバンドギャップよりも狭いことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第２半導体層は、ＡｌＧａＮからなり、前記第１領域および前記第３領域の少なくともいずれか一方におけるＡｌ組成が、前記第２領域におけるＡｌ組成よりも小さいことを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第１電極はアノード電極であり、前記第２電極はカソード電極であり、当該半導体装置はダイオードであることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第１電極はゲート電極であり、前記第２電極はドレイン電極であり、当該半導体装置は高移動度トランジスタであることを特徴とする。

本発明に係る半導体装置は、上記発明において、前記第１電極は、前記第２半導体層とはゲート絶縁膜を介して接触していることを特徴とする。

本発明によれば、耐圧の低下が防止された半導体装置を実現できるという効果を奏する。

図１は、実施の形態１に係る半導体装置の模式的な断面図である。 図２は、実施の形態２に係る半導体装置の模式的な断面図である。 図３は、実施の形態３に係る半導体装置の模式的な断面図である。 図４は、実施の形態４に係る半導体装置の模式的な断面図である。 図５は、実施の形態５に係る半導体装置の模式的な断面図である。 図６は、実施の形態６に係る半導体装置の模式的な断面図である。 図７は、実施の形態７に係る半導体装置の模式的な断面図である。 図８は、実施の形態８に係る半導体装置の模式的な断面図である。 図９は、実施の形態９に係る半導体装置の模式的な断面図である。 図１０は、実施の形態１０に係る半導体装置の模式的な断面図である。 図１１は、実施の形態１１に係る半導体装置の模式的な断面図である。 図１２は、実施の形態１２に係る半導体装置の模式的な断面図である。 図１３は、実施の形態１３に係る半導体装置の模式的な断面およびキャリア密度分布を示す図である。 図１４は、実施の形態１４に係る半導体装置の模式的な断面およびキャリア密度分布を示す図である。 図１５は、実施の形態１５に係る半導体装置の模式的な断面図である。 図１６は、実施の形態１６に係る半導体装置の模式的な断面図である。 図１７は、実施の形態１７に係る半導体装置の模式的な断面図である。 図１８は、実施の形態１８に係る半導体装置の模式的な断面図である。 図１９は、実施の形態１９に係る半導体装置の模式的な断面およびキャリア密度分布を示す図である。 図２０は、キャリア密度を低くした領域のシートキャリア密度と素子の耐圧との関係を示す図である。

以下に、図面を参照して本発明に係る半導体装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。

（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の模式的な断面図である。この半導体装置１０１は、ショットキーバリアダイオードであって、基体１上に形成された、第１半導体層２、第２半導体層３、第１電極４、第２電極５および保護膜６を備えている。

基体１は、第１半導体層２の下地となる層であり、たとえば、Ｓｉ、ＳｉＣ、サファイア、ＧａＮ等からなる基板上に、適宜バッファ層等の所望の半導体層が形成された構成を有する。

第１半導体層２は、窒化物系半導体からなる層であり、電子走行層として機能する。第２半導体層３は、第１半導体層２の表面に形成され、第１半導体層２よりもバンドギャップが広い窒化物系半導体からなり、電子供給層として機能する。たとえば、第１半導体層２はＧａＮからなり、第２半導体層３はＡｌＧａＮからなるが、第１半導体層２および第２半導体層３を構成する窒化物系半導体材料は、バンギャップが所望の関係を満たすものであれば特に限定はされない。

第２半導体層３の層厚はたとえば１〜５０ｎｍ、好ましくは２０〜２５ｎｍである。また、第２半導体層３のＡｌ組成はたとえば２５％であるが、１〜９９％でもよく、２０〜３５％であればより好ましい。

保護膜６は、第２半導体層３の表面に形成されており、たとえばＳｉＮやＳｉＯ_２、Ａｌ_２Ｏ_３等の絶縁体からなる。

第１電極４は、第２半導体層３とショットキー接触するとともに、第２半導体層３上で保護膜６に乗り上げて少なくとも１段の段差を有する階段形状を成している。なお、段差の数は特に限定されない。第１電極４は、第２半導体層３側に形成された角部４ａ、４ｂと、第２電極側端部４ｃと、第２半導体層３とショットキー接触するショットキー接触部４ｄとを有する。第１電極４はたとえばＮｉ／Ａｕ構造を有する。この第１電極４はアノード電極として機能する。なお、このような第１電極４の階段形状は、保護膜６を多層構造とし、その多層構造の端部を階段状に形成し、その階段状の端部の表面に第１電極４を形成することで実現できる。一方、第２電極５は、第１電極４とは保護膜６を隔てて第２半導体層３の表面に形成されており、第２半導体層３にオーミック接触している。第２電極５はたとえばＴｉ／Ａｌ構造を有する。この第２電極５はカソード電極として機能する。

第２半導体層３は、第１半導体層２よりもバンギャップが広いため、第１半導体層２の第２半導体層３との界面にはピエゾ効果によりキャリアとしての２次元電子ガス７が発生している。ここで、２次元電子ガス７のキャリア密度は、第１電極４の角部４ａ、４ｂおよび第２電極側端部４ｃの各直下の第１領域である領域Ａａ、Ａｂ、Ａｃでは、その他の領域である第２領域、すなわち領域Ａａ、Ａｂ、Ａｃ以外の領域よりもキャリア密度が低くなっている。図１では、キャリア密度を破線の太さで表しており、領域Ａａ、Ａｂ、Ａｃでは２次元電子ガス７ａ、７ｂ、７ｃのキャリア密度はその他の領域の２次元電子ガス７のキャリア密度よりも低く（破線が細く）なっている。たとえば、領域Ａａ、Ａｂ、Ａｃでの２次元電子ガス７ａ、７ｂ、７ｃのキャリア密度Ｎｓは１×１０^１２ｃｍ^−２のオーダーで、４５０Ｖ以上の耐圧を確保するためには８×１０^１２ｃｍ^−２以下、６００Ｖ以上の耐圧を確保するためには４×１０^１２ｃｍ^−２以下であるが、その他の領域での２次元電子ガス７のキャリア密度Ｎｓは１×１０^１３ｃｍ^−２のオーダーである。

ここで、アノード電極（第１電極４）−カソード電極（第２電極５）間に逆電圧を印加すると、第１電極４側から２次元電子ガス７が徐々に空乏化していく。このとき、第１電極４の角部４ａとその直下であって距離が近い領域Ａａの２次元電子ガス７ａとの間に強い電界が発生する。しかしながら、２次元電子ガス７ａはキャリア密度が低くされているので空乏化しやすいため、角部４ａと２次元電子ガス７ａとの間の電界が強くなる前に２次元電子ガス７ａが空乏化する。同様に、角部４ｂと２次元電子ガス７ｂ、第２電極側端部４ｃと２次元電子ガス７ｃとの間でも、電界が強くなる前に２次元電子ガス７ｂ、７ｃがそれぞれ空乏化する。これによって、保護膜６中での強い電界の発生が抑制ないし防止される。その結果、半導体装置１０１の耐圧の低下が抑制され、素子特性の劣化も抑制される。

（実施の形態２）
図２は、本発明の実施の形態２に係る半導体装置の模式的な断面図である。この半導体装置１０２は、図１に示す半導体装置１０１と同様に、ショットキーバリアダイオードであって、基体１上に形成された、第１半導体層２、第２半導体層３、第１電極４、第２電極５および保護膜６を備えている。ただし、この半導体装置１０２では、２次元電子ガス７のキャリア密度については、第１電極４の角部４ａの直下の領域Ａａにある２次元電子ガス７ａのみ、その他の領域、すなわち領域Ａａ以外の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部４ａと２次元電子ガス７ａとの間の電界が強くなる前に２次元電子ガス７ａが空乏化するので、半導体装置１０２の耐圧の低下が抑制される。

（実施の形態３）
図３は、本発明の実施の形態３に係る半導体装置の模式的な断面図である。この半導体装置１０３は、図１に示す半導体装置１０１と同様に、ショットキーバリアダイオードであって、基体１上に形成された、第１半導体層２、第２半導体層３、第１電極４、第２電極５および保護膜６を備えている。ただし、この半導体装置１０３では、２次元電子ガス７のキャリア密度については、第１電極４の角部４ｂの直下の領域Ａｂにある２次元電子ガス７ｂのみ、その他の領域、すなわち領域Ａｂ以外の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部４ｂと２次元電子ガス７ｂとの間の電界が強くなる前に２次元電子ガス７ｂが空乏化するので、半導体装置１０３の耐圧の低下が抑制される。

（実施の形態４）
図４は、本発明の実施の形態５に係る半導体装置の模式的な断面図である。この半導体装置１０４は、図１に示す半導体装置１０１と同様に、ショットキーバリアダイオードであって、基体層１上に形成された、第１半導体層２、第２半導体層３、第１電極４、第２電極５および保護膜６を備えている。ただし、この半導体装置１０４では、２次元電子ガス７のキャリア密度については、第１電極４の第２電極側端部４ｃの直下の領域Ａｃにある２次元電子ガス７ｃのみ、その他の領域、すなわち領域Ａｃ以外の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、第２電極側端部４ｃと２次元電子ガス７ｃとの間の電界が強くなる前に２次元電子ガス７ｃが空乏化するので、半導体装置１０４の耐圧の低下が抑制される。

（実施の形態５）
図５は、本発明の実施の形態５に係る半導体装置の模式的な断面図である。この半導体装置１０５は、図２、３に示す半導体装置１０２と１０３を組み合わせた構成であって、２次元電子ガス７のキャリア密度については、第１電極４の角部４ａ、４ｂの直下の領域Ａａ、Ａｂにある２次元電子ガス７ａ、７ｂが、その他の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部４ａ、４ｂと２次元電子ガス７ａ、７ｂとの間の電界が強くなる前に２次元電子ガス７ａ、７ｂが空乏化するので、半導体装置１０５の耐圧の低下が抑制される。

上記の実施の形態１〜５に示すように、第１電極４の角部４ａ、４ｂおよび第２電極側端部４ｃの各直下の領域Ａａ、Ａｂ、Ａｃの少なくとも一つでキャリア密度が低くなっていれば、その領域の２次元電子ガスと、第１電極の対応する部分との間の電界の強大化が抑制されるので、半導体装置の耐圧の低下を抑制する効果が発揮される。

また、実施の形態１、５に示すように、２次元電子ガスのキャリア密度が低い複数の領域が離散的に配置している場合、電界の強大化を抑制するために必要な領域だけでキャリア密度を低くでき、その他の領域では、キャリア密度を低くしないことができる。これによって、アノード電極−カソード電極間での平均のキャリア密度の低下を抑制することができるので、オン抵抗の増加を抑制できる。

（実施の形態６）
図６は、本発明の実施の形態６に係る半導体装置の模式的な断面図である。この半導体装置１０６は、図１に示す半導体装置１０１と同様に、ショットキーバリアダイオードであって、基体層１上に形成された、第１半導体層２、第２半導体層３、第１電極４、第２電極５および保護膜６を備えている。ただし、この半導体装置１０６では、２次元電子ガス７のキャリア密度については、第１電極４の角部４ａの直下から角部４ｂの直下に亘る領域Ａｄにある２次元電子ガス７ｄが、その他の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部４ａ、４ｂと２次元電子ガス７ｄとの間の電界が強くなる前に２次元電子ガス７ｄが空乏化するので、半導体装置１０６の耐圧の低下が抑制される。

（実施の形態７）
図７は、本発明の実施の形態７に係る半導体装置の模式的な断面図である。この半導体装置１０７は、図１に示す半導体装置１０１と同様に、ショットキーバリアダイオードであって、基体層１上に形成された、第１半導体層２、第２半導体層３、第１電極４、第２電極５および保護膜６を備えている。ただし、この半導体装置１０７では、２次元電子ガス７のキャリア密度については、第１電極４の角部４ａの直下から角部４ｂの直下を経由して第２電極側端部４ｃの直下に亘る領域Ａｅにある２次元電子ガス７ｅが、その他の領域よりもキャリア密度が低くなっている。これによって、アノード電極−カソード電極間に逆電圧を印加したときに、角部４ａ、４ｂおよび第２電極側端部４ｃと２次元電子ガス７ｅとの間の電界が強くなる前に２次元電子ガス７ｅが空乏化するので、半導体装置１０７の耐圧の低下が抑制される。

このように、実施の形態６、７では、角部４ａ、４ｂおよび第２電極側端部４ｃの直下にある、キャリア密度が低い複数の領域が、連結している構成となっている。

（実施の形態８）
図８は、本発明の実施の形態８に係る半導体装置の模式的な断面図である。この半導体装置１０８は、図６に示す半導体装置１０６と同様に、２次元電子ガス７のキャリア密度については、第１電極４の角部４ａの直下から角部４ｂの直下に亘る領域Ａｆにある２次元電子ガス７ｆが、その他の領域よりもキャリア密度が低くなっている。

この場合、領域Ａｆは、領域Ａｆ１として示すように、角部４ａの直下の位置から第２電極５とは反対側に５０ｎｍ〜５μｍ、より好ましくは１．５μｍ以下だけ延在していることが好ましい。領域Ａｆ１の長さが５０ｎｍ以上であれば電界強大化抑制の効果が発揮され、５μｍ以下、好ましくは１．５μｍ以下であればオン抵抗の増加を抑制できる。

また、同様に、領域Ａｆは、領域Ａｆ２として示すように、角部４ｂの直下の位置から第２電極５側に５０ｎｍ〜５μｍ、より好ましくは１．５μｍ以下だけ延在していることが好ましい。領域Ａｆ２の長さが５０ｎｍ以上であれば電界強大化抑制の効果が発揮され、５μｍ以下、好ましくは１．５μｍ以下であればオン抵抗の増加を抑制できる。

また、これと同様に、たとえば図１に示す実施の形態１に係る半導体装置１０１のように、領域Ａａ、Ａｂ、Ａｃが離散的に配置している場合は、各領域Ａａ、Ａｂ、Ａｃは、対応する角部４ａ、４ｂ、または第２電極側端部４ｃの直下の位置から、第２電極５側または第２電極５とは反対側に、それぞれ５０ｎｍ〜５μｍ、より好ましくは１．５μｍ以下だけ延在していることが好ましい。

（実施の形態９）
図９は、本発明の実施の形態９に係る半導体装置の模式的な断面図である。この半導体装置１０６Ａは、図６に示す半導体装置１０６と同様に、第１電極１４の角部１４ａの直下から角部１４ｂの直下に亘る領域Ａｄにある２次元電子ガス７ｄが、その他の領域よりもキャリア密度が低くなっている。このような２次元電子ガス７ｄのキャリア密度の低減は、第２半導体層３の表面の領域Ａｄに形成された第３半導体層８を備えることによって実現されている。

第３半導体層８は、第２半導体層３よりもバンドギャップが狭い窒化物系半導体からなる。第３半導体層８はたとえばＧａＮからなるが、バンドギャップが所望の関係を満たす窒化物系半導体であれば特に限定はされない。

第３半導体層８は、第２半導体層３よりもバンドギャップが狭いため、第１半導体層２と第２半導体層３との界面に働くピエゾ効果を弱める働きがある。これによって、２次元電子ガス７ｄのキャリア密度の低減が実現される。なお、その他の領域では、第１半導体層２と第２半導体層３との関係で定まる、界面に働くピエゾ効果によって、領域Ａｄよりも高いキャリア密度となっている。

第３半導体層８の層厚は、２次元電子ガス７ｄのキャリア密度を所望の値に低減できる程度の厚さであればよいが、たとえば第３半導体層８がＧａＮからなる場合は、５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜１００ｎｍである。第３半導体層８の層厚をより厚くするか、第２半導体層３とのバンドギャップ差をより大きくすることで、２次元電子ガス７ｄのキャリア密度をより低減することができる。

ここで、本発明者らは、実施例として、図９に示す半導体装置１０６Ａの構成のショットキーバリアダイオードを作製し、その耐圧を測定した。なお、このときの２次元電子ガスのキャリア密度は、領域Ａｄでは３．８×１０^１２ｃｍ^−２となり、その他の領域では１×１０^１３ｃｍ^−２となるように、第１〜第３半導体層の組成及び層厚を設定した。一方、比較例として、図９に示す半導体装置１０６Ａの構成から第３半導体層を削除し、２次元電子ガスのキャリア密度が低い領域の無いショットキーバリアダイオードを作製し、その耐圧を測定した。その結果、比較例のショットキーバリアダイオードでは耐圧が４００Ｖであった。これに対して実施例のショットキーバリアダイオードでは耐圧が６００Ｖであった。さらに領域Ａｄで８×１０^１２ｃｍ^−２となるように第３半導体層の組成および膜厚を設定したショットキーバリアダイオードでは耐圧が４５０Ｖであった。耐圧と領域Ａｄの２次元電子ガスのキャリア密度（シートキャリア密度）との関係は図２０のようになり、４５０Ｖ以上の耐圧を確保するためには８×１０^１２ｃｍ^−２以下、６００Ｖ以上の耐圧を確保するためには４×１０^１２ｃｍ^−２以下となるように第３半導体層の組成及び膜厚を設定すればよいことを見出した。

（実施の形態１０）
図１０は、本発明の実施の形態１０に係る半導体装置の模式的な断面図である。この半導体装置１０１Ａは、図１に示す半導体装置１０１と同様に、第１電極１４の角部１４ａ、１４ｂおよび第２電極側端部１４ｃの各直下の領域Ａａ、Ａｂ、Ａｃにある二次元電子ガス７ａ、７ｂ、７ｃが、その他の領域よりもキャリア密度が低くなっている。このような２次元電子ガス７ａ、７ｂ、７ｃのキャリア密度の低減は、図９に示す半導体装置１０６Ａの場合と同様に、第２半導体層３の表面の領域Ａａ、Ａｂ、Ａｃに形成された第３半導体層１８ａ、１８ｂ、１８ｃを備えることによって実現されている。

第３半導体層１８ａ、１８ｂ、１８ｃは、第２半導体層３よりもバンドギャップが狭い窒化物系半導体からなる。第３半導体層１８ａ、１８ｂ、１８ｃはたとえばＧａＮからなるが、バンギャップが所望の関係を満たす窒化物系半導体であれば特に限定はされない。

第３半導体層１８ａ、１８ｂ、１８ｃも、第２半導体層３よりもバンドギャップが狭いため、第１半導体層２と第２半導体層３との界面に働くピエゾ効果を弱める働きがある。これによって、２次元電子ガス７ａ、７ｂ、７ｃのキャリア密度の低減が実現される。

第３半導体層１８ａ、１８ｂ、１８ｃの層厚は、２次元電子ガス７ａ、７ｂ、７ｃのキャリア密度を所望の値に低減できる程度の厚さであればよいが、たとえば第３半導体層１８ａ、１８ｂ、１８ｃがＧａＮからなる場合は、５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜１００ｎｍである。なお、第３半導体層１８ａ、１８ｂ、１８ｃの構成材料または層厚は、同一でもよい、それぞれで異なっていても良い。第３半導体層１８ａ、１８ｂ、１８ｃの層厚をより厚くするか、第２半導体層３とのバンドギャップ差をより大きくすることで、２次元電子ガス７ａ、７ｂ、７ｃのキャリア密度をより低減することができる。

なお、図９、１０に示す実施の形態９、１０の第３半導体層８、１８ａ、１８ｂ、１８ｃは、いずれも、第２半導体層３の表面にたとえばＧａＮからなる半導体層を形成し、この半導体層を、第２半導体層３との間でエッチングレートに差があるエッチング剤やエッチングガス等を用いて所望のパターンに選択エッチングすることによって、作製することができる。または、第２半導体層３の表面に第３半導体層８、１８ａ、１８ｂ、１８ｃを選択再成長させてもよい。また、実施の形態９のように領域Ａｄが、連結した領域で構成されていれば、第３半導体層８は離散したパターンに形成しなくてもよいので、作製はより容易である。

（実施の形態１１）
図１１は、本発明の実施の形態１１に係る半導体装置の模式的な断面図である。この半導体装置１０６Ｂは、図６に示す半導体装置１０６と同様に、第１電極２４の角部２４ａの直下から角部２４ｂの直下に亘る領域Ａｄにある２次元電子ガス７ｄが、その他の領域よりもキャリア密度が低くなっている。このような２次元電子ガス７ｄのキャリア密度の低減は、領域Ａｄにおいて第２半導体層１３にリセス部１３ａを形成し、その他の領域よりも層厚を薄くすることによって実現されている。なお、第２半導体層１３は図１に示す第２半導体層３に対応するものであり、第２半導体層３と同様の組成、層厚を有することができる。

リセス部１３ａの直下では、第１半導体層２と第２半導体層１３との界面に働くピエゾ効果が弱まる。これによって、２次元電子ガス７ｄのキャリア密度の低減が実現される。

リセス部１３ａにおける第２半導体層１３の層厚は、２次元電子ガス７ｄのキャリア密度を所望の値に低減できる程度の厚さであればよいが、たとえば第２半導体層１３が、Ａｌ組成が２５％のＡｌＧａＮからなる場合は、１ｎｍ〜４０ｎｍ、好ましくは１０ｎｍ〜２０ｎｍである。リセス部１３ａにおける第２半導体層１３の層厚をより薄くすることで、２次元電子ガス７ｄのキャリア密度をより低減することができる。

（実施の形態１２）
図１２は、本発明の実施の形態１２に係る半導体装置の模式的な断面図である。この半導体装置１０６Ｃは、図６に示す半導体装置１０６と同様に、第１電極４の角部４ａの直下から角部４ｂの直下に亘る領域Ａｄにある２次元電子ガス７ｄが、その他の領域よりもキャリア密度が低くなっている。このような２次元電子ガス７ｄのキャリア密度の低減は、領域Ａｄにおいて、第２半導体層２３に、その他の領域よりもバンドギャップが狭い部分２３ｄが存在することによって実現されている。なお、第２半導体層２３は図１に示す第２半導体層３に対応するものであり、第２半導体層３と同様の組成、層厚を有することができる。

部分２３ｄの直下では、第１半導体層２と第２半導体層２３との界面に働くピエゾ効果が弱まる。これによって、２次元電子ガス７ｄのキャリア密度の低減が実現される。

部分２３ｄのバンドギャップは、２次元電子ガス７ｄのキャリア密度を所望の値に低減できる程度の値であればよいが、たとえば第２半導体層２３が、その他の領域におけるＡｌ組成が２５％のＡｌＧａＮからなる場合は、部分２３ｄにおけるＡｌＧａＮのＡｌ組成は、１％〜２４％、好ましくは１０％〜２０％である。このように、第２半導体層２３およびその部分２３ｄがＡｌＧａＮからなる場合は、部分２３ｄにおけるＡｌ組成をより小さくすることで、部分２３ｄのバンドギャップがより狭くなるので、２次元電子ガス７ｄのキャリア密度をより低減することができる。

なお、このような部分２３ｄは、まず第２半導体層２３を形成し、その後部分２３ｄを形成すべき領域の第２半導体層２３を選択的にエッチング等によって除去し、除去した箇所に部分２３ｄを選択再成長することで、実現することができる。

（実施の形態１３）
図１３は、本発明の実施の形態１３に係る半導体装置の模式的な断面およびキャリア密度を示す図である。この半導体装置２０１は、図６に示す半導体装置１０６と同様に、第１電極４の角部４ａの直下から角部４ｂの直下に亘る領域Ａｇにある２次元電子ガス７ｇが、キャリア密度が低くなっている。さらに、この半導体装置２０１では、領域Ａｇの第２電極５側に、２次元電子ガス７ｈのキャリア密度が、領域Ａｇでのキャリア密度とその他の領域でのキャリア密度との間のキャリア密度である第３領域である領域Ａｈを有する。図１３のグラフＧ１が示すように、領域Ａｈでのキャリア密度は、領域Ａｇ側から第２電極５側に向かってキャリア密度Ｎｓが階段状に増加するように設定されている。

このようにキャリア密度が中間的な領域Ａｈが存在することによって、アノード電極−カソード電極間に逆電圧を印加したときに発生する電界の強度がピークとなる箇所が、領域Ａｇと領域Ａｈとの境界、および領域Ａｈとその第２電極５側の領域との境界の２箇所に分散される。これによって、発生する電界の各ピーク強度も低減されるので、半導体装置２０１の耐圧の低下がさらに抑制される。

（実施の形態１４）
図１４は、本発明の実施の形態１４に係る半導体装置の模式的な断面およびキャリア密度を示す図である。この半導体装置２０２は、図１３に示す半導体装置２０１と同様の構成を有し、領域Ａｇの第２電極５側に、領域Ａｇでのキャリア密度とその他の領域でのキャリア密度との間のキャリア密度である第３領域である領域Ａｉを有する点で同様である。しかしながら、図１４のグラフＧ２が示すように、領域Ａｉでの２次元電子ガス７ｉのキャリア密度は、領域Ａｇ側から第２電極５側に向かってキャリア密度Ｎｓが連続的に増加するように設定されている点が異なる。このようにキャリア密度Ｎｓが連続的に変化していれば、アノード電極−カソード電極間に逆電圧を印加したときに発生する電界の強度がより広範囲に分散される。これによって、発生する電界のピーク強度もより低減されるので、半導体装置２０２の耐圧の低下がさらに抑制される。

（実施の形態１５）
図１５は、本発明の実施の形態１５に係る半導体装置の模式的な断面図である。この半導体装置２０１Ａは、図１３に示す半導体装置２０１と同様に、領域Ａｇ、領域Ａｈにおいて２次元電子ガス７ｇ、７ｈのキャリア密度が低くなっている。このような２次元電子ガス７ｇ、７ｈのキャリア密度の低減は、第２半導体層３３の表面の領域Ａｇに形成された第３半導体層８と、領域Ａｈにおける第２半導体層３３に形成されたリセス部３３ａによって実現されている。第２半導体層３３は図１１に示す第２半導体層１３に対応するものである。

第３半導体層８の直下およびリセス部３３ａの直下では、第１半導体層２と第２半導体層３３との界面に働くピエゾ効果が弱まる。これによって、２次元電子ガス７ｇ、７ｈのキャリア密度の低減が実現される。リセス部３３ａにおける第２半導体層３３の層厚は、２次元電子ガス７ｈのキャリア密度が２次元電子ガス７ｇのキャリア密度よりも高くなるように設定される。

（実施の形態１６）
図１６は、本発明の実施の形態１６に係る半導体装置の模式的な断面図である。この半導体装置２０１Ｂは、図１３に示す半導体装置２０１と同様に、領域Ａｇ、領域Ａｈにおいて２次元電子ガス７ｇ、７ｈのキャリア密度が低くなっている。このような２次元電子ガス７ｇ、７ｈのキャリア密度の低減は、第２半導体層３３の表面の領域Ａｇから領域Ａｈ亘って形成された第３半導体層２８によって実現されている。

第３半導体層２８は、第２半導体層３よりもバンギャップが狭い、たとえばＧａＮ等の窒化物系半導体からなる。また、第３半導体層２８は、領域Ａｇに形成された部分２８ａと領域Ａｈに形成された部分２８ｂとを有する。部分２８ｂは部分２８ａよりも層厚が薄く形成されている。第３半導体層８の直下およびリセス部３３ａの直下では、部分２８ａ、２８ｂの層厚に応じて、第１半導体層２と第２半導体層３３との界面に働くピエゾ効果が弱まる。これによって、２次元電子ガス７ｈのキャリア密度が２次元電子ガス７ｇのキャリア密度よりも高くなるような、２次元電子ガス７ｇ、７ｈのキャリア密度の低減が実現される。

なお、第３半導体層２８の部分２８ａと部分２８ｂとは、同一の窒化物系半導体からなるが、部分２８ａと部分２８ｂとを、互いに組成が異なる窒化物系半導体で構成してもよい。この場合、部分２８ａのバンドギャップが部分２８ｂのバンドギャップよりも狭いように窒化物系半導体の組成を設定することが好ましい。また、部分２８ａと部分２８ｂとで、組成および層厚の両方を相違させる構成としてもよい。

また、図１３に示す実施の形態１３の２次元電子ガス７ｇ、７ｈのキャリア密度の低減は、図１２に示す実施の形態１２のように第２半導体層２３に部分２３ｄを形成する構成で実現してもよい。また、図１４に示す実施の形態１４の次元電子ガス７ｇ、７ｉのキャリア密度の低減も、図１２、１５、１６に示す構成と類似の構成で実現することができる。たとえば、図１５に示す構成のように第３半導体層でキャリア密度の低減を実現する場合は、領域Ａｉにおける第３半導体層の層厚を、第２電極５側に向かって連続的に薄く形成すればよい。

（実施の形態１７）
図１７は、本発明の実施の形態１７に係る半導体装置の模式的な断面図である。この半導体装置３０１は、高移動度トランジスタ（ＨＥＭＴ）であって、基体１上に形成された、第１半導体層２、第２半導体層４３、第１電極３４、第２電極５、第３電極９、第３半導体層３８、および保護膜６を備えている。

第２半導体層４３は、図１に示す第２半導体層３に対応するものであって、第１半導体層２よりもバンギャップが広い窒化物系半導体からなり、電子供給層として機能する。

第１電極３４は、図１に示す第１電極４に対応するものであって、第２半導体層４３とショットキー接触するとともに、第２半導体層４３上で保護膜６に乗り上げて少なくとも１段の段差を有する階段形状を成している。第１電極３４はたとえばＮｉ／Ａｕ構造を有する。第１電極３４は、第２半導体層３側に形成された角部３４ａ、３４ｂと、第２電極側端部３４ｃとを有する。この第１電極４はゲート電極として機能する。

第２電極５は、この半導体装置３０１ではドレイン電極として機能する。また、第３電極９は、第１電極４を挟んで第２電極５とは反対側の位置にて第２半導体層４３の表面に形成されており、第２半導体層４３にオーミック接触している。第３電極９はたとえばＴｉ／Ａｌ構造を有する。この第３電極９はソース電極として機能する。

第３半導体層３８は、図９に示す第３半導体層８に対応するものであり、第３半導体層８と同様の組成、層厚を有することができる。第３半導体層３８は、第１電極３４の角部３４ａの直下から角部３４ｂの直下に亘る領域Ａｊにおいて、第２半導体層４３の表面に形成されている。これによって、領域Ａｊにある２次元電子ガス７ｊが、その他の領域における２次元電子ガス７よりもキャリア密度が低くなっている。

この半導体装置３０１では、ソース電極（第３電極９）−ドレイン電極（第２電極５）間に逆電圧を印加したときに、角部３４ａ、３４ｂと２次元電子ガス７ｊとの間の電界が強くなる前に２次元電子ガス７ｊが空乏化するので、半導体装置３０１の耐圧の低下が抑制される。

（実施の形態１８）
図１８は、本発明の実施の形態１８に係る半導体装置の模式的な断面図である。この半導体装置４０１は、ＭＯＳ構造を有するＨＥＭＴであって、図１７に示す半導体装置３０１において、第２半導体層４３の表面から第１半導体層２に到る深さを有するリセス部１０を形成し、第１電極３４、第３半導体層３８、保護膜６をそれぞれ第１電極４４、第３半導体層４８、保護膜１６に置き換えた構成を有している。なお、第２半導体層４３はリセス部１０によって第２半導体層４３ａと第２半導体層４３ｂとに分離している。

保護膜１６は保護膜６と同様の絶縁体材料で構成することができる。保護膜１６の一部はリセス部１０において第１電極４４と第１半導体層２との間に介在してゲート絶縁膜１６ａを構成している。

第１電極４４は、第２半導体層４３ａ上で保護膜１６に乗り上げて少なくとも１段の段差を有する階段形状を成している。第１電極４４はたとえばＴｉ／Ａｌ構造を有する。第１電極４４は、第２半導体層４３ａ側に形成された角部４４ｂと、第２電極側端部４４ｃとを有する。この第１電極４４はゲート電極として機能する。

第３半導体層４８は、第１電極４４の角部４４ｂの直下の領域Ａｋにおいて、第２半導体層４３ａの表面に形成されている。これによって、領域Ａｋにある２次元電子ガス７ｋが、その他の領域における２次元電子ガス７よりもキャリア密度が低くなっている。

この半導体装置４０１では、ソース電極（第３電極９）−ドレイン電極（第２電極５）間に逆電圧を印加したときに、角部４４ｂと２次元電子ガス７ｋとの間の電界が強くなる前に２次元電子ガス７ｋが空乏化するので、半導体装置４０１の耐圧の低下が抑制される。

（実施の形態１９）
図１９は、本発明の実施の形態１９に係る半導体装置の模式的な断面およびキャリア密度を示す図である。この半導体装置１０６Ｄは、図９に示す半導体装置１０６Ａにおいて、第２半導体層３を第２半導体層５３に置き換えたものである。第２半導体層５３は、第３半導体層８の直下以外の部分５３ａ、５３ｂの層厚が、第３半導体層８の直下の部分の層厚よりも薄くなっている。その結果、第１半導体層２の第２半導体層５３との界面に発生している２次元電子ガス１７において、２次元電子ガス１７ｄのキャリア密度は、半導体装置１０６Ａの場合の２次元電子ガス７ｄのキャリア密度と略同じであるが、部分５３ａ、５３ｂの直下の２次元電子ガス１７ａ、１７ｂのキャリア密度は、半導体装置１０６Ａにおける対応する領域の２次元電子ガス７のキャリア密度よりも低くなっている。このとき、２次元電子ガス１７ａ、１７ｂと２次元電子ガス１７ｄとの密度差が、半導体装置１０６Ａの場合の対応する密度差よりも小さくなるので、電界集中がより緩和される。

ところで、上記各実施の形態において、電子供給層としての第２半導体層はたとえばＡｌＧａＮの混晶からなる。この電子供給層としての第２半導体層としては、疑似混晶構造で構成してもよい。疑似混晶構造は、たとえばＡｌＮ層／ＧａＮ層等の、異なる２つの組成の窒化物系半導体層を交互に複数層だけ積層してなる超格子構造によって実現できる。この場合の第２半導体層のバンドギャップは、たとえば積層方向における平均的なバンドギャップによって規定される値となる。また、電子供給層としての第２半導体層は、電子供給層内に２次元電子ガスが発生しない範囲で、組成の異なるＡｌＧａＮ層を複数層だけ積層してなる超格子構造で構成しても良い。この場合も第２半導体層のバンドギャップは、たとえば積層方向における平均的なバンドギャップによって規定される値となる。

なお、２次元電子ガスのキャリア密度が低い領域を形成する方法としては、上記実施の形態で採用している各方法に限定されず、たとえば第１半導体層に、イオン注入法等にて２次元電子ガスを中和する不純物を導入する方法でもよい。

また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、上記実施の形態１７、１８におけるキャリア密度が低い領域Ａｊ、Ａｋを形成する構成としては、図１１に示した第２半導体層にリセス部を形成する構成や、図１２に示すように第２半導体層の一部のバンドギャップを狭くする構成等、適宜採用することができる。また、実施の形態１７、１８に対して、図１３〜図１６に示すような中間的なキャリア密度の領域を形成する構成を組み合わせてもよいし、図１〜図５に示すようにキャリア密度が低い領域を離散的に配置する構成を組み合わせてもよい。

また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。

１ 基体
２ 第１半導体層
３、１３、２３、３３、４３、４３ａ、４３ｂ、５３ 第２半導体層
４、１４、２４、３４、４４ 第１電極
４ａ、４ｂ、１４ａ、１４ｂ、２４ａ、２４ｂ、３４ａ、３４ｂ、４４ｂ 角部
４ｃ、１４ｃ、３４ｃ、４４ｃ 第２電極側端部
４ｄ ショットキー接触部
５ 第２電極
６、１６ 保護膜
７、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ、７ｈ、７ｉ、７ｊ、７ｋ、１７、１７ａ、１７ｂ、１７ｄ ２次元電子ガス
８、１８ａ、１８ｂ、１８ｃ、２８、３８、４８ 第３半導体層
９ 第３電極
１０、１３ａ、３３ａ リセス部
１６ａ ゲート絶縁膜
２３ｄ、２８ａ、２８ｂ、５３ａ、５３ｂ 部分
１０１、１０１Ａ、１０２、１０３、１０４、１０５、１０６、１０６Ａ、１０６Ｂ、１０６Ｃ、１０６Ｄ、１０７、２０１、２０１Ａ、２０１Ｂ、２０２、３０１、４０１ 半導体装置
Ａａ、Ａｂ、Ａｃ、Ａｄ、Ａｅ、Ａｆ、Ａｆ１、Ａｆ２、Ａｇ、Ａｈ、Ａｉ、Ａｊ、Ａｋ 領域
Ｇ１、Ｇ２ グラフ

Claims (21)

1. 基板上に形成された窒化物系半導体からなる第１半導体層と、
   前記第１半導体層の表面に形成され、前記第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層と、
   前記第２半導体層の表面に形成された絶縁体からなる保護膜と、
   前記第２半導体層上で前記保護膜に乗り上げて少なくとも２段の段差を有する階段形状を成している第１電極と、
   前記第２半導体層の表面にオーミック接触する第２電極と、
   を備え、前記第１半導体層の前記第２半導体層との界面にはキャリアが発生しており、該キャリアのキャリア密度は、
   前記第１電極における、
   前記第２電極から最も離れた段差の角部および該段差の次に前記第２電極から離れた段差の角部の直下の第１領域にて他の領域である第２領域におけるキャリア密度よりも低いことを特徴とする半導体装置。
2. 複数の前記第１領域が離散的に配置していることを特徴とする請求項１に記載の半導体装置。
3. 複数の前記第１領域が連結していることを特徴とする請求項１に記載の半導体装置。
4. 前記第１領域は、前記角部の直下の位置から前記第２電極側に５０ｎｍ〜１．５μｍだけ延在していることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
5. 前記第１領域は、前記角部の直下の位置から前記第２電極とは反対側に５０ｎｍ〜１．５μｍだけ延在していることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
6. 前記第１領域の前記第２電極側に、前記第１領域でのキャリア密度と前記第２領域でのキャリア密度との間のキャリア密度である第３領域を有することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
7. 前記第３領域でのキャリア密度は、前記第１領域側から前記第２電極側に向かってキャリア密度が連続的又は階段状に増加するように設定されていることを特徴とする請求項６に記載の半導体装置。
8. 前記第２半導体層の表面の少なくとも前記第１領域に形成され、前記第２半導体層よりもバンドギャップが狭い窒化物系半導体からなる第３半導体層を備えることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置。
9. 前記第３半導体層は、前記第３領域にも形成されていることを特徴とする、請求項６を引用する請求項８に記載の半導体装置。
10. 前記第３半導体層は、前記第１領域における厚さが前記第３領域における厚さよりも厚いことを特徴とする請求項９に記載の半導体装置。
11. 前記第３半導体層の厚さが１０ｎｍ〜１００ｎｍであることを特徴とする請求項８〜１０のいずれか一つに記載の半導体装置。
12. 前記第３半導体層は、前記第１領域におけるバンドギャップが前記第３領域におけるバンドギャップよりも狭いことを特徴とする請求項９に記載の半導体装置。
13. 前記第２半導体層は、前記第１領域における厚さが、前記第２領域における厚さよりも薄いことを特徴とする請求項１〜１２のいずれか一つに記載の半導体装置。
14. 前記第２半導体層は、前記第３領域における厚さが、前記第２領域における厚さよりも薄いことを特徴とする、請求項６を引用する請求項１３に記載の半導体装置。
15. 前記第２半導体層は、前記第１領域における厚さが前記第３領域における厚さよりも薄いことを特徴とする請求項１４に記載の半導体装置。
16. 前記第２半導体層は、前記第１領域におけるバンドギャップが、前記第２領域におけるバンドギャップよりも狭いことを特徴とする請求項１〜１５のいずれか一つに記載の半導体装置。
17. 前記第２半導体層は、前記第３領域におけるバンドギャップが、前記第２領域におけるバンドギャップよりも狭いことを特徴とする、請求項６を引用する請求項１６に記載の半導体装置。
18. 前記第２半導体層は、ＡｌＧａＮからなり、前記第１領域および前記第３領域の少なくともいずれか一方におけるＡｌ組成が、前記第２領域におけるＡｌ組成よりも小さいことを特徴とする請求項１７に記載の半導体装置。
19. 前記第１電極はアノード電極であり、前記第２電極はカソード電極であり、当該半導体装置はダイオードであることを特徴とする請求項１〜１８のいずれか一つに記載の半導体装置。
20. 前記第１電極はゲート電極であり、前記第２電極はドレイン電極であり、当該半導体装置は高移動度トランジスタであることを特徴とする請求項１〜１８のいずれか一つに記載の半導体装置。
21. 前記第１電極は、前記第２半導体層とはゲート絶縁膜を介して接触していることを特徴とする請求項１８に記載の半導体装置。

Images