JP2017050434A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017050434A
JP2017050434A JP2015173428A JP2015173428A JP2017050434A JP 2017050434 A JP2017050434 A JP 2017050434A JP 2015173428 A JP2015173428 A JP 2015173428A JP 2015173428 A JP2015173428 A JP 2015173428A JP 2017050434 A JP2017050434 A JP 2017050434A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
semiconductor layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015173428A
Other languages
English (en)
Inventor
泰伸 斉藤
Yasunobu Saito
泰伸 斉藤
敏行 仲
Toshiyuki Naka
敏行 仲
信幸 佐藤
Nobuyuki Sato
信幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015173428A priority Critical patent/JP2017050434A/ja
Priority to US15/062,206 priority patent/US20170069747A1/en
Priority to TW105107385A priority patent/TW201711185A/zh
Publication of JP2017050434A publication Critical patent/JP2017050434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】電流コラプスを抑制できる半導体装置を提供する。【解決手段】半導体装置１００は、基板１０と、基板１０上に設けられ、第１の領域１２と、第１の領域１２よりも膜厚の大きい第２の領域１４と、を有する第１の窒化物半導体層２０と、第１の領域１２上に設けられたソース電極３０と、第２の領域上１４に設けられたドレイン電極５０と、ソース電極３０とドレイン電極５０の間の第１の領域上１２に設けられたゲート電極４０と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
窒化物半導体のトランジスタは、高い絶縁破壊強度を備える。しかし、窒化物半導体のトランジスタでは、高電圧を印加した場合に、オン抵抗が増大し、ドレイン電流が減少する電流コラプスという現象が顕著になる。
電流コラプスは、トランジスタの性能を低下させる。このため、高性能なトランジスタを実現するために、電流コラプスの抑制が望まれている。
特開２００８−２５８４１９号公報
本発明が解決しようとする課題は、電流コラプスを抑制できる半導体装置を提供することにある。
実施形態の半導体装置は、基板と、基板上に設けられ、第１の領域と、第１の領域よりも膜厚の大きい第２の領域と、を有する第１の窒化物半導体層と、第１の領域上に設けられたソース電極と、第２の領域上に設けられたドレイン電極と、ソース電極とドレイン電極の間の第１の領域上に設けられたゲート電極と、を備える。
第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法の第１の例において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法の第１の例において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法の第１の例において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法の第１の例において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法の第１の例において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法の第２の例において、製造途中の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法の第２の例において、製造途中の半導体装置の模式断面図である。 第１の実施形態の比較となる形態の半導体装置の作用を説明する図である。 第１の実施形態の半導体装置の作用を説明する図である。 第２の実施形態の半導体装置の模式断面図である。 第３の実施形態の半導体装置の模式断面図である。 第４の実施形態の半導体装置の模式断面図である。 第５の実施形態の半導体装置の模式断面図である。 第６の実施形態の半導体装置の模式断面図である。 第７の実施形態の半導体装置の模式断面図である。 第８の実施形態の半導体装置の模式断面図である。
以下、図面を用いて本発明の実施形態を説明する。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「窒化物（ＧａＮ系）半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が１×１０１５ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、基板と、基板上に設けられ、第１の領域と、第１の領域よりも膜厚の大きい第２の領域と、を有する第１の窒化物半導体層と、第１の領域上に設けられたソース電極と、第２の領域上に設けられたドレイン電極と、ソース電極とドレイン電極の間の第１の領域上に設けられたゲート電極と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。
半導体装置１００は、ｐ型不純物又はｎ型不純物を含む基板１０と、基板１０上に設けられ、第１の領域１２と、第１の領域よりも膜厚の大きい第２の領域１４と、を有するＧａＮ系半導体層（第１の窒化物半導体層）２０と、第１の領域１２上に設けられたソース電極３０と、第２の領域１４上に設けられたドレイン電極５０と、ソース電極３０とドレイン電極５０の間の第１の領域１２上に設けられたゲート電極４０と、を備える。
基板１０としては、抵抗値の低い基板が好ましく用いられる。例えば、ｐ型不純物又はｎ型不純物を含み抵抗値が低い半導体基板は、本実施形態の基板として好ましく用いられる。具体的には、シリコン（Ｓｉ）基板又は炭化ケイ素（ＳｉＣ）基板が好ましく用いられる。ここでＳｉ基板に用いられるｐ型不純物は、例えばホウ素（Ｂ）又はアルミニウム（Ａｌ）であり、Ｓｉ基板に用いられるｎ型不純物は、例えばリン（Ｐ）又はヒ素（Ａｓ）である。また、ＳｉＣ基板に用いられるｐ型不純物は、例えばＢ又はＡｌであり、ＳｉＣ基板に用いられるｎ型不純物は、例えば窒素（Ｎ）である。基板１０の抵抗値としては、後述する裏面フィールドプレート効果を良好なものとするため、例えば、１ｍΩｃｍ２以下であることが好ましい。
半導体装置１００は、基板１０とＧａＮ系半導体層２０の間にＧａＮ系半導体のバッファ層（第２の窒化物半導体層）１１を更に備えることが、良質なＧａＮ系半導体層２０を得て半導体装置の性能を向上させる上で好ましい。バッファ層１１は、基板１０とＧａＮ系半導体層２０との間の格子不整合を緩和する機能を備える。バッファ層１１は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。
ＧａＮ系半導体層２０は、第１の半導体層２０ａと、第１の半導体層２０ａ上に設けられ第１の半導体層２０ａよりバンドギャップの大きい第２の半導体層２０ｂと、を有することが、移動度の高いＨＥＭＴ構造のトランジスタとなるため好ましい。第１の半導体層２０ａは、例えば、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、アンドープのＧａＮである。第１の半導体層２０ａの膜厚は、例えば、０．５μｍ以上３μｍ以下である。第２の半導体層２０ｂは、例えば、アンドープのＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、例えば、アンドープのＡｌ０．２Ｇａ０．８Ｎである。第２の半導体層２０ｂの膜厚は、例えば、１５ｎｍ以上５０ｎｍ以下である。
第１の半導体層２０ａと第２の半導体層２０ｂの間にはヘテロ接合界面が形成される。半導体装置１００のオン動作時は、ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
第２の領域１４の膜厚ｔ２は、第１の領域１２の膜厚ｔ１より大きいことが好ましい。より具体的には、第２の領域１４の膜厚ｔ２と第１の領域１２の膜厚ｔ１の差が１００ｎｍ以上１μｍ以下である、すなわち１００ｎｍ≦ｔ２−ｔ１≦１μｍであることが好ましい。ｔ２とｔ１の差が１００ｎｍ未満である場合には、第１の領域１２の膜厚ｔ１と第２の領域１４の膜厚ｔ２の差が小さすぎるため、後述するゲート電極４０付近の電界を十分に低くすることが困難になる。また、ｔ２とｔ１の差が１μｍを超える場合には、第１の領域１２の膜厚ｔ１と第２の領域１４の膜厚ｔ２の差が大きすぎるため、第１の半導体層２０ａ上に良質な第２の半導体層２０ｂを形成することが困難になる。
同様に、第２の領域１４における基板１０と第２の半導体層２０ｂの距離ｄ２は、第１の領域１２における基板１０と第２の半導体層２０ｂの距離ｄ１より長いことが好ましい。より具体的には、第２の領域１４における基板１０と第２の半導体層２０ｂの距離ｄ２と第１の領域１２における基板１０と第２の半導体層２０ｂの距離ｄ１の差は１００ｎｍ以上１μｍ以下である、すなわち１００ｎｍ≦ｄ２−ｄ１≦１μｍであることが好ましい。
ソース電極３０とゲート電極４０とドレイン電極５０は、例えば金属電極である。ここでこの金属電極は、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造またはニッケル（Ｎｉ）と金（Ａｕ）の積層構造である。ソース電極３０、ゲート電極４０及びドレイン電極５０と、ＧａＮ系半導体層２０又は第２の半導体層２０ｂは、オーミック接合されていることが好ましい。ソース電極３０とドレイン電極５０の距離は、例えば、５μｍ以上３０μｍ以下であることが好ましい。
ソース電極３０又はゲート電極５０と基板１０は電気的に接続されていることが、裏面フィールドプレート効果を得る上で好ましい。例えば、基板１０に導電性ペーストを塗布し、半導体装置１００を金属のベッド上に実装する。次に、金属のベッドとソース電極３０又はゲート電極５０をボンディングすることにより、ソース電極３０又はゲート電極５０を基板１０と電気的に接続する。
次に、本実施形態の半導体装置１００の製造方法の第１の例について説明する。図２乃至図６は、本実施形態の半導体装置の製造方法の第１の例において、製造途中の半導体装置１００の模式断面図である。
本実施形態の半導体装置の製造方法は、ｐ型不純物又はｎ型不純物を含む基板１０上にエピタキシャル成長法によりバッファ層１１を形成し、バッファ層１１上に第１の半導体層２０ａを形成し、第１の領域１２の第１の半導体層２０ａの一部を除去し、第１の半導体層２０ａ上にエピタキシャル成長法により第２の半導体層２０ｂを形成し、第１の領域１２上にソース電極３０とゲート電極４０を形成し、第２の領域１４上にドレイン電極５０を形成する。
まず、基板１０上に、例えばエピタキシャル成長法により、バッファ層１１を形成する（図２）。
次に、バッファ層１１上に、例えばエピタキシャル成長法により、第１の半導体層２０ａを形成する（図３）。
次に、第１の半導体層２０ａの一部を、例えばエッチングにより除去する（図４）。
次に、第１の半導体層２０ａ上に、例えばエピタキシャル成長法により、第２の半導体層２０ｂを形成する（図５）。図４において第１の半導体層２０ａの一部が除去された領域は第１の領域１２、第１の半導体層２０ａの一部が除去されていない領域は第２の領域１４となる。
次に、第１の領域１２上に、例えばリフトオフ法により、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造（Ｔｉ／Ａｌ）のソース電極３０と、例えばニッケル（Ｎｉ）と金（Ａｕ）の積層構造（Ｎｉ／Ａｕ）のゲート電極４０を形成する。また、第２の領域１４上にドレイン電極５０を形成する（図６）。そして、図１に示す半導体装置１００が製造される。
次に、本実施形態の半導体装置１００の製造方法の第２の例について説明する。図７及び図８は、本実施形態の半導体装置の製造方法の第２の例において、製造途中の半導体装置１００の模式断面図である。
バッファ層１１の形成までの製造方法は、上述の第１の例と同様である。
次に、バッファ層１１上に、例えばエピタキシャル成長法により半導体層２０ｃを形成する。次に、半導体層２０ｃの一部表面に、絶縁膜のマスク材２１を形成する（図７）。
次に、露出している半導体層２０ｃの表面に、例えばエピタキシャル成長法により選択的に半導体層２０ｃと同一組成の半導体層２０ｄを形成する（図８）。その後、例えばウェットエッチングによりマスク材２１を除去する。
半導体層２０ｃと半導体層２０ｄが第１の半導体層２０ａを構成する。その後の製造方法は、第１の例と同様である。ＧａＮ系半導体はエッチングなどによる損傷に弱い場合があるため、第１の半導体層２０ａを複数回にわけて形成することにより、エッチング等の損傷が抑制された半導体装置を提供することが出来る。
次に、本実施形態の半導体装置１００の作用及び効果を説明する。
図９は、本実施形態の比較となる形態の半導体装置９００の作用を説明する図である。図９（ａ）は本実施形態の比較となる形態の半導体装置９００の模式断面図、図９（ｂ）は図９（ａ）に示した半導体装置９００の横方向の電界Ｅを示す模式図である。
窒化物半導体を用いたＨＥＭＴに高電界が印加されると、電流が減少する電流コラプスという現象が観測されることがある。電界がＨＥＭＴに印加された場合、ゲート電極とドレイン電極の距離はソース電極とドレイン電極の距離より短いため、多くの電気力線がドレイン電極からゲート電極に入りやすい。そのため、ゲート電極付近には強い電界が加わり、特にゲート電極付近で電流コラプスが発生しやすくなる。高電界により電流コラプスが発生する原因としては、電子が加速されエピタキシャル層内の欠陥や界面準位に電子がトラップされて２次元電子ガス濃度が低減すること等が考えられている。
ＨＥＭＴ内部の電界を緩和するため、基板１０とソース電極３０又はゲート電極４０を電気的に接続し、基板１０側に電気力線の一端が設けられるようにする、いわゆる裏面フィールドプレート（ＦＰ）効果を用いることは好ましい。図９（ａ）の複数の矢印は、裏面フィールドプレート効果に伴う電気力線の一例を示したものである。
図１０は、本実施形態の半導体装置１００の作用を説明する図である。図１０（ａ）は本実施形態の半導体装置１００の模式断面図、図１０（ｂ）は図１０（ａ）に示した本実施形態の半導体装置１００の横方向の電界Ｅを示す模式図である。この場合、第１の領域１２と第２の領域１４の境界を、半導体装置９００の場合に比較してより多くの裏面フィールドプレート効果に伴う電気力線が通過する。そのため、図１０（ｂ）の実線で示されるように、第１の領域１２と第２の領域１４の境界における電界は高くなる。一方、半導体装置１００に印加される電圧が一定であれば、第１の領域１２と第２の領域１４の境界における電界が高くなったことに伴い、ゲート電極４０付近の電界は低くなる。これにより、電流コラプスの発生が抑制される。
なお、後述するフィールドプレート電極を用いても同様の効果は期待できる。しかし多くのフィールドプレート電極を設けることはプロセス的に困難を伴うことがある。この観点からは、本実施形態の半導体装置１００の方が容易に作製することができるため好ましい。
以上のように、本実施形態の半導体装置１００によれば、電流コラプスを抑制できる半導体装置を提供することができる。
（第２の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層が、第１の領域と第２の領域の間に設けられた第３の領域を更に有し、第３の領域の膜厚は第１の領域の膜厚より大きく第２の領域の膜厚より小さい点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態の半導体装置と重複する内容については、その記載を省略する。
図１１は、本実施形態の半導体装置２００の模式断面図である。
第３の領域１６の膜厚ｔ３は、第１の領域１２の膜厚ｔ１より大きく第２の領域１４の膜厚ｔ２より小さい。また、第３の領域１６における基板１０と第２の半導体層２０ｂの距離ｄ３は、第１の領域１２における基板１０と第２の半導体層２０ｂの距離ｄ１より大きく第２の領域１４における基板１０と第２の半導体層２０ｂの距離ｄ２より小さいことが好ましい。
本実施形態の半導体装置２００によれば、電界が高い部分が、第１の領域１２と第３の領域１６の境界付近及び第３の領域１６と第２の領域１４の境界付近に設けられる。そのため、更に電界の強度が低下し、第１の実施形態と比較して、更に電流コラプスを抑制できる半導体装置を提供することができる。
（第３の実施形態）
本実施形態の半導体装置は、一端がゲート電極に電気的に接続されたゲートフィールドプレート電極４５を更に備える点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態又は第２の実施形態と重複する点については、その記載を省略する。
図１２は、本実施形態の半導体装置３００の模式断面図である。
本実施形態の半導体装置は、ゲートフィールドプレート電極を備える。ゲートフィールドプレート電極の一端４６はゲート電極４０に電気的に接続される。ゲートフィールドプレート電極の他端４７はゲート電極４０とドレイン電極５０の間に設けられる。ゲートフィールドプレート電極を設けることにより、ゲートフィールドプレート電極の他端４７直下付近のチャネルに、電界が高い部分を更に設けることができる。そのため、電流コラプスが更に抑制される。
ゲートフィールドプレート電極の他端４７は、第１の領域１２上に設けられても、第２の領域１４上に設けられても、第３の領域（第２の実施形態）上に設けられていてもよい。半導体装置１００に印加される電圧等の半導体装置１００の用途により、ゲートフィールドプレート電極の端部の位置を、適宜変更して用いることができる。
また、本実施形態の半導体装置３００においてゲートフィールドプレート電極は１個であるが、例えば複数のゲートフィールドプレート電極を適宜設けて用いることができる。
なお絶縁膜６０は、第１の半導体層上の、ソース電極３０とゲート電極４０とゲートフィールドプレート電極４５とドレイン電極５０の周囲に設けられる。絶縁膜６０は、例えばシリコン酸化膜又はシリコン窒化膜を用いて形成される。
以上のように、本実施形態の半導体装置３００においては、ゲートフィールドプレート電極を備えることにより、第１の実施形態と比較して、更に電流コラプスを抑制できる半導体装置を提供することができる。
（第４の実施形態）
本実施形態の半導体装置は、一端がソース電極に電気的に接続されたソースフィールドプレート電極を更に備える点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態乃至第３の実施形態と重複する点については、その記載を省略する。
図１３は、本実施形態の半導体装置４００の模式断面図である。
本実施形態の半導体装置４００は、第１のソースフィールド電極３２と第２のソースフィールドプレート電極３５を備える。ここで、第１のソースフィールドプレート電極３２は、第２のソースフィールドプレート電極３５上に設けられている。第１のソースフィールドプレート電極の一端３３はソース電極３０に電気的に接続され、第１のソースフィールドプレート電極の他端３４は第２の領域１４上に設けられている。また、第２のソースフィールドプレート電極の一端３６はソース電極３０に電気的に接続され、第２のソースフィールドプレート電極の他端３７は第２の領域１４上に設けられている。これにより、第１のソースフィールドプレート電極の他端３４の下付近に設けられたチャネルと第２のソースフィールドプレート電極の他端３７の下付近に設けられたチャネルに、電界が高い部分を更に設けることができる。そのため、本実施形態の半導体装置４００は、電流コラプスを更に抑制することができる。
なお、本実施形態の半導体装置４００においては、第１のソースフィールドプレート電極の他端３４と第２のソースフィールドプレート電極の他端３７は、第２の領域１４上に設けられている。しかし、第１の領域１２上又は第３の領域１６（第３の実施形態）上に設けることも可能である。ここで、チャネルに電界を適切に印加するために、第１のソースフィールドプレート電極の他端３４は、第２のソースフィールドプレート電極の他端３７よりもソース電極３０から離間して設けられていることが好ましい。また、チャネルに電界を適切に印加するために、第１のソースフィールドプレート電極の他端３４は、第２のソースフィールドプレート電極の他端３７よりもドレイン電極５０の上方に近い場所に設けられていることが好ましい。
以上のように、本実施形態の半導体装置４００においては、ソースフィールドプレート電極を備えることにより、第１の実施形態と比較して、更に電流コラプスを抑制できる半導体装置を提供することができる。
（第５の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層とゲート電極の間に設けられたゲート絶縁膜を更に備える点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態乃至第４の実施形態と重複する点については、その記載を省略する。
図１４は、本実施形態の半導体装置５００の模式断面図である。
ゲート絶縁膜４２は、例えば、窒化シリコン（ＳｉＮｘ）膜、窒化アルミニウム（ＡｌＮｘ膜）、酸窒化シリコン（ＳｉＯｙＮｘ）膜又は酸窒化アルミニウム膜（ＡｌＯｙ）により好ましく形成される。
本実施形態の半導体装置５００においても、電流コラプスを抑制できる半導体装置を提供することができる。
（第６の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層とゲート電極の間に設けられたキャップ層（第３の窒化物半導体層）を更に備える点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態乃至第５の実施形態と重複する点については、その記載を省略する。
図１５は、本実施形態の半導体装置６００の模式断面図である。
キャップ層４４は、例えば、ｐ型のＡｌＵＧａ１−ＵＮ（０≦Ｕ＜１）である。より具体的には、例えば、ｐ型のＧａＮである。キャップ層４４の膜厚は、例えば、５０ｎｍ以上２００ｎｍ以下である。本実施形態の半導体装置６００は、ノーマリーオフの半導体装置である。
本実施形態の半導体装置６００においては、電流コラプスを抑制できる、ノーマリーオフの半導体装置を提供することができる。
（第７の実施形態）
本実施形態の半導体装置７００は、ゲート電極と基板の距離はソース電極と基板の距離より短い点で、第１乃至第６の実施形態の半導体装置と異なっている。ここで、第１乃至第６の実施形態と重複する点については、その記載を省略する。
図１６は、本実施形態の半導体装置７００の模式断面図である。
本実施形態の半導体装置７００は、第２の半導体層２０ｂが第２の半導体層２０ｂ上に設けられた溝（トレンチ又はリセス）４８を有する。ゲート電極４０は溝４８内に設けられる。溝の底部４９は第２のＧａＮ系半導体層２０ｂ内に設けられる。また、ゲート絶縁膜４２は、ゲート電極４０と溝の底部４９の間に設けられる。このため、ゲート電極４０と基板１０の距離は、ソース電極３０と基板１０の距離より短い。本実施形態の半導体装置１００は、ノーマリーオフの半導体装置である。
本実施形態の半導体装置１００においては、電流コラプスを抑制できるノーマリーオフの半導体装置を提供することができる。
（第８の実施形態）
本実施形態の半導体装置８００は、溝の底部は第１の半導体層内に設けられている点で、第７の実施形態の半導体装置７００と異なっている。ここで、第１および第７の実施形態と重複する点については、その記載を省略する。
図１７は、本実施形態の半導体装置８００の模式断面図である。溝の底部４９は第１の半導体層２０ａ内に設けられている。本実施形態の半導体装置８００は、ノーマリーオフの半導体装置である。
本実施形態の半導体装置８００においても、電流コラプスを抑制できるノーマリーオフの半導体装置を提供することができる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 基板
１１ バッファ層（第２の窒化物半導体層）
１２ 第１の領域
１４ 第２の領域
１６ 第３の領域
２０ ＧａＮ系半導体層（第１の窒化物半導体層）
２０ａ 第１の半導体層
２０ｂ 第２の半導体層
２０ｃ 半導体層
２０ｄ 半導体層
２１ マスク材
３０ ソース電極
３２ 第１のソースフィールドプレート電極
３３ 第１のソースフィールドプレート電極の一端
３４ 第１のソースフィールドプレート電極の他端
３５ 第２のソースフィールドプレート電極
３６ 第２のソースフィールドプレート電極の一端
３７ 第２のソースフィールドプレート電極の他端
４０ ゲート電極
４２ ゲート絶縁膜
４４ キャップ層（第３の窒化物半導体層）
４５ ゲートフィールドプレート電極
４６ ゲートフィールドプレート電極の一端
４７ ゲートフィールドプレート電極の他端
４８ 溝（トレンチ又はリセス）
４９ 溝の底部
５０ ドレイン電極
６０ 絶縁膜
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置
５００ 半導体装置
６００ 半導体装置
７００ 半導体装置
８００ 半導体装置
９００ 半導体装置

Claims (13)

  1. 基板と、
    前記基板上に設けられ、第１の領域と、前記第１の領域よりも膜厚の大きい第２の領域と、を有する第１の窒化物半導体層と、
    前記第１の領域上に設けられたソース電極と、
    前記第２の領域上に設けられたドレイン電極と、
    前記ソース電極と前記ドレイン電極の間の前記第１の領域上に設けられたゲート電極と、
    を備える半導体装置。
  2. 前記ソース電極又は前記ゲート電極と前記基板は電気的に接続されている請求項１記載の半導体装置。
  3. 前記基板の抵抗値は１ｍΩｃｍ２以下である請求項１又は請求項２記載の半導体装置。
  4. 前記第２の領域の膜厚と前記第１の領域の膜厚の差は１００ｎｍ以上１μｍ以下である請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第１の窒化物半導体層は、第１の半導体層と、前記第１の半導体層上に設けられ前記第１の半導体層よりバンドギャップの大きい第２の半導体層と、を有する請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記基板と前記第２の領域の前記第２の半導体層の距離は、前記基板と前記第１の領域の前記第２の半導体層の距離より長い請求項５記載の半導体装置。
  7. 前記基板と前記第１の窒化物半導体層の間に、第２の窒化物半導体層を更に備える請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記第１の窒化物半導体層が、前記第１の領域と前記第２の領域の間に設けられた第３の領域を更に有し、前記第３の領域の膜厚は前記第１の領域の膜厚より大きく前記第２の領域の膜厚より小さい請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 一端が前記ゲート電極に電気的に接続されたゲートフィールドプレート電極を更に備える請求項１乃至請求項８いずれか一項記載の半導体装置。
  10. 一端が前記ソース電極に電気的に接続されたソースフィールドプレート電極を更に備える請求項１乃至請求項９いずれか一項記載の半導体装置。
  11. 前記第１の窒化物半導体層と前記ゲート電極の間に設けられたｐ型の第３の窒化物半導体層を更に備える請求項１乃至請求項１０いずれか一項記載の半導体装置。
  12. 前記第１の半導体層と前記ゲート電極の間に設けられたゲート絶縁膜を更に備える請求項１乃至請求項１０いずれか一項記載の半導体装置。
  13. 前記ゲート電極と前記基板の距離は前記ソース電極と前記基板の距離より短い請求項１２記載の半導体装置。
JP2015173428A 2015-09-03 2015-09-03 半導体装置 Pending JP2017050434A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015173428A JP2017050434A (ja) 2015-09-03 2015-09-03 半導体装置
US15/062,206 US20170069747A1 (en) 2015-09-03 2016-03-07 Semiconductor device
TW105107385A TW201711185A (zh) 2015-09-03 2016-03-10 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015173428A JP2017050434A (ja) 2015-09-03 2015-09-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2017050434A true JP2017050434A (ja) 2017-03-09

Family

ID=58190363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015173428A Pending JP2017050434A (ja) 2015-09-03 2015-09-03 半導体装置

Country Status (3)

Country Link
US (1) US20170069747A1 (ja)
JP (1) JP2017050434A (ja)
TW (1) TW201711185A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189718B2 (en) 2019-05-22 2021-11-30 Kabushiki Kaisha Toshiba Semiconductor device with suppressed self-turn-on

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019009006A1 (ja) * 2017-07-07 2019-01-10 パナソニック株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189718B2 (en) 2019-05-22 2021-11-30 Kabushiki Kaisha Toshiba Semiconductor device with suppressed self-turn-on

Also Published As

Publication number Publication date
US20170069747A1 (en) 2017-03-09
TW201711185A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6214978B2 (ja) 半導体装置
JP6189235B2 (ja) 半導体装置
US7538366B2 (en) Nitride semiconductor device
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP2013235873A (ja) 半導体装置およびその製造方法
JP2013042120A (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
JP2012156332A (ja) 半導体素子
US20160268408A1 (en) Semiconductor device
TWI621265B (zh) 半導體裝置及其製作方法
US20150263155A1 (en) Semiconductor device
WO2012160757A1 (ja) ショットキーダイオード
US9722067B2 (en) Semiconductor device
JP2014187085A (ja) 半導体装置
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP2014157993A (ja) 半導体装置
TW201839980A (zh) 高電子遷移率電晶體
JP2017050434A (ja) 半導体装置
JP2013077638A (ja) 半導体装置
JP2015056413A (ja) 窒化物半導体装置
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP7021034B2 (ja) 半導体装置
JP6313509B2 (ja) 半導体装置
US20190288098A1 (en) Semiconductor device
JP5663967B2 (ja) 半導体装置