JP2020150141A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2020150141A
JP2020150141A JP2019046606A JP2019046606A JP2020150141A JP 2020150141 A JP2020150141 A JP 2020150141A JP 2019046606 A JP2019046606 A JP 2019046606A JP 2019046606 A JP2019046606 A JP 2019046606A JP 2020150141 A JP2020150141 A JP 2020150141A
Authority
JP
Japan
Prior art keywords
region
electrode
nitride
insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019046606A
Other languages
English (en)
Other versions
JP7175804B2 (ja
Inventor
大望 加藤
Hiromi Kato
大望 加藤
瑛祐 梶原
Akihiro Kajiwara
瑛祐 梶原
向井　章
Akira Mukai
章 向井
彩 新留
Aya Shindome
彩 新留
浩志 大野
Hiroshi Ono
浩志 大野
雅彦 蔵口
Masahiko Kuraguchi
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019046606A priority Critical patent/JP7175804B2/ja
Priority to US16/569,319 priority patent/US11139393B2/en
Priority to CN201911177913.XA priority patent/CN111697053B/zh
Publication of JP2020150141A publication Critical patent/JP2020150141A/ja
Priority to US17/407,851 priority patent/US11677020B2/en
Priority to JP2022112151A priority patent/JP7419445B2/ja
Application granted granted Critical
Publication of JP7175804B2 publication Critical patent/JP7175804B2/ja
Priority to US18/307,099 priority patent/US11967641B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2006—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】安定して特性を向上できる半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、第１〜第３電極、第１〜第３窒化物領域、第１絶縁膜及び第２絶縁膜を含む。前記第１窒化領域は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第２窒化物領域は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第１絶縁膜は、第１絶縁領域及び第２絶縁領域を含みシリコンと窒素とを含む。前記第３窒化物領域は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１、ｘ１＜ｘ３）を含む。前記第２絶縁膜は、シリコンと酸素とを含む。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば窒化物半導体を用いた半導体装置がある。半導体装置において、特性の向上が望まれる。
米国特許第９３３７３３２号明細書
本発明の実施形態は、安定して特性を向上できる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１〜第３電極、第１〜第３窒化物領域、第１絶縁膜及び第２絶縁膜を含む。前記第１窒化領域は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１窒化物領域は、第１部分領域、第２部分領域、前記第１部分領域と前記第２部分領域との間の第３部分領域、前記第１部分領域と前記第３部分領域との間の第４部分領域、及び、前記第３部分領域と前記第２部分領域との間の第５部分領域を含む。前記第１部分領域から前記第１電極への第１方向は、前記第１電極から前記第２電極への第２方向と交差する。前記第２部分領域から前記第２電極への方向は前記第１方向に沿う。前記第２窒化物領域は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２窒化物領域は、第６部分領域及び第７部分領域を含む。前記第４部分領域から前記第６部分領域への方向は前記第１方向に沿う。前記第５部分領域から前記第７部分領域への方向は前記第１方向に沿う。前記第３部分領域から前記第３電極への方向は前記第１方向に沿う。前記第３電極の少なくとも一部は前記第２方向において前記第６部分領域と前記第７部分領域との間にある。前記第１絶縁膜は、第１絶縁領域及び第２絶縁領域を含みシリコンと窒素とを含む。前記第３窒化物領域は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１、ｘ１＜ｘ３）を含む。前記第３窒化物領域は、第１〜第７部分を含む。前記第１部分は、前記第３電極と前記第３部分領域との間にある。前記第２部分は、前記第３電極と前記第４部分領域との間にある。前記第３部分は、前記第３電極と前記第５部分領域との間にある。前記第４部分は、前記第３電極と前記第６部分領域との間にある。前記第５部分は、前記第３電極と前記第７部分領域との間にある。前記第１絶縁領域は、前記第６部分と前記第６部分領域との間にある。前記第２絶縁領域は、前記第７部分と前記第７部分領域との間にある。前記第２絶縁膜は、シリコンと酸素とを含む。前記第２絶縁膜は、第３〜７絶縁領域を含む。前記第３絶縁領域は、前記第１部分と前記第３電極との間にある。前記第４絶縁領域は、前記第４部分と前記第３電極との間にある。前記第５絶縁領域は、前記第５部分と前記第３電極との間にある。前記第６部分は、前記第６絶縁領域と前記第１絶縁領域との間にある。前記第７部分は、前記第７絶縁領域と前記第２絶縁領域との間にある。
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）〜図２（ｃ）は、第１実施形態に係る半導体装置を例示する模式図である。 図３（ａ）〜図３（ｄ）は、第１実施形態に係る半導体装置のＸ線回折パターン像を例示する図である。 図４は、半導体装置の特性を例示するグラフ図である。 図５は、半導体装置の特性を例示するグラフ図である。 図６（ａ）〜図６（ｄ）は、半導体装置の特性を例示するグラフ図である。 図７は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図８（ａ）〜図８（ｄ）は、第２実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図９（ａ）〜図９（ｄ）は、第２実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１（ａ）に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１窒化物領域１０、第２窒化物領域２０、第３窒化物領域３０、第１絶縁膜４１、及び、第２絶縁膜４２を含む。
第１窒化物領域１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。Ａｌの組成比ｘ１は、例えば、０以上０．０５以下である。第１窒化物領域１０は、例えば、ＧａＮを含む。第１窒化物領域１０は、例えば、半導体領域である。第１窒化物領域１０は、例えば、結晶を含む。
第１窒化物領域１０は、例えば、第１〜第５部分領域１１〜１５を含む。第３部分領域１３は、第１部分領域１１と第２部分領域１２との間にある。第４部分領域１４は、第１部分領域１１と第３部分領域１３との間にある。第５部分領域１５は、第３部分領域１３と第２部分領域１２との間にある。第１〜第５部分領域１１〜１５は、例えば、互いに連続する。
第１部分領域１１から第１電極５１への第１方向は、第１電極５１から第２電極５２への第２方向と交差する。
第２方向は、例えば、Ｘ軸方向である。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向は、例えば、Ｚ軸方向である。
第２部分領域１２から第２電極５２への方向は第１方向（例えばＺ軸方向）に沿う。
第２窒化物領域２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２窒化物領域２０は、ＡｌＧａＮを含む。例えば、Ａｌの組成比ｘ２は、０．０５以上０．３以下である。１つの例において、第２窒化物領域３０は、例えば、Ａｌ０．３Ｇａ０．７Ｎを含む。第２窒化物領域２０は、例えば、半導体領域である。第２窒化物領域２０は、例えば、結晶を含む。
第２窒化物領域２０は、第６部分領域２６及び第７部分領域２７を含む。第４部分領域１４から第６部分領域２６への方向は、第１方向（例えばＺ軸方向）に沿う。第５部分領域１５から第７部分領域２７への方向は、第１方向に沿う。
第３部分領域１３から第３電極５３への方向は、第１方向（例えば、Ｚ軸方向）に沿う。第３電極５３の少なくとも一部は、第２方向（Ｘ軸方向）において、第６部分領域２６と第７部分領域２７との間にある。
第１絶縁膜４１は、第１絶縁領域４１ａ及び第２絶縁領域４１ｂを含む。第１絶縁膜４１は、シリコンと窒素とを含む。１つの例において、第１絶縁膜４１は、ＳｉＮを含む。
第３窒化物領域３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１、ｘ１＜ｘ３）を含む。例えば、第３窒化物領域３０におけるＡｌの組成比ｘ３は、第２窒化物領域２０におけるＡｌの組成比ｘ２よりも高い。１つの例において、Ａｌの組成比ｘ３は、例えば、０．３を超え１以下である。例えば、第３窒化物領域３０は、例えばＡｌＮを含む。第３窒化物領域３０は、例えば、半導体領域である。後述するように、第３窒化物領域３０の結晶性は、場所によって異なっても良い。
第３窒化物領域３０は、第１〜第７部分ｐ１〜ｐ７を含む。第１部分ｐ１は、第１方向（例えば、Ｚ軸方向）において、第３電極５３と第３部分領域１３との間にある。第２部分ｐ２は、第２方向（Ｘ軸方向）において、第３電極５３と第４部分領域１４との間にある。第３部分ｐ３は、第２方向（Ｘ軸方向）において、第３電極５３と第５部分領域１５との間にある。第４部分ｐ４は、第２方向（Ｘ軸方向）において、第３電極５３と第６部分領域２６との間にある。第５部分ｐ５は、第２方向（Ｘ軸方向）において、第３電極５３と第７部分領域２７との間にある。第１絶縁領域４１ａは、第６部分ｐ６と第６部分領域２６との間にある。第２絶縁領域４１ｂは、第７部分ｐ７と第７部分領域２７との間にある。第１〜第７部分ｐ１〜ｐ７は、例えば、互いに連続する。
第２絶縁膜４２は、シリコンと酸素とを含む。第２絶縁膜４２は、例えば、酸化シリコンを含む。第２絶縁膜４２は、例えば、ＳｉＯ２を含む。１つの例において、第２絶縁膜４２は窒素を含まない。例えば、第２絶縁膜４２に含まれる窒素の濃度は、第１絶縁膜４１に含まれる窒素の濃度よりも低くても良い。
第２絶縁膜４２は、第３〜７絶縁領域４２ｃ〜４２ｇを含む。第３絶縁領域４２ｃは、第１方向（例えば、Ｚ軸方向）において、第１部分ｐ１と第３電極５３との間にある。第４絶縁領域４２ｄは、第２方向（Ｘ軸方向）において、第４部分ｐ４と第３電極５３との間にある。第５絶縁領域４２ｅは、第２方向（Ｘ軸方向）において、第５部分ｐ５と第３電極５３との間にある。第６部分ｐ６は、第１方向（例えば、Ｚ軸方向）において、第６絶縁領域４２ｆと第１絶縁領域４１ａとの間にある。第７部分ｐ７は、第１方向（例えば、Ｚ軸方向）において、第７絶縁領域４２ｇと第２絶縁領域４１ｂとの間にある。
第２絶縁膜４２は、第８絶縁領域４２ｈ及び第９絶縁領域４２ｉをさらに含んでも良い。第８絶縁領域４２ｈは、第２方向（Ｘ軸方向）において、第４部分ｐ４と第３電極５３との間にある。第９絶縁領域４２ｉは、第５部分ｐ５と第３電極５３との間にある。
例えば、第１窒化物領域１０及び第２窒化物領域２０は、積層体１８に含まれる。例えば、基体１０ｓの上に、積層体１８が設けられる。例えば、基体１０ｓの上にバッファ層１７が形成される。バッファ層１７の上に、第１窒化物領域１０がエピタキシャル成長される。第１窒化物領域１０の上に、第２窒化物領域２０がエピタキシャル成長される。第２窒化物領域２０の上に第１絶縁膜４１が形成される。積層体１８は、第１絶縁膜４１を含んでも良い。例えば、第１絶縁膜４１の開口部を介して、積層体１８の一部が除去されて、凹部（リセス、またはトレンチ）が形成される。凹部の底部は、第１窒化物領域１０中に位置する。凹部の底面（第１窒化物領域１０の一部）、凹部の側面（第１窒化物領域１０の一部及び第２窒化物領域２０の一部）、及び、積層体１８の表面（例えば上面）に、第３窒化物領域３０が設けられる。例えば、第３窒化物領域３０の少なくとも一部は、エピタキシャル成長される。第３窒化物領域３０は、例えば、再成長層である。第３窒化物領域３０の形成の後に、第２絶縁膜４２が形成される。例えば、第１〜第３電極５１〜５３が形成される。これにより、半導体装置１１０が得られる。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第２絶縁膜４２は、例えばゲート絶縁膜として機能する。第１絶縁膜４１は、例えば、保護膜として機能する。例えば、第３電極５３の電位（例えばゲート電圧）により、第１電極５１と第２電極５２との間に流れる電流（ドレイン電流）が制御できる。ゲート電圧は、例えば、第１電極５１の電位を基準にした第３電極５３の電位である。
例えば、第１窒化物領域１０の第１窒化物領域２０の側の部分に、例えば、２次元電子ガス１０Ｅが生じる。２次元電子ガス１０Ｅがキャリア領域となる。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
実施形態に係る半導体装置１１０においては、Ｚ軸方向において、第３電極５３と第３部分領域１３との間に、第３窒化物領域３０の第１部分ｐ１が設けられる。例えば、第１部分領域１１の第１部分ｐ１の側の部分に、２次元電子ガス１０Ｆが形成される。これにより、例えば、高いチャネル移動度が得られる。
実施形態において、第３窒化物領域３０は、第３部分領域１３（例えば、ＧａＮ）の上の第１部分ｐ１に加えて、凹部の側面部分（例えば、第２〜第５部分ｐ２〜ｐ５）、及び、第２窒化物領域２０の上の部分（第６部分ｐ６及び第７部分ｐ７）を含む。これらの部分は、連続的である。このような第３窒化物領域３０を設けることで、例えば、第１部分ｐ１において良好な結晶性が得やすくなる。これにより、例えば、２次元電子ガス１０Ｆが安定して形成できる。これにより、より高いチャネル移動度が安定して得られる。実施形態によれば、安定して特性を向上できる半導体装置を提供できる。
実施形態においては、第１絶縁膜４１が設けられる。第１絶縁膜４１により、凹部の形成時に、第２窒化物領域２０の上面は保護される。第２窒化物領域２０の劣化が抑制できる。
実施形態において、第３窒化物領域３０の第１部分ｐ１は、第１窒化物領域１０の第３部分領域１３の上に設けられる。これにより、例えば、第１部分ｐ１において、良好な結晶性が得やすい。
一方、第３窒化物領域３０の第６部分ｐ６は、第１絶縁膜４１の第１絶縁領域４１ａの上に設けられる。第３窒化物領域３０の第７部分ｐ７は、第１絶縁膜４１の第２絶縁領域４１ｂの上に設けられる。このように、第１部分ｐ１と第６部分ｐ６とで、下地が異なる。第１部分ｐ１と第７部分ｐ７とで、下地が異なる。このため、これらの部分において、結晶性などが異なっても良い。
図２（ａ）〜図２（ｃ）は、第１実施形態に係る半導体装置を例示する模式図である。 図２（ａ）及び図２（ｂ）は、半導体装置１１０のＳＴＥＭ（Scanning Transmission Electron Microscope）像である。図２（ａ）は、第１部分ｐ１を含む領域に対応する。図２（ｂ）は、第２部分ｐ２、第４部分ｐ４及び第６部分ｐ６を含む領域に対応する。図２（ｃ）は、図２（ａ）に示されている領域と、半導体装置１１０に含まれている領域（窒化物領域など）と、の関係を示している。
図３（ａ）〜図３（ｄ）は、第１実施形態に係る半導体装置のＸ線回折パターン像を例示する図である。
図３（ａ）〜図３（ｄ）は、第１部分ｐ１、第２部分ｐ２、第４部分ｐ４及び第６部分ｐ６にそれぞれ対応する。
図２（ａ）、図２（ｂ）、及び、図３（ａ）〜図３（ｄ）から分かるように、第３窒化物領域３０に含まれる複数の領域において、互いに結晶性が異なる。例えば、第１部分ｐ１の結晶性は、第６部分ｐ６の結晶性よりも高い。第１部分ｐ１の結晶性は、第７部分ｐ７の結晶性よりも高い。第１部分ｐ１の結晶性が高いことで、例えば、高いチャネル移動度が得やすい。
例えば、第１部分ｐ１の少なくとも一部は、結晶を含む。第６部分ｐ６の少なくとも一部は、アモルファスでも良い。第７部分ｐ７の少なくとも一部は、アモルファスでも良い。
第３窒化物領域３０の側面部分（例えば、第２部分ｐ２）は、窒化物半導体の上に形成される。このため、側面部分における結晶性は、比較的高い。例えば、第２部分ｐ２の結晶性は、第６部分ｐ６の結晶性よりも高い。例えば、第２部分ｐ２の結晶性は、第４部分ｐ４の結晶性よりも高い。例えば、第３部分ｐ３の結晶性は、第７部分ｐ７の結晶性よりも高い。例えば、第１部分ｐ１及び第２部分ｐ２の結晶性は、第４部分ｐ４及び第５部分ｐ５の結晶性よりも高い。
第４部分ｐ４は、窒化物半導体の上に形成される。このため、第４部分ｐ４の結晶性は、比較的高い。例えば、第４部分ｐ４の結晶性は、第６部分ｐ６の結晶性よりも高い。例えば、第５部分ｐ５の結晶性は、第７部分ｐ７の結晶性よりも高い。
実施形態において、第３電極５３は、Ｘ軸方向において、第１窒化物領域１０の一部と対向し、第２窒化物領域２０と対向する。第３電極５３は、例えば、リセス型のゲート電極である。例えば、第２窒化物領域２０の下の２次元電子ガス１０Ｅは、第３電極５３及び第２絶縁膜４２（ゲート絶縁膜）により分断される。これにより、しきい値電圧が高くでき、ノーマリオフ特性が安定して得やすくなる。
発明者の実験により、しきい値電圧が、上記の凹部の深さ、及び、ゲート長Ｌｇにより変化することが分かった。以下、実験結果の例について説明する。
図１（ｂ）に示すように、第３部分領域１３は、第１部分ｐ１と対向する第１面１０ｆａを含む。第６部分領域２６は、第１絶縁領域４１ａと対向する第２面２０ｆｂを含む。第１面１０ｆａは、凹部の底面（上面）に対応する。第２面２０ｆｂは、第２窒化物領域２０の上面に対応する。
第１面１０ｆａの第１方向（Ｚ軸方向）に沿う位置と、第２面２０ｆｂの第１方向（Ｚ軸方向）に沿う位置と、の間の第１方向（Ｚ軸方向）に沿う距離を距離ｄ１とする。距離ｄ１は、凹部の深さ（リセス深さ）に対応する。
図１（ｂ）に示すように、第１絶縁領域４１ａと第２絶縁領域４１ｂとの間の第２方向（Ｘ軸方向）に沿う距離を距離ｗ１とする。第６部分領域２６と第７部分領域２７との間の第２方向（Ｘ軸方向）に沿う距離を距離ｗ２とする。第２部分ｐ２と第３部分ｐ３との間の第２方向（Ｘ軸方向）に沿う距離を距離ｗ３とする。凹部の側面が垂直である場合は、これらの距離は、互いに実質的に同じである。これらの距離は、例えば、ゲート長Ｌｇに対応する。これらの距離は、側面の傾斜による距離の差に比べて大きい。このため、実用的には、ゲート長Ｌｇとして、これらの距離のいずれかを用いても良い。以下では、ゲート長Ｌｇは、距離ｗ２である。
実験の試料において、第１窒化物領域１０は、ＧａＮである。第２窒化物領域２０は、Ａｌ０．２５Ｇａ０．７５Ｎである。第２窒化物領域２０の厚さ（Ｚ軸方向の長さ）は、３０ｎｍである。第３窒化物領域３０は、ＡｌＮである。第３窒化物領域３０の厚さ（例えば、第１部分ｐ１のＺ軸方向の長さ）は、０．５ｎｍである。第１絶縁膜４１は、ＳｉＮである。第１絶縁膜４１の厚さ（Ｚ軸方向の長さ）は、１０ｎｍである。第２絶縁膜４２は、ＳｉＯ２である。第２絶縁膜４２の厚さ（例えば、第３絶縁領域４２ｃのＺ軸方向の長さ）は、３０ｎｍである。第１〜第３電極５１〜５３は、ＴｉＮを含む。
凹部の深さ（距離ｄ１）、及び、ゲート長Ｌｇが変更された複数の試料が作製される。これらの試料のしきい値電圧及びチャネル移動度が評価される。
図４及び図５は、半導体装置の特性を例示するグラフ図である。
これらの図は、ゲート長Ｌｇが１μｍの試料の特性の測定結果を示している。試料において、チャネル幅「Ｗｇ」は、２０μｍである。「Ｗｇ」は、例えば、第１電極５１及び第２電極５２の、互いに対向する部分のＹ軸方向の長さに対応する。これらの図の横軸は、距離ｄ１（ｎｍ、凹部の深さ）である。図４の縦軸は、しきい値電圧Ｖｔｈ（Ｖ）である。しきい値電圧Ｖｔｈは、ドレイン電流が１×１０−６Ａとなるゲート電圧に対応する。この例において、ドレイン電流を「Ｉｄ」とし、チャネル幅Ｗｇを「Ｗｇ」としたとき、ドレイン電流が１×１０−６Ａのときに、「Ｉｄ／Ｗｇ」は、５×１０−４Ａ／ｍｍである。図５の縦軸は、チャネル移動度μ（ｃｍ２／Ｖｓ、電界効果移動度）である。図５の縦軸は、対数表示である。
図４からわかるように、距離ｄ１（凹部の深さ）が１５ｎｍのように短いと、しきい値電圧Ｖｔｈは、負である。この場合、ノーマリオンの動作が得られる。距離ｄ１が長くなると、しきい値電圧Ｖｔｈは上昇し、正になる。この場合、ノーマリオフの動作が得られる。図４から分かるように、距離ｄ１が５０ｎｍを超えると、しきい値電圧Ｖｔｈは急激に上昇する。距離ｄ１が６０ｎｍ以上において、高い正のしきい値電圧Ｖｔｈが得られる。距離ｄ１は、８０ｎｍ以上であることが好ましい。高い正のしきい値電圧Ｖｔｈが安定して得られる。距離ｄ１は、１００ｎｍ以上であることが好ましい。高い正のしきい値電圧Ｖｔｈがより安定して得られる。
実施形態において、例えば上記のように、第１方向及び第２方向を含む平面と交差する方向を第３方向とする。第３方向は、例えば、Ｙ軸方向である。このとき、第１電極５１及び第２電極５２の一方の、第１電極５１及び第２電極５２の他方と対向する部分の第３方向に沿う長さをＷｇ（メートル）とする。第１電極５１と第２電極５２との間に流れる電流をＩｄ（アンペア）とする。実施形態においては、Ｉｄ／Ｗｇが５×１０−４Ａ／ｍｍであるときの、第１電極５１の電位を基準にした第３電極５３の電位（例えば、しきい値電圧Ｖｔｈ）は、正である。Ｉｄ／Ｗｇが５×１０−４Ａ／ｍｍ以上において、第１電極５１の電位を基準にした第３電極５３の電位は、正である。
図５からわかるように、距離ｄ１（凹部の深さ）が１５ｎｍのように短いと、高いチャネル移動度が得られる。しかしながら、図４に関して説明したように、この場合は、しきい値電圧Ｖｔｈは、負である。
一方、図５に示すように、距離ｄ１が６０ｎｍ〜３００ｎｍの範囲において、チャネル移動度μは実質的に変化しない。
実施形態においては、距離ｄ１は６０ｎｍ以上であることが好ましい。これにより、高い正のしきい値電圧Ｖｔｈと、比較的高い安定したチャネル移動度μと、が得られる。
上記の例では、第２窒化物領域２０の厚さが３０ｎｍである。実施形態において、距離ｄ１は、第２窒化物領域２０の厚さの２倍以上でることが好ましい。距離ｄ１は、第２窒化物領域２０の厚さの２．５倍以上であることが好ましい。距離ｄ１は、第２窒化物領域２０の厚さの３倍以上であることがさらに好ましい。距離ｄ１は、第２窒化物領域２０の厚さの３．３倍以上であることがさらに好ましい。
以下、ゲート長Ｌｇを変化させた試料におけるしきい値電圧Ｖｔｈの測定結果の例について説明する。
図６（ａ）〜図６（ｄ）は、半導体装置の特性を例示するグラフ図である。
これらの図の横軸は、ゲート長Ｌｇ（μｍ）である。縦軸は、しきい値電圧Ｖｔｈである。図６（ａ）〜図６（ｄ）は、距離ｄ１が４５ｎｍ、１００ｎｍ、１２０ｎｍ及び１６０ｎｍの結果にそれぞれ対応する。
図６（ａ）に示すように、距離ｄ１が４５ｎｍの場合、ゲート長Ｌｇが短くなると、しきい値電圧Ｖｔｈは低下する。これは、「短チャネル効果」として一般的に知られている現象に対応すると考えられる。一方、図６（ｂ）〜図６（ｄ）に示すように、距離ｄ１が１００ｎｍ、１２０ｎｍ及び１６０ｎｍの場合、ゲート長Ｌｇが１μｍ〜３μｍの範囲で、ゲート長Ｌｇが短くなると、しきい値電圧Ｖｔｈは上昇する。このような現象は、従来知られていない。距離ｄ１（凹部の深さ）が長くなったときにおいて特異的に生じる現象だと考えられる。
実施形態においては、ゲート長Ｌｇは、３μｍ以下であることがより好ましい。これにより、例えば、高いしきい値電圧Ｖｔｈが得やすくなる。
実施形態において、凹部の底部においては、不純物が少ないことが好ましい。例えば、凹部の形成は、例えば、ＢＣｌ３及びＣｌ２をよりなる群から選択された少なくとも１つ含むガスを用いたドライエッチングにより行われる。このガスに含まれる元素が第３部分領域１３に残ると、例えば、チャネル移動度μが低下する場合がある。ガスに含まれる元素の濃度が、例えば、凹部の形成の後に、アンモニアなどの雰囲気で熱処理することで低下させられても良い。
例えば、第３部分領域１３は、第１部分ｐ１と対向する第１面１０ｆａ（図１（ｂ）参照）を含む領域を含む。第１面１０ｆａを含むこの領域におけるボロンの濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以下である。第１面１０ｆａを含む領域におけるボロンの濃度は、例えば、約９×１０１７ａｔｏｍｓ／ｃｍ３である。第１面１０ｆａを含む領域におけるボロンの濃度は、例えば、１×１０１６ａｔｏｍｓ／ｃｍ３以上である。
第１面１０ｆａを含む領域における塩素の濃度は、例えば、１×１０１６ａｔｏｍｓ／ｃｍ３以下である。第１面１０ｆａを含む領域における塩素の濃度は、例えば、約４×１０１５ａｔｏｍｓ／ｃｍ３である。第１面１０ｆａを含む領域における塩素の濃度は、例えば、約１×１０１５ａｔｏｍｓ／ｃｍ３以上である。
第１面１０ｆａは平坦であることが好ましい。例えば、凹部の形成の後に、アンモニアなどの雰囲気で熱処理することで、第１面１０ｆａの平坦性が向上する。例えば、第１面１０ｆａの表面粗さ（例えば、二乗平均平方根ＲＭＳ）は、１ｎｍ以下である。第１面１０ｆａの表面粗さは、例えば、約２０２ｐｍである。
第１面１０ｆａの表面（第３部分領域１３の表面）は、比較的平坦である（図２（ａ）参照）。そして、第３窒化物領域３０の第１部分ｐ１の表面も比較的平坦である（図２（ａ）参照）。一方、第３窒化物領域３０の側面部分（例えば第４部分ｐ４など）の表面の凹凸は、第１部分ｐ１の表面の凹凸よりも大きい。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図７は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図７に示すように、積層体１８を準備する（ステップＳ１１０）。積層体１８は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１窒化物領域１０と、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２窒化物領域２０と、第１絶縁膜４１と、を含む。第１窒化物領域１０と第１絶縁膜４１との間に第２窒化物領域２０が設けられる。
第１絶縁膜４１の側から積層体１８の一部を除去して積層体１８に凹部を形成する（ステップＳ１２０）。そして、凹部の底部において第１窒化物領域１０の一部を露出させる。
Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１、ｘ１＜ｘ３）を含む第３窒化物領域３０を形成する（ステップＳ１３０）。第３窒化物領域３０は、凹部の底部で露出する第１窒化物領域１０、第２窒化物領域２０の側面、及び、第１絶縁膜４１に形成される。
第３窒化物領域３０の形成の後に、第２絶縁膜４２を形成する（ステップＳ１４０）。
電極（第１〜第３電極５１〜５３）を形成する（ステップＳ１５０）。ステップＳ１５０は、例えば、第２絶縁膜４２の形成（ステップＳ１４０）の後に実施される。第１電極５１から第２電極５２への第２方向（Ｘ軸方向）は、第１窒化物領域１０から第２窒化物領域２０への第１方向（例えばＺ軸方向）と交差する。第３電極５３の第２方向における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。第３電極５３の少なくとも一部は、凹部の残余の空間にある。
以下、本実施形態に係る半導体装置１１０の製造方法の例について説明する。
図８（ａ）〜図８（ｄ）、及び、図９（ａ）〜図９（ｄ）は、第２実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。これらの図において、バッファ層１７は省略されている。
図８（ａ）に示すように、基体１０ｓの上に、第１窒化物領域１０が設けられる。第１窒化物領域１０の上に第２窒化物領域２０が設けられる。基体１０ｓは、例えば、シリコン基板である。
図８（ｂ）に示すように、第２窒化物領域２０の上に第１絶縁膜４１が設けられる。積層体１８が得られる。
図８（ｃ）に示すように、第１絶縁膜４１の上に、所定の開口を有するマスク膜４５が形成される。
図８（ｄ）に示すように、マスク膜４５をマスクとして用いて、第１絶縁膜４１の一部を除去する。これにより、第１絶縁膜４１に開口部４１ｏが形成される。
図９（ａ）に示すように、第１絶縁膜４１をマスクとして用い、積層体１８の一部を除去する。積層体１８に凹部１８ｒが形成される（ステップＳ１２０）。凹部１８ｒの底部１８ｂにおいて、第１窒化物領域１０の一部が露出される。
このとき、凹部１８ｒの深さは、第２窒化物領域２０の上面と底部１８ｂとの間のＺ軸方向における距離ｄ１に対応する。距離ｄ１は、例えば、６０ｎｍ以上であることが好ましい。距離ｄ１は、例えば、第２窒化物領域２０の厚さの２倍以上であることが好ましい。
図９（ｂ）に示すように、第３窒化物領域３０を形成する（ステップＳ１３０）。第３窒化物領域３０は、凹部１８ｒの底部１８ｂで露出する第１窒化物領域１０、第２窒化物領域２０の側面２０ｓ、及び、第１絶縁膜４１の上面に形成される。
図９（ｃ）に示すように、第２絶縁膜４２を形成する。
図９（ｄ）に示すように、第１〜第３電極５１〜５３を形成する。第１電極５１から第２電極５２への第２方向（Ｘ軸方向）は、第１窒化物領域１０から第２窒化物領域２０への第１方向（Ｚ軸方向）と交差する。第３電極５３の第２方向における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。第３電極５３の少なくとも一部は、凹部１８ｒの残余の空間にある。第２方向（Ｘ軸方向）において、第３電極５２は、第１窒化物領域１０と対向する。
上記の製造方法においては、第３窒化物領域３０が、凹部１８ｒの底部１８ｂで露出する第１窒化物領域１０、第２窒化物領域２０の側面２０ｓ、及び、第１絶縁膜４１の上面に形成される。第３窒化物領域３０の第１部分ｐ１（図１（ａ）参照）において、良好な結晶性が得られる。第１絶縁膜４１を用いて凹部１８ｒを形成することで、第２窒化物領域２０のダメージが少ない。第３窒化物領域３０を覆うように第２絶縁膜４２が形成されることで、第３窒化物領域３０が保護される。
実施形態によれば、安定して特性を向上できる半導体装置及びその製造方法が提供できる。
実施形態において、第３窒化物領域３０は、原子層堆積（ＡＬＤ）により形成されることが好ましい。これにより、例えば、凹部１８ｒにおいても第３窒化物領域３０を均一に形成することができる。
第１絶縁膜４１は、例えば、シリコンと窒素とを含む。第２絶縁膜４２は、例えば、シリコンと酸素とを含む。第２絶縁膜４２は窒素を含まない。または、第２絶縁膜４２に含まれる窒素の濃度は、第１絶縁膜４１に含まれる窒素の濃度よりも低い。例えば、第１絶縁膜４１により、第２窒化物領域２０が保護される。例えば、第２絶縁膜４２がゲート絶縁膜として機能したときに、安定した特性が得られる。
第３窒化物領域３０の形成（ステップＳ１３０）の前に、凹部１８ｒの底部１８ｂで露出する第１窒化物領域１０を熱処理しても良い。熱処理は、例えば、アンモニアを含む雰囲気で行われる。これにより、例えば、凹部１８ｒの形成の際に用いられたガスに含まれる元素が除去される。例えば、底部１８ｂの表面（第１面１０ｆａ）の平坦性が向上する。
実施形態によれば、安定して特性を向上できる半導体装置及びその製造方法が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる窒化物領域、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…窒化物領域、 １０Ｅ、１０Ｆ…２次元電子ガス、 １０ｆａ…第１面、 １０ｓ…基体、 １１〜１５…第１〜第５部分領域、 １７…バッファ層、 １８…積層体、 １８ｂ…底部、 １８ｒ…凹部、 ２０…第２窒化物領域、 ２０ｆｂ…第２面、 ２０ｓ…側面、 ２６…第６部分領域、 ２７…第７部分領域、 ３０…第３窒化物領域、 ４１…第１絶縁膜、 ４１ａ、４１ｂ…第１、第２絶縁領域、 ４１ｏ…開口部、 ４２…第２絶縁膜、 ４２ｃ〜４２ｉ…第３〜第９絶縁領域、 ４５…マスク膜、 ５１〜５３…第１〜第３電極、 μ…チャネル移動度、 １１０…半導体装置、 Ｌｇ…ゲート長、 Ｖｔｈ…しきい値電圧、 ｄ１…距離、 ｐ１〜ｐ７…第１〜第７部分、 ｗ１〜ｗ３…距離
第２窒化物領域２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２窒化物領域２０は、ＡｌＧａＮを含む。例えば、Ａｌの組成比ｘ２は、０．０５以上０．３以下である。１つの例において、第２窒化物領域２０は、例えば、Ａｌ０．３Ｇａ０．７Ｎを含む。第２窒化物領域２０は、例えば、半導体領域である。第２窒化物領域２０は、例えば、結晶を含む。
例えば、第１窒化物領域１０の第２窒化物領域２０の側の部分に、例えば、２次元電子ガス１０Ｅが生じる。２次元電子ガス１０Ｅがキャリア領域となる。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
図９（ｄ）に示すように、第１〜第３電極５１〜５３を形成する。第１電極５１から第２電極５２への第２方向（Ｘ軸方向）は、第１窒化物領域１０から第２窒化物領域２０への第１方向（Ｚ軸方向）と交差する。第３電極５３の第２方向における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。第３電極５３の少なくとも一部は、凹部１８ｒの残余の空間にある。第２方向（Ｘ軸方向）において、第３電極５３は、第１窒化物領域１０と対向する。

Claims (20)

  1. 第１電極と、
    第２電極と、
    Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１窒化物領域であって、前記第１窒化物領域は、第１部分領域、第２部分領域、前記第１部分領域と前記第２部分領域との間の第３部分領域、前記第１部分領域と前記第３部分領域との間の第４部分領域、及び、前記第３部分領域と前記第２部分領域との間の第５部分領域を含み、前記第１部分領域から前記第１電極への第１方向は、前記第１電極から前記第２電極への第２方向と交差し、前記第２部分領域から前記第２電極への方向は前記第１方向に沿う、前記第１窒化物領域と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２窒化物領域であって、前記第２窒化物領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向は前記第１方向に沿い、前記第５部分領域から前記第７部分領域への方向は前記第１方向に沿う、前記第２窒化物領域と、
    第３電極であって、前記第３部分領域から前記第３電極への方向は前記第１方向に沿い、前記第３電極の少なくとも一部は前記第２方向において前記第６部分領域と前記第７部分領域との間にある、前記第３電極と、
    第１絶縁領域及び第２絶縁領域を含みシリコンと窒素とを含む第１絶縁膜と、
    Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１、ｘ１＜ｘ３）を含む第３窒化物領域であって、前記第３窒化物領域は、第１〜第７部分を含み、前記第１部分は、前記第３電極と前記第３部分領域との間にあり、前記第２部分は、前記第３電極と前記第４部分領域との間にあり、前記第３部分は、前記第３電極と前記第５部分領域との間にあり、前記第４部分は、前記第３電極と前記第６部分領域との間にあり、前記第５部分は、前記第３電極と前記第７部分領域との間にあり、前記第１絶縁領域は、前記第６部分と前記第６部分領域との間にあり、前記第２絶縁領域は前記第７部分と前記第７部分領域との間にある、前記第３窒化物領域と、
    シリコンと酸素とを含む第２絶縁膜であって、前記第２絶縁膜は、第３〜７絶縁領域を含み、前記第３絶縁領域は、前記第１部分と前記第３電極との間にあり、前記第４絶縁領域は、前記第４部分と前記第３電極との間にあり、前記第５絶縁領域は、前記第５部分と前記第３電極との間にあり、前記第６部分は、前記第６絶縁領域と前記第１絶縁領域との間にあり、前記第７部分は、前記第７絶縁領域と前記第２絶縁領域との間にある、前記第２絶縁膜と、
    を備えた、半導体装置。
  2. 前記第１部分の結晶性は、前記第６部分の結晶性よりも高い、請求項１記載の半導体装置。
  3. 前記第１部分の少なくとも一部は、結晶を含み、
    前記第６部分の少なくとも一部は、アモルファスである、請求項１記載の半導体装置。
  4. 前記第２部分の結晶性は、前記第６部分の結晶性よりも高い、請求項１記載の半導体装置。
  5. 前記第４部分の結晶性は、前記第６部分の結晶性よりも高い、請求項１記載の半導体装置。
  6. 前記第２絶縁膜は、第８絶縁領域及び第９絶縁領域をさらに含み、
    前記第８絶縁領域は、前記第４部分と前記第３電極との間にあり、
    前記第９絶縁領域は、前記第５部分と前記第３電極との間にある、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第２絶縁膜は窒素を含まない、または、
    前記第２絶縁膜に含まれる窒素の濃度は、前記第１絶縁膜に含まれる窒素の濃度よりも低い、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第３部分領域は、前記第１部分と対向する第１面を含み、
    前記第６部分領域は、前記第１絶縁領域と対向する第２面を含み、
    前記第１面の前記第１方向に沿う位置と、前記第２面の前記第１方向に沿う位置と、の間の前記第１方向に沿う距離は、６０ｎｍ以上である、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第３部分領域は、前記第１部分と対向する第１面を含む領域を含み、
    前記第１面を含む前記領域におけるボロンの濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下である、請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第３部分領域は、前記第１部分と対向する第１面を含む領域を含み、
    前記第１面を含む前記領域における塩素の濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下である、請求項１〜８のいずれか１つに記載の半導体装置。
  11. 前記第３部分領域は、前記第１部分と対向する第１面を含み、
    前記第１面の表面粗さは、１ｎｍ以下である、請求項１〜８のいずれか１つに記載の半導体装置。
  12. 前記第１絶縁領域と前記第２絶縁領域との間の前記第２方向に沿う距離は、３μｍ以下である、請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第６部分領域と前記第７部分領域との間の前記第２方向に沿う距離は、３μｍ以下である、請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記ｘ３は、前記ｘ２よりも高い、請求項１〜１３のいずれか１つに記載の半導体装置。
  15. 前記ｘ１は、０以上０．０５以下であり、
    前記ｘ２は、０．０５以上０．３以下であり、
    前記ｘ３は、０．３を超え１以下である、請求項１〜１３のいずれか１つに記載の半導体層。
  16. 前記第１方向及び前記第２方向を含む平面と交差する方向を第３方向とし、
    前記第１電極及び前記第２電極の一方の、前記第１電極及び前記第２電極の他方と対向する部分の前記第３方向に沿う長さをＷｇ（メートル）とし、
    前記第１電極と前記第２電極との間に流れる電流をＩｄ（アンペア）としたとき、
    Ｉｄ／Ｗｇが５×１０−４Ａ／ｍｍであるときの、前記第１電極の電位を基準にした前記第３電極の電位は、正である、請求項１〜１５のいずれか１つに記載の半導体装置。
  17. Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１窒化物領域と、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２窒化物領域と、第１絶縁膜と、を含み、前記第１窒化物領域と前記第１絶縁膜との間に前記第２窒化物領域が設けられた積層体を準備し、
    前記第１絶縁膜の側から前記積層体の一部を除去して前記積層体に凹部を形成して、前記凹部の底部において前記第１窒化物領域の一部を露出させ、
    前記凹部の前記底部で露出する前記第１窒化物領域、前記第２窒化物領域の側面、及び、前記第１絶縁膜に、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１、ｘ１＜ｘ３）を含む第３窒化物領域を形成し、
    前記第３窒化物領域の形成の後に、第２絶縁膜を形成し、
    前記第２絶縁膜の形成の後に、前記第１〜第３電極を形成し、前記第１電極から前記第２電極への第２方向は、前記第１窒化物領域から前記第２窒化物領域への第１方向と交差し、前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にあり、前記第３電極の少なくとも一部は、前記凹部の残余の空間にある、半導体装置の製造方法。
  18. 前記第３窒化物領域は、原子層堆積により形成される、請求項１７記載の半導体装置の製造方法。
  19. 前記第１絶縁膜は、シリコンと窒素とを含み、
    前記第２絶縁膜は、シリコンと酸素とを含み、
    前記第２絶縁膜は窒素を含まない、または、
    前記第２絶縁膜に含まれる窒素の濃度は、前記第１絶縁膜に含まれる窒素の濃度よりも低い、請求項１７または１８に記載の半導体装置の製造方法。
  20. 前記第３窒化物領域の前記形成の前に、前記凹部の前記底部で露出する前記第１窒化物領域をアンモニアを含む雰囲気で熱処理する、請求項１〜１９のいずれか１つに記載の半導体装置の製造方法。
JP2019046606A 2019-03-14 2019-03-14 半導体装置及びその製造方法 Active JP7175804B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019046606A JP7175804B2 (ja) 2019-03-14 2019-03-14 半導体装置及びその製造方法
US16/569,319 US11139393B2 (en) 2019-03-14 2019-09-12 Semiconductor device including different nitride regions and method for manufacturing same
CN201911177913.XA CN111697053B (zh) 2019-03-14 2019-11-27 半导体装置及其制造方法
US17/407,851 US11677020B2 (en) 2019-03-14 2021-08-20 Semiconductor device including different nitride regions and method for manufacturing same
JP2022112151A JP7419445B2 (ja) 2019-03-14 2022-07-13 半導体装置及びその製造方法
US18/307,099 US11967641B2 (en) 2019-03-14 2023-04-26 Semiconductor device including different nitride regions improving characteristics of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019046606A JP7175804B2 (ja) 2019-03-14 2019-03-14 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022112151A Division JP7419445B2 (ja) 2019-03-14 2022-07-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020150141A true JP2020150141A (ja) 2020-09-17
JP7175804B2 JP7175804B2 (ja) 2022-11-21

Family

ID=72422846

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019046606A Active JP7175804B2 (ja) 2019-03-14 2019-03-14 半導体装置及びその製造方法
JP2022112151A Active JP7419445B2 (ja) 2019-03-14 2022-07-13 半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022112151A Active JP7419445B2 (ja) 2019-03-14 2022-07-13 半導体装置及びその製造方法

Country Status (3)

Country Link
US (3) US11139393B2 (ja)
JP (2) JP7175804B2 (ja)
CN (1) CN111697053B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7470008B2 (ja) 2020-10-19 2024-04-17 株式会社東芝 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7175804B2 (ja) * 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
WO2022116915A1 (zh) * 2020-12-01 2022-06-09 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529639A (ja) * 2008-07-31 2011-12-08 クリー インコーポレイテッド 常時オフ半導体デバイスおよびその作製方法
JP2017059599A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置
CN106549051A (zh) * 2017-01-18 2017-03-29 中国科学院微电子研究所 GaN基HEMT器件栅极结构
JP2018125440A (ja) * 2017-02-01 2018-08-09 株式会社東芝 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
CN101971308B (zh) 2008-03-12 2012-12-12 日本电气株式会社 半导体器件
JP5495257B2 (ja) * 2009-10-09 2014-05-21 シャープ株式会社 Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2011108724A (ja) * 2009-11-13 2011-06-02 Sharp Corp ヘテロ接合電界効果型トランジスタ用基板、ヘテロ接合電界効果型トランジスタの製造方法およびヘテロ接合電界効果型トランジスタ
WO2011132284A1 (ja) 2010-04-22 2011-10-27 富士通株式会社 半導体装置及びその製造方法、電源装置
JP2012054471A (ja) 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
US8653559B2 (en) * 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
JP2014183125A (ja) 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP6024579B2 (ja) 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
JP6214978B2 (ja) 2013-09-17 2017-10-18 株式会社東芝 半導体装置
JP6462393B2 (ja) 2015-02-10 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP7195265B2 (ja) * 2016-12-06 2022-12-23 クロミス，インコーポレイテッド 集積化クランプダイオードを有する横型高電子移動度トランジスタ
JP6880406B2 (ja) * 2017-06-30 2021-06-02 富士通株式会社 化合物半導体装置及びその製造方法
JP7071893B2 (ja) 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法
JP7175804B2 (ja) * 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529639A (ja) * 2008-07-31 2011-12-08 クリー インコーポレイテッド 常時オフ半導体デバイスおよびその作製方法
JP2017059599A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置
CN106549051A (zh) * 2017-01-18 2017-03-29 中国科学院微电子研究所 GaN基HEMT器件栅极结构
JP2018125440A (ja) * 2017-02-01 2018-08-09 株式会社東芝 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7470008B2 (ja) 2020-10-19 2024-04-17 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP7175804B2 (ja) 2022-11-21
CN111697053A (zh) 2020-09-22
US20210384337A1 (en) 2021-12-09
US20200295169A1 (en) 2020-09-17
US11677020B2 (en) 2023-06-13
JP7419445B2 (ja) 2024-01-22
JP2022136128A (ja) 2022-09-15
US20230268430A1 (en) 2023-08-24
CN111697053B (zh) 2023-08-29
US11139393B2 (en) 2021-10-05
US11967641B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
JP7419445B2 (ja) 半導体装置及びその製造方法
US11088269B2 (en) Semiconductor device
JP7071893B2 (ja) 半導体装置及びその製造方法
JP2013062397A (ja) 炭化珪素半導体装置の製造方法
US11699724B2 (en) Semiconductor device
US10115589B2 (en) Epitaxial substrate for electronic devices, electronic device, method for producing the epitaxial substrate for electronic devices, and method for producing the electronic device
JP2022159541A (ja) 半導体装置及びその製造方法
JP6692334B2 (ja) 半導体基板及び半導体装置
JP2020098939A (ja) 半導体基板及び半導体装置
US11469304B2 (en) Semiconductor device, method for manufacturing semiconductor device, and manufacturing apparatus of semiconductor device
US20220130986A1 (en) Semiconductor device
US20220140125A1 (en) Semiconductor device
US20230049717A1 (en) Nitride semiconductor, semiconductor device, and method for manufacturing nitride semiconductor
JP7162580B2 (ja) 窒化物半導体基板および窒化物半導体装置
US11955520B2 (en) Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same
US20230253487A1 (en) Semiconductor device
JP2023033068A (ja) 半導体装置
JP2022070200A (ja) 半導体装置
JP2019201033A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221109

R150 Certificate of patent or registration of utility model

Ref document number: 7175804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150