JP7162580B2 - 窒化物半導体基板および窒化物半導体装置 - Google Patents

窒化物半導体基板および窒化物半導体装置 Download PDF

Info

Publication number
JP7162580B2
JP7162580B2 JP2019183838A JP2019183838A JP7162580B2 JP 7162580 B2 JP7162580 B2 JP 7162580B2 JP 2019183838 A JP2019183838 A JP 2019183838A JP 2019183838 A JP2019183838 A JP 2019183838A JP 7162580 B2 JP7162580 B2 JP 7162580B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
type conductive
conductive impurity
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019183838A
Other languages
English (en)
Other versions
JP2020096173A (ja
Inventor
芳久 阿部
健一 江里口
純 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to US16/697,332 priority Critical patent/US20200194580A1/en
Priority to TW108143629A priority patent/TWI730516B/zh
Publication of JP2020096173A publication Critical patent/JP2020096173A/ja
Application granted granted Critical
Publication of JP7162580B2 publication Critical patent/JP7162580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、特にノーマリオフ型の半導体装置に好適な窒化物半導体基板、およびこれを用いた窒化物半導体装置に関する。
窒化物半導体からなる高移動度電界効果トランジスタ(HEMT)等では、いわゆるノーマリオフ型の積層構造として、電子供給層の上またはゲート電極直下に、p型半導体からなるノーマリオフ支援層なる層を形成する技術が知られている。
例えば、特許文献1には、サファイア基板、SiC基板またはGaN基板の(0001)面である主面上、またはSi基板の(111)面である主面上に、III族窒化物半導体より構成される下地層とチャネル層と電子供給層とp型層とがこの順に形成されており、前記p型層の上にはゲート電極が形成され、前記下地層が前記基板側からAlN層とその上に形成されたAlxGa1-xN層(0<x<1)とにより構成され、かつ前記チャネル層の禁制帯幅が前記AlxGa1-xN層及び前記電子供給層の禁制帯幅よりも小さいノーマリオフ型の電界効果トランジスタ、という発明の開示がある。
しかし、一般的なHEMTの製造方法である有機金属気相成長(MOCVD)法で、各相を順次積層する場合、ノーマリオフ支援層を形成する過程で導入されるp型導電性不純物が電子供給層およびチャネル層(電子走行層)内に拡散して、トランジスタの動作に支障が生じる。
p型導電性不純物であるMgは、窒化物半導体膜中をより速く拡散することが知られている。このMgが、特に電子走行層にまで多量に拡散してしまうと、二次元電子ガス(2DEG)の電子走行が阻害されて抵抗が高くなり、エネルギー効率の悪いデバイスとなる。
これを解決する方法として、特許文献2には、InpAlqGa1-p-qN(0≦p+q≦1、0≦p、0≦q)からなる第1の半導体層と、前記第1の半導体層上に形成され、前記第1の半導体層よりバンドギャップの大きなInrAlsGa1-r-sN(0≦r+s≦1、0≦r)からなる第2の半導体層と、前記第2の半導体層の上に選択的に形成され、IntAluGa1-t-uN(0≦t+u≦1、0≦t、s>u)からなる第3の半導体層と、前記第3の半導体層の上に形成され、p型の導電性を有するInxAlyGa1-x-yN(0≦x+y≦1、0≦x、0≦y)からなる第4の半導体層と、前記第4の半導体層の上に形成されたゲート電極とを備えることで、半導体装置のバリア層である第2の半導体層とp型の導電性を有する第4の半導体層との間に、拡散抑制層である第3の半導体層が存在するため、第4の半導体層の成長中にp型ドーパントが拡散しても、第2の半導体層へ拡散するp型ドーパントの量を低減することができ、第2の半導体層のp型化を抑制することができ、コンタクト抵抗及びシート抵抗の悪化を抑制することができる、と記載されている。
特許第5400266号公報 国際公開第2014/188715号
上記の拡散抑制層は、電子供給層側にp型導電性元素が拡散することを防止する効果があるものの、同時に、格子定数差に起因する歪みや転位の増大を招き、やはりトランジスタの動作に支障が生じる。トランジスタの仕様として、このような拡散抑制層を設けるべきでない場合には、有効な手法ではない。
本発明は、上記に鑑み、拡散抑制層を用いずとも、p型導電性元素の拡散によるトランジスタの特性悪化を、極めて単純な構成で抑制することを可能にした窒化物半導体構造を提供することを目的とする。
本発明の窒化物半導体基板は、13族窒化物半導体からなる積層構造体を少なくとも備えた窒化物半導体基板であって、前記積層構造体は、第一層と、前記第一層よりバンドギャップの大きい第二層と、p型導電性不純物を5E+18atoms/cm3以上含む第三層と、がこの順で積層されており、前記第一層内における前記p型導電性不純物濃度の最大値が、前記第三層内における前記p型導電性不純物濃度の10%以下であること、前記第三層の表面にピットが存在し、前記ピットの形状は、前記表面上に内径10nm以下の開口部を有するすり鉢状であり、前記ピットの密度は1E+10ヶ/cm 2 以下であることを特徴とする。
かかる構成を有することで、新たな拡散抑制層等を挿入することなく、電子走行層に対するp型導電性元素の悪影響を効果的に防止することができる。
また、本発明では、前記第一層がGaN、前記第二層がAlGaN、前記第三層がGaN、前記p型導電性不純物がMgであると、好ましいものである。
さらには、この窒化物半導体基板を用いて製造された窒化物半導体装置が提供される。
本発明によれば、新たな拡散抑制層等を挿入することなく、電子走行層へのp型導電性元素の拡散を効果的に低減することができる窒化物半導体基板を提供することができる。かかる窒化物半導体基板を用いて製造された窒化物半導体装置は、高性能な半導体デバイスとして活用できる。
本発明に係る一態様を示す断面概略図 実施例1と比較例1における基板の深さ方向のMg濃度プロファイル
以下、図面を参照しながら、本発明を詳細に説明する。本発明の窒化物半導体基板は、13族窒化物半導体からなる積層構造体を少なくとも備え、前記積層構造体は、第一層と、前記第一層よりバンドギャップの大きい第二層と、p型導電性不純物を5E+18atoms/cm以上含む第三層とがこの順で積層され、前記第一層内における前記p型導電性不純物濃度の最大値が、前記第三層内における前記p型導電性不純物濃度の10%以下である。
図1は、本発明の窒化物半導体基板の一態様を示す断面概略図である。前記窒化物半導体基板は、異種基板上にバッファー層を介して積層構造体が形成されたHEMT構造を有する。すなわち、窒化物半導体基板Wとして、下地基板Sの一主面上に、バッファー層Bが積層され、その上に、積層構造体Gが形成されている。なお、図1では、半導体装置として具備される電極(E1がドレイン電極、E2がゲート電極、E3がソース電極)も図示している。
本発明で示す概略図は、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、同一の構成については符号を省略、さらに、説明に不要なその他の構成は記載していない。
下地基板Sは、シリコン(Si)の他に、炭化ケイ素(SiC)、サファイア(Al23)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)等が挙げられる。また、単一材料で構成されたもの、異種材料で構成されたもののいずれでもよく、口径、面方位やドーパント濃度、オフ角等の構成も任意に設定できる。
バッファー層Bは、窒化物半導体層が複数積層された構造を有し、用途や目的に応じて公知の構造が適用されるが、最初に適切な初期層を形成した後、一層以上で組成や不純物濃度が互いに異なる窒化物半導体層を積層した形態がより好適といえる。
ここで、窒化物半導体は、ガリウム(Ga)、アルミニウム(Al)、インジウム(In)等の13族元素と、窒素(N)との組み合わせからなる。必要に応じて、炭素(C)、酸素(O)、Si、鉄(Fe)、ボロン(B)等の各種元素がドープされていてもよい。
積層構造体Gは、第一層1と、第一層1よりバンドギャップの大きい第二層2と、p型導電性不純物を5E+18atoms/cm以上含む第三層3とがこの順で積層されている。
本発明における積層構造体Gは、デバイスとして機能する第一層1、第二層2および第三層3、ならびに必要に応じて付加される各種の層を総称したものである。図1に示すHEMT構造では、第一層1が電子走行層、第二層2が電子供給層、第三層3がノーマリオフ支援層である。
なお、窒化物半導体基板Wは、下地基板S上にバッファー層Bと積層構造体Gが形成されたものであれば、特にHEMT構造に限定されず、高周波化、高耐圧化が可能なその他のパワーデバイス用としても好適に用いられる。
第一層1と、第一層1よりバンドギャップの大きい第二層2とについては、公知の構成(層厚、不純物濃度)を広く適用できる。第一層1の構成材料としては、上記したガリウム(Ga)、アルミニウム(Al)、インジウム(In)等の13族元素と、窒素(N)との組み合わせからなる窒化物半導体であればよく、例えばGaNおよびAlGaN等が挙げられる。これらのうち、GaNが好ましい。また、本発明においては、電子走行を妨げないとの理由で、第一層1は、ノンドープの窒化物半導体で形成されることが好ましい。
第二層2の構成材料は、第一層1よりバンドギャップが大きいのであれば、格別の制限はなく、例えば、三元混晶や四元混晶でも構わない。具体的には、InAlN、AlGaN、InAlGaN等が挙げられる。これらのうち、AlGaNが好ましい。なお、AlGaNの組成はAlxGa1-xN(0<x≦0.5)である。また、前記構成材料中に、導電性制御に使用する各種元素(C、Si、Ge、Be、Mg、Zn、Fe等)がドープされていてもよい。
第二層2の上には、p型導電性不純物を5E+18atoms/cm以上含む第三層3(ノーマリオフ支援層)が形成されている。かかる第三層3を導入することにより、閾値電圧を制御することができ、例えば、第二層の厚みに依存せずに電流を遮断する機能などが期待できる。ノーマリオフを実現するノーマリオフ支援層としては、公知の技術として知られるとおり、高濃度、すなわち、少なくとも5E+18atoms/cm以上のp型導電性不純物が含まれていることが必要である。
p型導電性不純物は、窒化物半導体に添加されてp型を呈するものであれば、例えばマグネシウム(Mg)の他にBeおよびZnなどの公知の材料を広く適用できる。好適な一例は、窒化物半導体がGaNの場合、p型導電性不純物がMgである。
p型導電性不純物は、公知の技術を用いて、第三層内において5E+18atoms/cm以上の濃度となるように添加する。具体的には、第三層の構成材料(トリメチルガリウム(TMGa)等)の導入と同時に、例えば、ビス(ジシクロペンタジエニル)マグネシウム(Cp2Mg)のようなMg源を、供給量、成膜温度、成膜圧力を適時調整しながら、気相成長法により導入する。
本発明の具体的な一実施態様は、第一層1がGaN、第二層2がAlGaN、第三層3がGaN、p型導電性不純物がMgである。また、このとき、第一層1および第三層3の層厚は、それぞれ40nm以上にするのが好ましく、第二層2はそのAl組成に依存するが1.5~80nmにするのが好ましい。
第一層1内におけるp型導電性不純物濃度の最大値は、第三層3内におけるp型導電性不純物濃度の10%以下である。図2に、実施例1と比較例1についての、基板の深さ方向における、p型導電性不純物(ここではMg)濃度プロファイルを示す。横軸は、第三層3(Mg-doped GaN)の表層から第一層1(non-doped GaN)に向かう深さを表す。また、図2中、実線は実施例1の結果を表し、点線は比較例1の結果を表す。
第一層1内におけるp型導電性不純物濃度の最大値とは、図2に示すように、第一層1内深さ方向において最も高い濃度値である。Mg濃度の高い第三層3から離れるに従い、濃度は漸減するので、通常は、第一層1と第二層2との界面におけるMg濃度値がこれに
該当する。
p型導電性不純物濃度の測定は、特に限定されないが、二次イオン質量分析法(SIMS)で評価することが一般的である。このとき、測定精度上の制約で、局所的に濃度の変動がある場合はこれを考慮して、明らかに特異な値は最大値として扱わない。
第三層3内のp型導電性不純物濃度は、第三層3の層厚全体におけるp型導電性不純物濃度の平均値である。一例として、膜厚方向に均等な間隔で5か所を選択し、各箇所でのp型導電性不純物濃度の平均値を算出する。なお、選択箇所の数については、下限は精度確保のため3か所、上限は測定に要するコストと本発明の効果とのバランスを勘案して9か所、とするのが好ましい。
第三層3内のp型導電性不純物濃度を上記のように定義したのは、以下に示す理由による。すなわち、図2に示すように、p型導電性不純物は、第三層3から拡散して、第一層1と第二層2との界面のp型導電性不純物濃度が決定される。第二層2が形成された時点では、第二層2および第一層1には、p型導電性不純物は含まれていない。MOCVD法で、第二層2上に第三層3を形成する過程で、p型導電性不純物が、第二層2内に拡散して、所定の濃度プロファイルを形成する。
ここで、第三層3と第二層2との界面のp型導電性不純物濃度が低ければ、第二層2と第一層1との界面のp型導電性不純物濃度も低くなると考えられることから、第三層3を成膜する初期段階で、第二層2と第一層1との界面のp型導電性不純物濃度が決定されるといえる。
しかしながら、実際は、第三層3を所定の層厚まで成膜する間の各条件(成膜温度、成膜圧力、原料ガス供給量および供給時間、等)によって、第二層2内を拡散するp型導電性不純物の濃度プロファイル、および、第三層3内で形成されるp型導電性不純物の濃度プロファイルは様々なものとなる。
本発明においては、第一層1内におけるp型導電性不純物濃度と第三層3内におけるp型導電性不純物濃度との対比がポイントであるが、第三層3内で形成されるp型導電性不純物の様々な濃度プロファイルを全て使って対比するのは困難である。それゆえ、第三層3内のp型導電性不純物の濃度プロファイルを、その平均値で代用している。このような手段でも、大きく精度が低下することはなく、運用も簡易かつ低コストであり、実用上問題はない。
第一層1内におけるp型導電性不純物濃度の最大値が、第三層3内におけるp型導電性不純物濃度の10%以下であると、第一層1と第二層2の界面近傍に形成される2DEGに与えるp型導電性不純物の影響が、実用上許容されるレベルに収まることがわかっている。より好ましくは、第一層1内におけるp型導電性不純物濃度の最大値が、第三層3内におけるp型導電性不純物濃度の5%以下である。
実際には、第二層2内のp型導電性不純物濃度プロファイル形状も、いくらか2DEGの動作に影響を与えていると考えられる。よって、第一層1内のp型導電性不純物濃度と第三層3内のp型導電性不純物濃度との関係に、前記プロファイル形状に関わる指標を加えることで、本発明のより好ましい実施形態の1つを表現できるといえる。
例えば、第二層2内のp型導電性不純物濃度プロファイルは、第二層2の厚さ方向で下地基板S方向に向かって漸減する際に、第二層2の厚さ前半部(第三層側)で急激に減少する。この結果は、2DEGとp型導電性不純物濃度との高い領域との距離が大きくなるので、本発明の効果である移動度低下の抑制効果がより顕著になることを示している。
他の一例として、第二層2の厚さ方向の中間部のp型導電性不純物濃度が、第三層3内のp型導電性不純物濃度の10%以下になり、その後、第一層1と第二層2との界面近傍まで濃度がほぼ一定であるような形態であってもよい。
また、第三層3内におけるp型導電性不純物濃度プロファイルを、第三層3と第二層2との界面近傍までは高濃度とし、該界面のごく近傍のみ、濃度を急激に下げたプロファイルとすると、第二層2でのp型導電性不純物濃度の最高値が低く抑えられ、第三層3を形成している最中に第一層1側に拡散していくp型導電性不純物が、第一層1と第二層2との界面近傍に達した段階でのp型導電性不純物濃度を好適に低く抑えることができる。
以上の通り、本発明によれば、拡散抑制層が無くとも、電子走行層へのp型導電性不純物の拡散を効果的に低減することで、トランジスタとしての動作性能が十分確保された窒化物半導体基板を提供することができる。そして、本発明の窒化物半導体基板を用いて製造された窒化物半導体装置は、高性能な半導体デバイスとして活用できる。
以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[実施例1]
下地基板Sとして、結晶面方位(111)、6インチ、p型のSi単結晶基板を公知の基板洗浄方法で清浄化した後、MOCVD装置内にセットして、装置内をキャリアガスで置換後昇温し、950℃の水素100%雰囲気下で保持する熱処理を行い、シリコン単結晶表面の自然酸化膜を除去した。
次に、原料として、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、アンモニア(NH3)を用いて、AlN100nm上にAl0.28Ga0.78N150nm積層した初期層、AlN5nmとGaN30nmとの二層をそれぞれ80回繰り返し積層した繰り返し層をこの順で気相成長させて積層したものをバッファー層Bとした。なお、成長温度は1000℃、成長圧力は60hPaをおよその基準として、各層形成時に適時制御して実施した。
次に、積層構造体G(動作層)として、第一層1をGaN100nm、第二層2をAl0.22Ga0.78N20nmとして、各層をこの順で積層した。なお、成長温度と成長圧力は1000℃および200hPaをおよその基準として、各層形成時に適時制御して実施した。
第三層3はGaN60nm、p型導電性不純物をMgとして、Mg含有原料としては、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いた。成膜温度と成膜圧力は950℃および200hPaとして形成した。
[比較例1]
第三層3の作製条件で、GaNを使用せず、まずNH3を供給した状態でCp2Mgのみ供給し、1分後、追加でTMGaを供給した以外は、実施例1と同様にして、比較例1の評価サンプルを作製した。
[比較例2]
第三層3の作製条件で、温度を1000℃とした以外は、比較例1と同様にして、比較例2の評価サンプルを作製した。
[比較例3]
第三層3の作製条件で、温度を900℃とした以外は、比較例1と同様にして、比較例3の評価サンプルを作製した。
[実施例2]
第三層3の作製条件で、Mg原料濃度を実施例1の1/3にした以外は、実施例1と同様にして、実施例2の評価サンプルを作製した。
[実施例3]
第二層厚みを2倍としたことと、第三層3の形成を比較例1と同様に、NH3を供給した状態でCp2Mgのみ供給し、1分後、TMGaを供給することにより行ったこと以外は、実施例2と同様にして、実施例3の評価サンプルを作製した。
[評価1~Mg濃度]
各評価サンプルを直径方向に劈開し、主面中央付近から破片をサンプリングし、SIMSにより、第三層3の表層から第一層1までの厚さ方向のMg濃度プロファイルを得て、ここから、第三層3および第一層1における、それぞれ所定のMg濃度を読み取った。
[評価2~移動度]
各評価サンプルを7mm角のチップにダイシングし、個々のチップの第三層3上の四隅をエッチングして径0.25mmの孔を設け、ここにTi/Al電極を、真空蒸着により形成した。次にN雰囲気で600℃、5分間の合金化熱処理を行った。そして、ナノメトリクス・ジャパン(株)製HL5500PCを用いて、ホール効果測定を行った。そして、比較例1との比で、移動度のレベルを表し、1000cm/Vs未満を×、1000cm/Vs以上を〇とし、〇を合格とした。
各評価サンプルのデータと評価結果を、まとめて以下の表1に示す。
Figure 0007162580000001
表1の結果から明らかなように、本発明の実施範囲にあるものは、5E+18atoms/cm以上のMg濃度を確保しつつ、且つ、移動度も高いものであった。なお、第一層1の第三層3に対するMg濃度比は、実施例1が3.5%に対して実施例2が7%であり、実施例1は実施例2よりも移動度が約5%向上している。上記の比が小さい方がより好ましいといえる。
ところで、MOCVD法におけるGaN層の形成には、本発明の実施例に例示される1000℃のような、比較的高い成長温度が必要とされる。これは、成長温度が低いと、形成されたGaN層の表面平坦性が悪化するためである。
一方、第三層3を形成する際の成長温度を低くすることで、Mgの拡散が相対的に抑制され、本発明の効果(動作層へのMg拡散による悪影響の抑制)は高くなる。すなわち、成長温度については、相反する特性を両立する最適な範囲が存在するといえる。
しかしながら、従来、この最適な成長温度は、窒化物半導体基板全体として要求される仕様や諸特性、使用する装置の性能、その時の成長条件、その他諸々の条件による制約を受けるため、必ずしも一義的に決定できるものではなかった。
本発明では、Mgの拡散抑制と相反するパラメータとして表面平坦性に着目し、表面平坦性を維持しつつ比較的低い温度で成膜できる状態を、第三層3の表面に発現するピットのサイズで判断できることを見出した。
すなわち、本発明のさらに好ましい一態様では、第三層3の表面に存在するピットが、前記表面上に内径10nm以下の開口部を有するすり鉢状であり、ピットの密度は1E+10ヶ/cm2以下である。
本発明でいうピットは、いわゆるすり鉢状である。これは、第三層3の表面にほぼ円形の開口部が形成されており、表面に対して略垂直方向に穴が径を縮小しながら進展している形態で、円錐を逆さにした形状ともいえる。ただし、厳密な円錐形状でなくてもよく、多少の歪みの存在、底部に若干の平坦部が存在しても構わない。
内径10nmを超えるピットの開口部は、単独で層全体の平坦性を悪化させる懸念があり、好ましくない。なお、この内径は小さいほど好ましいが、特にMOCVD法で製造する限りは、ある程度の大きさになることは避けらず、本発明では、ピットの開口部の内径が0.3~5nmであればよい。
また、開口部の内径が10nm以下のピットは、第三層3の表面に1E+10ヶ/cm2以下の密度で存在する限りにおいては、本発明の効果と平坦性は好適に両立される。こちらも、当該密度は低いほどよいが、実用上は5E+8ヶ/cm2以上8E+9ヶ/cm2以下であればよい。
本発明におけるピットの深さは、特に限定されないが、内径が10nm以下のピットが発現する場合は、概ね10~80nm程度であり、このレベルであればよい。
本発明の内径及び密度を有するピットとするには、成長温度のほかに、圧力、原料ガスまたはキャリアガスの流量を適時制御することで達成することができる。
本発明におけるピットは、原子間力顕微鏡(AFM)によって第三層3の表面から観察することができる。ただし、これ以外の方法、例えば、窒化物半導体基板を劈開して、その断面方向から透過電子顕微鏡(TEM)等で観測し、ピットの開口部の内径は実測し、密度は単位長さ当たりの個数から換算する、という方法を適用してもよい。
上記の通り観察したところ、実施例1では、第三層3の表面には、内径10nm以下の開口部を有するピットは確認されなかった。
[比較例4]
ここでは、本発明の効果を顕在化させるため、実施例1における第三層3の成長温度を800℃とした比較例4の評価サンプルを作製した。AFMで観察した結果、内径10nmを超える開口部を有するピットが密度6E+9ヶ/cm2で観察された。
なお、併せて実施したTEMによる断面観察によると、実施例1では第三層3に転位は観察されたが、比較例4では第三層3の下面から上面にわたり徐々に拡大するすり鉢状のピットが認められ、その密度から、TEMでは、AFMにて観察された10nmよりも大きな開口径ピットの断面を観察しているとみられる。
このことから、比較例4では、成長温度が実施例1に比べて低いため、エピタキシャル成長に必要な熱エネルギーが十分でなかったと考えられる。さらに、電極を形成して素子として特性を比較したところ、比較例4では大きな漏れ電流が発生しており、サンプル最表層に発生したピットが悪影響を及ぼしているといえるものであった。
W 窒化物半導体基板
S 下地基板(Si単結晶)
B バッファー層
G 積層構造体
1 第一層(電子走行層)
2 第二層(電子供給層)
3 第三層(ノーマリオフ支援層)
E1 ドレイン電極
E2 ゲート電極
E3 ソース電極

Claims (4)

  1. 13族窒化物半導体からなる積層構造体を少なくとも備えた窒化物半導体基板であって、前記積層構造体は、第一層と、前記第一層よりバンドギャップの大きい第二層と、p型導電性不純物を5E+18atoms/cm3以上含む第三層と、がこの順で積層されており、前記第一層内における前記p型導電性不純物濃度の最大値が、前記第三層内における前記p型導電性不純物濃度の10%以下であること、前記第三層の表面にピットが存在し、
    前記ピットの形状は、前記表面上に内径10nm以下の開口部を有するすり鉢状であり、
    前記ピットの密度は1E+10ヶ/cm 2 以下であることを特徴とする窒化物半導体基板。
  2. 前記第一層がGaN、前記第二層がAlGaN、および前記第三層がGaNで構成され、前記p型導電性不純物がMgであることを特徴とする、請求項1に記載の窒化物半導体基板。
  3. 下地基板上に窒化物半導体からなるバッファー層を介して前記積層構造体が形成されていることを特徴とする請求項1または2に記載の窒化物半導体基板。
  4. 請求項1~のいずれか一項に記載の窒化物半導体基板を用いて製造された窒化物半導体装置。
JP2019183838A 2018-12-12 2019-10-04 窒化物半導体基板および窒化物半導体装置 Active JP7162580B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/697,332 US20200194580A1 (en) 2018-12-12 2019-11-27 Nitride semiconductor substrate and nitride semiconductor device
TW108143629A TWI730516B (zh) 2018-12-12 2019-11-29 氮化物半導體基板以及氮化物半導體裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018232149 2018-12-12
JP2018232149 2018-12-12

Publications (2)

Publication Number Publication Date
JP2020096173A JP2020096173A (ja) 2020-06-18
JP7162580B2 true JP7162580B2 (ja) 2022-10-28

Family

ID=71084116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019183838A Active JP7162580B2 (ja) 2018-12-12 2019-10-04 窒化物半導体基板および窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP7162580B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247153A (ja) 2012-05-23 2013-12-09 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014183124A (ja) 2013-03-18 2014-09-29 Transphorm Japan Inc 半導体装置の製造方法及び半導体装置
JP2019036726A (ja) 2017-08-11 2019-03-07 アイメック・ヴェーゼットウェーImec Vzw エンハンスメントモードトランジスタ用ゲート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247153A (ja) 2012-05-23 2013-12-09 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014183124A (ja) 2013-03-18 2014-09-29 Transphorm Japan Inc 半導体装置の製造方法及び半導体装置
JP2019036726A (ja) 2017-08-11 2019-03-07 アイメック・ヴェーゼットウェーImec Vzw エンハンスメントモードトランジスタ用ゲート

Also Published As

Publication number Publication date
JP2020096173A (ja) 2020-06-18

Similar Documents

Publication Publication Date Title
US8247796B2 (en) Semiconductor device
JP2012009630A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2011166067A (ja) 窒化物半導体装置
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
US10483354B2 (en) Nitride semiconductor device
US11335780B2 (en) Epitaxial structure
JP2009021279A (ja) 半導体エピタキシャルウエハ
US11538909B2 (en) Semiconductor device
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
JP5110762B2 (ja) 半導体積層構造およびhemt素子
JP2005277357A (ja) 半導体積層構造、トランジスタ素子、および半導体積層構造の作製方法
US9520286B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
JP7162580B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP2007227621A (ja) 絶縁ゲート構造体を有する半導体装置とその製造方法
JP7458904B2 (ja) 窒化物半導体基板
US20200194580A1 (en) Nitride semiconductor substrate and nitride semiconductor device
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置
JP2008226907A (ja) 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
US11646357B2 (en) Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221018

R150 Certificate of patent or registration of utility model

Ref document number: 7162580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350