JP5110762B2 - 半導体積層構造およびｈｅｍｔ素子 - Google Patents

Description

本発明は、III族窒化物を用いたＨＥＭＴ素子とこれを構成する半導体積層構造に関する。

ＧａＮをはじめとするIII族窒化物半導体は、バンドギャップが大きく、破壊電界強度が高く、飽和電子速度が速く、かつ高融点であることから、ＧａＡｓ系材料に代わる、高出力、高周波、耐環境用の半導体デバイス材料として期待されており、特に、その物性を活かすデバイスであるＨＥＭＴ（High Electron Mobility Transistor）などが研究、開発されている。

その１つとして、ＩｎＮあるいはＩｎＧａＮをチャネル層に用いる半導体デバイスが、すでに公知である（例えば特許文献１ないし特許文献３参照。）。特許文献１ないし特許文献３に開示されている半導体デバイスは、基材（基板）上にバッファ層を設けた上で、ＧａＮあるいはＧａリッチなＡｌＧａＮからなる障壁層を形成し、さらにその上にＩｎＮあるいはＩｎＧａＮからなるチャネル層が形成されてなる構造を有する。または、基材（基板）上にバッファ層を設けた上で、ＧａＮあるいはＧａリッチなＡｌＧａＮからなる障壁層を形成し、さらにその上にＡｌＮなどのバンドギャップの大きな層を形成した後、ＩｎＮあるいはＩｎＧａＮからなるチャネル層が形成されてなる構造を有する。

特開平１１−２０４７７８号公報 特開２０００−１９６０６７号公報 特開平１１−２７４４７４号公報

デバイス特性の優れたＨＥＭＴ素子を得るためには、チャネル層の結晶品質が良好なものであることが求められる。また、チャネル層と障壁層とのバンドオフセットが大きい方が好ましいが、特許文献１ないし３に開示された技術は、これらの要求を必ずしも十分に満たしているとはいえない。

また、障壁層とチャネル層の間にＡｌＮなどのバンドギャップの大きな層の形成を行う場合、当該層のクラックの生じない臨界膜厚は極めて小さいため、良好な結晶品質および表面平坦性を有するような層形成は困難である。

本発明は、上記課題に鑑みてなされたものであり、電子移動度の高いＨＥＭＴ素子を提供することを目的とする。

上記課題を解決するため、請求項１の発明は、所定の基材と、前記基材の上に形成され、含有する全てのIII族元素に対するＡｌ元素のモル分率が５０％以上である第１のIII族窒化物からなり、転位密度が１×１０^１１ｃｍ^−２以下であり、（００２）面におけるＸ線ロッキングカーブの半値幅が２００秒以下である下地層と、前記下地層に接して５ｎｍ以上５０ｎｍ以下の厚みに形成され、第２のIII族窒化物であるＩｎＮからなるチャネル層と、前記チャネル層の上に２０ｎｍ以上３０ｎｍ以下の厚みに形成され、第３のIII族窒化物であるＧａＮからなるとともに表面粗さが２ｎｍ以下であるワイドバンドギャップ層と、を備えることを特徴とする。

また、請求項２の発明は、請求項１に記載の半導体積層構造であって、前記チャネル層と前記ワイドバンドギャップ層との間に、第４のIII族窒化物からなる保護層、をさらに備えることを特徴とする。

また、請求項３の発明は、請求項２に記載の半導体積層構造であって、前記保護層の組成が前記ワイドバンドギャップ層の組成と同一である、ことを特徴とする。

また、請求項４の発明は、請求項１ないし請求項３のいずれかに記載の半導体積層構造であって、前記第１のIII族窒化物の含有する全てのIII族元素に対するＡｌ元素のモル分率が８０％以上であることを特徴とする。

また、請求項５の発明は、請求項１ないし請求項４のいずれかに記載の半導体積層構造であって、前記第１のIII族窒化物がＡｌＮであることを特徴とする。

また、請求項６の発明は、請求項１ないし請求項５のいずれかに記載の半導体積層構造であって、７７Ｋにおいて８０００ｃｍ²／Ｖｓ以上の電子移動度を有することを特徴とする。

また、請求項７の発明は、請求項６に記載の半導体積層構造であって、室温において１９００ｃｍ²／Ｖｓ以上の電子移動度を有することを特徴とする。

また、請求項８の発明は、請求項１ないし請求項７のいずれかに記載の半導体積層構造に、ソース電極、ドレイン電極、およびゲート電極を形成してなる。

請求項１ないし請求項８の発明によれば、障壁層として作用する下地層とチャネル層とのバンドオフセットが大きい半導体積層構造さらにはＨＥＭＴ素子を、得ることができる。また、ＡｌリッチなIII族窒化物を用いることにより、下地層を高抵抗なものとすることができる。

しかも、請求項１ないし請求項８の発明によれば、高結晶品質の下地層の上にチャネル層とワイドバンドギャップ層とを設けるので、ＩｎＮからなり、かつ結晶品質の良いチャネル層を有し、バンドオフセットが大きく、電子移動度が高い半導体積層構造さらにはＨＥＭＴ素子が、実現される。

特に、請求項２および請求項３の発明によれば、チャネル層のうえに保護層を備えることによって、半導体積層構造およびＨＥＭＴ素子の特性がより向上する。

＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る半導体積層構造１０、およびこれを用いて形成されたＨＥＭＴ素子２０の構成を示す概要図である。なお、図示の都合上、図１における各層の厚みの比率は、実際の比率を反映したものではない。

半導体積層構造１０は、基板（基材）１の上に、下地層２と、チャネル層３と、ワイドバンドギャップ層５とを備える。これらの層はいずれも、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長法）法などの公知の成膜手法にて形成される。

基板１は、その上に形成するチャネル層３やワイドバンドギャップ層５の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、サファイアやＳｉＣ（炭化ケイ素）などの基板を用いる。あるいは、ＺｎＯ，ＬｉＡｌＯ₂，ＬｉＧａＯ₂，ＭｇＡｌ₂Ｏ₄，（ＬａＳｒ）（ＡｌＴａ）Ｏ₃，ＮｄＧａＯ₃，ＭｇＯといった各種酸化物材料，Ｓｉ，Ｇｅといった各種ＩＶ族単結晶、ＳｉＧｅといった各種IV−IV族化合物，ＧａＡｓ，ＡｌＮ，ＧａＮ，ＡｌＧａＮといった各種III―Ｖ族化合物およびＺｒＢ₂といった各種ホウ化物から適宜選択して用いてもよい。基板１の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。

下地層２は含有する全てのIII族元素に対するＡｌ元素のモル分率が５０％以上であるIII族窒化物、すなわちＡｌリッチなIII族窒化物にてにて形成される。下地層２は、チャネル層３に対し障壁層として作用する。ＡｌリッチなIII族窒化物を用いることで、高抵抗の下地層２を容易に得ることができる。好ましくは、Ａｌ元素のモル分率が８０％以上であるIII族窒化物を、より好ましくはＡｌＮを用いることで、下地層２をさらに高抵抗なものとして形成することができる。なお、図１には、下地層がＡｌＮである場合（ｗ＝１）を例示している。

ＭＯＣＶＤ法を用いる場合、下地層２の形成は、１１００℃以上の温度（基材温度）で行うことが好ましい。これより低い温度範囲では、結晶性のよい下地層２が得られないからである。より好ましくは、１１５０℃以上から１２５０℃の温度範囲で形成される。これにより、転位が減少し、結晶品質の良い下地層２が形成される。下地層２は、厚みの上限については、ピット発生の抑制の観点からは厚ければ厚いほど望ましいが、クラックの発生等、他の条件も考慮に入れて、その厚みが決定される。下地層２は、０．５μｍから３μｍの間の厚みに形成されるのが好適である。

下地層２は、その上に形成するチャネル層３さらにはワイドバンドギャップ層５の高結晶品質化を目的として、それ自体が高い結晶品質を有するように形成されるのが好ましい。よって、下地層２の転位密度は低いほど好ましいが、少なくとも１×１０¹¹ｃｍ^-2以下であればよい。１×１０¹⁰ｃｍ^-2以下であればより好適である。また、（００２）面におけるＸ線ロッキングカーブの半値幅は２００秒以下であればよいが、１５０秒以下であることが好ましく、１００秒以下であれば更に好ましい。下地層２がこのような結晶品質を有することで、チャネル層３の結晶性がいっそう良好なものとなる。その結果、チャネル層３を、低転位密度であり、かつ高い結晶性を有する、高品質な状態に形成することができるため、極めて高い電子移動度が実現される。

チャネル層３は、Ｉｎ_1-zＧａ_zＮ（０≦ｚ＜１）なる組成のIII族窒化物にて形成される。すなわち、チャネル層３は、単層のＩｎＮ（ｚ＝０の場合）あるいはＩｎＧａＮ混晶にて形成される。チャネル層３は、５ｎｍから５０ｎｍ程度の厚みに形成されてなる。

ＭＯＣＶＤ法を用いる場合、チャネル層３の形成は、４００℃〜９００℃の温度範囲で行う。単層のＩｎＮの場合、６００℃前後ないしはそれ以下で形成するのがより好ましく、Ｇａの含有比率が高いほど、高い温度にて形成するのが好ましい。例えば、Ｉｎ_0.1Ｇａ_0.9Ｎ（ｚ＝０．９の場合）であれば、７８０℃前後で形成するのがより好ましい。このような温度範囲で形成するのが好適であるのは、これ以上に温度が高すぎるとＩｎＮの分解が生じ、チャネル層３を良好に形成することができないことがその理由である。

本実施の形態においては、このように、障壁層として作用する下地層２をＡｌＮにて形成し、チャネル層３をＩｎを含むIII族窒化物にて形成することによって、チャネル層と障壁層の間で、大きなバンドオフセット量が実現されている。

ワイドバンドギャップ層５は、Ａｌ_xＩｎ_yＧａ_1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）なる組成のIII族窒化物にて形成されてなる。すなわち、ＧａＮ（ｘ＝ｙ＝０の場合）あるいは混晶のIII族窒化物にて形成される。ワイドバンドギャップ層５は、２次元電子ガスの濃度を確保する観点から、全体として２０ｎｍから３０ｎｍ程度の厚みに形成されるのが好ましい。

ＭＯＣＶＤ法を用いる場合、ワイドバンドギャップ層５の形成は、８００℃以上の温度範囲で行う。単層のＧａＮの場合、９００℃前後で形成するのがより好ましく、Ａｌの含有比率が高いほど、高い温度で形成するのが好ましい。例えば、Ａｌ_0.25Ｇａ_0.75Ｎ（ｘ＝０．２５、ｙ＝０の場合）であれば、１０８０℃前後で形成するのが好ましい。

以上のように形成される半導体積層構造１０の特性は、以下の通りである。

チャネル層３が単層のＩｎＮ（ｚ＝０）であり、ワイドバンドギャップ層５が単層のＧａＮ（ｘ＝ｙ＝０）の場合（図３（Ａ）参照）、電子移動度については、室温においておよそ２０００ｃｍ²／Ｖｓ、７７Ｋにおいてはおよそ８５００ｃｍ²／Ｖｓという値が得られる。また、この場合に、ＡＦＭ（原子間力顕微鏡）にて測定したワイドバンドギャップ層の表面粗さＲＭＳの値は２ｎｍ以下である。

一方、チャネル層３がＩｎ_0.1Ｇａ_0.9Ｎ（ｚ＝０．９）であり、ワイドバンドギャップ層５が単層のＡｌ_0.25Ｇａ_0.75Ｎ（ｘ＝０．２５、ｙ＝０）の場合（図４（Ａ）参照）、電子移動度は、室温においておよそ１０００ｃｍ²／Ｖｓ、７７Ｋにおいては５５００ｃｍ²／Ｖｓという値が得られる。また、この場合に、ワイドバンドギャップ層の表面粗さＲＭＳの値は０．３ｎｍ程度である。

表面粗さの値は、ワイドバンドギャップ層５が優れた表面平坦性を有することを示しているが、この値より、下地層２とワイドバンドギャップ層５との間に介在するチャネル層３も、良好な表面平坦性を有すると判断される。そして、チャネル層３が良好な結晶品質を有することに由来して、高い電子移動度が実現されると考えられる。

ＨＥＭＴ素子２０は、係る半導体積層構造１０の表面、つまりはワイドバンドギャップ層５の表面にソース電極６ｓおよびドレイン電極６ｄをオーミック接合により形成し、ゲート電極６ｇをショットキー接合により形成されてなる。ソース電極６ｓおよびドレイン電極６ｄは、例えばＴｉ／Ａｌ、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕといった多層構造にて形成されるのが望ましい。ゲート電極６ｇとしては、例えばＮｉ／Ａｕ、Ｐｄ／Ａｕ、Ｐｔ／Ａｕといった多層構造にて形成されるのが望ましい。また、半導体積層構造１０の最表層には、例えばＳｉＯ₂あるいは窒化珪素などからなる図示しない保護膜が設けられてもよい。

以上、説明したように、本実施の形態においては、高結晶品質のＡｌＮからなる下地層２の上にＩｎを含むチャネル層３を形成することにより、Ｉｎを含み、かつ結晶品質の良いチャネル層３を有し、バンドオフセットが大きく、電子移動度が高いＨＥＭＴ素子が実現されてなる。

＜第２の実施の形態＞
図２は、本発明の第２の実施の形態に係る半導体積層構造１１０、およびこれを用いて形成されたＨＥＭＴ素子１２０の構成を示す概要図である。なお、図示の都合上、図２における各層の厚みの比率は、実際の比率を反映したものではない。

半導体積層構造１１０においては、第１の実施の形態に係る半導体積層構造１０と同様に、基板（基材）１の上に、下地層２と、チャネル層３とが備わる。しかし、その上に、保護層１０４が設けられたうえで、ワイドバンドギャップ層１０５が形成されてなる点で、第１の実施の形態に係る半導体積層構造１０と相違する。なお、図２には、下地層がＡｌＮである場合を例示している。

下地層２とチャネル層３の形成については、第１の実施の形態と同様である。従って、その詳細な説明は省略する。また、ワイドバンドギャップ層１０５は、保護層１０４の上に形成する点が、チャネル層３の上に形成される第１の実施の形態に係るワイドバンドギャップ層５と相違するが、その組成や形成方法などはワイドバンドギャップ層５と同様である。従って、その説明についても省略する。

なお、半導体積層構造１１０を構成する各層はいずれも、例えばＭＯＣＶＤ（MetalOrganic Chemical Vapor Deposition：有機金属化学気相成長法）法などの公知の成膜手法にて形成される。

また、ＨＥＭＴ素子１２０は、ソース電極６ｓ、ドレイン電極６ｄおよびゲート電極６ｇを半導体積層構造１１０の表面に形成することによって得られる。各電極の形成は、第１の実施の形態において半導体積層構造１０の表面に形成する態様と同様である。よってその説明は省略する。

保護層１０４は、チャネル層３の形成後、ワイドバンドギャップ層１０５を形成するにあたって、チャネル層３の表面の結晶品質が劣化することを防ぐ目的で設けられる層である。また、ワイドバンドギャップ層１０５に不純物をドープされた層が含まれる場合に、チャネル層３とワイドバンドギャップ層１０５とを隔てるために設けるスペーサー層としての役割をも備える。保護層１０４は、好ましくは、ワイドバンドギャップ層１０５と同じ組成のIII族窒化物にて形成される。保護層４は、０．５〜１０ｎｍ程度の厚みに形成されるのが好ましい。０．５〜５ｎｍ程度の厚みに形成されるのがより好ましい。保護層４の形成は、好ましくはチャネル層３の形成方法と同一の方法で、チャネル層３の形成後速やかに、チャネル層３の形成温度と同じ温度で行う。あるいは、チャネル層３の形成温度からワイドバンドギャップ層１０５の形成温度にまで、徐々に温度を上げつつ行ってもよい。

以上のように形成される半導体積層構造１１０の特性は、以下の通りである。

チャネル層３が単層のＩｎＮ（ｚ＝０）であり、保護層１０４およびワイドバンドギャップ層１０５が単層のＧａＮ（ｘ＝ｙ＝０）の場合（図３（Ｂ）参照）、電子移動度については、室温においておよそ２１００ｃｍ²／Ｖｓ、７７Ｋにおいてはおよそ９１００ｃｍ²／Ｖｓという値が得られる。また、この場合に、ＡＦＭ（原子間力顕微鏡）にて測定したワイドバンドギャップ層の表面粗さＲＭＳの値は２ｎｍ以下である。

一方、チャネル層３がＩｎ_0.1Ｇａ_0.9Ｎ（ｚ＝０．９）であり、保護層１０４およびワイドバンドギャップ層１０５が単層のＡｌ_0.25Ｇａ_0.75Ｎ（ｘ＝０．２５、ｙ＝０）の場合（図４（Ｂ）参照）、電子移動度は、室温においておよそ１１００ｃｍ²／Ｖｓ、７７Ｋにおいては６０００ｃｍ²／Ｖｓという値が得られる。また、この場合に、ワイドバンドギャップ層の表面粗さＲＭＳの値は０．３ｎｍ程度である。

すなわち、本実施の形態においても、ワイドバンドギャップ層１０５が優れた表面平坦性を有することを示していることから、チャネル層３も、良好な表面平坦性を有すると判断される。また、保護層１０４の有無のみが異なる、第１の実施の形態に係る半導体積層構造１０についての特性値と比較すると、表面粗さは同程度であるにもかかわらず、電子移動度は、本実施の形態に係る半導体積層構造１１０の方が、高い値が得られていることが分かる。これは、保護層１０４を備えることによって、チャネル層３の結晶品質の劣化が抑制され、チャネル層３とワイドバンドギャップ層１０５との間で良好な界面平坦性が得られていることの効果であると考えられる。

以上、説明したように、本実施の形態においては、Ｉｎを含み、かつ結晶品質の良いチャネル層３を有し、バンドオフセットが大きく、電子移動度が高いＨＥＭＴ素子が実現されてなる。チャネル層３のうえに保護層１０４を備えることによって、さらにその特性の向上が実現されてなる。

第１の実施の形態に係るＨＥＭＴ素子２０の実施例として、チャネル層３とワイドバンドギャップ層５の組成が異なる２種類のＨＥＭＴ素子を作製した。これらを実施例１ａおよび実施例１ｂとして以下に示す。第２の実施の形態に係るＨＥＭＴ素子１２０の実施例として、チャネル層３とワイドバンドギャップ層１０５の組成が異なる２種類のＨＥＭＴ素子を作製した。これらを実施例２ａおよび実施例２ｂとして以下に示す。

図３および図４は、後述する各実施例および各比較例に係るＨＥＭＴ素子におけるチャネル層の室温および７７Ｋにおける電子移動度と、ＡＦＭ（原子間力顕微鏡）にて測定したワイドバンドギャップ層の表面粗さＲＭＳとを、一覧として例示する図である。

また、実施例１ａ、１ｂ、２ａ、および２ｂに対する比較例となる４つのＨＥＭＴ素子を作製した。図５は比較例１ａおよび１ｂに係る半導体積層構造の構成を示す概要図であり、図６は、比較例２ａおよび２ｂに係る半導体積層構造の構成を示す概要図である。

（実施例１ａ）
実施例１ａにおいては、第１の実施の形態に係る半導体積層構造１０を作製し、これを用いたＨＥＭＴ素子２０を作製した。

まず、半導体積層構造１０の作製においては、基板１として２インチ径の厚さ３３０μｍのＣ面サファイア単結晶を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、原料ガスあるいはキャリアガスとして、少なくともＨ₂、Ｎ₂、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＡ（トリメチルインジウム）、ｎ型ドーパントとして用いるＳｉの供給源であるシランガス、およびＮＨ₃が、反応管内に供給可能とされている。反応管内の圧力を大気圧とし、Ｈ₂を平均流速１ｍ／ｓｅｃで流しながら、基板１を１２００℃まで昇温しサーマルクリーニングをした。

サーマルクリーニング終了後、基板１の温度を１２００℃として、ＮＨ₃とＴＭＡとＨ₂とを供給して、下地層２としてのＡｌＮ層を１μｍの厚みに形成した。

その後、６００℃に降温し、ＴＭＩとＮ₂とを供給して、チャネル層３としてのＩｎＮ層を１０ｎｍの厚さに形成した。

ＩｎＮ層の形成後、９００℃に昇温し、ＴＭＧとＨ₂とＮ₂とを供給することにより、ワイドバンドギャップ層５としてのＧａＮ層を厚さ２５ｎｍに形成した。これにより、半導体積層構造１０が得られた。

引き続いて、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなるソース電極６ｓおよびドレイン電極６ｄをオーミック接合にて形成し、Ｎｉ／Ａｕからなるゲート電極６ｇをショットキー接合にて形成し、ＨＥＭＴ素子２０を得た。これらの電極形成は、いずれも公知のＥＢ蒸着にて行った。

図３（Ａ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（実施例１ｂ）
実施例１ｂにおいては、実施例１ａと、チャネル層３およびワイドバンドギャップ層５の組成が異なるＨＥＭＴ素子２０を作製した。

チャネル層３としてのＩｎ_0.1Ｇａ_0.9Ｎ層を、ＴＭＩとＴＭＧとＮ₂とを供給して７８０℃にて５ｎｍの厚さに形成した点と、ワイドバンドギャップ層５としてのＡｌ_0.25Ｇａ_0.75Ｎを、ＴＭＡとＴＭＧとＮ₂とＨ₂とを供給して１０８０℃にて形成した点とを除いては、実施例１ａと同様に形成した。

図４（Ａ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（実施例２ａ）
実施例２ａにおいては、第２の実施の形態に係る半導体積層構造１１０を作製し、これを用いたＨＥＭＴ素子１２０を作製した。

半導体積層構造１１０の作製においては、チャネル層３としてのＩｎＮ層の形成までは、実施例１ａと同様に行った。

ＩｎＮ層の形成後、６００℃に保ったまま、ＴＭＧとＨ₂とＮ₂とを供給することにより、保護層１０４としてのＧａＮ層を、厚さ２ｎｍに形成した。

その後、９００℃に昇温し、 ＴＭＧとＨ₂とＮ₂とを供給することにより、ワイドバンドギャップ層１０５としてのＧａＮ層を、厚さ２３ｎｍに形成した。これにより、半導体積層構造１０が得られた。

その後、実施例１ａと同様に、各種電極を形成して、ＨＥＭＴ素子１２０を得た。

図３（Ｂ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（実施例２ｂ）
実施例２ｂにおいては、実施例２ａと、チャネル層３およびワイドバンドギャップ層１０５の組成が異なるＨＥＭＴ素子１２０を作製した。

チャネル層３としてのＩｎ_0.1Ｇａ_0.9Ｎ層を、ＴＭＩとＴＭＧとＮ₂とを供給して７８０℃にて５ｎｍの厚さに形成した点と、保護層１０４としてのＡｌ_0.25Ｇａ_0.75Ｎを、ＴＭＡとＴＭＧとＨ₂とＮ₂とを供給して７８０℃にて形成した点と、ワイドバンドギャップ層１０５としてのＡｌ_0.25Ｇａ_0.75Ｎを、ＴＭＡとＴＭＧとＮ₂とＨ₂とを供給して１０８０℃にて形成した点とを除いては、実施例２ａと同様に形成した。

図４（Ｂ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（比較例１ａ）
比較例１ａにおいては、図５に示す半導体積層構造２１０においてｘ＝ｙ＝ｚ＝０の場合の半導体積層構造と、これを用いた図示しないＨＥＭＴ素子を作製した。

基板２０１としては、実施例１ａと同様にＣ面サファイア単結晶を用いた。基板２０１に実施例１と同様にサーマルクリーニングを施した。

その後、いったん５００℃に降温した後、ＴＭＧとＮＨ₃とＨ₂とＮ₂を供給して、バッファ層２０２としてのＧａＮ層を３０ｎｍの厚さに形成したうえで、１１８０℃に昇温し、ＴＭＧとＮＨ₃とを供給して、障壁層として作用する下地層２０３としてのＧａＮ層を厚さ３μｍに形成した。

ＧａＮ層の形成後、実施例１ａと同様に、チャネル層２０４としてのＩｎＮ層を１０ｎｍの厚さに形成し、ワイドバンドギャップ層２０５としてのＧａＮ層を２５ｎｍの厚さに形成した。これにより、半導体積層構造２１０が得られた。

その後、実施例１ａと同様に、各種電極を形成して、ＨＥＭＴ素子を得た。すなわち、本比較例において得られたＨＥＭＴ素子は、チャネル層より上部の構造が実施例１ａと同じ構造で、下地構造のみが実施例１ａとは異なるものである。

図３（Ｃ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（比較例１ｂ）
比較例１ｂにおいては、図５に示す半導体積層構造２１０においてｘ＝２５、ｙ＝０、ｚ＝０．９の場合の半導体積層構造と、これを用いた図示しないＨＥＭＴ素子を作製した。

下地層２０３の形成までは、比較例１ａと同様に行い、その後、実施例１ｂと同様に、チャネル層２０４としてのＩｎ_0.1Ｇａ_0.9Ｎ層を５ｎｍの厚さに形成し、ワイドバンドギャップ層２０５としてのＡｌ_0.25Ｇａ_0.75Ｎ層を２５ｎｍの厚さに形成した。これにより、半導体積層構造２１０が得られた。

その後、実施例１ａと同様に、各種電極を形成して、ＨＥＭＴ素子を得た。すなわち、本比較例において得られたＨＥＭＴ素子は、チャネル層より上部の構造が実施例１ｂと同じ構造で、下地構造のみが実施例１ｂとは異なるものである。

図４（Ｃ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（比較例２ａ）
比較例２ａにおいては、図６に示す半導体積層構造３１０においてｘ＝ｙ＝ｚ＝０の場合の半導体積層構造と、これを用いた図示しないＨＥＭＴ素子を作製した。

基板３０１としては、実施例１ａと同様にＣ面サファイア単結晶を用いた。基板３０１上に、バッファ層３０２としてのＧａＮ層、および障壁層として作用する下地層３０３としてのＧａＮ層の形成は、比較例１ａと同様に行った。

下地層３０３の形成後、ＴＭＡとＮＨ₃とＨ₂とを供給して、１０８０℃にて障壁層３０４としてのＡｌＮ層を厚さ５ｎｍに形成した。

その後、比較例１ａと同様にチャネル層３０５としてのＩｎＮ層と、ワイドバンドギャップ層３０６としてのＧａＮ層を形成した。これにより、半導体積層構造３１０が得られた。

その後、実施例１ａと同様に、各種電極を形成して、ＨＥＭＴ素子を得た。すなわち、本比較例において得られたＨＥＭＴ素子は、チャネル層より上部の構造が実施例２ａと同じ構造で、下地構造のみが実施例２ａとは異なるものである。

図３（Ｄ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（比較例２ｂ）
比較例２ｂにおいては、図６に示す半導体積層構造３１０においてｘ＝０．２５、ｙ＝０、ｚ＝０．９の場合の半導体積層構造と、これを用いた図示しないＨＥＭＴ素子を作製した。

障壁層３０４の形成までは、比較例２ａと同様に行い、その後、実施例１ｂと同様に、チャネル層３０５としてのＩｎ_0.1Ｇａ_0.9Ｎ層を５ｎｍの厚さに形成し、ワイドバンドギャップ層３０６してのＡｌ_0.25Ｇａ_0.75Ｎ層を２５ｎｍの厚さに形成した。これにより、半導体積層構造３１０が得られた。

その後、実施例１ａと同様に、各種電極を形成して、ＨＥＭＴ素子を得た。すなわち、本比較例において得られたＨＥＭＴ素子は、チャネル層より上部の構造が実施例２ｂと同じ構造で、下地構造のみが実施例２ｂとは異なるものである。

図４（Ｄ）は、このようにして得られたＨＥＭＴ素子に係る特性を示すデータである。

（実施例と比較例の比較）
図３および図４に示すように、各実施例に係るＨＥＭＴ素子における電子移動度は、対応する比較例に係るＨＥＭＴ素子の移動度よりも、室温においては２０〜３０％程度向上しており、７７Ｋにおいては２．５〜２．６倍程度に増加している。すなわち、基板上に高品質のＡｌＮによって下地層を形成した下地構造の上に、Ｉｎを含むチャネル層と、ワイドバンドギャップ層とを形成することによって得られるＨＥＭＴ素子は、従来の下地構造の上に、Ｉｎを含むチャネル層と、ワイドバンドギャップ層とを形成するものよりも、デバイス特性が向上してなるものであるといえる。

また、半導体積層構造の最上面を構成するワイドバンドギャップ層における表面粗さＲＭＳについてみると、各実施例に係るＨＥＭＴ素子における値は、対応する比較例に係るＨＥＭＴ素子の値に比して、１／４程度になっている。このように、最上面において平坦性が向上しているということは、チャネル層およびワイドバンドギャップ層における平坦性が向上していることを示していると推察され、これにより、上述した良好なデバイス特性が実現されてなるものと考えられる。

７７Ｋにおいて各実施例に係るＨＥＭＴ素子の移動度が比較例に係るＨＥＭＴ素子に比して大きく向上しているのは、ＧａＮよりもバンドギャップの大きなＡｌＮを下地層に用いてその上にチャネル層を形成しているため、キャリアの閉じこめ効果が格段に向上していることがその理由であると考えられる。また、膜厚を十分に大きくすることでＡｌＮ層の結晶品質が高められていることや、ＡｌＮを用いることでＧａＮと比較して高い抵抗値が得られていることも、その理由であると考えられる。

また、保護層を備える、実施例１ｂおよび２ｂに係るＨＥＭＴ素子の方が、これを備えない実施例１ａおよび２ａに係るＨＥＭＴ素子よりも高い電子移動度の値が得られている。一方、表面粗さは同程度であることから、保護層を備えることによって、チャネル層３の結晶品質の劣化が抑制されたことの効果であると考えられる。

なお、比較例２ａ、２ｂにおいてはＡｌＮからなる障壁層３０４を設けている。比較例２ａ、２ｂに係るＨＥＭＴ素子においては、比較例１ａ、１ｂに係るＨＥＭＴ素子よりも移動度が若干向上しているが、これは、ＧａＮよりもＡｌＮのバンドギャップの方が大きいため、チャネル層における電子の閉じこめ効果が向上したことによると考えられる。比較例２ａ、２ｂにおけるワイドバンドギャップ層の表面粗さは比較例１ａ、１ｂよりも悪化していること、およびＧａＮ上にＡｌＮを成膜した場合のクラックの生じない臨界膜厚は一般に５ｎｍ程度と極めて薄いことにより、障壁層３０４の障壁層としての役割は限定的であるといえる。加えて、障壁層３０４の膜厚が極めて薄いため、結晶品質も不十分と考えられる。

＜変形例＞
上述の実施の形態においては、ワイドバンドギャップ層５および１０５は一様にノンドープである態様のみを示しているが、一部にＳｉがドープされて態様であってもよい。図７は、半導体積層構造１０において、ワイドバンドギャップ層５がＳｉドープされてなる態様を模式的に示す図である。図７（ａ）は、ワイドバンドギャップ層５の中央部分にＳｉドープワイドバンドギャップ層５１を備える態様を示している。図７（ｂ）は、ワイドバンドギャップ層５の上方部分にＳｉドープワイドバンドギャップ層５２を備える態様を示している。図７（ｃ）は、ワイドバンドギャップ層５の下方部分にＳｉドープワイドバンドギャップ層５３を備える態様を示している。係るＳｉのドープは、ワイドバンドギャップ層５の形成時に、ＳｉＨ₄ガスを所定のタイミングで所定の時間、所定の供給条件で供給することによって実現される。図示は省略するが、ワイドバンドギャップ層１０５についても、図７と同様のＳｉのドープが可能である。

あるいは、チャネル層に対しても、Ｓｉをドープする態様であってもよい。

チャネル層３のＩｎの含有比率が高い場合、チャネル層３の形成に先立って、チャネル層と同じ組成の緩衝層を、チャネル層の形成温度よりも１００〜１５０℃低い温度、例えば３５０〜５５０℃の温度範囲にて形成する態様であってもよい。

第１の実施の形態に係る半導体積層構造１０とＨＥＭＴ素子２０の構成を示す概要図である。 第２の実施の形態に係る半導体積層構造１１０とＨＥＭＴ素子１２０の構成を示す概要図である。 各実施例および各比較例に係るＨＥＭＴ素子におけるデバイス特性を例示する図である。 各実施例および各比較例に係るＨＥＭＴ素子におけるデバイス特性を例示する図である。 比較例１ａおよび１ｂに係る半導体積層構造の構成を示す概要図である。 比較例２ａおよび２ｂに係る半導体積層構造の構成を示す概要図である。 半導体積層構造１０においてワイドバンドギャップ層５がＳｉドープされてなる態様を模式的に示す図である。

符号の説明

１ 基板
２ 下地層
３ チャネル層
４ 保護層
５ ワイドバンドギャップ層
６ｄ ドレイン電極
６ｇ ゲート電極
６ｓ ソース電極
１０、１１０ 半導体積層構造
２０，１２０ ＨＥＭＴ素子
５１〜５３ Ｓｉドープワイドバンドギャップ層
１０４ 保護層
１０５ ワイドバンドギャップ層

Claims (8)

1. 所定の基材と、
   前記基材の上に形成され、含有する全てのIII族元素に対するＡｌ元素のモル分率が５０％以上である第１のIII族窒化物からなり、転位密度が１×１０^１１ｃｍ^−２以下であり、（００２）面におけるＸ線ロッキングカーブの半値幅が２００秒以下である下地層と、
   前記下地層に接して５ｎｍ以上５０ｎｍ以下の厚みに形成され、第２のIII族窒化物であるＩｎＮからなるチャネル層と、
   前記チャネル層の上に２０ｎｍ以上３０ｎｍ以下の厚みに形成され、第３のIII族窒化物であるＧａＮからなるとともに表面粗さが２ｎｍ以下であるワイドバンドギャップ層と、
   を備えることを特徴とする半導体積層構造。
2. 請求項１に記載の半導体積層構造であって、
   前記チャネル層と前記ワイドバンドギャップ層との間に、第４のIII族窒化物からなる保護層、
   をさらに備えることを特徴とする半導体積層構造。
3. 請求項２に記載の半導体積層構造であって、
   前記保護層の組成が前記ワイドバンドギャップ層の組成と同一である、
   ことを特徴とする半導体積層構造。
4. 請求項１ないし請求項３のいずれかに記載の半導体積層構造であって、
   前記第１のIII族窒化物の含有する全てのIII族元素に対するＡｌ元素のモル分率が８０％以上であることを特徴とする半導体積層構造。
5. 請求項１ないし請求項４のいずれかに記載の半導体積層構造であって、
   前記第１のIII族窒化物がＡｌＮであることを特徴とする半導体積層構造。
6. 請求項１ないし請求項５のいずれかに記載の半導体積層構造であって、
   ７７Ｋにおいて８０００ｃｍ^２／Ｖｓ以上の電子移動度を有することを特徴とする半導体積層構造。
7. 請求項１ないし請求項６のいずれかに記載の半導体積層構造であって、
   室温において１９００ｃｍ^２／Ｖｓ以上の電子移動度を有することを特徴とする半導体積層構造。
8. 請求項１ないし請求項７のいずれかに記載の半導体積層構造に、ソース電極、ドレイン電極、およびゲート電極を形成してなるＨＥＭＴ素子。

Images