JP5957994B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5957994B2
JP5957994B2 JP2012061259A JP2012061259A JP5957994B2 JP 5957994 B2 JP5957994 B2 JP 5957994B2 JP 2012061259 A JP2012061259 A JP 2012061259A JP 2012061259 A JP2012061259 A JP 2012061259A JP 5957994 B2 JP5957994 B2 JP 5957994B2
Authority
JP
Japan
Prior art keywords
insulating film
aluminum oxide
semiconductor device
layer
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012061259A
Other languages
English (en)
Other versions
JP2013197220A (ja
Inventor
史朗 尾崎
史朗 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012061259A priority Critical patent/JP5957994B2/ja
Priority to US13/721,257 priority patent/US20130240896A1/en
Priority to TW101149489A priority patent/TWI550855B/zh
Priority to CN201210576962.2A priority patent/CN103311290B/zh
Priority to KR1020120154379A priority patent/KR101432910B1/ko
Publication of JP2013197220A publication Critical patent/JP2013197220A/ja
Priority to US14/742,165 priority patent/US10043897B2/en
Application granted granted Critical
Publication of JP5957994B2 publication Critical patent/JP5957994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。例えば、窒化物半導体であるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。
このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。具体的には、ＡｌＧａＮを電子供給層、ＧａＮを電子走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極等が生じ、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。このため、高電圧における動作が可能であり、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイスに用いることができる。
このような２ＤＥＧは、通常、ゲート電極等に電圧を印加しない状態においても、ゲート直下の領域において存在しているため、作製されるデバイスはノーマリオンとなってしまう。このため、ノーマリーオフにするために、ゲート電極が形成される領域の窒化物半導体層の一部をエッチングにより除去し、チャネルとゲート電極との距離を縮めて、ゲートリセス構造を形成する方法が、一般的に用いられている。
また、デバイスの特性の向上等の観点より、ゲート電極と窒化物半導体層の間には、ゲート絶縁膜が形成される場合がある。このようなゲート絶縁膜としては、ＡＬＤ（Atomic Layer Deposition）法により成膜された酸化アルミニウム（Ａｌ２Ｏ３）が、絶縁耐圧が１０〜３０ＭＶ／ｃｍと高いことから、特に有望な材料とされている。
特開２００２−３５９２５６号公報
ところで、ＡＬＤ法により成膜された酸化アルミニウム膜は原料ガスに起因する不純物が残留しやすい。具体的には、ＡＬＤ法により成膜された酸化アルミニウム膜には、水酸基（ＯＨ基）が水酸化アルミニウム（Ａｌ（ＯＨ）ｘ）の状態で残留しやすく、このＯＨ基は電子トラップとして作用する。これにより、ゲート電圧における閾値変動の原因となり、ノーマリーオフ化等の妨げとなる。
また、酸化アルミニウム膜は、ＧａＮ等の窒化物半導体層の上に形成されるが、ＧａＮと酸化アルミニウム膜との界面には、ＧａＯｘが形成される場合があり、このように形成されたＧａＯｘも電子トラップとして作用する。従って、ゲート電圧における閾値変動の原因となり、同様にノーマリーオフ化の妨げとなる。
尚、ゲートリセスが形成されたものの上に、ゲート絶縁膜を形成する場合には、ステップカバレッジが問題となる場合があるが、ＡＬＤ法により成膜された酸化アルミニウム膜は、段差被覆性に優れており、良好なステップカバレッジが得られる。
よって、窒化物半導体を用いた半導体装置において、ゲート電圧における閾値変動を少なくすることができ、均一性が高く、また、歩留りの高い半導体装置の製造方法及び半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に、窒化物半導体層を形成する工程と、前記窒化物半導体層の上に、Ｈ２Ｏを含む原料ガスを用いて水蒸気酸化によるＡＬＤ法により第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上に、Ｏ２を含む原料ガスを用いて酸素プラズマ酸化によるＡＬＤ法またはＯ３を含む原料ガスを用いた酸化によるＡＬＤ法により第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に、ゲート電極を形成する工程と、前記窒化物半導体層の上に、ソース電極及びドレイン電極を形成する工程と、を有し、前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層とを含むものであることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に形成された窒化物半導体層と、前記窒化物半導体層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、前記窒化物半導体層と接して形成されたソース電極及びドレイン電極と、を有し、前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、を含むものであって、前記絶縁膜は、ＡＬＤ法により成膜されたものであって、前記第２の半導体層の側より、第１の絶縁膜、第２の絶縁膜が順次積層されたものであって、前記第１の絶縁膜は、Ｈ２Ｏを含む原料ガスを用いて水蒸気酸化により形成されたものであって、前記第２の絶縁膜は、Ｏ２を含む原料ガスを用いて酸素プラズマ酸化により形成されたものであることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に形成された窒化物半導体層と、前記窒化物半導体層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、前記窒化物半導体層と接して形成されたソース電極及びドレイン電極と、を有し、前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、を含むものであって、前記窒化物半導体層における前記窒化物半導体層と前記絶縁膜との界面近傍には、前記窒化物半導体に含まれる金属原子に対する酸素原子の割合が、０．４以下であることを特徴とする。
開示の半導体装置の製造方法及び半導体装置によれば、窒化物半導体を用いた半導体装置において、ゲート電圧における閾値変動を少なくすることができるため、均一性が高く、また、歩留りを向上させることができる。
リセスが形成されていない構造の半導体装置の説明図 リセスが形成されていない構造の半導体装置のＧａＮ表面におけるＯ／Ｇａ比の説明図 リセスが形成されていない構造の半導体装置の閾値変動の説明図 リセスが形成されていない構造の半導体装置における絶縁膜の密度の説明図 リセスが形成されていない構造の半導体装置の耐圧の説明図 熱処理を行なった場合の水酸化アルミニウムの濃度と閾値変動の説明図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置のＧａＮ表面におけるＯ／Ｇａ比の説明図 第１の実施の形態における半導体装置の閾値変動の説明図 第１の実施の形態における半導体装置における絶縁膜の密度の説明図 第１の実施の形態における半導体装置の耐圧の説明図 リセスが形成されている構造の半導体装置の説明図 リセスが形成されている構造の半導体装置のＡｌＧａＮ又はＧａＮ表面におけるＯ／（Ａｌ＋Ｇａ）比の説明図 リセスが形成されている構造の半導体装置の閾値変動の説明図 リセスが形成されている構造の半導体装置における絶縁膜の密度の説明図 リセスが形成されている構造の半導体装置の耐圧の説明図 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置のＡｌＧａＮ又はＧａＮ表面におけるＯ／（Ａｌ＋Ｇａ）比の説明図 第２の実施の形態における半導体装置の閾値変動の説明図 第２の実施の形態における半導体装置における絶縁膜の密度の説明図 第２の実施の形態における半導体装置の耐圧の説明図 第３の実施の形態における半導体デバイスの説明図 第３の実施の形態におけるＰＦＣ回路の回路図 第３の実施の形態における電源装置の回路図 第３の実施の形態における高出力増幅器の構造図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（ＡＬＤ法により成膜した酸化アルミニウム膜の特性）
ところで、ＡＬＤ法により酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜する方法としては２つの方法がある。１つは、原料ガスとしてトリメチルアルミニウム（Ａｌ（ＣＨ３）３）とＨ２Ｏとを用いて成膜する水蒸気酸化方式であり、もう一つは、原料ガスとしてＡｌ（ＣＨ３）３とＯ２とを用いて成膜する酸素プラズマ酸化方式である。尚、ＡＬＤ法において、水蒸気酸化方式ではプラズマを発生させることなく成膜を行なうものであるが、酸素プラズマ酸化方式では、酸素やオゾンによりプラズマを発生させて成膜を行なうものである。
ここで、図１に示すように、ゲート絶縁膜に水蒸気酸化方式により成膜した酸化アルミニウム膜を用いた半導体装置と、酸素プラズマ酸化方式により成膜した酸化アルミニウム膜を用いた半導体装置とを作製した。
図１（ａ）に示す半導体装置は、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１をゲート絶縁膜に用いた構造のＨＥＭＴである。具体的には、基板９１０の上に、窒化物半導体層として、ＧａＮにより形成された電子走行層９２１、ＡｌＧａＮにより形成された電子供給層９２２、ＧａＮにより形成されたキャップ層９２３が積層形成されている。これにより、電子走行層９２１と電子供給層９２２との界面近傍における電子走行層９２１には、２ＤＥＧ９２１ａが形成される。また、キャップ層９２３の上には、ゲート絶縁膜として、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１が形成されており、この酸化アルミニウム膜９３１の上には、ゲート電極９４１が形成されている。尚、電子供給層９２２の上には、ソース電極９４２及びドレイン電極９４３が形成されている。
また、図１（ｂ）に示す半導体装置は、水蒸気酸化方式により成膜された酸化アルミニウム膜９３２をゲート絶縁膜に用いた構造のＨＥＭＴである。具体的には、基板９１０の上に、窒化物半導体層として、ＧａＮにより形成された電子走行層９２１、ＡｌＧａＮにより形成された電子供給層９２２、ＧａＮにより形成されたキャップ層９２３が積層形成されている。これにより、電子走行層９２１と電子供給層９２２との界面近傍における電子走行層９２１には、２ＤＥＧ９２１ａが形成される。また、キャップ層９２３の上には、ゲート絶縁膜として、水蒸気酸化方式により形成された酸化アルミニウム膜９３２が形成されており、この酸化アルミニウム膜９３２の上には、ゲート電極９４１が形成されている。尚、電子供給層９２２の上には、ソース電極９４２及びドレイン電極９４３が形成されている。
次に、図２〜図５に、図１（ａ）に示される構造のＨＥＭＴと図１（ｂ）に示される構造のＨＥＭＴにおける諸特性を示す。尚、図１（ａ）に示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴを１Ａに示し、図１（ｂ）に示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴを１Ｂに示す。
図２は、キャップ層９２３となるＧａＮの表面におけるＯ／Ｇａ比を示すものである。１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴの場合では、Ｏ／Ｇａの比は約０．７８であった。これに対し、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの場合では、Ｏ／Ｇａの比は約０．３４であった。このように、ＧａＮの表面におけるＯ／Ｇａ比は、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの方が低い。
図３は、ゲート電極９４１における閾値変動を示すものである。１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴの場合では、閾値変動は約１．９Ｖであった。これに対し、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの場合では、閾値変動は約０．２５Ｖであった。このように、ゲート電極９４１における閾値変動は、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの方が低い。
図４は、ゲート絶縁膜における密度を示すものである。１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１の場合では、密度は約３．３ｇ／ｃｍ３であった。これに対し、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２の場合では、密度は約２．９ｇ／ｃｍ３であった。このように、ゲート絶縁膜における膜密度は、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１よりも、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２の方が低い。
図５は、ドレイン−ソース間における耐圧を示すものである。１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴの場合では、耐圧は約４２０Ｖであった。これに対し、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの場合では、耐圧は約１２０Ｖであった。このように、ドレイン−ソース間における耐圧は、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの方が低い。
以上より、ゲート絶縁膜としては、ＧａＮの表面におけるＯ／Ｇａ比及びゲート電極９４１における閾値変動の観点からは、１Ａに示される酸化アルミニウム膜９３１を用いたものよりも、１Ｂに示される酸化アルミニウム膜９３２を用いたものの方が好ましい。一方、ゲート絶縁膜における密度及びドレイン−ソース間における耐圧の観点からは、１Ｂに示される酸化アルミニウム膜９３２を用いたものよりも、１Ａに示される酸化アルミニウム膜９３１を用いたものの方が好ましい。
即ち、ゲート絶縁膜は、ＧａＮの表面におけるＯ／Ｇａ比及び閾値変動の観点からは、水蒸気酸化方式により成膜された酸化アルミニウム膜９３２が好ましく、膜密度及び耐圧の観点からは酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１が好ましい。尚、原料ガスとしてＡｌ（ＣＨ３）３とＯ３とを用いて酸化して成膜する方式により得られる膜は、原料ガスとしてＡｌ（ＣＨ３）３とＯ２とを用いて成膜する酸素プラズマ酸化方式により得られる膜と同等の膜を得ることができる。よって、原料ガスとしてＡｌ（ＣＨ３）３とＯ２とを用いて成膜する酸素プラズマ酸化方式によるＡＬＤ法に代えて、原料ガスとしてＡｌ（ＣＨ３）３とＯ３とを用いて酸化して成膜する方式によるＡＬＤ法により成膜してもよい。
（酸化アルミニウムにおける水酸化アルミニウムの濃度）
次に、ＡＬＤ法により成膜された酸化アルミニウムにおける水酸化アルミニウムの濃度について説明する。蒸気酸化方式及び酸素プラズマ酸化方式により成膜された酸化アルミニウム膜は、ともに成膜直後においては、水酸化アルミニウム（Ａｌ（ＯＨ）ｘ）が残留している。しかしながら、成膜後のアニール（Post Deposition Anneal：ＰＤＡ）により、水酸化アルミニウムの残留濃度を低下させることができ、具体的には、水酸化アルミニウムの残留濃度を２％以下に低減することができることが知見として得られている。
図６は、ＡＬＤ法により酸化アルミニウムを成膜した後、アニールを行なった場合における酸化アルミニウムにおける水酸化アルミニウムの濃度と閾値変動との関係を示す。図６において、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜を６Ａに示し、水蒸気酸化方式により成膜された酸化アルミニウム膜を６Ｂに示す。
成膜直後においては、６Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜の方が、６Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜よりも、水酸化アルミニウムの残留濃度は若干低いが、閾値変動が若干大きい。
成膜後アニールを行なうことにより、６Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜は、水酸化アルミニウムの残留濃度の値及び閾値変動の値が小さくなる。具体的には、アニール温度が７００℃で水酸化アルミニウムの残留濃度が約３．０％となり、閾値変動は約２．６Ｖとなり、更に、アニール温度が８００℃で水酸化アルミニウムの残留濃度が約１．３％となり、閾値変動は約２．２Ｖとなる。
同様に、成膜後アニールを行なうことにより、６Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜は、水酸化アルミニウムの残留濃度の値及び閾値変動の値が小さくなる。具体的には、アニール温度が７００℃で水酸化アルミニウムの残留濃度が約３．５％となり、閾値変動は約１．５Ｖとなり、更に、アニール温度が８００℃で水酸化アルミニウムの残留濃度が約１．５％となり、閾値変動は約０．４Ｖとなる。
このように、アニールを行なうことにより、６Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜は、６Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜よりも、閾値変動をより一層低くすることができる。尚、図６に基づくならば、アニール温度は、水蒸気酸化方式により成膜された酸化アルミニウム膜において、閾値変動が２Ｖ以下となる７００℃以上、８００℃以下であることが好ましい。この場合、水酸化アルミニウムの残留濃度が４％以下となる。また、このアニール温度では、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜では、閾値変動が３Ｖ以下となり、水酸化アルミニウムの残留濃度が４％以下となる。尚、８００℃を超える温度でアニールを行なうと、窒化物半導体層等において影響を与えるため好ましくない。
（半導体装置）
次に、第１の実施の形態における半導体装置であるＨＥＭＴについて、図７に基づき説明する。本実施の形態における半導体装置であるＨＥＭＴは、基板１０の上に、窒化物半導体層として、ＧａＮにより形成された電子走行層２１、ＡｌＧａＮにより形成された電子供給層２２、ＧａＮにより形成されたキャップ層２３が積層形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが形成される。本実施の形態においては、電子走行層２１を第１の半導体層と、電子供給層２２を第２の半導体層と、キャップ層２３を第３の半導体層と記載する場合がある。
また、本実施の形態においては、キャップ層２３の上には、ゲート絶縁膜となる絶縁膜３０が形成されている。絶縁膜３０は、酸化アルミニウム膜により形成されているものであって、キャップ層２３が形成されている側より、第１の絶縁膜３１、第２の絶縁膜３２の順に積層されたものである。第１の絶縁膜３１は、水蒸気酸化方式により成膜された酸化アルミニウム膜により形成されており、第２の絶縁膜３２は、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜により形成されている。また、絶縁膜３０の上には、ゲート電極４１が形成されており、電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。尚、図７においては、キャップ層２３の上に絶縁膜３０が形成されている構造のものを示すが、本実施の形態における半導体装置は、キャップ層２３が形成されていないものであって、電子供給層２２の上に絶縁膜３０が形成されている構造のものであってもよい。
また、本実施の形態における半導体装置は、ＡｌＧａＮとＧａＮを用いたＨＥＭＴ以外にも、ＩｎＡｌＮ、ＩｎＧａＡｌＮ等の材料を用いた窒化物半導体材料を用いた半導体装置においても適用可能である。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図８〜図９に基づき説明する。
最初に、図８（ａ）に示すように、基板１０上に、不図示のバッファ層、電子走行層２１、電子供給層２２、キャップ層２３等からなる窒化物半導体層を有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法により形成する。尚、これらの窒化物半導体層は、ＭＯＶＰＥによるエピタキシャル成長により形成されているが、ＭＯＶＰＥ以外の方法、例えば、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法により形成してもよい。基板１０には、シリコン基板が用いられており、不図示のバッファ層は、厚さが０．１μｍのＡｌＮにより形成されている。電子走行層２１は、厚さが３μｍのｉ−Ｇａｎにより形成されており、電子供給層２２は、厚さが３０ｎｍのｎ−ＡｌＧａＮにより形成されており、キャップ層２３は、厚さが５ｎｍのｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には２ＤＥＧ２１ａが形成される。
本実施の形態においては、ＭＯＶＰＥによりＡｌＮ、ＧａＮ、ＡｌＧａＮを形成する際には、原料ガスとして、Ａｌ源となるトリメチルアルミニウム（ＴＭＡ）、Ｇａ源となるトリメチルガリウム（ＴＭＧ）、Ｎ源となるアンモニア（ＮＨ３）等のガスが用いられる。窒化物半導体層であるＡｌＮ、ＧａＮ、ＡｌＧａＮの層は、上述した原料ガスを成膜される窒化物半導体層の組成に応じて所定の割合で混合させて供給することにより成膜することができる。尚、本実施の形態における半導体装置において、ＭＯＶＰＥにより窒化物半導体層を形成する際には、アンモニアガスの流量は１００ｃｃｍ〜１０ＬＭであり、成膜する際の装置内部の圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ、成長温度は１０００℃〜１２００℃である。
電子供給層２２となるｎ−ＡｌＧａＮには、ｎ型となる不純物元素としてＳｉがドープされている。具体的には、電子供給層２２の成膜の際に、ＳｉＨ４ガスを所定の流量で原料ガスに添加することにより、電子供給層２２にＳｉをドーピングすることができる。このように形成されたｎ−ＡｌＧａＮにドーピングされているＳｉの濃度は、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、約５×１０１８ｃｍ−３である。
また、キャップ層２３となるｎ−ＧａＮには、ｎ型となる不純物元素としてＳｉがドープされている。具体的には、キャップ層２３の成膜の際に、ＳｉＨ４ガスを所定の流量で原料ガスに添加することにより、キャップ層２３にＳｉをドーピングすることができる。このように形成されたｎ−ＧａＮにドーピングされているＳｉの濃度は、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、約５×１０１８ｃｍ−３である。
次に、図８（ｂ）に示すように、ゲート絶縁膜となる絶縁膜３０を形成する。具体的には、キャップ層２３の表面に形成されている変質層を硫酸過水、フッ酸により洗浄した後、水洗する。この後、ＡＬＤ法により、キャップ層２３の上に、原料ガスとしてＡｌ（ＣＨ３）３とＨ２Ｏとを用いて水蒸気酸化方式により酸化アルミニウム膜を成膜することにより、第１の絶縁膜３１を形成する。この際形成される第１の絶縁膜３１の厚さは、５〜１０ｎｍであり、本実施の形態においては、厚さが５ｎｍの第１の絶縁膜３１を形成した。次に、第１の絶縁膜３１の上に、原料ガスとしてＡｌ（ＣＨ３）３とＯ２とを用いて酸素プラズマ酸化方式により酸化アルミニウム膜を成膜することにより、第２の絶縁膜３２を形成する。この際形成される第２の絶縁膜３２の厚さは、１０〜１００ｎｍであり、本実施の形態においては、厚さが３５ｎｍの第２の絶縁膜３２を形成した。これにより、第１の絶縁膜３１と第２の絶縁膜３２により絶縁膜３０が形成される。この後、７００℃〜８００℃の温度でアニールを行なう。
次に、図９（ａ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、絶縁膜３０の上に、フォトレジストを塗布し露光装置による露光、現像を行なうことによりソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス、塩素系ガス等を用いたＲＩＥ等によるドライエッチングにより、レジストパターンが形成されていない領域における絶縁膜３０、キャップ層２３及び電子供給層２２の一部または全部を除去する。この際行われる窒化物半導体におけるドライエッチングの条件は、例えば、塩素（Ｃｌ２）ガスの流量が約３０ｓｃｃｍ、チャンバー内の圧力が約２Ｐａ、ＲＦ投入電力が２０Ｗである。この後、不図示のレジストパターンを除去した後、再びフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により、積層金属膜であるＴａ／Ａｌを成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する積層金属膜により、ソース電極４２及びドレイン電極４３が形成される。この後、約５５０℃でアニール処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図９（ｂ）に示すように、ゲート電極４１を形成する。具体的には、絶縁膜３０の上に、下層レジスト（例えば、商品名ＰＭＧＩ：米国マイクロケム社製）及び上層レジスト（例えば、商品名ＰＦＩ３２−Ａ８：住友化学社製）を各々スピンコート法等により塗布する。この後、露光装置による露光、現像を行なうことにより、上層レジストに、例えば、直径が約０．８μｍの開口部を形成する。この後、上層レジストをマスクとして、上層レジストの開口部において露出している下層レジストをアルカリ現像液によりウェットエッチングにより除去する。次に、真空蒸着により積層金属膜であるＮｉ／Ａｕ（Ｎｉ：膜厚が約１０ｎｍ／Ａｕ：膜厚が約３００ｎｍ）を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する積層金属膜により、ゲート電極４１が形成される。
（本実施の形態における半導体装置の特性）
図１０〜図１３は、図１（ａ）に示される構造のＨＥＭＴ、図１（ｂ）に示される構造のＨＥＭＴ及び本実施の形態における半導体装置であるＨＥＭＴにおける諸特性を示す。尚、図１０〜図１３においては、本実施の形態における半導体装置であるＨＥＭＴを７Ａに示す。また、前述したように、図１（ａ）に示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴを１Ａに示し、図１（ｂ）に示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴを１Ｂに示す。
図１０は、キャップ層となるＧａＮの表面におけるＯ／Ｇａ比を示すものである。７Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、Ｏ／Ｇａの比は約０．３４であった。この値は、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも低く、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴと同程度である。
図１１は、ゲート電極における閾値変動を示すものである。７Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、閾値変動は約０．２Ｖであった。この値は、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも低く、更には、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴよりも低い。
図１２は、ゲート絶縁膜となる絶縁膜における密度を示すものである。７Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、密度は約３．３ｇ／ｃｍ３であった。この値は、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴよりも高く、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴと同程度である。
図１３は、ドレイン−ソース間における耐圧を示すものである。７Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、耐圧は約４１０Ｖであった。この値は、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴよりも高く、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴと同程度である。
このように、本実施の形態における半導体装置であるＨＥＭＴは、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜を用いたＨＥＭＴの利点と水蒸気酸化方式により成膜された酸化アルミニウム膜を用いたＨＥＭＴの利点の双方を兼ね備えている。
即ち、本実施の形態における半導体装置におけるＨＥＭＴは、ＧａＮの表面におけるＯ／Ｇａ比及びゲート電極における閾値変動の観点においては、１Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜を用いたものと同程度以上の特性を有している。また、絶縁膜における密度及びドレイン−ソース間における耐圧の観点においては、１Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜を用いたものと同程度の特性を有している。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態はゲートリセス構造を有する半導体装置である。
（ＡＬＤ法により成膜した酸化アルミニウム膜の特性）
最初に、第１の実施の形態において記載したものとは異なる構造のゲートリセスが形成された構造の半導体装置を作製した。具体的には、図１４に示すように、ゲートリセスを形成したものに、ゲート絶縁膜に水蒸気酸化方式により成膜した酸化アルミニウム膜を用いた半導体装置と、酸素プラズマ酸化方式により成膜した酸化アルミニウム膜を用いた半導体装置とを作製した。
図１４（ａ）に示す半導体装置は、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いた構造のＨＥＭＴである。具体的には、基板９１０の上に、窒化物半導体層として、ＧａＮにより形成された電子走行層９２１、ＡｌＧａＮにより形成された電子供給層９２２、ＧａＮにより形成されたキャップ層９２３が積層形成されている。これにより、電子走行層９２１と電子供給層９２２との界面近傍における電子走行層９２１には、２ＤＥＧ９２１ａが形成される。この後、窒化物半導体層の一部、例えば、キャップ層９２３と電子供給層９２２の一部をエッチング等により除去することによりゲートリセス９５０を形成する。このように形成されたゲートリセス９５０及びキャップ層９２３の上には、ゲート絶縁膜として、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１が形成されており、この酸化アルミニウム膜９３１の上には、ゲート電極９４１が形成されている。尚、電子供給層９２２の上には、ソース電極９４２及びドレイン電極９４３が形成されている。
また、図１４（ｂ）に示す半導体装置は、ゲート絶縁膜を水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いた構造のＨＥＭＴである。具体的には、基板９１０の上に、窒化物半導体層として、ＧａＮにより形成された電子走行層９２１、ＡｌＧａＮにより形成された電子供給層９２２、ＧａＮにより形成されたキャップ層９２３が積層形成されている。これにより、電子走行層９２１と電子供給層９２２との界面近傍における電子走行層９２１には、２ＤＥＧ９２１ａが形成される。この後、窒化物半導体層の一部、例えば、キャップ層９２３と電子供給層９２２の一部をエッチング等により除去することによりゲートリセス９５０を形成する。このように形成されたゲートリセス９５０及びキャップ層９２３の上には、ゲート絶縁膜として、水蒸気酸化方式により形成された酸化アルミニウム膜９３２が形成されており、この酸化アルミニウム膜９３２の上には、ゲート電極９４１が形成されている。また、電子供給層９２２の上には、ソース電極９４２及びドレイン電極９４３が形成されている。
図１５〜図１８は、図１４（ａ）に示される構造のＨＥＭＴと図１４（ｂ）に示される構造のＨＥＭＴにおける諸特性を示す。尚、図１４（ａ）に示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴを１４Ａに示し、図１４（ｂ）に示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴを１４Ｂに示す。
図１５は、電子供給層９２２及びキャップ層９２３となるＡｌＧａＮ及びＧａＮの表面におけるＯ／（Ａｌ＋Ｇａ）比を示すものである。１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴの場合では、Ｏ／（Ａｌ＋Ｇａ）の比は約０．７８である。これに対し、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの場合では、Ｏ／（Ａｌ＋Ｇａ）の比は約０．３８である。即ち、ＧａＮの表面のＯ／（Ａｌ＋Ｇａ）の比は、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたものよりも、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたものの方が低い。
図１６は、ゲート電極９４１における閾値変動を示すものである。１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴの場合では、閾値変動は約２Ｖである。これに対し、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの場合では、閾値変動は約０．３Ｖである。即ち、ゲート電極９４１における閾値変動は、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの方が低い。
図１７は、ゲート絶縁膜における密度を示すものである。１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１の場合では、密度は約３．３ｇ／ｃｍ３である。これに対し、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２の場合では、密度は約２．９ｇ／ｃｍ３である。このように、ゲート絶縁膜における膜密度は、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１よりも、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２の方が低い。
図１８は、ドレイン−ソース間における耐圧を示すものである。１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴの場合では、耐圧は約４１０Ｖである。これに対し、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの場合では、耐圧は約１１０Ｖである。即ち、ドレイン−ソース間における耐圧は、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴの方が低い。
以上より、ゲート絶縁膜としては、表面におけるＯ／（Ａｌ＋Ｇａ）の比及びゲート電極における閾値変動の観点からは、１４Ａに示される酸化アルミニウム膜９３１を用いたものよりも、１４Ｂに示される酸化アルミニウム膜９３２を用いたものの方が好ましい。一方、ゲート絶縁膜における密度及びドレイン−ソース間における耐圧の観点からは、１４Ｂに示される酸化アルミニウム膜９３２を用いたものよりも、１４Ａに示される酸化アルミニウム膜９３１を用いたものの方が好ましい。
即ち、ゲート絶縁膜は、表面におけるＯ／（Ａｌ＋Ｇａ）の比及び閾値変動の観点からは、水蒸気酸化方式により成膜された酸化アルミニウム膜９３２が好ましい。また、膜密度及び耐圧の観点からは酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１が好ましい。
以上、ゲートリセスを形成したＨＥＭＴにおいても、若干の差はあるものの、上述したゲートリセスが形成されていないＨＥＭＴと同様の傾向にある。
（半導体装置）
次に、第２の実施の形態における半導体装置であるＨＥＭＴについて、図１９に基づき説明する。本実施の形態における半導体装置であるＨＥＭＴは、基板１０の上に、窒化物半導体層として、ＧａＮにより形成された電子走行層２１、ＡｌＧａＮにより形成された電子供給層２２、ＧａＮにより形成されたキャップ層２３が積層形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが形成される。本実施の形態においては、電子走行層２１を第１の半導体層と、電子供給層２２を第２の半導体層と、キャップ層２３を第３の半導体層と記載する場合がある。
また、本実施の形態においては、窒化物半導体層の一部、例えば、キャップ層２３と電子供給層２２の一部をエッチング等により除去することによりゲートリセス１５０が形成されている。このようにゲートリセス１５０を形成することにより、ゲートリセス１５０が形成されている領域の直下において、２ＤＥＧ２１ａを消失させることができる。ゲート絶縁膜となる絶縁膜３０は、露出している電子供給層２２及びキャップ層２３の上に形成されている。絶縁膜３０は、酸化アルミニウム膜により形成されており、電子供給層２２及びキャップ層２３が形成されている側より、第１の絶縁膜３１、第２の絶縁膜３２の順に積層されたものである。第１の絶縁膜３１は、水蒸気酸化方式により成膜された酸化アルミニウム膜により形成されており、第２の絶縁膜３２は、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜により形成されている。また、絶縁膜３０の上には、ゲート電極４１が形成されており、電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。尚、図１９においては、キャップ層２３の上に絶縁膜３０が形成されている構造のものを示すが、本実施の形態における半導体装置は、キャップ層２３が形成されていないものであって、電子供給層２２の上に絶縁膜３０が形成されている構造のものであってもよい。
また、本実施の形態における半導体装置は、ＡｌＧａＮとＧａＮを用いたＨＥＭＴ以外にも、ＩｎＡｌＮ、ＩｎＧａＡｌＮ等の材料を用いた窒化物半導体材料を用いた半導体装置においても適用可能である。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２０〜図２２に基づき説明する。
最初に、図２０（ａ）に示すように、基板１０上に、不図示のバッファ層、電子走行層２１、電子供給層２２、キャップ層２３等からなる窒化物半導体層をＭＯＶＰＥ法により形成する。尚、これらの窒化物半導体層は、ＭＯＶＰＥによるエピタキシャル成長により形成されているが、ＭＯＶＰＥ以外の方法、例えば、ＭＢＥ法により形成してもよい。基板１０には、シリコン基板が用いられており、不図示のバッファ層は、厚さが０．１μｍのＡｌＮにより形成されている。電子走行層２１は、厚さが３μｍのｉ−Ｇａｎにより形成されており、電子供給層２２は、厚さが３０ｎｍのｎ−ＡｌＧａＮにより形成されており、キャップ層２３は、厚さが５ｎｍのｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には２ＤＥＧ２１ａが形成される。
本実施の形態においては、ＭＯＶＰＥによりＡｌＮ、ＧａＮ、ＡｌＧａＮを形成する際には、原料ガスとして、Ａｌ源となるトリメチルアルミニウム（ＴＭＡ）、Ｇａ源となるトリメチルガリウム（ＴＭＧ）、Ｎ源となるアンモニア（ＮＨ３）等のガスが用いられる。窒化物半導体層であるＡｌＮ、ＧａＮ、ＡｌＧａＮの層は、上述した原料ガスを成膜される窒化物半導体層の組成に応じて所定の割合で混合させて供給することにより成膜することができる。尚、本実施の形態における半導体装置において、ＭＯＶＰＥにより窒化物半導体層を形成する際には、アンモニアガスの流量は１００ｃｃｍ〜１０ＬＭであり、成膜する際の装置内部の圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ、成長温度は１０００℃〜１２００℃である。
電子供給層２２となるｎ−ＡｌＧａＮには、ｎ型となる不純物元素としてＳｉがドープされている。具体的には、電子供給層２２の成膜の際に、ＳｉＨ４ガスを所定の流量で原料ガスに添加することにより、電子供給層２２にＳｉをドーピングすることができる。このように形成されたｎ−ＡｌＧａＮにドーピングされているＳｉの濃度は、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、約５×１０１８ｃｍ−３である。
また、キャップ層２３となるｎ−ＧａＮには、ｎ型となる不純物元素としてＳｉがドープされている。具体的には、キャップ層２３の成膜の際に、ＳｉＨ４ガスを所定の流量で原料ガスに添加することにより、キャップ層２３にＳｉをドーピングすることができる。このように形成されたｎ−ＧａＮにドーピングされているＳｉの濃度は、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、約５×１０１８ｃｍ−３である。
次に、図２０（ｂ）に示すように、窒化物半導体層であるキャップ層２３及び電子供給層２２の一部にゲートリセス１５０を形成する。具体的には、キャップ層２３の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲートリセス１５０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域におけるキャップ層２３及び電子供給層２２の一部をＲＩＥ等により除去する。これにより、ゲートリセス１５０を形成することができる。これにより、ゲートリセス１５０が形成されている領域の直下において、２ＤＥＧ２１ａを消失させることができる。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図２１（ａ）に示すように、ゲート絶縁膜となる絶縁膜３０を形成する。具体的には、ゲートリセス１５０が形成されている電子供給層２２及びキャップ層２３の表面に形成されている変質層を硫酸過水、フッ酸により洗浄した後、水洗する。この後、ＡＬＤ法により、ゲートリセス１５０が形成されている電子供給層２２及びキャップ層２３の上に、原料ガスとしてＡｌ（ＣＨ３）３とＨ２Ｏとを用いて水蒸気酸化方式により酸化アルミニウム膜を成膜することにより、第１の絶縁膜３１を形成する。この際形成される第１の絶縁膜３１の厚さは、５〜１０ｎｍであり、本実施の形態においては、厚さが５ｎｍの第１の絶縁膜３１を形成した。次に、第１の絶縁膜３１の上に、原料ガスとしてＡｌ（ＣＨ３）３とＯ２とを用いて酸素プラズマ酸化方式により酸化アルミニウム膜を成膜することにより、第２の絶縁膜３２を形成する。この際形成される第２の絶縁膜３２の厚さは、１０〜１００ｎｍであり、本実施の形態においては、厚さが３５ｎｍの第２の絶縁膜３２を形成した。これにより、第１の絶縁膜３１と第２の絶縁膜３２により絶縁膜３０が形成される。この後、７００℃〜８００℃の温度でアニールを行なう。
次に、図２１（ｂ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、絶縁膜３０の上に、フォトレジストを塗布し露光装置による露光、現像を行なうことによりソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、フッ素系ガス、塩素系ガス等を用いたＲＩＥ等によるドライエッチングにより、レジストパターンが形成されていない領域における絶縁膜３０、キャップ層２３及び電子供給層２２の一部または全部を除去する。この際行われる窒化物半導体におけるドライエッチングの条件は、例えば、塩素（Ｃｌ２）ガスの流量が約３０ｓｃｃｍ、チャンバー内の圧力が約２Ｐａ、ＲＦ投入電力が２０Ｗである。この後、不図示のレジストパターンを除去した後、再びフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により、積層金属膜であるＴａ／Ａｌを成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する積層金属膜により、ソース電極４２及びドレイン電極４３が形成される。この後、約５５０℃でアニール処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図２２に示すように、ゲート電極４１を形成する。具体的には、絶縁膜３０の上に、下層レジスト（例えば、商品名ＰＭＧＩ：米国マイクロケム社製）及び上層レジスト（例えば、商品名ＰＦＩ３２−Ａ８：住友化学社製）を各々スピンコート法等により塗布する。この後、露光装置による露光、現像を行なうことにより、上層レジストに、例えば、直径が約０．８μｍの開口部を形成する。この後、上層レジストをマスクとして、上層レジストの開口部において露出している下層レジストをアルカリ現像液によりウェットエッチングにより除去する。次に、真空蒸着により積層金属膜であるＮｉ／Ａｕ（Ｎｉ：膜厚が約１０ｎｍ／Ａｕ：膜厚が約３００ｎｍ）を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する積層金属膜により、ゲート電極４１が形成される。
（本実施の形態における半導体装置の特性）
図２３〜図２６は、図１４（ａ）に示される構造のＨＥＭＴ、図１４（ｂ）に示される構造のＨＥＭＴ及び本実施の形態における半導体装置であるＨＥＭＴにおける諸特性を示す。尚、図２３〜図２６においては、本実施の形態における半導体装置であるＨＥＭＴを１９Ａに示す。また、前述したように図１４（ａ）に示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴを１４Ａに示し、図１４（ｂ）に示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴを１４Ｂに示す。
図２３は、電子供給層及びキャップ層となるＡｌＧａＮ及びＧａＮの表面におけるＯ／（Ａｌ＋Ｇａ）の比を示すものである。１９Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、Ｏ／（Ａｌ＋Ｇａ）の比は約０．３４であった。この値は、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも低く、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴと同程度である。
図２４は、ゲート電極における閾値変動を示すものである。１９Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、閾値変動は約０．２５Ｖであった。この値は、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴよりも低く、更には、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴよりも低い。
図２５は、ゲート絶縁膜となる絶縁膜における密度を示すものである。１９Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、密度は約３．３ｇ／ｃｍ３であった。この値は、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴよりも高く、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴと同程度である。
図２６は、ドレイン−ソース間における耐圧を示すものである。１９Ａに示される本実施の形態における半導体装置であるＨＥＭＴの場合では、耐圧は約４１０Ｖであった。この値は、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜９３２を用いたＨＥＭＴよりも高く、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜９３１を用いたＨＥＭＴと同程度である。
このように、本実施の形態における半導体装置であるＨＥＭＴは、酸素プラズマ酸化方式により成膜された酸化アルミニウム膜を用いたＨＥＭＴの利点と水蒸気酸化方式により成膜された酸化アルミニウム膜を用いたＨＥＭＴの利点の双方を兼ね備えている。
即ち、本実施の形態における半導体装置におけるＨＥＭＴは、ＧａＮの表面におけるＯ／Ｇａ比及びゲート電極における閾値変動の観点においては、１４Ｂに示される水蒸気酸化方式により成膜された酸化アルミニウム膜を用いたものと同程度以上の特性を有している。また、ゲート絶縁膜となる絶縁膜における密度及びドレイン−ソース間における耐圧の観点においては、１４Ａに示される酸素プラズマ酸化方式により成膜された酸化アルミニウム膜を用いたものと同程度の特性を有している。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２３に基づき説明する。尚、図２３は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１及び第２の実施の形態に示されているものとは、異なっている。
（半導体デバイス）
図２７に示されるものは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものである。
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１または第２の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３は、Ａｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドの一種であり、第１または第２の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドの一種であり、第１または第２の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドの一種であり、第１または第２の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
（ＰＦＣ回路、電源装置及び高周波増幅器）
次に、本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器は、第１または第２の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
（ＰＦＣ回路）
次に、本実施の形態におけるＰＦＣ（Power Factor Correction）回路について説明する。本実施の形態におけるＰＦＣ回路は、第１または第２の実施の形態における半導体装置を有するものである。
図２８に基づき、本実施の形態におけるＰＦＣ回路について説明する。本実施の形態におけるＰＦＣ回路４５０は、スイッチ素子（トランジスタ）４５１と、ダイオード４５２と、チョークコイル４５３と、コンデンサ４５４、４５５と、ダイオードブリッジ４５６と、不図示の交流電源とを有している。スイッチ素子４５１には、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている。
ＰＦＣ回路４５０では、スイッチ素子４５１のドレイン電極とダイオード４５２のアノード端子及びチョークコイル４５３の一方の端子とが接続されている。また、スイッチ素子４５１のソース電極とコンデンサ４５４の一方の端子及びコンデンサ４５５の一方の端子とが接続されおり、コンデンサ４５４の他方の端子とチョークコイル４５３の他方の端子とが接続されている。コンデンサ４５５の他方の端子とダイオード４５２のカソード端子とが接続されており、コンデンサ４５４の双方の端子間にはダイオードブリッジ４５６を介して不図示の交流電源が接続されている。このようなＰＦＣ回路４５０においては、コンデンサ４５５の双方端子間より、直流（ＤＣ）が出力される。
（電源装置）
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第１または第２の実施の形態における半導体装置であるＨＥＭＴを有する電源装置である。
図２９に基づき本実施の形態における電源装置について説明する。本実施の形態における電源装置は、前述した本実施の形態におけるＰＦＣ回路４５０を含んだ構造のものである。
本実施の形態における電源装置は、高圧の一次側回路４６１及び低圧の二次側回路４６２と、一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３とを有している。
一次側回路４６１は、前述した本実施の形態におけるＰＦＣ回路４５０と、ＰＦＣ回路４５０のコンデンサ４５５の双方の端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４６０とを有している。フルブリッジインバータ回路４６０は、複数（ここでは４つ）のスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄを有している。また、二次側回路４６２は、複数（ここでは３つ）のスイッチ素子４６５ａ、４６５ｂ、４６５ｃを有している。尚、ダイオードブリッジ４５６には、交流電源４５７が接続されている。
本実施の形態においては、一次側回路４６１におけるＰＦＣ回路４５０のスイッチ素子４５１において、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている。更に、フルブリッジインバータ回路４６０におけるスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄにおいて、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている。一方、二次側回路４６２のスイッチ素子４６５ａ、４６５ｂ、４６５ｃは、シリコンを用いた通常のＭＩＳ構造のＦＥＴが用いられている。
（高周波増幅器）
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている構造のものである。
図３０に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、ディジタル・プレディストーション回路４７１、ミキサー４７２ａ、４７２ｂ、パワーアンプ４７３及び方向性結合器４７４を備えている。
ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償するものである。ミキサー４７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１または第２の実施の形態における半導体装置であるＨＥＭＴを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。尚、図３０では、例えばスイッチの切り替えにより、出力側の信号をミキサー４７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体層を形成する工程と、
前記窒化物半導体層の上に、Ｈ２Ｏを含む原料ガスを用いて水蒸気酸化によるＡＬＤ法またはＯ３を含む原料ガスを用いた酸化によるＡＬＤ法により第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、Ｏ２を含む原料ガスを用いて酸素プラズマ酸化によるＡＬＤ法により第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、ゲート電極を形成する工程と、
前記窒化物半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層とを含むものであることを特徴とする半導体装置の製造方法。
（付記２）
前記窒化物半導体層は、前記第２の半導体層の上に形成された第３の半導体層を含むものであることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記窒化物半導体層を形成する工程の後であって、前記第１の絶縁膜を形成する工程の前に、
前記ゲート電極が形成される領域において、窒化物半導体層の一部を除去することにより、リセスを形成する工程を有するものであることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４）
前記第１の絶縁膜と前記第２の絶縁膜は、ともに酸化アルミニウムにより形成されているものであることを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記第１の絶縁膜を形成する工程において、前記第１の絶縁膜は、原料ガスとして、トリメチルアルミニウムとＨ２Ｏとを用いて水蒸気酸化によるＡＬＤ法により形成されるものであることを特徴とする付記４に記載の半導体装置の製造方法。
（付記６）
前記第２の絶縁膜を形成する工程において、前記第２の絶縁膜は、原料ガスとして、トリメチルアルミニウムとＯ２またはオゾンを用いて酸素プラズマ酸化によるＡＬＤ法により形成されるものであることを特徴とする付記４または５に記載の半導体装置の製造方法。
（付記７）
前記第２の絶縁膜を形成する工程の後、７００℃以上、８００℃以下の温度で熱処理を行なう熱処理工程を有することを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８）
基板の上に形成された窒化物半導体層と、
前記窒化物半導体層の上に形成された絶縁膜と、
前記絶縁膜の上に形成されたゲート電極と、
前記窒化物半導体層と接して形成されたソース電極及びドレイン電極と、
を有し、
前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、を含むものであって、
前記絶縁膜は、ＡＬＤ法により成膜されたものであって、前記第２の半導体層の側より、第１の絶縁膜、第２の絶縁膜が順次積層されたものであって、
前記第１の絶縁膜の密度よりも、前記第２の絶縁膜の密度が高いものであることを特徴とする半導体装置。
（付記９）
前記第１の絶縁膜は、Ｈ２Ｏを含む原料ガスを用いて水蒸気酸化により形成されたものであって、
前記第２の絶縁膜は、Ｏ２を含む原料ガスを用いて酸素プラズマ酸化により形成されたものまたはＯ３を含む原料ガスを用いた酸化により形成されたものであることを特徴とする付記８に記載の半導体装置。
（付記１０）
基板の上に形成された窒化物半導体層と、
前記窒化物半導体層の上に形成された絶縁膜と、
前記絶縁膜の上に形成されたゲート電極と、
前記窒化物半導体層と接して形成されたソース電極及びドレイン電極と、
を有し、
前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、を含むものであって、
前記窒化物半導体層における前記窒化物半導体層と前記絶縁膜との界面近傍には、前記窒化物半導体に含まれる金属原子に対する酸素原子の割合が、０．４以下であることを特徴とする半導体装置。
（付記１１）
前記絶縁膜は、アルミニウム、ハフニウム、シリコン、ニッケルにおける酸化物、窒化物、酸窒化物のうち、１または２以上が含まれるものであることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記絶縁膜は、酸化アルミニウムであることを特徴とする付記８から１１のいずれかに記載の半導体装置。
（付記１３）
前記絶縁膜に含まれる水酸化アルミニウムの濃度は、４％以下であることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記窒化物半導体層は、前記第２の半導体層の上に形成された第３の半導体層を含むものであることを特徴とする付記８から１３のいずれかに記載の半導体装置。
（付記１５）
前記第３の半導体層は、ＧａＮを含む材料により形成されているものであることを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記第１の半導体層は、ＧａＮを含む材料により形成されているものであることを特徴とする付記８から１５のいずれかに記載の半導体装置。
（付記１７）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されているものであることを特徴とする付記８から１６のいずれかに記載の半導体装置。
（付記１８）
前記半導体装置はＨＥＭＴを含むものであることを特徴とする付記８から１７のいずれかに記載の半導体装置。
（付記１９）
付記８から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記８から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
２３ キャップ層（第３の半導体層）
３０ 絶縁膜
３１ 第１の絶縁膜
３２ 第２の絶縁膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極

Claims (5)

  1. 基板の上に、窒化物半導体層を形成する工程と、
    前記窒化物半導体層の上に、Ｈ２Ｏを含む原料ガスを用いて水蒸気酸化によるＡＬＤ法により第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上に、Ｏ２を含む原料ガスを用いて酸素プラズマ酸化によるＡＬＤ法またはＯ３を含む原料ガスを用いた酸化によるＡＬＤ法により第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の上に、ゲート電極を形成する工程と、
    前記窒化物半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記窒化物半導体層は、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層とを含むものであることを特徴とする半導体装置の製造方法。
  2. 前記窒化物半導体層は、前記第２の半導体層の上に形成された第３の半導体層を含むものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記窒化物半導体層を形成する工程の後であって、前記第１の絶縁膜を形成する工程の前に、
    前記ゲート電極が形成される領域において、窒化物半導体層の一部を除去することにより、リセスを形成する工程を有するものであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１の絶縁膜と前記第２の絶縁膜は、ともに酸化アルミニウムにより形成されているものであることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記第２の絶縁膜を形成する工程の後、７００℃以上、８００℃以下の温度で熱処理を行なう熱処理工程を有することを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
JP2012061259A 2012-03-16 2012-03-16 半導体装置の製造方法 Active JP5957994B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012061259A JP5957994B2 (ja) 2012-03-16 2012-03-16 半導体装置の製造方法
US13/721,257 US20130240896A1 (en) 2012-03-16 2012-12-20 Semiconductor device and method of fabricating semiconductor device
TW101149489A TWI550855B (zh) 2012-03-16 2012-12-24 半導體裝置及半導體裝置之製造方法
CN201210576962.2A CN103311290B (zh) 2012-03-16 2012-12-26 半导体器件及制造半导体器件的方法
KR1020120154379A KR101432910B1 (ko) 2012-03-16 2012-12-27 반도체 장치의 제조 방법 및 반도체 장치
US14/742,165 US10043897B2 (en) 2012-03-16 2015-06-17 Semiconductor device and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061259A JP5957994B2 (ja) 2012-03-16 2012-03-16 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015233716A Division JP6107922B2 (ja) 2015-11-30 2015-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2013197220A JP2013197220A (ja) 2013-09-30
JP5957994B2 true JP5957994B2 (ja) 2016-07-27

Family

ID=49136308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061259A Active JP5957994B2 (ja) 2012-03-16 2012-03-16 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US20130240896A1 (ja)
JP (1) JP5957994B2 (ja)
KR (1) KR101432910B1 (ja)
CN (1) CN103311290B (ja)
TW (1) TWI550855B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796097B2 (en) 2012-04-26 2014-08-05 University Of South Carolina Selectively area regrown III-nitride high electron mobility transistor
JP6253886B2 (ja) * 2013-01-09 2017-12-27 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
US20150079738A1 (en) * 2013-06-18 2015-03-19 Stephen P. Barlow Method for producing trench high electron mobility devices
US10312360B2 (en) * 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
TWI577022B (zh) * 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015099865A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
US9343544B2 (en) * 2014-03-24 2016-05-17 University Of South Carolina Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate
JP2015198210A (ja) * 2014-04-03 2015-11-09 三菱電機株式会社 半導体装置およびその製造方法
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6528366B2 (ja) * 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6337726B2 (ja) * 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
JP6341077B2 (ja) 2014-12-09 2018-06-13 豊田合成株式会社 半導体装置の製造方法
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US10256294B2 (en) * 2015-05-18 2019-04-09 Qorvo Us, Inc. Vertical gallium nitride power field-effect transistor with a field plate structure
JP2017050316A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 発光素子の製造方法
JP6631160B2 (ja) * 2015-10-29 2020-01-15 富士通株式会社 半導体装置、電源装置、高周波増幅器
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
JP6649586B2 (ja) * 2016-07-12 2020-02-19 富士通株式会社 化合物半導体装置及びその製造方法
CN109478567B (zh) * 2016-07-15 2022-12-16 罗姆股份有限公司 半导体装置
JPWO2018037530A1 (ja) * 2016-08-25 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法
CN109690734B (zh) * 2016-10-07 2023-10-24 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
JP6659871B2 (ja) * 2017-04-14 2020-03-04 ダイナックス セミコンダクター インコーポレイテッドＤｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイス及びその製造方法
TWI649873B (zh) 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
JP7013710B2 (ja) * 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
DE102018101558A1 (de) * 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
CN108922849B (zh) * 2018-07-13 2019-07-12 苏州汉骅半导体有限公司 半导体结构制造方法
JP2019071497A (ja) * 2019-02-13 2019-05-09 豊田合成株式会社 半導体装置およびその製造方法
JP7175804B2 (ja) * 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
JP7371384B2 (ja) * 2019-08-01 2023-10-31 富士通株式会社 化合物半導体装置及びその製造方法
KR102489736B1 (ko) * 2021-03-02 2023-01-19 인하대학교 산학협력단 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자
CN116387158B (zh) * 2023-04-18 2024-02-02 山东大学 一种高性能GaN MIS-HEMT的制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
EP1634323A4 (en) * 2003-06-13 2008-06-04 Univ North Carolina State COMPLEX OXIDES FOR USE IN SEMICONDUCTOR DEVICES AND ASSOCIATED METHODS
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2006222414A (ja) 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
KR100640654B1 (ko) * 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
WO2008041277A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Limited Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
CN102239549B (zh) * 2008-12-08 2014-01-01 住友化学株式会社 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
KR101092467B1 (ko) * 2009-12-14 2011-12-13 경북대학교 산학협력단 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US8227833B2 (en) * 2009-12-23 2012-07-24 Intel Corporation Dual layer gate dielectrics for non-silicon semiconductor devices
KR20110078326A (ko) * 2009-12-31 2011-07-07 삼성전자주식회사 유전막 형성 방법 및 이를 이용한 반도체 소자 제조 방법
JP2011198837A (ja) 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011210750A (ja) 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2011210830A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
JP2012004513A (ja) 2010-06-21 2012-01-05 Nagoya Institute Of Technology 半導体基板の製造方法および半導体装置の製造方法
US20130146943A1 (en) * 2011-12-12 2013-06-13 John P. EDWARDS In situ grown gate dielectric and field plate dielectric

Also Published As

Publication number Publication date
US20130240896A1 (en) 2013-09-19
CN103311290A (zh) 2013-09-18
US10043897B2 (en) 2018-08-07
US20150311333A1 (en) 2015-10-29
CN103311290B (zh) 2016-08-03
TW201340316A (zh) 2013-10-01
KR101432910B1 (ko) 2014-08-21
JP2013197220A (ja) 2013-09-30
TWI550855B (zh) 2016-09-21
KR20130105283A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5957994B2 (ja) 半導体装置の製造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP6161246B2 (ja) 半導体装置及び半導体装置の製造方法
US9478539B1 (en) Compound semiconductor device and method of manufacturing the same
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
JP6136573B2 (ja) 半導体装置及び半導体装置の製造方法
US9269782B2 (en) Semiconductor device
US20130082336A1 (en) Semiconductor device and method for fabricating the same
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2014229838A (ja) 半導体装置及び半導体装置の製造方法
US9899492B2 (en) Compound semiconductor device and method for manufacturing the same
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2018085414A (ja) 化合物半導体装置
JP2013077630A (ja) 半導体装置及びその製造方法
JP6107922B2 (ja) 半導体装置
JP6106951B2 (ja) 半導体装置及び半導体装置の製造方法
US11387357B2 (en) Compound semiconductor device, method for manufacturing the same and amplifier
US20240006526A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP2019050233A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5957994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150