CN103311290B - 半导体器件及制造半导体器件的方法 - Google Patents

半导体器件及制造半导体器件的方法 Download PDF

Info

Publication number
CN103311290B
CN103311290B CN201210576962.2A CN201210576962A CN103311290B CN 103311290 B CN103311290 B CN 103311290B CN 201210576962 A CN201210576962 A CN 201210576962A CN 103311290 B CN103311290 B CN 103311290B
Authority
CN
China
Prior art keywords
semiconductor layer
insulating barrier
semiconductor device
layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210576962.2A
Other languages
English (en)
Other versions
CN103311290A (zh
Inventor
尾崎史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103311290A publication Critical patent/CN103311290A/zh
Application granted granted Critical
Publication of CN103311290B publication Critical patent/CN103311290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件和制造半导体器件的方法。具体而言，提供一种制造半导体器件的方法，可以在衬底上形成氮化物半导体层，通过ALD的蒸汽氧化在氮化物半导体层上形成第一绝缘层，通过ALD的氧等离子体氧化在第一绝缘层上形成第二绝缘层，在第二绝缘层上形成栅电极，以及在氮化物半导体层上形成源电极和漏电极。该氮化物半导体层可以包括在衬底上的第一半导体层和在第一半导体层上的第二半导体层。

Description

半导体器件及制造半导体器件的方法
技术领域
本文讨论的实施方案涉及半导体器件及制造该半导体器件的方法。
背景技术
作为氮化物半导体的材料如GaN、AlN和InN和这样的氮化物半导体的混合晶体的材料具有相对宽的带隙并且因此可以用于高输出的电子器件、短波长光发光器件等。例如，氮化物半导体GaN具有大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)的3.4eV带隙。
高输出电子器件可以包括FET(场效应晶体管)，特别是HEMT(高电子迁移率晶体管)。使用氮化物半导体的HEMT可以用于高输出、高效率放大器、高功率开关器件等。具体地，在使用AlGaN电子供给层和GaN沟道层的HEMT中，由AlGaN和GaN的晶格常数的差异引起的失真导致在AlGaN中产生压电极化，并且产生高浓度的2DEG(twodimensionalgas，二维电子气)。因此，这种HEMT可以在高电压下操作，并且可以用于高效率开关器件和在电动车等中使用的高电压功率器件。
通常，即使是在没有电压被施加到栅电极等的状态下，2DEG也存在于栅极正下方的区域中，并且所制造的器件成为常通器件。因此，一般而言，为了制造常断器件，通过蚀刻移除栅电极所形成的区域中的氮化物半导体层的一部分，以降低沟道和栅电极之间的距离并且形成栅极凹部结构。
从器件等的改善特性的角度来看，可以在栅电极和氮化物半导体层之间形成栅绝缘层。通过ALD(原子层沉积)形成的氧化铝(Al2O3)适合于这样的栅极绝缘层，并且因为耐受电压可以是10MV/cm到30MV/cm和更高，所以可以被认为是用作栅极绝缘层的很有前途的材料。
例如，在日本公开特许公报第2002-359256中提出的场效应化合物半导体器件。
在通过ALD形成的氧化铝层中可能存在源自源气体的杂质残留物。更具体地，在通过ALD形成的氧化铝层中，羟基(OH基)可能以氢氧化铝(Al(OH)x)的状态保留，并且该OH基可以用作电子陷阱。因此，该电子陷阱可以导致栅极电压的阈值变化，并且阻碍了常断器件的制造。
另一方面，可以在氮化物半导体层如GaN上形成氧化铝层。然而，在GaN和氧化铝层之间的界面处可能形成GaOx，GaOx也可以用作电子陷阱。因此，该电子陷阱可能导致栅极电压的阈值变化，并且同样地阻碍常断器件的制造。
如果在栅极凹部结构上形成栅极绝缘层，则阶梯覆盖性(stepcoverage)可能变得相对较差。然而，在通过ALD形成氧化铝层的情况下，可以获得良好的阶梯覆盖性。
发明内容
因此，本实施方案的一个方面的一个目的是提供一种使用氮化物半导体并且可以降低栅极电压的阀值变化的半导体器件，以及一种具有高均一性和成品率的制造这种半导体器件的方法。
根据本发明的一个方面，制造半导体器件的方法可以包括在衬底上形成氮化物半导体层；通过使用H2O源气体的ALD(原子层沉积)的蒸汽氧化或通过使用O3源气体的ALD的氧等离子体氧化在氮化物半导体层上形成第一绝缘层；通过使用O2源气体的ALD的氧等离子体氧化在第一绝缘层上形成第二绝缘层；在第二绝缘层上形成栅电极；以及在氮化物半导体层上形成源电极和漏电极，其中形成氮化物半导体层包括在衬底上形成第一半导体层和在第一半导体层上形成第二半导体层。
借助于在权利要求中具体指出的元件和组合，可以实现和获得本发明的目的和优点。
应该理解，上述总体描述和以下详细描述二者都是示例性和说明性的，而非限制要求保护的本发明。
附图说明
图1A和图1B是用于说明具有未形成凹部的结构的半导体器件的截面图；
图2是用于说明具有未形成凹部的结构的半导体器件的GaN表面的O/Ga比的图；
图3是用于说明具有未形成凹部的结构的半导体器件的阈值变化的图；
图4是用于说明具有未形成凹部的结构的半导体器件中的绝缘层的密度的图；
图5是用于说明具有未形成凹部的结构的半导体器件的耐受电压的图；
图6是用于说明对于进行热处理的情况的氢氧化铝浓度和阈值变化的图；
图7是示出第一实施方案中的半导体器件的结构的截面图；
图8A和8B是用于说明制造第一实施方案的半导体器件的方法的截面图；
图9A和9B是用于说明制造第一实施方案的半导体器件的方法的截面图；
图10是用于说明第一实施方案的半导体器件的GaN表面上的O/Ga比的图；
图11是用于说明第一实施方案的半导体器件的阈值变化的图；
图12是用于说明第一实施方案的半导体器件中的绝缘层的密度的图；
图13是用于说明第一实施方案的半导体器件的耐受电压的图；
图14A和图14B是用于说明具有形成有凹部的结构的半导体器件的截面图；
图15是用于说明具有形成有凹部的结构的半导体器件的AlGaN和GaN表面上O/(Al+Ga)比的图；
图16是用于说明具有形成有凹部的结构的半导体器件的阈值变化的图；
图17是用于说明具有形成有凹部的结构的半导体器件中的绝缘层的密度的图；
图18是用于说明具有形成有凹部的结构的半导体器件的耐受电压的图；
图19是示出第二实施方案中的半导体器件的结构的截面图；
图20A和图20B是用于说明制造第二实施方案中的半导体器件的方法的截面图；
图21A和图21B是用于说明制造第二实施方案中的半导体器件的方法的截面图；
图22是用于说明制造第二实施方案中的半导体器件的方法的截面图；
图23是用于说明第二实施方案中的半导体器件的AlGaN和GaN表面上的O/(Al+Ga)比的图；
图24是用于说明第二实施方案中的半导体器件的阈值变化的图；
图25是用于说明第二实施方案中的半导体器件中的绝缘层的密度的图；
图26是用于说明第二实施方案中的半导体器件的耐受电压的图；
图27是用于说明第三实施方案中的半导体器件的图；
图28是示出第三实施方案中的PFC电路的电路图；
图29是示出第三实施方案中的电源装置的电路图；以及
图30是示出第三实施方案中的高频放大器的图。
具体实施方式
将参照附图对本发明的优选实施方案进行描述。
现在将给出对根据本发明的每个实施方案中的半导体器件及制造该半导体器件的方法的描述。在以下说明中，用相同的附图标记指示相同的部分，并且将省略其描述。
[第一实施方案]
(通过ALD形成的氧化铝层的特性)
根据第一方法或第二方法通过ALD来形成氧化铝(Al2O3)层。第一方法采用蒸汽氧化通过使用三甲基铝(Al(CH3)3)和H2O作为源气体以形成氧化铝层。第二方法采用氧等离子体氧化通过使用Al(CH3)3和O2作为源气体以形成氧化铝层。在ALD中，蒸汽氧化在不产生等离子体的情况下形成层，而氧等离子体氧化通过氧气(O2)或臭氧(O3)产生等离子体来形成层。
如图1A和图1B所示，可以制造使用通过氧等离子体氧化形成的氧化铝层作为栅极绝缘层的半导体器件和使用通过蒸汽氧化形成的氧化铝层作为栅极绝缘层的半导体器件。
图1A中示出的半导体器件可以是使用通过氧等离子体氧化形成的氧化铝层931作为栅极绝缘层的HEMT。更具体地，在衬底910上可以依次堆叠GaN沟道层921、AlGaN电子供给层922和GaN盖层923作为氮化物半导体层。因此，可以在沟道层921和电子供给层922之间的界面附近、在沟道层921中形成2DEG921a。此外，可以通过氧等离子体氧化在盖层923上形成氧化铝层931作为栅极绝缘层。可以在氧化铝层931上形成栅电极941。可以在电子供给层922上形成源电极942和漏电极943。
另一方面，如图1B所示的半导体器件可以是使用通过蒸汽氧化形成的氧化铝层932作为栅极绝缘层的HEMT。更具体地，在衬底910上可以依次堆叠GaN沟道层921、AlGaN电子供给层922和GaN盖层923作为氮化物半导体层。因此，可以在沟道层921和电子供给层922之间的界面附近、在沟道层921中形成2DEG921a。此外，可以通过蒸汽氧化在盖层923上形成氧化铝层932作为栅极绝缘层。可以在氧化铝层932上形成栅电极941。可以在电子供给层922上形成源电极942和漏电极943。
接下来，将通过参照图2至图5来给出对具有图1A所示结构的HEMT和具有图1B所示结构的HEMT的特性的描述。在图2至图5中，图1A中所示的使用通过氧等离子体氧化而形成氧化铝层931的HEMT被称为HEMT1A，并且图1B中所示的使用通过蒸汽氧化而形成的氧化铝层932的HEMT被称为作为HEMT1B。
图2是用于说明具有未形成凹部的结构的半导体器件中盖层923的GaN表面上的O/Ga比(氧原子相对于镓原子的比)的图。对于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A，O/Ga比为约0.78。另一方面，对于使用通过蒸汽氧化而形成的氧化铝层932的HEMT1B，O/Ga比为约0.34。因此，使用通过蒸汽氧化而形成氧化铝层932的HEMT1B的O/Ga比低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A的O/Ga比。换句话说，对于HEMT1B而言，在氮化物半导体层和绝缘层之间的界面附近，氧原子相对于包含在氮化物半导体层中的金属原子之比可以是0.4或更低。
图3是用于说明具有未形成凹部的结构的半导体器件的栅电极941的阈值变化的图。对于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A，阈值变化为约1.9V。另一方面，对于使用通过蒸汽氧化而形成的氧化铝层932的HEMT1B，阈值变化为约0.25V。因此，使用通过蒸汽氧化而形成的氧化铝层932的HEMT1B的阈值变化低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A的阈值变化。
图4是用于说明具有未形成凹部的结构的半导体器件中的绝缘层的密度。对于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A，密度为约3.3g/cm3。另一方面，对于使用通过蒸汽氧化形成的氧化铝层932的HEMT1B，密度为约2.9g/cm3。因此，使用通过蒸汽氧化形成的氧化铝层932的HEMT1B的密度低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A的密度。
图5是用于说明具有未形成凹部的结构的半导体器件的漏极-源极耐受电压的图。对于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A，耐受电压为约420V。另一方面，对于使用通过蒸汽氧化形成的氧化铝层932的HEMT1B，耐受电压为约120V。因此，使用通过蒸汽氧化形成的氧化铝层932的HEMT1B的耐受电压低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A的耐受电压。
因此，从盖层923的GaN表面处的O/Ga比和栅电极941的阈值变化的角度来看，使用通过蒸汽氧化而形成的氧化铝层932的HEMT1B可以比使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A更加优选。另一方面，从栅极绝缘层的密度和漏极-源极的耐受电压的角度来看，使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A可以比使用通过蒸汽氧化而形成的氧化铝层932的HEMT1B更加优选。
换句话说，从GaN表面处的O/Ga比和阈值变化的角度来看，栅极绝缘层可以优选地是通过蒸汽氧化形成的氧化铝层932。另一方面，从密度和耐受电压的角度来看，栅极绝缘层可以优选地是通过氧等离子体氧化而形成的氧化铝层931。通过使用Al(CH3)3和臭氧(O3)作为源气体的氧化而形成的层可以等同于通过使用Al(CH3)3和O2作为源气体的氧化而形成的层。因此，可以通过使用Al(CH3)3和臭氧(O3)作为源气体而进行氧化的ALD代替使用Al(CH3)3和O2作为源气体进行氧化的ALD而形成该层。
(氧化铝中氢氧化铝浓度)
接下来，将给出对通过ALD而形成的氧化铝中氢氧化铝浓度的描述。在通过蒸汽氧化或氧等离子体氧化刚刚形成氧化铝层之后，在氧化铝层中可能存在残留的氢氧化铝(Al(OH)x)。然而，残留的氢氧化铝的浓度可以通过在形成氧化铝层之后进行PDA(沉积后退火)来减少。更具体地，已知的是通过PDA残留氢氧化铝的浓度可以降低到2％或更少。
图6是用于说明对于进行热处理的情况的氢氧化铝的浓度和阈值的变化的图。更具体地，图6示出了在通过ALD形成氧化铝之后进行退火的情况下的氧化铝中的氢氧化铝浓度和阈值变化的关系。在图6中，用附图标记6A表示通过氧等离子体氧化形成氧化铝层，并且用附图标记6B表示通过水蒸汽氧化形成的氧化铝层。
在刚刚形成氧化铝层之后，通过氧等离子体氧化形成的氧化铝层6A中的残留氢氧化铝的浓度稍低于通过蒸汽氧化而形成的氧化铝层6B中的残留氢氧化铝的浓度。另一方面，通过氧等离子体氧化而形成的氧化铝层6A中残留氢氧化铝的阀值变化稍高于通过蒸汽氧化形成的氧化铝层6B中的残留氢氧化铝的阀值变化。
通过在刚刚形成氧化铝层之后进行退火，对于通过氧等离子体氧化而形成的氧化铝层6A，残留氢氧化铝的浓度和阈值变化可能变小。更具体地，当退火温度为700℃时，残留氢氧化铝的浓度可以是约3.0％，并且阈值变化可以是约2.6V。另外，当退火温度为800℃时，残留氢氧化铝的浓度可以是约1.3％，并且阈值变化可以是约2.2V。
同样地，通过在刚刚形成氧化铝层之后进行退火，对于通过蒸汽氧化而形成氧化铝层6B，残留氢氧化铝的浓度和阈值变化可能变小。更具体地，当退火温度为700℃时，残留氢氧化铝的浓度可以是约3.5％，并且阈值变化可以是约1.5V。另外，当退火温度为800℃时，残余氢氧化铝的浓度可以是约1.5％，并且阈值变化可以是约0.4V。
因此，通过进行退火，可以使得对于通过蒸汽氧化而形成的氧化铝层6B而言的阈值变化甚至低于对于通过氧等离子体氧化而形成的氧化铝层6A而言的阈值变化。基于图6，退火温度可以优选地在700℃或更高并且800℃或更低的范围内，在该范围内，对于通过蒸汽氧化而形成的氧化铝层6B，阈值变化可以是2V或更低。在这种情况下，残留氢氧化铝的浓度可以是4％或更低。此外，在该退火温度范围内，对于通过氧等离子体氧化而形成的氧化铝层6A，阈值变化可以是3V或更低，并且残留氢氧化铝的浓度可以是4％或更低。超过800℃的退火温度可能是非优选的，原因是氮化物半导体层等可能会受到高退火温度的影响。
(半导体器件)
接下来，将通过参照图7给出对第一实施方案中的半导体器件的描述。图7示出了第一实施方案中的半导体器件的结构的截面图。图7中所示的HEMT是第一实施方案中的半导体器件的一个实例。图7中示出的HEMT可以包括形成在衬底10上的氮化物半导体层。氮化物半导体层可以包括依次堆叠在衬底10上的GaN沟道层21、AlGaN电子供给层22和GaN盖层23。2DEG21a可以在沟道层21和电子供给层22之间的界面附近、在沟道层21中形成。在本实施方案中，沟道层21也可以被称为第一半导体层，电子供给层22也可以被称为第二半导体层，并且盖层23也可以被称为第三半导体层。
在本实施方案中，作为栅极绝缘层的实例的绝缘层30可以形成在盖层23上。绝缘层30可以通过包括形成在盖层23上的第一绝缘层31和形成在第一绝缘层31上的第二绝缘层32的氧化铝层而形成。第一绝缘层31可以由通过蒸汽氧化而形成的氧化铝层而形成。第二绝缘层32可以由通过氧等离子体氧化而形成的氧化铝层而形成。栅电极41可以在绝缘层30上形成，并且绝缘层30、源电极42和漏电极43可以形成在电子供给层22上。图7示出其中绝缘层30形成在盖层23上的结构，然而，当未形成盖层23时，绝缘层30形成在电子供给层22上。
在本实施方案中的半导体器件并不限于使用AlGaN和GaN的HEMT，并且也可以应用于使用其他氮化物半导体材料如InAlN、InGaAlN等的半导体器件。
(制造半导体器件的方法)
接下来，将通过参照图8A到图9B给出对制造本实施方案中的半导体器件的方法的描述。图8A、图8B、图9A和图9B是用于说明制造第一实施方案的半导体器件的方法的截面图。
首先，如图8A所示，通过MOVPE(金属有机气相外延)在衬底10上依次形成包括缓冲层(未示出)、沟道层21、电子供给层22和盖层23的氮化物半导体层。尽管在该实施例中通过MOVPE来外延生长氮化物半导体层，但是也可以通过除MOVPE之外的方法来形成氮化物半导体层，例如MBE(分子束外延)。可以通过硅衬底来形成衬底10，并且可以通过厚度为0.1μm的AlN层来形成缓冲层。可以通过厚度为3μm的i-GaN来形成沟道层21，可以通过厚度为30nm的n-AlGaN形成电子供给层22，并且可以通过厚度为5nm的n-GaN形成盖层23。因此，在沟道层21和电子供给层22之间的界面附近、在沟道层21中形成2DEG21a。
在本实施方案中，在通过MOVPE形成AlN、GaN和AlGaN时，可以使用气体如作为Al源的三甲基铝(TMA)、作为Ga源的三甲基镓(TMG)和作为N源的氨气(NH3)作为源气体。可以根据每个氮化物半导体层的组成通过将上述源气体以预定比例混合来形成形成氮化物半导体层的AlN层、GaN层、AlGaN层。当通过MOVPE法形成本实施方案的半导体器件的氮化物半导体层时，氨气的流量可以是100ccm至10LM，在形成氮化物半导体层时在沉积室内部的压力可以是50托至300托，并且沉积温度可以为1000℃至1200℃。
通过掺杂有作为n型杂质元素的Si的n-AlGaN来形成电子供给层22。更具体地，在形成电子供给层22时，为了使用Si掺杂电子供给层22，可以以预定流量将SiH4气体添加到源气体。掺杂到n-AlGaN中的Si的浓度可以是1×1018cm-3到1×1020cm-3，例如约5×1018cm-3。
此外，可以通过使用作为n型杂质元素的Si进行掺杂的n-GaN来形成盖层23。更具体地，在形成盖层23时，为了使用Si掺杂盖层23，可以将SiH4气体以预定流量添加到源气体。掺杂到n-GaN中的Si的浓度可以是1×1018cm-3到1×1020cm-3，例如约5×1018cm-3。
接下来，如图8B所示，可以形成绝缘层30作为栅极绝缘层。更具体地，可以通过硫酸过氧化氢(hydrogenperoxidesulfate)和氢氟酸清洁盖层23的表面上的转化层或变质层，然后用水清洁。此后，可以通过使用Al(CH3)3和H2O作为源气体通过蒸汽氧化形成氧化铝层而在盖层23上形成第一绝缘层31。所形成的第一绝缘层31的厚度可以是5nm到10nm，并且在本实施方案中，第一绝缘层31的厚度可以是5nm。接下来，可以通过使用Al(CH3)3和O2作为源气体通过氧等离子体氧化形成氧化铝层而在第一绝缘层31上形成第二绝缘层32。形成的第二绝缘层32的厚度可以是10nm至100nm，并且在本实施方案中，第二绝缘层32的厚度可以是35nm。因此，可以通过第一绝缘层31和第二绝缘层32来形成绝缘层30。此后，可以在温度为700℃～800℃下进行退火。
接下来，如图9A所示，可以形成源电极42和漏电极43。更具体地，可以通过如下步骤在绝缘层30上形成在待形成源电极42和漏电极43的区域中具有开口的光刻胶图案(未示出)：在绝缘层30上涂覆光刻胶，将在光刻胶上的图案在曝光装置(未示出)中进行曝光，并且对曝光后的图案进行显影。此后，可以使用氟气、氯气等进行干蚀刻如RIE(反应性离子蚀刻)以移除没有形成光刻胶图案的区域中的绝缘层30、盖层23和电子供给层22的全部或一部分。用于氮化物半导体的干蚀刻条件可以包括约30sccm的氯气(Cl2)气体流量、约2Pa的室压力和20W的RF功率。然后，在移除光刻胶图案之后，可以通过如下步骤在绝缘层30上形成在待形成源电极42和漏电极43的区域中具有开口的光刻胶图案(未示出)：在绝缘层30上再次涂覆光刻胶，将在光刻胶上的图案在曝光装置(未示出)中进行曝光，并且对曝光后的图案进行显影。此后，可以通过真空沉积将Ta层和Al层形成为层叠的金属层，并且可以将层叠的金属层浸入有机溶剂等中以剥离形成在光刻胶图案上的层叠金属层和光刻胶图案。因此，可以通过保留的层叠金属层来形成源电极42和漏电极43。之后，可以在约550℃下进行退火处理以在源电极42和漏电极43处形成欧姆接触。
接下来，如图9B所示，可以形成栅电极41。更具体地，可以在绝缘层30上旋涂下光刻胶(例如，商品名PMGI，由美国的MicroChem制造)和上光刻胶(例如，商品名PFI32-A8，由日本地SumitomoChemicalCo.，Ltd.制造)。此后，为了在例如上光刻胶中形成具有直径为约0.8μm的开口，可以对上光刻胶在曝光装置中进行曝光并且显影。然后，可以使用上光刻胶作为掩模以通过使用碱性液体显影剂进行湿蚀刻来移除在上光刻胶开口内部露出的下光刻胶。接下来，可以通过真空沉积将Ni层和Au层形成为层叠的金属层，并且可以将层叠的金属层浸入有机溶剂等中以剥离形成在光刻胶图案上的层叠金属层和光刻胶图案。例如，可以形成厚度为10nm的Ni层，并且可以形成厚度为300nm的Au层。因此，可以由保留的层叠金属层形成栅电极41。
(实施方案中的半导体器件的特性)
图10至图13是示出具有图1A和图1B所示的结构的HEMT和在本实施方案中具有如图9B所示结构的HEMT的特性。在图10至图13中，本实施方案中的HEMT将被称为HEMT7A。此外，如上所述，使用通过氧等离子体氧化形成的氧化铝层931的图1A中所示的HEMT将被称为HEMT1A。使用通过蒸汽氧化形成的氧化铝层932将被称为HEMT1B。
图10是用于说明第一实施方案的半导体器件即HEMT7A的GaN表面上的O/Ga比以及HEMT1A与HEMT1B的O/Ga比的图。对于在本实施方案中的HEMT7A，O/Ga比可以为约0.34，其比HEMT1A的O/Ga比低，并且与HEMT1B的O/Ga比大致相同。
图11是用于说明第一实施方案的半导体即HEMT7A的阈值变化以及HEMT1A与HEMT1B的阈值变化的图。对于本实施方案中的HEMT7A，阈值变化可为约0.2V，其低于HEMT1A的阀值变化，并且甚至低于HEMT1B的阀值变化。
图12是用于说明第一实施方案的半导体器件即HEMT7A的绝缘层的密度以及HEMT1A与HEMT1B的密度的图。对于在本实施方案中的HEMT7A，密度可为约3.3g/cm3，其高于HEMT1B的密度，并且与HEMT1A的密度大致相同。
图13是用于说明第一实施方案的半导体器件即HEMT7A的耐受电压以及HEMT1A与HEMT1B的耐受电压的图。对于在本实施方案中的HEMT7A，耐电压可以为约410V，其高于HEMT1B的耐受电压，并且与HEMT1A的耐受电压大致相同。
因此，第一实施方案的半导体器件即HEMT7A可以包括使用通过氧等离子体氧化形成的氧化铝931的HEMT1A和使用通过蒸汽氧化而形成的氧化铝层932的HEMT1B二者的有利特性。
换句话说，从GaN表面处的O/Ga比和栅电极的阈值变化的角度来看，第一实施方案的半导体器件即HEMT7A可以具有与使用通过蒸汽氧化而形成的氧化铝层932的HEMT1B的特性大致相同或者更好的特性。另一方面，从绝缘体层的密度和漏极-源极耐受电压的角度来看，第一实施方案的半导体器件即HEMT7A可以具有与使用通过氧等离子体氧化而形成的氧化铝层931的HEMT1A大致相同的特性。
[第二实施方案]
接下来，将给出对第二实施方案的描述。第二实施方案中的半导体器件具有栅极凹部结构。
(通过ALD形成的氧化铝的特性)
首先，可以制造具有与第一实施方案的栅极凹部结构不同的栅极凹部结构的半导体器件。更具体地，如图14A和图14B所示，可以制造具有栅极凹部结构且使用通过氧等离子体氧化形成的氧化铝层作为栅极绝缘层的半导体器件和具有栅极凹部结构且使用通过蒸汽氧化而形成的氧化铝层作为栅极绝缘层的半导体器件。
图14A所示的半导体器件可以是使用通过氧等离子体氧化而形成的氧化铝层931作为栅极绝缘层的HEMT。更具体地，在衬底910上，可以依次堆叠GaN沟道层921、AlGaN电子供给层922和GaN盖层923作为氮化物半导体层。因此可以在沟道层921和电子供给层922之间的界面附近、在沟道层921中形成2DEG921a。此后，可以通过移除氮化物半导体层如盖层923和电子供给层922的一部分来形成栅极凹部950。可以通过氧等离子体氧化在栅极凹部950和盖层923上形成氧化铝层931作为栅极绝缘层。可以在氧化铝层931上形成栅电极941。可以在电子供给层922上形成源电极942和漏电极943。
另一方面，图14B所示的半导体器件可以是使用通过蒸汽氧化而形成的氧化铝层932作为栅极绝缘层的HEMT。更具体地，在衬底910上可以依次堆叠GaN沟道层921、AlGaN电子供给层922和GaN盖层923作为氮化物半导体层。因此，可以在沟道层921和电子供给层922之间的界面附近、在沟道层921中形成2DEG921a。此后，可以通过移除氮化物半导体层如盖层923和电子供给层922的一部分来形成栅极凹部950。可以通过蒸汽氧化在栅极凹部950和盖层923上形成氧化铝层932作为栅极绝缘层。可以在氧化铝层932上形成栅电极941。可以在电子供给层922上形成源电极942和漏电极943。
图15至图18是示出具有图14A和图14B所示的结构的HEMT的特性的图。在图15至图18中，在图14A中所示的使用通过氧等离子体氧化而形成的氧化铝层931的HEMT被称为HEMT14A，并且在图14B中所示的使用通过蒸汽氧化形成的氧化铝层932的HEMT被称为HEMT14B。
图15是用于说明具有形成有凹部的结构的半导体器件的电子供给层922的AlGaN表面上和盖层923的GaN表面上的O/(Al+Ga)比(氧原子相对于铝原子和镓原子的比)的图。对于在本实施方案中使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A，O/(Al+Ga)比可以为约0.78。另一方面，对于在本实施方案中的使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B，O/(Al+Ga)比可以为约0.38。换句话说，对于使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B，在GaN表面中的O/(Al+Ga)比低于使用通过氧等离子体氧化形成的氧化铝层931的HEMT14A的在GaN表面中的O/(Al+Ga)比。因此，对于HEMT14B而言，在氮化物半导体层与绝缘层之间的界面附近，氧原子相对于包括在氮化物半导体层中的金属原子的比例可以是0.4或更低。
图16是用于说明具有形成有凹部的结构的半导体器件的栅电极941的阈值变化的图。对于在本实施方案中使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A，阈值变化可以是约2V。另一方面，对于在本实施方案中的使用通过蒸汽氧化形成的氧化铝层932的HEMT14B，阈值变化可以是约0.3V。换句话说，使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B的阈值变化低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A的阈值变化。
图17是用于说明具有形成有凹部的结构的半导体器件中的绝缘体层密度的图。对于本实施方案中使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A，密度可以是约3.3g/cm3。另一方面，对于本实施方案中使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B，密度可以是约2.9g/cm3。换句话说，使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B的密度低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A的密度。
图18是用于说明具有形成有凹部的结构的半导体器件的漏极-源极耐受电压的图。对于本实施方案中使用通过氧等离子体氧化形成的氧化铝层931的HEMT14A，耐受电压可以是约410V。另一方面，对于本实施方案中使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B，耐受电压可以是约110V。换句话说，使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B的耐受电压低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A的耐受电压。
因此，从表面处的O/(Al+Ga)比和栅电极的阈值变化角度来看，使用氧化铝层932的HEMT14B可能比使用氧化铝层931的HEMT14A更优选。另一方面，从绝缘层的密度和漏极-源极耐受电压的角度来看，使用氧化铝层931的HEMT14A比使用氧化铝层932的HEMT14B更优选。
换句话说，从表面处的O/(Al+Ga)比和栅电极的阈值变化来看，可以优选通过蒸汽氧化形成的氧化铝层932作为栅极绝缘层。另一方面，从绝缘层的密度和漏极-源极耐受电压的角度来看，可以优选通过氧等离子体氧化形成的氧化铝层931作为栅极绝缘层。
因此，尽管存在细微的差异，但是具有栅极凹部结构的HEMT器件的趋势与不具有栅极凹部结构的HEMT的趋势类似。
(半导体器件)
接下来，将通过参照图19给出对第二实施方案中的半导体器件的描述。图19是示出第二实施方案中的半导体器件的结构的截面图。在图19中所示的HEMT是在第二实施方案中的半导体器件的一个实例。图19中示出的HEMT可以包括形成在衬底10上的氮化物半导体层。氮化物半导体层可包括依次堆叠在衬底10上的GaN沟道层21、AlGaN电子供给层22和GaN盖层23。可以在沟道层21和电子供给层22之间的界面附近、在沟道层21中形成2DEG21a。在本实施方案中，沟道层21也可以被称为第一半导体层，电子供给层22也可以被称为第二半导体层，盖层23也可以被称为第三半导体层。
在本实施方案中，栅极凹部150可以通过移除氮化物半导体层如盖层23和电子供给层22的一部分来形成。通过形成栅极凹部150，可以消除在栅极凹部150形成的区域的正下方的2DEG21a。作为栅绝缘层的一个实例，绝缘层30可以形成在露出的电子供给层22和盖层23上作为栅极绝缘层。绝缘体层30可以通过包括形成在露出的电子供给层22和盖层23上的第一绝缘层31和形成在第一绝缘层31上的第二绝缘层32的氧化铝层来形成。第一绝缘层31可以由通过蒸汽氧化形成的氧化铝层形成。第二绝缘层32可以由通过氧等离子体氧化形成的氧化铝层形成。栅电极41可以形成在绝缘层30上，并且源电极42和漏电极43可以形成在电子供给层22上。图19示出了其中绝缘层30形成在盖层23上的结构，然而，当不形成盖层23时，绝缘体层30可以形成在电子供给层22上。
在本实施方案中的半导体器件并不限于使用AlGaN和GaN的HEMT，并且也可以应用于使用其他氮化物半导体材料如InAlN、InGaAlN等的半导体器件。
(半导体器件的制造方法)
接下来，通过参照图20A至图22，将给出对制造本实施方案的半导体器件的方法的描述。图20A、图20B、图21A、图21B和图22是用于说明制造第二实施方案的半导体器件的方法的截面图。
首先，如图20A所示，通过MOVPE在衬底10上依次形成包括缓冲层(未示出)、沟道层21、电子供给层22和盖层23的氮化物半导体层。尽管在该实施例中通过MOVPE来外延生长氮化物半导体层，但是也可以通过除MOVPE之外的方法如MBE来形成氮化物半导体层。可以通过硅衬底来形成衬底10，并且可以通过厚度为0.1μm的AlN来形成缓冲层。可以通过厚度为3μm的i-GaN形成沟道层21，可以通过厚度为30nm的n-AlGaN形成电子供给层22，并且可以通过厚度为5nm的n-GaN形成盖层23。因此，在沟道层21和电子供给层22之间的界面附近、在沟道层21中形成2DEG21a。
在本实施方案中，在通过MOVPE形成AlN、GaN和AlGaN时，可以使用气体如作为Al源的三甲基铝(TMA)、作为Ga源的三甲基镓(TMG)和作为N源的氨气(NH3)作为源气体。取决于各个氮化物半导体层的组成，可以通过将上述源气体以预定比例混合来形成形成氮化物半导体层的AlN层、GaN层、AlGaN层。当通过MOVPE形成本实施方案的半导体器件的氮化物半导体层时，氨气的流量可以是100ccm至10LM，在形成氮化物半导体层时在沉积室内部的压力可以是50托至300托，并且沉积温度可以为1000℃至1200℃。
通过使用作为n型杂质元素的Si进行掺杂的n-AlGaN来形成电子供给层22。更具体地，在形成电子供给层22时，为了使电子供给层22掺杂有Si，可以将SiH4气体以预定流量添加到源气体。掺杂到n-AlGaN中的Si的浓度可以是1×1018cm-3到1×1020cm-3，例如约5×1018cm-3。
此外，可以通过使用作为n型杂质元素的Si进行掺杂的n-GaN来形成盖层23。更具体地，在形成盖层23时，为了使用Si掺杂盖层23，可以将SiH4气体以预定流量添加到源气体。掺杂到n-GaN中的Si的浓度可以是1×1018cm-3到1×1020cm-3，例如约5×1018cm-3。
接下来，如图20B所示，可以在盖层23和电子供给层22的一部分中形成栅极凹部150。更具体地，可以通过如下步骤来形成在待形成栅极凹部150的区域中具有开口的光刻胶图案(未示出)：在盖层23的表面上涂覆光刻胶(未示出)，将光刻胶上的图案在曝光装置(未示出)中进行曝光，并且将曝光后的图案进行显影。此后，可以通过RIE等移除没有形成光刻胶图案的区域中的盖层23和电子供给层22的一部分。因此，可以形成栅极凹部150。因此，可以消除在形成栅极凹部150的区域正下方的2DEG21a。然后，通过有机溶剂等移除光刻胶图案。
接下来，如图21A所示，可以形成绝缘层30作为栅极绝缘层。更具体地，可以通过硫酸过氧化氢和氢氟酸清洗在形成栅极凹部150位置处的电子供给层22和盖层23的表面上的转化层，然后用水清洗。此后，可以通过使用Al(CH3)3和H2O作为源气体、通过蒸汽氧化形成氧化铝层而在形成栅极凹部150位置处的电子供给层22和盖层23上形成第一绝缘层31。所形成的第一绝缘层31的厚度可以是5nm到10nm，并且在本实施方案中第一绝缘层31的厚度可以是5nm。接下来，可以通过使用Al(CH3)3和O2作为源气体、通过氧等离子体氧化形成氧化铝层而在第一绝缘层31上形成第二绝缘层32。所形成的第二绝缘层32的厚度可以是10nm至100nm，并且在本实施方案中，第二绝缘层32的厚度可以是35nm。因此，可以通过第一绝缘层31和第二绝缘层32形成绝缘层30。此后，可以在温度为700℃至800℃下进行退火。
接下来，如图21B所示，可以形成源电极42和漏电极43。更具体地，可以通过如下步骤在绝缘层30上形成在待形成源电极42和漏电极43的区域中具有开口的光刻胶图案(未示出)：在绝缘层30上涂覆光刻胶，将在光刻胶上的图案在曝光装置(未示出)中进行曝光，并且对曝光后的图案进行显影。此后，可以使用氟气、氯气等进行干蚀刻如RIE以移除没有形成光刻胶图案的区域中的绝缘层30、盖层23和电子供给层22的全部或一部分。对于氮化物半导体的干蚀刻条件可以包括约30sccm的氯气(Cl2)气体流量、约2Pa的室压力和20W的RF功率。然后，在移除光刻胶图案之后，可以通过如下步骤在绝缘层30上形成在待形成源电极42和漏电极43的区域中具有开口的光刻胶图案(未示出)：在绝缘层30上再次涂覆光刻胶，将在光刻胶上的图案在曝光装置(未示出)中进行曝光，并且对曝光后的图案进行显影。此后，可以通过真空沉积形成Ta层和Al层作为层叠的金属层，并且将层叠的金属层浸入有机溶剂等中以剥离形成在光刻胶图案上的层叠金属层以及光刻胶图案。因此，可以通过保留的层叠金属层形成源电极42和漏电极43。之后，可以在约550℃下进行退火处理以在源电极42和漏电极43处形成欧姆接触。
接下来，如图22所示，可以形成栅电极41。更具体地，可以在绝缘层30上旋涂下光刻胶(例如，商品名PMGI，由美国的MicroChem制造)和上光刻胶(例如，商品名PFI32-A8，由日本地SumitomoChemicalCo.，Ltd.制造)。此后，为了例如在上光刻胶中形成具有直径为约0.8μm的开口，可以对上光刻胶通过曝光装置进行曝光并且显影。然后，可以使用上光刻胶作为掩模以通过使用碱性液体显影剂进行湿蚀刻来移除在上光刻胶开口内部露出的下光刻胶。接下来，可以通过真空沉积形成Ni层和Au层作为层叠的金属层，并且可以将层叠的金属层浸入有机溶剂等中以剥离形成在光刻胶图案上的层叠金属层以及光刻胶图案。例如，可以形成厚度为10nm的Ni层，并且可以形成厚度为300nm的Au层。因此，可以通过保留的层叠金属层形成栅电极41。
(实施方案中半导体器件的特性)
图23至图26是示出具有图14A所示的结构的半导体器件(HEMT)的特性、具有如图14B所示的结构的半导体器件(HEMT)的特性和在本实施方案中的半导体器件(HEMT)的特性。在图23至图26中，本实施方案中的HEMT将被称为HEMT19A。此外，如上所述，图14A中所示的使用通过氧等离子体氧化形成的氧化铝层931的HEMT将被称为HEMT14A，并且图14B中所示的使用通过蒸汽氧化形成的氧化铝层932的HEMT将被称为HEMT14B。
图23是用于说明具有形成有栅极凹部结构的半导体器件电子供给层的AlGaN表面和盖层的GaN表面上的O/(Al+Ga)比的图。对于在本实施方案中使用通过氧等离子体氧化而形成的氧化铝层931的HEMT19A，O/(Al+Ga)比可以是约0.34。在对于在本实施方案中的HEMT19A的O/(Al+Ga)比低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A的O/(Al+Ga)比，并且与使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B的O/(Al+Ga)比大致相同。换句话说，对于HEMT14B和HEMT19A而言，在氮化物半导体层与绝缘层之间的界面附近，氧原子相对于包括在氮化物半导体层中的金属原子的比例可以是0.4或更低。
图24是用于说明具有形成有栅极凹部的结构的半导体器件的栅电极的阈值变化的图。对于在本实施方案中的HEMT19A，阈值变化可以是约0.25V。对于HEMT19A的阈值变化可以低于使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A的阈值变化，并且可以甚至低于使用通过蒸汽氧化而形成的氧化铝层932的HEMT14B的阈值变化。
图25是用于说明具有形成有栅极凹部的结构的半导体器件中的绝缘体层的密度的图。在本实施方案中，对于HEMT19A，密度可以是约3.3g/cm3。HEMT19A的密度可以高于通过蒸汽氧化而形成的氧化铝层932的HEMT14B的密度，并且可以与使用通过氧等离子体氧化而形成的氧化铝层931的HEMT14A的密度大致相同。
图26是用于说明具有形成有栅极凹部的结构的半导体器件的漏极-源极耐受电压的图。在本实施方案中，对于HEMT19A，耐受电压可以是约410V。HEMT19A的耐受电压可以高于使用通过蒸汽氧化形成的氧化铝层932的HEMT14B的耐受电压，并且可以与使用通过氧等离子体氧化形成的氧化铝层931的HEMT14A的耐受电压大致相同。
因此，第二实施方案的半导体器件即HEMT19A可以包括使用通过氧等离子体氧化形成的氧化铝931的HEMT14A和使用通过蒸汽氧化形成的氧化铝层932的HEMT14B二者的有利的特性。
换句话说，从GaN表面处的O/Ga比和栅电极的阈值变化的角度来看，第二实施方案的半导体器件可以具有与使用通过蒸汽氧化形成的氧化铝层的HEMT14B的特性大致相同或者更好的特性。另一方面，从绝缘体层的密度和漏极-源极耐受电压的角度来看，第二实施方案的半导体器件即HEMT19A可以具有与使用通过氧等离子体氧化形成的氧化铝层931的HEMT14A大致相同的特性。
(第三实施方案)
接下来，将给出对第三实施方案的描述。本实施方案中可以包括半导体器件、电源装置或高频放大器。
通过根据第一实施方案或第二实施方案的半导体器件的分立封装件来形成在本实施方案中的半导体器件。通过参照图27，将给出对半导体器件的分立封装件的描述。图27示意性地示出半导体器件的分立封装件的内部，并且电极等的布置可以不同于第一实施方案或第二实施方案所示出的布置。
(半导体器件)
图27示出根据第一实施方案或第二实施方案的半导体器件的分立封装件。
首先，可以通过划片等来切割根据第一实施方案或第二实施方案制造的半导体器件以形成使用GaN半导体材料的HEMT或半导体芯片410。可以通过管芯粘合剂430如钎料将半导体芯片410固定到引线框420上。半导体芯片410与第一实施方案或第二实施方案中的半导体器件对应。
接下来，通过接合线431将栅电极411连接到栅极引线421，通过接合线432将源电极412连接到源极引线422并且通过接合线433将漏电极413连接到漏极引线423。接合线431、432和433可以由金属材料如Al等形成。此外，在本实施方案中，栅电极411可以是连接到第一实施方案或第二实施方案中的半导体器件的栅电极41的一种栅电极焊垫。此外，源电极412可以是连接到第一实施方案或第二实施方案中的半导体器件的源电极42的一种源电极焊垫。此外，漏极电极413可以是连接到第一实施方案或第二实施方案中的半导体器件的漏电极43的一种漏电极焊垫。
接下来，半导体芯片410可以通过传递模制用模制树脂440来进行包封。因此，通过对使用GaN半导体的HEMT进行包封来制造半导体器件的分立封装件。
(PFC电路、电源装置和高频放大器)
接下来，给出对本实施方案中的PFC(功率因子校正)电路、电源装置和高频放大器的描述。本实施方案中的PFC电路、电源装置和高频放大器是可以使用根据第一实施方案或第二实施方案的半导体器件的PFC电路、电源装置或高频放大器。
(PFC电路)
接着，通过参照图28，将给出对本实施方案中的PFC电路的描述。本实施方案中的PFC电路可以包括根据第一实施方案或第二实施方案的半导体器件。
图28是示出第三实施方案中的PFC电路的电路图。在图28中示出的PFC电路450可以包括开关器件(或晶体管)451、二极管452、扼流线圈453、电容器454和455以及连接到交流(A.C.)电源(未示出)的二极管桥456。可以通过根据第一实施方案或第二实施方案的半导体器件即HEMT来形成开关器件451。
在PFC电路450中，开关器件451的漏电极与二极管452的阳极端子和扼流线圈453的一个端子连接。此外，开关器件451的源电极与电容器454的一个端子和电容器455的一个端子连接。另外，电容454的另一个端子和扼流圈453的另一个端子连接。电容器455的另一个端子和二极管452的阴极端子连接，并且A.C.电源经由二极管桥456连接在电容器454的两个端子之间。在该PFC电路450中，从电容器455的两个端子获得直流(D.C.)输出。
(电源装置)
接下来，通过参照图29将给出对本实施方案中的电源装置的描述。在本实施方案中的电源装置可以包括根据第一实施方案或第二实施方案的半导体器件。
图29是示出第三实施方案中的电源装置的电路图。图29中示出的电源装置可以包括上述PFC450。
更具体地，本实施方案中的电源装置可以包括高压一次侧电路461，低压二次侧电路462以及布置在一次侧电路461和二次侧电路462之间的变压器463。
一次侧电路461可包括如上所述的PFC电路450，连接在PFC电路450内部的电容器455的两个端子之间的逆变电路。全桥逆变电路460是这种逆变电路的实例。全桥逆变电路460可以包括多个开关器件，并且在该实施例中可以包括四个开关器件464a、464b、464c和464f。二次侧电路462可以包括多个开关器件，并且在实施例中可以包括三个开关器件465a、465b和465c。A.C.电源457连接到二极管桥456。
在本实施方案中，根据第一实施方案或第二实施方案的半导体器件即HEMT可以用于在一次侧电路461内部的PFC电路450的开关器件451。此外，根据第一实施方案或第二实施方案的半导体器件即HEMT可以用于全桥逆变电路460的每个开关元件464a、464b、464c和464d。另一方面，具有使用硅的MIS(金属绝缘体半导体)结构的FET可以用于二次侧电路462中的每个开关器件465a、465b和465c。
(高频放大器)
接下来，通过参照图30，将给出对本实施方案中的高频放大器的描述。本实施方案中的高频放大器可以包括根据第一实施方案或第二实方案的半导体器件，并且可以产生高输出。
图30是示出第三实施方案中的高频放大器的图。图30中示出的高频放大器可以包括数字预失真电路471、混频器472a和472b、功率放大器473和定向耦合器474。
数字预失真电路471可以补偿输入信号中的非线性失真。混频器472A可以将非线性失真已经被补偿的输入信号与A.C.信号进行混合。功率放大器473可以将来自混频器472a的混合信号放大。功率放大器473可以包括根据第一实施方案或第二实施方案的半导体器件，即HEMT。定向耦合器474可以监控其输入和输出信号。在图30中，可以进行切换，以在混频器472b中使输出侧信号和A.C.信号进行混合，并且将已经混合的信号提供到数字预失真电路471。
在上述的每一个实施方案中，栅极绝缘层可以由选自铝、铪、硅和镍中的任意一个或其组合的氧化物、氮化物和氧氮化物的材料制成。
尽管使用例如，“第一”、“第二”或“第三”对实施方案进行编号，但是该序数并不意味着实施方案的优先级。许多其它的变化和修改对本领域的技术人员将是明显的。
本文记载的所有实施例和条件用语意图用于教导的目的，以帮助读者理解本发明和由本发明人贡献的促进本领域的概念，并且应当理解为不限于这些具体记载的实例和条件，而且本说明书中的这些实施例的组织也不涉及示出本发明的优势和劣势。尽管已经详细描述本发明的实施方案，但是应当理解，可以在不脱离本发明的精神和范围的情况下对其做出多种变化、替代和改变。

Claims (20)

1.一种半导体器件，包括：
形成在衬底上的氮化物半导体层；
形成在所述氮化物半导体层上的绝缘层；
形成在所述绝缘层上的栅电极；以及
与所述氮化物半导体层接触的源电极和漏电极，
其中所述氮化物半导体层包括形成在所述衬底上的第一半导体层和形成在所述第一半导体层上的第二半导体层，
其中所述绝缘层包括形成在所述第二半导体层上的第一绝缘层和形成在所述第一绝缘层上并且与所述第一绝缘层接触的第二绝缘层，
其中所述第二绝缘层的密度高于所述第一绝缘层的密度，以及
其中在所述氮化物半导体层和所述第一绝缘层之间的界面附近，氧原子相对于包含在所述氮化物半导体层中的金属原子之比是0.4或更低。
2.根据权利要求1所述的半导体器件，其中所述氮化物半导体层还包括形成在所述第二半导体层上的第三半导体层。
3.一种半导体器件，包括：
形成在衬底上的氮化物半导体层；
形成在所述氮化物半导体层上的绝缘层；
形成在所述绝缘层上的栅电极；以及
形成在所述氮化物半导体层上的源电极和漏电极，
其中所述氮化物半导体层包括形成在所述衬底上的第一半导体层和形成在所述第一半导体层上的第二半导体层，以及
其中在所述氮化物半导体层和所述绝缘层之间的界面附近，氧原子相对于包含在所述氮化物半导体层中的金属原子之比是0.4或更低。
4.根据权利要求3所述的半导体器件，其中所述绝缘层由选自铝、铪、硅和镍中的任一种或其组合的氧化物、氮化物和氧氮化物的材料制成。
5.根据权利要求3所述的半导体器件，其中所述绝缘层由氧化铝制成。
6.根据权利要求5所述的半导体器件，其中包含在所述绝缘层中的氢氧化铝的浓度是4％或更低。
7.根据权利要求3所述的半导体器件，其中所述氮化物半导体层还包括形成在所述第二半导体层上的第三半导体层。
8.根据权利要求7所述的半导体器件，其中所述第三半导体层由包括GaN的材料制成。
9.根据权利要求8所述的半导体器件，其中所述第一半导体层由包括GaN的材料制成。
10.根据权利要求9所述的半导体器件，其中所述第二半导体层由包括AlGaN的材料制成。
11.根据权利要求3所述的半导体器件，其包括HEMT(高电子迁移率晶体管)。
12.一种电源装置，其包括根据权利要求3所述的半导体器件。
13.一种放大器，其包括根据权利要求3所述的半导体器件。
14.一种制造半导体器件的方法，包括：
在衬底上形成氮化物半导体层；
通过利用H2O源气体的ALD(原子层沉积)的蒸汽氧化在所述氮化物半导体层上形成第一绝缘层；
通过利用O2源气体的ALD的氧等离子体氧化、或通过使用O3源气体的ALD的氧等离子体氧化在所述第一绝缘层上形成第二绝缘层，其中所述第二绝缘层与所述第一绝缘层接触；
在所述第二绝缘层上形成栅电极；以及
在所述氮化物半导体层上形成源电极和漏电极，
其中形成所述氮化物半导体层包括在所述衬底上形成第一半导体层和在所述第一半导体层上形成第二半导体层，以及
其中在所述氮化物半导体层和所述第一绝缘层之间的界面附近，氧原子相对于包含在所述氮化物半导体层中的金属原子之比是0.4或更低。
15.根据权利要求14所述的方法，其中形成所述氮化物半导体层还包括在所述第二半导体层上形成第三半导体层。
16.根据权利要求14所述的方法，还包括：
通过移除所述氮化物半导体层的一部分在待形成所述栅电极的区域中形成凹部，
其中在形成所述氮化物半导体层之后以及在形成所述第一绝缘层之前形成所述凹部。
17.根据权利要求14所述的方法，其中所述形成所述第一绝缘层形成第一氧化铝层作为所述第一绝缘层，并且所述形成所述第二绝缘层形成第二氧化铝层作为所述第二绝缘层。
18.根据权利要求17所述的方法，其中所述形成所述第一绝缘层通过利用三甲基铝(TMA)和H2O作为源气体的ALD的蒸汽氧化来形成所述第一绝缘层。
19.根据权利要求17所述的方法，其中所述形成所述第二绝缘层通过利用三甲基铝(TMA)以及O2或O3作为源气体的ALD的氧等离子体氧化来形成所述第二绝缘层。
20.根据权利要求14所述的方法，还包括：
在形成所述第二绝缘层之后，在700℃或更高并且800℃或更低的温度下进行热处理。
CN201210576962.2A 2012-03-16 2012-12-26 半导体器件及制造半导体器件的方法 Active CN103311290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-061259 2012-03-16
JP2012061259A JP5957994B2 (ja) 2012-03-16 2012-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103311290A CN103311290A (zh) 2013-09-18
CN103311290B true CN103311290B (zh) 2016-08-03

Family

ID=49136308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210576962.2A Active CN103311290B (zh) 2012-03-16 2012-12-26 半导体器件及制造半导体器件的方法

Country Status (5)

Country Link
US (2) US20130240896A1 (zh)
JP (1) JP5957994B2 (zh)
KR (1) KR101432910B1 (zh)
CN (1) CN103311290B (zh)
TW (1) TWI550855B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796097B2 (en) 2012-04-26 2014-08-05 University Of South Carolina Selectively area regrown III-nitride high electron mobility transistor
JP6253886B2 (ja) * 2013-01-09 2017-12-27 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
US20150079738A1 (en) * 2013-06-18 2015-03-19 Stephen P. Barlow Method for producing trench high electron mobility devices
US10312360B2 (en) * 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
TWI577022B (zh) * 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015099865A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
US9343544B2 (en) * 2014-03-24 2016-05-17 University Of South Carolina Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate
JP2015198210A (ja) * 2014-04-03 2015-11-09 三菱電機株式会社 半導体装置およびその製造方法
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6528366B2 (ja) * 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6337726B2 (ja) * 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
JP6341077B2 (ja) 2014-12-09 2018-06-13 豊田合成株式会社 半導体装置の製造方法
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US10256294B2 (en) * 2015-05-18 2019-04-09 Qorvo Us, Inc. Vertical gallium nitride power field-effect transistor with a field plate structure
JP2017050316A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 発光素子の製造方法
JP6631160B2 (ja) * 2015-10-29 2020-01-15 富士通株式会社 半導体装置、電源装置、高周波増幅器
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
JP6649586B2 (ja) * 2016-07-12 2020-02-19 富士通株式会社 化合物半導体装置及びその製造方法
CN109478567B (zh) * 2016-07-15 2022-12-16 罗姆股份有限公司 半导体装置
JPWO2018037530A1 (ja) * 2016-08-25 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法
CN109690734B (zh) * 2016-10-07 2023-10-24 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
JP6659871B2 (ja) * 2017-04-14 2020-03-04 ダイナックス セミコンダクター インコーポレイテッドＤｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイス及びその製造方法
TWI649873B (zh) 2017-07-26 2019-02-01 財團法人工業技術研究院 三族氮化物半導體結構
JP7013710B2 (ja) * 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
DE102018101558A1 (de) * 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
CN108922849B (zh) * 2018-07-13 2019-07-12 苏州汉骅半导体有限公司 半导体结构制造方法
JP2019071497A (ja) * 2019-02-13 2019-05-09 豊田合成株式会社 半導体装置およびその製造方法
JP7175804B2 (ja) * 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
JP7371384B2 (ja) * 2019-08-01 2023-10-31 富士通株式会社 化合物半導体装置及びその製造方法
KR102489736B1 (ko) * 2021-03-02 2023-01-19 인하대학교 산학협력단 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자
CN116387158B (zh) * 2023-04-18 2024-02-02 山东大学 一种高性能GaN MIS-HEMT的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005004198A2 (en) * 2003-06-13 2005-01-13 North Carolina State University Complex oxides for use in semiconductor devices and related methods
CN102239549A (zh) * 2008-12-08 2011-11-09 住友化学株式会社 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2006222414A (ja) 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
KR100640654B1 (ko) * 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
WO2008041277A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Limited Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
KR101092467B1 (ko) * 2009-12-14 2011-12-13 경북대학교 산학협력단 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US8227833B2 (en) * 2009-12-23 2012-07-24 Intel Corporation Dual layer gate dielectrics for non-silicon semiconductor devices
KR20110078326A (ko) * 2009-12-31 2011-07-07 삼성전자주식회사 유전막 형성 방법 및 이를 이용한 반도체 소자 제조 방법
JP2011198837A (ja) 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011210750A (ja) 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2011210830A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
JP2012004513A (ja) 2010-06-21 2012-01-05 Nagoya Institute Of Technology 半導体基板の製造方法および半導体装置の製造方法
US20130146943A1 (en) * 2011-12-12 2013-06-13 John P. EDWARDS In situ grown gate dielectric and field plate dielectric

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005004198A2 (en) * 2003-06-13 2005-01-13 North Carolina State University Complex oxides for use in semiconductor devices and related methods
CN102239549A (zh) * 2008-12-08 2011-11-09 住友化学株式会社 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法

Also Published As

Publication number Publication date
US20130240896A1 (en) 2013-09-19
CN103311290A (zh) 2013-09-18
US10043897B2 (en) 2018-08-07
US20150311333A1 (en) 2015-10-29
TW201340316A (zh) 2013-10-01
KR101432910B1 (ko) 2014-08-21
JP5957994B2 (ja) 2016-07-27
JP2013197220A (ja) 2013-09-30
TWI550855B (zh) 2016-09-21
KR20130105283A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
CN103311290B (zh) 半导体器件及制造半导体器件的方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
CN103325822B (zh) 化合物半导体器件及其制造方法
US9478539B1 (en) Compound semiconductor device and method of manufacturing the same
JP6136571B2 (ja) 半導体装置及び半導体装置の製造方法
US9269782B2 (en) Semiconductor device
CN103325823B (zh) 化合物半导体器件及其制造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
US20130082336A1 (en) Semiconductor device and method for fabricating the same
JP2014072424A (ja) 半導体装置及び半導体装置の製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2013207274A (ja) 半導体装置及び半導体装置の製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
JP6107922B2 (ja) 半導体装置
US11387357B2 (en) Compound semiconductor device, method for manufacturing the same and amplifier
JP2019050233A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant