CN102239549B - 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法 - Google Patents

半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法 Download PDF

Info

Publication number
CN102239549B
CN102239549B CN200980148632.XA CN200980148632A CN102239549B CN 102239549 B CN102239549 B CN 102239549B CN 200980148632 A CN200980148632 A CN 200980148632A CN 102239549 B CN102239549 B CN 102239549B
Authority
CN
China
Prior art keywords
face
compound semiconductor
insulating properties
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980148632.XA
Other languages
English (en)
Other versions
CN102239549A (zh
Inventor
秦雅彦
福原升
山田永
高木信一
杉山正和
竹中充
安田哲二
宫田典幸
板谷太郎
石井裕之
大竹晃浩
奈良纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
National Institute for Materials Science
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
National Institute for Materials Science
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, National Institute for Materials Science, Sumitomo Chemical Co Ltd, University of Tokyo NUC filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to CN201310343762.7A priority Critical patent/CN103474354B/zh
Publication of CN102239549A publication Critical patent/CN102239549A/zh
Application granted granted Critical
Publication of CN102239549B publication Critical patent/CN102239549B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种半导体装置，包含具有闪锌矿型的结晶结构的3-5族化合物半导体；与3-5族化合物半导体的(111)面、(111)面的等效的面，或，具有从(111)面或(111)面的等效的面倾斜的倾斜角的面接触的绝缘性材料；和与绝缘性材料接触且含有金属传导性材料的MIS型电极。

Description

半导体装置,半导体装置的制造方法,半导体基板,和半导体基板的制造方法
技术领域
本发明涉及半导体装置，半导体装置的制造方法，半导体基板和半导体基板的制造方法。另外，本申请是2008年(平成20年)度经济产业省“关于战略性技术开发委托费(纳米电子学半导体新材料·新构造技术开发-其中新材料·新构造纳米电子设备<(4)III-V MISFET/III-V-On-Insulator(III-V-OI)MISFET形成工艺技术的研究开发-其中集成化构造的特性评价和设计因子的技术开发>的委托研究”，适用于产业技术力强化法第19条的专利申请。
背景技术
近几年，开发了在活性区域使用GaAs等的化合物半导体的各种高功能电子设备。比如，将化合物半导体用于沟道层的MIS型场效应型晶体管(metal-Insulator-semiconductor field-effect transistor。以下，有时称为MISFET。)，被期望适合作为高频动作及大功率动作的开关设备。在将化合物半导体使用于沟道层的MISFET中，降低化合物半导体和绝缘性材料的界面上形成的界面能级变得重要。比如，非专利文献1，明确公开了通过用硫化物处理化合物半导体表面，能降低由上述界面形成的界面能级的技术。
【在先技术文献】
(非专利文献1)S.Arabasz，et al.著，Vac.80卷(2006年)，第888页。
【发明的概要】
【发明打算解决的课题】
如上所述，在化合物半导体MISFET的实用化中，以降低上述界面能级为课题已得到认识。可是，给上述界面能级带来影响的因子尚不明确。
发明内容
为了解决上述课题，在本发明的第1形态中，提供一种半导体装置，具备：3-5族化合物半导体，其具有闪锌矿型的结晶结构；绝缘性材料，其接触于所述3-5族化合物半导体的(111)面、与(111)面等效的面，或具有从(111)面或与(111)面等效的面倾斜的倾斜角的面；以及MIS型电极，其接触于绝缘性材料且含有金属传导性材料。绝缘性材料，可以接触于3-5族化合物半导体的(111)A面、与(111)A面等效的面、或具有从(111)A面或与(111)A面等效的面倾斜的倾斜角的面。半导体装置，比如，还具有从由Si基板、SOI基板和GOI基板构成的组中选择的基体基板，3-5族化合物半导被配置于基体基板的一部分。
半导体装置，比如，还具有3-5族化合物半导体、绝缘性材料、MIS型电极、及，有与3-5族化合物半导体电连接的一对输入输出电极的MIS型场效应型晶体管。MIS型场效应型晶体管的沟道层可以包含InzGa1-zAsz′Sb1-z′(式中，0≤z≤1，0≤z′≤1)，或InxGa1-xAsyP1-y(式中，0≤x≤1，0≤y≤1)。
绝缘性材料，比如，含从Al2O3、Ga2O3、La2O3、AlN、GaN、SiO2、ZrO2、HfO2、HfxSi1-xOy(式中，0≤x≤1，1≤y≤2)、HfxAl2-xOy(式中，0≤x≤2，1≤y≤3)、Hfx′Si1-x′Oy′N2-y′(式中，0≤x′≤1，1≤y′≤2)及Ga2-x″Gdx″O3(式中，0≤x″≤2)构成的组中选择的至少1种，或，它们的层叠体。同时，绝缘性材料，比如包含：含Al并具有闪锌矿型的结晶结构的3-5族化合物半导体，或，含Al并具有闪锌矿型的结晶结构的3-5族化合物半导体的氧化物。金属传导性材料，比如，至少包含从TaC、TaN、TiN、Ti、Au、W、Pt及Pd构成的组中选择出的1种。
本发明的第2方式中，提供一种半导体装置的制造方法，包括以下步骤：准备3-5族化合物半导体的步骤，即准备具有闪锌矿型的结晶结构，且具有(111)面、与(111)面等效的面、或具有从(111)面或(111)面的等效的面倾斜的倾斜角的面的3-5族化合物半导体的步骤；形成绝缘性材料的步骤，该绝缘性材料接触于(111)面、与(111)面等效的面、或具有从(111)面或与(111)面等效的面倾斜的倾斜角的面；以及形成MIS型电极的步骤，该电极接触于绝缘性材料，且由金属传导性材料而形成。绝缘性材料，可以接触于3-5族化合物半导体的(111)A面、与(111)A面等效的面，或，具有从(111)A面或(111)A面的等效的表面倾斜的倾斜角的面。
该制造方法，还可以具有形成与3-5族化合物半导体电连接的输入输出电极的步骤。形成MIS型电极的步骤，比如，在形成输入输出电极的步骤前实行。同时，形成输入输出电极的步骤，可以在形成绝缘性材料的步骤前实行。
绝缘性材料，比如，能够在含还原性材料的气体环境中由ALD法或MOCVD法形成而获得。该制造方法，还可以包括在形成了绝缘性材料之后，在真空或含有氢气气体环境中退火的步骤。准备3-5族化合物半导体的步骤可以具有准备从Si基板、SOI基板和GOI基板中选择的任意1种基板的步骤，以及在基板的一部分上形成3-5族化合物半导体的步骤。
在本发明的第3形态中，提供一种配置有具有闪锌矿型的结晶结构的3-5族化合物半导体的半导体基板，其是将3-5族化合物半导体的(111)面、与(111)面等效的面、或具有从(111)面或与(111)面等效的表面倾斜的倾斜角的面平行地配置在半导体基板的主面的半导体基板。3-5族化合物半导体的(111)A面、与(111)A面等效的面，或具有从(111)A面或(111)A面等效的面倾斜的倾斜角的面，可以平行地配置在半导体基板的主面。该半导体基板，还具有选自Si基板、SOI基板和GOI基板中的任意1种基板，3-5族化合物半导体可以被配置于基板的一部分。
在该半导体基板中，3-5族化合物半导体，比如，包含InzGa1-zAsz′Sb1-z′(式中，0≤z≤1，0≤z′≤1)，或，InxGa1-xAsyP1-y(式中，0≤x≤1，0≤y≤1)。该半导体基板，还具有阻挡层，用于阻挡在基板表面的Si或Ge结晶层表面3-5族化合物半导体结晶成长。在阻挡层形成贯通至Si或Ge结晶层的开口，在开口内部可以形成3-5族化合物半导体。
同时，半导体基板中，3-5族化合物半导体可以具有比阻挡层表面更凸起地结晶生长的种晶化合物半导体，和以种晶化合物半导体为核沿着阻挡层横向生长的横向化合物半导体。横向化合物半导体，可以具有以种晶化合物半导体为核，沿着阻挡层横向生长的第1横向化合物半导体、以第1横向化合物半导体为核沿着阻挡层在和第1横向化合物半导体不同的方向结晶生长的第2横向化合物半导体。在该半导体基板中，3-5族化合物半导体还可以有在横向化合物半导体上结晶生长后的上层化合物半导体。
在本发明的第4形态中，提供半导体基板，包括：具有闪锌矿型的结晶结构的3-5族化合物半导体；接触于3-5族化合物半导体的(111)面、与(111)面等效的面、或具有从(111)面或与(111)面等效的面倾斜的倾斜角的面的绝缘性材料。比如，绝缘性材料接触于3-5族化合物半导体的(111)A面、与(111)A面等效的面、具有从(111)A面倾斜的倾斜角的面，或者具有从与(111)A面等效的面倾斜的倾斜角的面。半导体基板，还具有选自Si基板、SOI基板和GOI基板中的任意1种基板。3-5族化合物半导体，可以在基板的一部分配置。
3-5族化合物半导体，可以包含InzGa1-zAsz′Sb1-z′(式中，0≤z≤1，0≤z′≤1)或InxGa1-xAsyP1-y(式中，0≤x≤1，0≤y≤1)。绝缘性材料，可以包含从Al2O3、Ga2O3、La2O3、AlN、GaN、SiO2、ZrO2、HfO2、HfxSi1-xOy(式中，0≤x≤1，1≤y≤2)、HfxAl2-xOy(式中，0≤x≤2，1≤y≤3)、Hfx′Si1-x′Oy′N2-y′(式中，0≤x′≤1，1≤y′≤2)及Ga2-x″Gdx″O3(式中，0≤x″≤2)构成的组中选择出的至少1种，或，它们的层叠体。
绝缘性材料，可以含有：含Al且具有闪锌矿型的结晶结构的3-5族化合物半导体，或，含Al且具有闪锌矿型的结晶结构的3-5族化合物半导体的氧化物。
在本发明的第5形态中，提供一种半导体基板的制造方法，其是具有3-5族化合物半导体的半导体基板的制造方法，具有：准备基体基板的步骤；在基体基板上形成用于阻挡3-5族化合物半导体结晶生长的阻挡层的步骤；在阻挡层形成贯通到基体基板的开口的步骤；在开口中使种晶化合物半导体比阻挡层表面更凸起地结晶生长的步骤；以种晶化合物半导体为核使横向化合物半导体沿着阻挡层结晶生长的步骤，以及在横向化合物半导体上使上层化合物半导体结晶生长的步骤。
附图说明
图1是示意性地表示半导体装置110的剖面的一个例子的图的图。
图2是示意性地表示半导体装置210的剖面的一个例子的图。
图3是示意性地表示半导体装置210的制造过程的一个例子的图。
图4是示意性地表示半导体装置210的制造过程的一个例子的图。
图5是示意性地表示半导体装置210的制造过程的一个例子的图。
图6是示意性地表示半导体装置210的制造过程的一个例子的图。
图7是示意性地表示半导体装置210的制造过程的一个例子的图。
图8是示意性地表示半导体装置210的制造过程的一个例子的图。
图9是示意性地表示半导体装置210的制造过程的一个例子的图。
图10是示意性地表示半导体装置210的制造过程的一个例子的图。
图11是示意性地表示半导体装置1100的剖面的一个例子的图。
图12是示意性地表示半导体装置1100的上表面的一个例子的图。
图13是示意性地表示图12所示的半导体装置1100的剖面的图。
图14是表示实施例1记载的MIS二极管的CV特性的图。
图15是表示实施例2记载的MIS二极管的CV特性的图。
图16是表示比较例记载的MIS二极管的CV特性的图。
图17(a)是表示观察了(111)A面的InGaAs和ALD法的Al2O3而得到的界面部分的TEM照片。(b)是表示观察了(100)A面的InGaAs和ALD法的Al2O3而得到的界面部分的TEM照片。
图18是表示所作成的场效应晶体管的漏极电流-漏极电压特性的图。
图19是表示相对于载流子密度的有效迁移率的值的图表。
图20是表示在阻挡层上使之横向生长的多数的上层化合物半导体1200的SEM照片。
图21是表示在图20的一个上层化合物半导体1200剖面的TEM照片。
图22是将图21的剖面中的表面近侧放大后的TEM照片。
具体实施方式
以下，通过发明的实施的形态说明本发明，不过，以下的实施形态不限定有关权利要求范围的发明。以下，参照图纸，说明有关实施方式，不过，在图纸的记载中，相同或类似部分附加同样的参照号码，省略重复的说明。另外，图纸是示意性的，厚度和平面尺寸的关系，比率等有时与现实的东西有差异。同时，为了便于说明，在图纸相互间，有时也包含彼此的尺寸关系或比率不相同的部分。
图1示意性地表示半导体装置110剖面的一个例子。半导体装置110，具有化合物半导体120、绝缘性材料130、MIS型电极140、和一对输入输出电极150。化合物半导体120具有第1主面126及第2主面128。一对输入输出电极150被设置在第1主面126上面。输入输出电极150，与化合物半导体120电连接。绝缘性材料130将MIS型电极140及化合物半导体120电性分离。
半导体装置110，比如，是使用了化合物半导体120作为沟道层的MIS型场效应型晶体管。更具体例，半导体装置110，是N通道MIS型场效应型晶体管。半导体装置110，可以是沟道层使用了InzGa1-zAsz′Sb1-z′(式中，0≤z≤1，0≤z′≤1)或InxGa1-xAsyP1-y(式中，0≤x≤1，0≤y≤1)的N通道MIS型场效应型晶体管。
化合物半导体120，比如，具有闪锌矿型的结晶结构。由此，在化合物半导体120的(111)面、或与(111)面等效的面配置构成化合物半导体120的元素。
化合物半导体120，优选具有闪锌矿型的结晶结构的3-5族化合物半导体。化合物半导体120，可以具有多个3-5族化合物半导体层。化合物半导体120，比如，是3-5族化合物半导体，其中，作为3族元素，含Al、Ga、In中的至少1种，作为5族元素，含N、P、As、Sb中的至少1种。化合物半导体120可以含GaAs、InGaAs、InP、InSb、InAs。化合物半导体120可以含InzGa1-zAsz′Sb1-z′(式中，0≤z≤1，0≤z′≤1)或InxGa1-xAsyP1-y(式中，0≤x≤1，0≤y≤1)。
化合物半导体120，比如是被掺杂了施主(donor)杂质的N型半导体。施主杂质，比如是Si、Se、Ge、Sn、或Te。化合物半导体120，可以是被掺杂了受主(acceptor)杂质的P型半导体。受主杂质比如是C、Be、Zn、Mn或Mg。
化合物半导体120，比如，通过有机金属气相生长法(有时被称之为MOCVD法。)和分子束外延法(有时被称之为MBE法。)等外延生长法形成。化合物半导体120，可以在Si基板或SOI(silicon-on-insulator)基板所包含的Si结晶的(111)面外延生长。化合物半导体120，可以在Ge基板或GOI(germanium-on-insulator)基板所包含的SixGe1-x结晶(式中，0≤x＜1)的(111)面外延生长。化合物半导体120，可以在GaAs基板所包含的GaAs结晶的(111)面外延生长。
根据以上的构成，比如能得到在第1主面126具有(111)面或与(111)面等效的面的化合物半导体120。此时，化合物半导体120的(111)面或与(111)面等效的面，与化合物半导体120的第1主面126平行的同时，化合物半导体120与外延生长的基板包含的Si结晶、SixGe1-x结晶或GaAs结晶的(111)面实际上平行。在这里，本说明中所谓的“实际上的平行”，是指考虑了以基板或各部件的制造误差的前提下，也包含从平行稍稍倾斜的方向的意思。
另外，具有从化合物半导体120的(111)面倾斜的倾斜角的面，或，具有从与(111)面等效的面倾斜的倾斜角的面，也可以实际上与第1主面126、Si结晶、SixGe1-x结晶、或GaAs结晶的(111)面平行。在这里，所谓的“从(111)面倾斜的倾斜角”，是指化合物半导体120的表面从作为结晶学的面方位的(111)面倾斜的角度。倾斜角，比如是10°以下0.5°以上，更优选是6°以下2°以上。
化合物半导体120，作为一个例子，构成配置有具有闪锌矿型的结晶结构的3-5族化合物半导体的半导体基板的一部分。比如，化合物半导体120的第1主面126，兼作上述半导体基板的主面。化合物半导体120的第1主面126，指向形成有电子元件的一侧的面。该电子元件，比如，是在沟道层使用了化合物半导体的肖脱基栅型MESFET、HEMT、p-HEMT、HBT或MISFET。
半导体基板，也可以具有Si基板、SOI基板、Ge基板、GOI基板、和蓝宝石基板等基体基板，和含闪锌矿型的结晶结构的3-5族化合物半导体等化合物半导体120。化合物半导体120，比如，被设置在上述基体基板上。化合物半导体120，也可以在上述基体基板的一部分上局部性地形成。
绝缘性材料130将化合物半导体120和MIS型电极140电性地分离。绝缘性材料130接触化合物半导体120的(111)面或(111)面的等效的面。绝缘性材料130也可以接触具有从化合物半导体120的(111)面倾斜的倾斜角的面，或，接触具有从与(111)面等效的面倾斜的倾斜角的面。
含绝缘性材料130，比如，也可以包含从Al2O3、Ga2O3、La2O3、AlN、GaN、SiO2、ZrO2、HfO2、HfxSi1-xOy(式中，0≤x≤1，1≤y≤2)、HfxAl2-xOy(式中，0≤x≤2，1≤y≤3)，Hfx′Si1-x′Oy′N2-y′(式中，0≤x′≤1，1≤y′≤2)，和Ga2-x″Gdx″O3(式中，从0≤x″≤2)选择的至少1种，或，它们的层叠体。绝缘性材料130，也可以包含：含Al且具有闪锌矿型的结晶结构的3-5族化合物半导体、或含Al且有闪锌矿型的结晶结构的3-5族化合物半导体的氧化物。作为其他的例子的绝缘性材料130，是氧化钽、氮化硅、和氮氧化硅。
绝缘性材料130，比如，由真空蒸镀法、CVD法、MBE法、或原子层生长法(Atomic Layer Deposition。以下，也称ALD法。)形成。通过采用ALD法或MOCVD法形成绝缘性材料130，可形成质量特别良好的绝缘性材料130。绝缘性材料130，通过采用ALD法或MOCVD法形成之后，最好在真空或含氢气氛下进行退火。由此，能消除绝缘性材料中包含的过剩的氧。同时，由于用氢可以不激活无用的缺陷。
将含Al、Ga、La、Gd、Si、Zr及Hf的任何一种的还原性前体和氧或含氧的氧化性前体(水、臭氧等)或者含有氮的前体(氨、肼类、胺类等)作为原料，通过ALD法或MOCVD法能够形成绝缘性材料130。形成以下绝缘性材料130：通过上述还原性前体和氧化性前体的组合而形成的氧化物(Al2O3、HfO2、HfSiO2等)、上述还原性前体和含有氮的前体的组合而成的氮化物(GaN、AlN、Si3N4等)、上述还原性前体和氧化性前体和含氮的前体的组合的氮氧化物(SiON等)等。这些原料，在ALD法中用低温吸附方式交替进行供给，在MOCVD法中同时被供给。
另外，在绝缘性材料130是含Al具有闪锌矿型的结晶结构的3-5族化合物半导体的情况下，将含3族元素的还原性前体和含5族元素的还原性前体作为原料使用，通过比如ALD法或MOCVD法可以形成绝缘性材料130。另外，当绝缘性材料130是含Al且具有闪锌矿型的结晶结构的3-5族化合物半导体的氧化物时，比如，按照以下的次序形成。首先，将含有3族元素的还原性前体和含有5族元素的还原性前体作为原料，用ALD法或MOCVD法，形成构成绝缘性材料130前体的3-5族化合物半导体。前体可以包含如果被氧化电阻率会马上增加的材料。前体也可以是含Al且具有闪锌矿型的结晶结构的3-5族化合物半导体。Al成分相对于在上述3-5族化合物半导体的3族元素成分中的Ga成分的份率，可以是40％以上，更优选是60％以上。前体，也可以是AlGaAs或是AlInGaP。
其次，氧化上述前体。比如，通过在氧气氛下施给热处理而将上述前体氧化。比如，将形成上述前体的基板保持在反应容器中，反应容器内的温度及压力为500℃，100kPa左右。通过对该反应容器供应含水的载气，来氧化上述前体。载气，比如是氩气等惰性气体或氢。在前体是AlGaAs或AlInGaP等的情况下，氧化该前体时电阻率会增加。因此，通过氧化前体的形成的绝缘性材料130，比前体的绝缘性还高。
对MIS型电极140施加电压。半导体装置110，通过对MIS型电极140施加的电压可以控制在化合物半导体120中形成的耗尽层。MIS型电极140，比如是晶体管的栅电极。半导体装置110通过对MIS型电极140施加的电压，可以控制一对输入输出电极150之间的电流。
MIS型电极140接触于绝缘性材料130。MIS型电极140可以含金属传导性材料。MIS型电极140，比如至少含TaC、TaN、TiN、Pt、Ti、Au、W、和Pd里面的1种作为上述金属传导性材料。金属传导性材料，是被高浓度掺杂后的单晶、多晶或是非结晶半导体，是高量掺杂上述材料而成为的退化型的半导体，或硅化物(金属-硅化合物)。同时，也可以是它们的复合体(层叠体)。MIS型电极140，比如，用溅镀法、蒸镀法或ALD法而形成。
一对输入输出电极150的各电极可以和化合物半导体120欧姆接触(ohmic-contact)。所谓欧姆接触是不管电流的方向和电压的大小，将电阻值视为实际固定的电阻特性的接触。输入输出电极150，比如可以是PtTi或AuGeNi。输入输出电极150，比如通过真空蒸镀法形成。
输入输出电极150可以是金属电极。输入输出电极150，可以与化合物半导体120肖脱基接触。如果输入输出电极150与化合物半导体120肖脱基接触，半导体装置110产生整流性。以相对于电流流动的方向肖脱基连接为顺方向的状态将输入输出电极150分别连接到电流源，从而在规定的工作条件下使肖脱基接触的接触电阻变低。这样的情况下，即使输入输出电极150和化合物半导体120肖脱基接触时，输入输出电极150也和化合物半导体120电连接。
如以上所述，化合物半导体120具有闪锌矿型的结晶结构。绝缘性材料130，接触化合物半导体120的(111)面或(111)面的等效的面。同时，绝缘性材料130，可以接触具有从化合物半导体120的(111)面倾斜的倾斜角的面，或，具有从与(111)面等效的面倾斜的倾斜角的面。据此，能降低由化合物半导体120和绝缘性材料130之间的界面形成的界面能级。同时，能得到缺陷密度小的绝缘性材料130。
绝缘性材料130，优选接触于化合物半导体120的(111)A面、与(111)A面等效的面，或具有从(111)A面或(111)A面的等效的面倾斜的倾斜角的面。比如，在化合物半导体120为GaAs时，在化合物半导体120的(111)A面排列着Ga元素，或(111)B面排列As元素。Ga元素的氧化物的电子能级与As元素的氧化物的电子能级相比，不易在GaAs界面上产生界面能级。因此，如果绝缘性材料130与化合物半导体120的(111)A面接触，则能进一步降低界面能级。
另外，以上说明了半导体装置110具有2个输入输出电极150的情况，不过，半导体装置110可以具有1个输入输出电极。比如，在半导体装置110作为二极管的情况下，半导体装置110具有1个输入输出电极。该情况，所谓输入输出电极，意味着在输入或输出中使用的电极。同时，半导体装置110为双方向闸流晶体管时，半导体装置110具有2个以上的输入输出电极。如果半导体装置110具有多个电子元件时，半导体装置110也可以具有2个以上的输入输出电极。
图2示意性地表示半导体装置210的剖面的一个例子。半导体装置210，具有化合物半导体220、绝缘性材料230、MIS型电极240、和一对输入输出电极250。半导体装置210，也可以具有绝缘性材料236及绝缘性材料238。化合物半导体220有第1主面226及第2主面228。
半导体装置210，比如是使用化合物半导体220作为沟道层的N通道或P通道MIS型场效应型晶体管(有时称为MISFET)。半导体装置210，也可以是在沟道层使用InzGa1-zAsz′Sb1-z′(式中，0≤z≤1，0≤z′≤1)或InxGa1-xAsyP1-y(式中，0≤x≤1，0≤y≤1)的N通道MISFET或P通道MISFET。
化合物半导体220和化合物半导体120等同。因此，省略关于与化合物半导体120的不同点以外的说明。化合物半导体220具有源极区域222及漏极区域224。源极区域222及漏极区域224，比如，在化合物半导体220中掺杂杂质来形成。上述杂质，比如，是施主杂质或是受主杂质。比如，通过离子注入等对化合物半导体220导入了杂质之后，将化合物半导体220退火而能够掺杂杂质。
绝缘性材料230和绝缘性材料130等同。因此，省略关于绝缘性材料230的说明。绝缘性材料236及绝缘性材料238保护化合物半导体220的第1主面226。绝缘性材料236及绝缘性材料238，比如，以绝缘性材料230同样的工序形成。
MIS型电极240和MIS型电极140等同。因此，省略关于与MIS型电极140的不同点以外的说明。MIS型电极240有中间层242及导电层244。MIS型电极240，在接触绝缘性材料230且具有中间层242的这点上和MIS型电极140相异。
中间层242接触绝缘性材料130。中间层242，对MISFET的阈值电压带来影响。中间层242，比如由金属传导性材料形成。中间层242，作为上述金属传导性材料，可以具有TaC、TaN、TiN、Pt、Ti、Au、W、和Pd里面至少1种。中间层242，比如，通过溅镀法、蒸镀法或ALD法形成。
导电层244，比如，由比中间层242的电阻率还小的材料形成。导电层244可以由金属传导性材料形成。导电层244的材质可以和输入输出电极250相同。导电层244，比如，是Ti、Au、Al、Cu、W。导电层244，可以由输入输出电极250同样的工序形成。导电层244，比如，通过真空蒸镀法形成。
输入输出电极250和输入输出电极150等同。因此，省略关于与输入输出电极150不同点以外的说明。一对输入输出电极250中的一个比如接触于源极区域222。另一个的输入输出电极250接触于漏极区域224。
化合物半导体220，比如，具有闪锌矿型的结晶结构。绝缘性材料230，与化合物半导体220的(111)面或与(111)面等效的面接触。同时，绝缘性材料230，可以接触化合物半导体120的(111)面，或(111)面的等效的面。并且，绝缘性材料230，可以接触具有从化合物半导体120的(111)面倾斜的倾斜角的面，或，具有从与(111)面等效的面倾斜的倾斜角的面。根据这个，能降低由化合物半导体220和绝缘性材料230界面形成的界面能级。同时，能得到缺陷密度小的绝缘性材料230。
用图3到图10，说明半导体装置210制造方法的一个例子。图3到图10示意性地表示半导体装置210制造过程的一个例子。
图3表示准备化合物半导体220的步骤。如图3所示，首先准备化合物半导体220。化合物半导体220，比如，按照以下的次序形成。首先，准备形成化合物半导体220的基体基板。上述基体基板，比如，从Si基板、SOI基板和GOI基板中选择。Si基板及SOI基板含有Si结晶。上述基体基板，可以是Ge基板、蓝宝石基板、GaAs基板、或InP基板。
其次，通过MOCVD法、MBE法等的外延生长法，在上述基体基板的至少一部上形成化合物半导体220。化合物半导体220，可以局部性形成在上述基体基板的主面。化合物半导体220，比如，将其(111)面或与(111)面等效的面，以与基体基板的主面平行配置的状态形成。化合物半导体220，也可以使具有从(111)面倾斜的倾斜角的面、或具有从与(111)面等效的面倾斜的倾斜角的面与基体基板的主面平行地配置的状态形成。化合物半导体220，可以形成于Si基板或SOI基板的Si结晶的(111)面。
图4示意性地表示具有杂质导入工序，在化合物半导体220上形成规定的形状的图案的光掩膜390的步骤的一个例子。如图4表示在化合物半导体220的第1主面226形成牺牲膜360。牺牲膜360在杂质导入工序中保护化合物半导体220。牺牲膜360比如是SiO2薄膜。
牺牲膜360，比如，由溅镀法、蒸镀法或ALD法形成。溅镀法，可以是离子束溅射法(又称IBS法)。对牺牲膜360涂敷抗蚀剂之后，由光刻法将上述抗蚀剂形成图案，由此得到光掩膜390。在光掩膜390上形成开口392。开口392至少露出牺牲膜360的一部分。
图5示意性地表示对化合物半导体220导入杂质的步骤的一个例子。如图5表示，通过开口392，对化合物半导体220导入杂质。这样，化合物半导体220中形成构成源极区域的区域422及构成漏极区域的区域424。比如，作为杂质的Si，由离子注入法导入化合物半导体220。形成N型MIS二极管或N通道MISFET时，杂质可以是Si、Se、Ge、Sn、Te等的施主杂质。形成P型MIS二极管或P通道MISFET时，杂质可以是Be、Zn、Mn、Mg等的受主杂质。另外，杂质的导入方法，不限定于离子注入法。
图6示意性地表示激活在化合物半导体220中导入的杂质的步骤的一个例子。如图6所示，对被导入杂质后的化合物半导体220进行退火，化合物半导体220中形成源极区域222及漏极区域224。源极区域222及漏极区域224，比如，按照以下的次序形成。
首先，通过光致抗蚀剂脱膜液剥离光掩膜390。其次，牺牲膜360以被设置在化合物半导体220上面的状态被实施退火。这样，形成源极区域222及漏极区域224。退火，比如是急速热退火(又称RTA)。退火，比如以800℃进行5分种。此后，根据蚀刻法等除去牺牲膜360。其结果，能得到具有源极区域222及漏极区域224的化合物半导体220。
图7示意性地表示形成绝缘性材料730的步骤的一个例子。如图7表示，在化合物半导体220的第1主面226形成绝缘性材料730。绝缘性材料730，比如根据ALD法形成。由此，形成接触于化合物半导体220的(111)面、(111)面的等效的面、具有从(111)面倾斜的倾斜角的面、或具有从(111)面的等效的面倾斜的倾斜角的面的绝缘性材料730。绝缘性材料730，用ALD法形成之后，可以在真空或含有氢的气氛下退火。退火，比如以450℃进行2分种。
绝缘性材料730，比如可利用ALD法或MOCVD法形成。绝缘性材料730，可以在含还原性材料的气氛中的ALD法或MOCVD法形成。比如，作为绝缘性材料730形成所使用的原料气体，包含在基状、激发态、电离化的状态、或形成自由基的状态下对氧或氧化物具有还原作用的还原性材料。由此，在含还原性材料的气氛中，能形成绝缘性材料730。
其结果，即使化合物半导体220表面被氧化膜覆盖的情况下，也能够有效地消除该氧化膜，所以，半导体装置210的MIS的特性提高。作为上述原料气体，可以是含有绝缘性材料730的构成元素的有机金属化合物或是氢化物。比如，如果作为绝缘性材料730形成Al2O3，可将三甲基铝作为上述还原性材料使用。
图8示意性地表示MIS型电极240形成过程的一个例子。如图8所示，形成与绝缘性材料730接触的中间层842。中间层842，比如，是TaC、TaN、TiN、Ti、Au、W、Pt、和Pd等的金属传导性材料的薄膜。中间层842，比如通过溅镀法、蒸镀法、或ALD法形成。溅镀法，比如是IBS法。
图9示意性地表示MIS型电极240形成过程的一个例子。如图9所示，用光刻法等将绝缘性材料730形成图案，形成绝缘性材料930、绝缘性材料936、和绝缘性材料938。同时，中间层842用光刻法等形成图案，形成中间层942、中间层946、和中间层948。由此，化合物半导体220的源极区域222及漏极区域224的至少一部露出。绝缘性材料730及中间层842，比如，按照以下的次序形成图案。
首先，对图8所示的中间层842涂敷抗蚀剂之后，通过蚀刻等的光刻法将上述抗蚀剂形成图案。其次，把图案化的抗蚀剂做为掩模，绝缘性材料730及中间层842被形成图案。由此，能够使绝缘性材料930及中间层942具有实际上同样的形状。同样，能够使绝缘性材料936及中间层946具有实际上同样的形状。同时，能绝缘性材料938及中间层948具有实际上同样的形状。此后，用抗蚀剂剥离液剥离抗蚀剂。
图10示意性地表示MIS型电极240形成过程的一个例子。如图10所示，中间层942上面形成导电层244。同时，在源极区域222及漏极区域224上面形成一对输入输出电极250。由此，一对输入输出电极250与化合物半导体220电连接。导电层244和一对输入输出电极250，可以在同一工序中形成。导电层244及一对输入输出电极250，比如，按照以下的次序形成。
首先，被涂抗蚀剂之后，用蚀刻法等光刻法将上述抗蚀剂形成图案，形成掩模。上述工序，比如，是多层光致抗蚀剂工艺。即，将抗蚀剂的种类或烘烤温度不相同的多个光致抗蚀剂层进行层叠，形成掩模。由此，能形成容易被剥离(lift-off)的掩模。
其次，比如，由真空蒸镀法形成导电性的薄膜。导电性的薄膜，可以具有多个薄膜。比如，由真空蒸镀法形成Ti薄膜之后，用真空蒸镀法形成Au薄膜。这样，形成由Ti薄膜及Au薄膜组成的层叠膜。此后，比如，通过剥离法除去上述层叠膜之中的掩模上堆积的层叠膜，能得到导电层244及一对输入输出电极250。这样，一对输入输出电极250与化合物半导体220电连接。
此后，绝缘性材料930及中间层942，用光刻法等形成图案，分离导电层244和一对输入输出电极250。绝缘性材料930及中间层942，可以将导电层244作为掩模形成图案。根据以上的次序，制得半导体装置210。
需要说明的是，在本实施形态中，说明了关于在形成一对输入输出电极250前形成MIS型电极240的制造方法，不过，半导体装置210制造方法不受此限定。比如，也可以更换形成绝缘性材料230、MIS型电极240、输入输出电极250的顺序来制造半导体装置210。
作为半导体装置210制造方法另外的例子，是可以在形成MIS型电极240或绝缘性材料230之前，形成一对输入输出电极250。比如，首先，准备化合物半导体220。其次，形成与化合物半导体220电连接的输入输出电极250。此后，在形成绝缘性材料230之后形成MIS型电极240，也能制造半导体装置210。
图11示意性地表示半导体装置1100剖面的一个例子。半导体装置1100，具有基体基板1102、阻挡层1160、种晶结晶1170、种晶化合物半导体1180、和横向化合物半导体1120。基体基板1102，有第1主面1106和第2主面1108。在阻挡层1160形成开口1162。在横向化合物半导体1120上，形成使用横向化合物半导体1120作为沟道层的MISFET1110。
在半导体装置1100的至少一部中，在大体上垂直于第1主面1106的方向，按基体基板1102、阻挡层1160、和横向化合物半导体1120的顺序配置。作为一个例子，阻挡层1160接触于第1主面1106形成。在开口1162内部，可以配置种晶结晶1170及种晶化合物半导体1180的至少一部分。在开口1162内部中，在第1主面1106大体上垂直的方向，依以下顺序配置基体基板1102、种晶结晶1170、和种晶化合物半导体1180。在这里，在本说明书中，所谓的“大体上垂直的方向”，不仅仅是严格意义上的垂直方向，还包含考虑基板及各部件的制造误差，稍稍从垂直倾斜的方向。
基体基板1102，比如是Si基板、SOI基板、和GOI基板的任意一种。Si基板或SOI基板含有Si结晶。基体基板1102，可以是Ge基板、蓝宝石基板、GaAs基板、或InP基板。
阻挡层1160用于阻挡化合物半导体结晶生长。同时，如果在采用MOCVD法使半导体的结晶化合物外延生长时，阻挡层1160会阻挡上述化合物半导体在阻挡层1160表面外延生长。阻挡层1160，比如，是氧化硅层、氧化铝层、氮化硅层、氮氧化硅层、氮化钽层或氮化钛层，或者这些层的层叠。阻挡层1160的厚度，比如是0.05～5μm。阻挡层1160，比如用CVD法形成。
开口1162，在与第1主面1106大体上垂直的方向贯通阻挡层1160到第1主面1106。开口1162使第1主面1106露出。这样，能够在开口1162内部选择性地使结晶生长。开口1162，比如，用蚀刻法等光刻法形成。
开口1162具有比如
Figure BDA0000066245900000171
以上的纵横尺寸比。在纵横尺寸比为
Figure BDA0000066245900000172
以上的开口1162内部，形成具有某种程度的厚度的结晶时，该结晶中包含的晶格缺陷等的缺陷在开口1162的壁面结束。其结果，在开口1162露出的上述结晶表面，形成该结晶的时刻具有良好的结晶性。
在这里，在本说明书中，所谓“开口的纵横尺寸比”，是指用“开口的宽度”除“开口的深度”所得的值。比如，电子信息通讯学会编辑的“电子信息通讯手册第1分册”第751页，1988年，欧姆公司发行，作为纵横尺寸比被记载为(蚀刻法深度/图形宽度)。在本说明书中也以同样的意义使用纵横尺寸比的用语。
再者，所谓“开口的深度”，是指在基板上层积薄膜时的层叠方向的深度。“开口的宽度”，是指垂直于层积方向方向的宽度。开口的宽度如果为多个时，在计算开口的纵横尺寸比时，用最小的宽度。比如，从开口的层叠方向看的形状为长方形的情况下，将长方形的短边的长度用于纵横尺寸比的计算。
种晶结晶1170，对种晶化合物半导体1180提供良好的种晶面。种晶结晶1170，抑制在基体基板1102或第1主面1106上存在的杂质带给种晶化合物半导体1180结晶性的不良影响。种晶结晶1170，被形成于开口1162内部。种晶结晶1170，比如，接触第1主面1106形成。种晶结晶1170可以含有半导体的结晶。种晶结晶1170，也可以包含SixGe1-x结晶(0≤x＜1)，同时，也可以包含InxGa1-xAsyP1-y(0≤x≤1，0≤y≤1)。
种晶结晶1170，比如，由CVD法等外延生长法形成。这个时候，因为在阻挡层1160的表面阻挡种晶结晶的前体生长成结晶，所以种晶结晶1170，在开口1162内部选择生长。
优选将种晶结晶1170退火。这样，能降低种晶结晶1170内部的缺陷密度，能对种晶化合物半导体1180提供良好的种晶方面。如果开口1162具有
Figure BDA0000066245900000173
以上的纵横尺寸比，也可以不做退火处理。
可以进行多步骤的退火。比如，实施在没有到达种晶结晶1170熔点的温度的高温退火之后，实施在比高温退火的温度低的温度的低温退火。这样的两级的退火，重复多次。高温退火的温度及时间，在种晶结晶1170包含SixGe1-x(0≤x＜1)的情况下，比如是850～900℃，2～10分种。低温退火的温度及时间，比如，是680～780℃，2～10分钟。这样的两级退火，比如被反复10次。
种晶化合物半导体1180与种晶结晶1170接触地形成。具体而言，种晶化合物半导体1180，在种晶结晶1170上晶格匹配或准晶格匹配。种晶化合物半导体1180，比如是GaAs等3-5族化合物半导体。种晶结晶1170和种晶化合物半导体1180界面，可以在开口1162内部。种晶化合物半导体1180，比如，用MOCVD法等外延生长法形成。
另外，基体基板1102可以如Ge基板或GOI基板那样，是在第1主面1106具有Ge结晶的基板。同时，种晶化合物半导体1180，也可以是对GaAs或Ge晶格匹配或准晶格匹配的InxGa1-xAsyP1-y(0≤x≤1，0≤y≤1)。对于这样的情况，种晶化合物半导体1180可以接触于面向第1主面1106的Ge结晶形成。
在这里，在本说明书中，所谓的“准晶格匹配”，是指虽然不是完全的晶格匹配，不过，在互相接触的2个半导体的晶格常数的差很小，由于晶格失配的缺陷而发生缺欠不显著的范围内，能够层叠互相接触的2个半导体的状态。在这个时候，由于各半导体的结晶晶格，能在弹性变形的范围内发生变形，而使上述晶格常数的差被吸收。比如，Ge和GaAs的层叠状态被称作为准晶格匹配。
横向化合物半导体1120以种晶化合物半导体1180为核，沿着阻挡层1160横向生长。横向化合物半导体1120，比如，用MOCVD法等外延生长法形成。种晶化合物半导体1180及横向化合物半导体1120，可以用同样的材料一体性地形成。
横向化合物半导体1120，可以与基体基板1102电性地分离。比如，种晶化合物半导体1180，通过包含比种晶结晶1170还大的电阻率的材料，将横向化合物半导体1120和种晶结晶1170电性地分离。其结果，横向化合物半导体1120，与基体基板1102被电分离。
在这里，所谓的“电性分离”不被限定为基体基板1102和横向化合物半导体1120完全被绝缘的分离。如果基体基板1102和横向化合物半导体1120之间的电阻值，只要是使横向化合物半导体1120形成的电子元件稳定动作的程度的大小就可以。同时，横向化合物半导体1120和基体基板1102，可以通过在横向化合物半导体1120和基体基板1102之间形成的任何一个PN连接障壁来电性分离。
比种晶结晶1170电阻率还大的材料，比如是氧化物电介质。作为一个例子，氧化物电介质是含Al且具有闪锌矿型的结晶结构的3-5族化合物半导体的氧化物。包含上述Al的3-5族化合物半导体，可以是AlGaAs或是AlInGaP。上述氧化物，可以在横向化合物半导体1120形成之后，通过将包含上述Al的3-5族化合物半导体氧化来形成。比种晶结晶1170电阻率还大的材料的其他例子，能例示掺杂有氧且含Al的3-5族化合物半导体，或，含B的3-5族化合物半导体。
MISFET1110，是半导体装置的一个例子。MISFET1110，有和半导体装置110或半导体装置210同样的构成。具体而言，MISFET1110，具有绝缘性材料1130、MIS型电极1140、和一对输入输出电极1150。绝缘性材料1130和绝缘性材料130和绝缘性材料230等同。MIS型电极1140和MIS型电极140和MIS型电极240等同。输入输出电极1150和输入输出电极150和输入输出电极250等同。输入输出电极1150可以是欧姆性输入输出电极，可以通电方向电阻低的肖脱基式输入输出电极。
图12示意性地表示半导体装置1100表面的一个例子。如图11所示的横向化合物半导体1120，可以具有第1横向化合物半导体1122及第2横向化合物半导体1124。第1横向化合物半导体1122，通过以种晶化合物半导体1180为核，沿着阻挡层1160使之横向生长而形成。第2横向化合物半导体1124，以第1横向化合物半导体1122为核，沿着阻挡层1160在与第1横向化合物半导体1122不同的方向使之横向生长而形成。
比如，第1横向化合物半导体1122，以与种晶化合物半导体1180的种晶面的长度相等的宽度横向生长。第2横向化合物半导体1124，将第1横向化合物半导体1122没接触种晶化合物半导体1180的面和，种晶化合物半导体1180的面中的没接触第1横向化合物半导体1122的面作为种晶面而生长。第1横向化合物半导体1122及第2横向化合物半导体1124，比如是3-5族化合物半导体。
图13示意性地表示如图12所示的半导体装置1100剖面。在该图中，半导体装置1100，还具有在包含第1横向化合物半导体1122及第2横向化合物半导体1124的横向化合物半导体1120上面结晶生长的上层化合物半导体1126。上层化合物半导体1126，与图11及如图12表示的种晶化合物半导体1180、第1横向化合物半导体1122、和第2横向化合物半导体1124的上表面接触，通过在垂直于基体基板1102的第1主面1106的方向结晶生长而形成。上层化合物半导体1126，有比第1横向化合物半导体1122及第2横向化合物半导体1124还高的结晶性。MISFET1110，可以被形成在上层化合物半导体1126上。
需要说明的是，在用MOCVD法形成3-5族化合物半导体的情况下，比如，根据调整含有3族元素的原料气体和含有5族元素的原料气体的流量比或分压比，能控制3-5族化合物半导体的生长方向。具体而言，可以控制让3-5族化合物半导体沿着阻挡层1160表面横向生长，或是对基体基板1102的第1主面1106垂直的方向进一步生长。比如，当要作为3-5族化合物半导体形成InGaAs时，含3族原料的原料气体的分压比比含有5族元素的原料气体的分压比变得越大，InGaAs越容易横向生长。
在向本实施形态中，围绕半导体装置1100在基体基板1102和种晶化合物半导体1180间具有种晶结晶1170的构成进行了说明，不过，半导体装置1100也可以不具有种晶结晶1170。比如，在
Figure BDA0000066245900000201
以上的纵横尺寸比的开口内部形成种晶化合物半导体1180时，在半导体基板或半导体装置不具有种晶结晶1170的情况下，也能够形成结晶性出色的种晶化合物半导体1180。
【实施例】
(实施例1)
以调查化合物半导体，与在形成其表面的绝缘性材料的界面形成的界面能级为目的，制造了MIS二极管作为半导体装置的一个例子。作为具有闪锌矿型的结晶结构的3-5族化合物半导体的一个例子，使用了Si掺杂N型GaAs。按以下的次序形成MIS二极管。
首先，作为有闪锌矿型的结晶结构的3-5族化合物半导体的一个例子，形成Si掺杂N型GaAs。上述Si掺杂N型GaAs，在Si掺杂N型单晶GaAs基板表面形成。上述Si掺杂N型GaAs，通过在Si掺杂N型单晶GaAs基板的(111)A面外延生长而获得。据此，形成了在与基板的主面平行的面具有(111)A面的3-5族化合物半导体。而且，上述Si掺杂N型GaAs的电子浓度是2×1016/cm3。同时，厚度为1μm。
其次，作为输入输出电极的一个例子，形成了Cr/Au欧姆电极。Cr/Au欧姆电极形成在上述Si掺杂N型单结晶GaAs基板的背面。由真空蒸镀法形成Cr/Au欧姆电极。
其次，作为绝缘性材料的一个例子，形成Al2O3薄膜。Al2O3薄膜按以下的次序形成。用氨水溶液清洗在Si掺杂N型单晶GaAs基板的表面形成的Si掺杂N型GaAs表面之后，将上述Si掺杂N型单结晶GaAs基板导入ALD制膜设备的反应容器。对反应容器充分真空排气之后，将上述Si掺杂N型单结晶GaAs基板加热到250℃。此后，通过对反应容器内部交替供给三甲基铝气体及水蒸气的ALD法，在Si掺杂N型GaAs表面形成薄膜厚度为6nm的Al2O3薄膜。形成Al2O3薄膜之后，在真空的环境下实施退火。退火以450℃实施2分种。冷却后，从ALD制膜设备取出上述Si掺杂N型单结晶GaAs基板。
其次，作为MIS电极的一个例子，形成Au薄膜。Au薄膜，按以下次序形成。首先，在被取出的Si掺杂N型单结晶GaAs基板的Al2O3薄膜表面形成由抗蚀剂层构成的掩模之后，将上述抗蚀剂层图案化，由此在上述抗蚀剂层形成开口。其次，在从开口露出的Al2O3薄膜表面及抗蚀剂层表面，由真空蒸镀法形成薄膜厚度250nm的Au薄膜。此后，通过剥离法，除去抗蚀剂层表面上堆积的上述Au层叠膜。
通过以上过程，得到具有Si掺杂N型单结晶GaAs基板、在上述GaAs基板表面形成的Si掺杂N型GaAs、接触Si掺杂N型GaAs的(111)A面的Al2O3薄膜、接触Al2O3薄膜的Au薄膜，和在上述GaAs基板的背面形成的Cr/Au欧姆电极的MIS二极管。采用所得到的MIS二极管测量了界面能级。界面能级的测量由测量MIS二极管的电容电压特性来实施。
图14表示实施例1的MIS二极管的电容电压特性(又称CV特性)。在图14中，纵轴表示容量[μF/cm2]，横轴表示偏压[V]。图14表示频率是1k[Hz]、10k[Hz]、100k[Hz]、1M[Hz]时的CV特性。图中的实线表示使偏压电压增加时的CV特性。图中的虚线表示使偏压电压减少的CV特性。如图14所示，明白了根据实施例1的MIS二极管，能得到频率分散特性少的良好的特性。
(实施例2)
制造具有Si掺杂N型单结晶GaAs基板、形成在上述GaAs基板表面的Si掺杂N型GaAs、接触Si掺杂N型GaAs的(111)B面的Al2O3薄膜、接触Al2O3薄膜的Au薄膜、和在上述GaAs基板的背面形成的Cr/Au欧姆电极的MIS二极管。实施例2的MIS二极管的制造，除了在Si掺杂N型单结晶GaAs基板的(111)B面使Si掺杂N型GaAs外延生长以外，其他与实施例1同样。
上述Si掺杂N型GaAs的电子浓度是2×1016/cm3。同时，厚度为1μm。采用所得到的MIS二极管，与实施例1同样，测量界面能级。界面能级的测量由测量MIS二极管的容量电压特性来实施。
图15，表示实施例2的MIS二极管的CV特性。在图15中，纵轴表示容量[μF/cm2]，横轴表示偏压电压[V]。图15，表示频率是1k[Hz]、10k[Hz]、100k[Hz]、1M[Hz]的情况下的CV特性。图中的实线，表示使偏压电压增加后的CV特性。图中的虚线，表示使偏压电压减少后的CV特性。如图15表示，明白根据实施例的MIS二极管，能得到频率分散性少的良好的特性。
(比较例)
作为比较例，制造了MIS二极管，其具有Si掺杂N型单结晶GaAs基板、在上述GaAs基板表面形成的Si掺杂N型GaAs、接触Si掺杂N型GaAs的(001)面的Al2O3薄膜、接触Al2O3薄膜的Au薄膜和在上述GaAs基板背面形成的Cr/Au欧姆电极。比较例制造的MIS二极管，除了让Si掺杂N型单结晶GaAs基板的(001)面外延生长Si掺杂N型GaAs以外，与实施例1同样。
比较例的MIS二极管的Si掺杂N型GaAs的电子浓度是2×1016/cm3。同时，厚度为1μm。采用所得到的MIS二极管，与实施例1同样地测量了界面能级。界面能级的测量通过测量MIS二极管的容量电压特性的来实施。
图16，表示比较例的MIS二极管的CV特性。在图16中，纵轴表示容量[μF/cm2]，横轴表示偏压电压[V]。图16，表示频率是1k[Hz]、10k[Hz]、100k[Hz]、1M[Hz]的情况下的CV特性。图中的实线表示使偏压电压增加后的CV特性。图中的虚线，表示使偏压电压下降后的CV特性。如图16表示，比较例的MIS二极管，与实施例1及实施例2MIS二极管比较，明白了频率分散显著。
从以上的结果可以明白，实施例1及实施例2的MIS二极管，由于具有与Si掺杂N型GaAs的(111)A面或(111)B面接触的Al2O3薄膜，与具有与Si掺杂N型GaAs的(001)面接触的Al2O3薄膜比较，得以降低界面能级。同时，从以上的结果明白，由于在晶体管的栅电极中采用这样的MIS型电极，而能够制作适合于高频动作及大功率动作的开关设备及模拟设备。
即，明确了具有以下构造的MIS型场效应型晶体管，能够作为适合于高频动作及大功率动作的开关设备及模拟设备被利用。所述MIS型场效应型晶体管具备：有闪锌矿型的结晶结构的3-5族化合物半导体、接触3-5族化合物半导体的(111)A面或(111)B面，或者，与(111)A面或(111)B面等效的面接触的绝缘性材料、与绝缘性材料接触由金属传导性材料形成的MIS型电极、以及和3-5族化合物半导体电连接的一对输入输出电极。
(实施例3)
采用图3至图10所说明的方法制作了场效应晶体管。在p型InP的基板上，使p型InGaAs的化合物半导体120外延生长。以In和Ga之比为0.53∶0.47，同时，以p型载流子密度为3×1016cm-3的状态形成p型InGaAs，在以(111)A面作为表面的条件下使之外延生长。作为牺牲膜360，用ALD法形成了厚度为6nm的Al2O3之后，形成光掩膜390，离子注入了Si。离子注入的条件设为注入量为2×1014cm-2，加速电压为30keV。
除去光掩膜390之后，在100℃，10秒的条件下，进行RTA(快速热退火)处理并激活已注入的Si，形成了源极区域222及漏极区域224。通过缓冲氟酸(BHF)、稀氟酸(DHF)、氨(NH4OH)的处理进行了表面的清洗、Al2O3剥离和表面处理。继续，通过原子层累积(ALD)法以13nm的厚度形成Al2O3，通过离子束溅镀法(IBS)法以30nm的厚度形成了TaN。由此，形成绝缘性材料730及中间层842。
其次，通过将SF6作为蚀刻气体的反应性离子蚀刻，将TaN蚀刻，根据BHF的湿蚀刻法，蚀刻Al2O3，在形成源极电极及漏极电极的区域形成了开口。此后，由蒸镀法形成钛(Ti)及金(Au)的层叠膜，采用剥离法(lift-off)形成了源极电极及漏极电极(输入输出电极250)。并且，蒸镀钛(Ti)及金(Au)的层叠膜，通过剥离法形成了导电层244。继续，通过将SF6作为蚀刻气体的反应性离子蚀刻来除去导电层244下部区域以外的TiN，作为栅电极。
图17(a)是观察了(111)A面的InGaAs与ALD法的Al2O3的界面部分的TEM照片。图17(b)是观察了(100)面的InGaAs和ALD法的Al2O3的界面部分的TEM照片。在任何一个中，均在原子层水平形成明晰的界面。图18表示所制作的场效应晶体管的漏极电流-漏极电压特性。同图表示让栅电压在0v到2v的范围，以每0.5v的阶跃(steps)变化后的数据。实线表示InGaAs是(111)A面的情况下的特性。虚线表示InGaAs作为比较显示是(100)面时的特性。
InGaAs在(111)A面时，与InGaAs在(100)面的情况比较，即使是同样的栅电压也流动较多的电流，确认到IV特性良好。或者，InGaAs是(111)A面的情况下的阈值电压是-0.22v，S因素是231mv/dec。InGaAs是(100)面时的阈值电压是+0.10v，S因素(factor)是136mv/dec。S因素，是表现单元电流发生1位变化所必要的栅电压，是形成对晶体管进行开/关所必要的栅电压的目标的量。
图19是横轴为载流子密度，纵轴为有效迁移率的图表。圆圈符号表示InGaAs是(111)A面的情况，三角符号表示InGaAs是(100)面的情况。明白了当InGaAs是(111)A面的情况时，与是(100)面的情况相比，迁移率更大。
(实施例4)
图20是表示在阻挡层上使之结晶生长的多个上层化合物半导体1200的SEM照片。上层化合物半导体1200，是在图11所示的半导体装置1100中的横向化合物半导体1120上使之进一步外延生长的化合物半导体层。图21是表示在图20中的一个上层化合物半导体1200的剖面的TEM照片。图22是将图21的剖面中的表面附近放大后的TEM照片。
在Si的基体基板1102上面作为阻挡层1160而形成SiO2，在SiO2形成了开口1162。在预处理之后，使种晶化合物半导体1180，在开口1162内部选择外延生长(第1生长)，其次，在作为阻挡层1160的SiO2上面使横向化合物半导体1120横向生长(第2生长)。再使上层化合物半导体1200在横向化合物半导体1120上面选择外延生长(第3生长)。
预处理，第1生长，第2生长，和第3生长的条件如下。在各步骤的原料气体是三甲基镓(TMGa)、三甲基铟(TMIn)和叔丁基砷(TBAs)。在各步骤的TMIn及TBAs的分压，分别为0.13Pa及是5.4Pa。同时，处理温度是620℃。预处理的处理时间是5分钟。第1生长、第2生长和第3生长的处理时间全都是20分。
进一步，使在各步骤的TMGa的分压变化。设预处理、第1生长、第2生长、以及第3生长的TMGa的分压，分别为0Pa、0.16Pa、0.08Pa、0.24Pa。这样，通过使TMGa分压变化，能够与开口内的选择外延生长(第1生长)、横向生长(第2生长)、和追加选择外延生长(第3生长)对应地使其结晶生长。
可以认为，如图22所观察的那样，追加的选择外延生长的上层化合物半导体1200与横向生长的横向化合物半导体1120相比，剖面的平坦性出色，结晶性也好。
关于在权利要求、说明书和在图纸中表示的装置、系统、程序，和在方法中的动作、次序、步骤和阶段等的各处理的执行顺序，只要没有特别注明“比...先”、“在...之前”等，或者只要不是后边的处理必须使用前面的处理的输出，就可以以任意的顺序实施。有关技术方案、说明书和附图中的动作流程，为了说明上的方便，说明中使用了“首先”、“其次”、等字样，但即使这样也不意味着以这个程序实施是必须的条件。
【符号说明】
110半导体装置，120化合物半导体，126第1主面，128第2主面，130绝缘性材料，140MIS型电极，150输入输出电极，210半导体装置，220化合物半导体，222源极区域，224漏极区域，226第1主面，228第2主面，230绝缘性材料，236绝缘性材料，238绝缘性材料，240MIS型电极，242中间层，244导电层，250输入输出电极，360牺牲膜，390光掩膜，392开口，422区域，424区域，730绝缘性材料，842中间层，930绝缘性材料，936绝缘性材料，938绝缘性材料，942中间层，946中间层，948中间层，1100半导体装置，1102基体基板，1106第1主面，1108第2主面，1110MISFET，1120横向化合物半导体，1122第1横向化合物半导体，1124第2横向化合物半导体，1126上层化合物半导体，1130绝缘性材料，1140MIS型电极，1150输入输出电极，1160阻挡层，1162开口，1170种晶结晶，1180种晶化合物半导体，1200上层化合物半导体。

Claims (33)

1.一种半导体装置，具备MIS型场效应型晶体管，该MIS型场效应型晶体管具有：
3-5族化合物半导体，其具有闪锌矿型的结晶结构；
绝缘性材料，其接触于所述3-5族化合物半导体的(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面；
MIS型电极，其接触于所述绝缘性材料且含有金属传导性材料；以及
与所述3-5族化合物半导体电连接的一对输入输出电极；
被用作所述MIS型场效应型晶体管的沟道层的3-5族化合物半导体包含InzGa1-zAsz′Sb1-z′，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1。
2.根据权利要求1所述的半导体装置，
所述绝缘性材料，其接触于所述3-5族化合物半导体的(111)A面、与所述(111)A面等效的面、或具有从所述(111)A面或与所述(111)A面等效的面倾斜的倾斜角的面。
3.根据权利要求1所述的半导体装置，所述3-5族化合物半导体包含N型半导体。
4.根据权利要求1所述的半导体装置，所述3-5族化合物半导体包含P型半导体。
5.根据权利要求1所述的半导体装置，
所述绝缘性材料含有从Al2O3、Ga2O3、La2O3、AlN、GaN、SiO2、ZrO2、HfO2、HfxSi1-xOy、HfxAl2-xOy、Hfx′Si1-x′Oy′N2-y′及Ga2-x′Gdx″O3所构成的组中选择的至少1种或它们的层叠体，HfxSi1-xOy中，0≤x≤1，1≤y≤2，HfxAl2-xOy中，0≤x≤2，1≤y≤3，Hfx′Si1-x′Oy′N2-y′中，0≤x′≤1，1≤y′≤2，Ga2-x″Gdx″O3中，0≤x″≤2。
6.根据权利要求1所述的半导体装置，
所述金属传导性材料，包含从由TaC、TaN、TiN、Ti、Au、W、Pt及Pd构成的组中选择的至少1种。
7.一种半导体装置，具备，
包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体，其具有闪锌矿型的结晶结构，在InzGa1-zAsz′Sb1-z′中，O≤z≤1，0≤z′≤1；
绝缘性材料，其接触于所述3-5族化合物半导体的(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面；以及
MIS型电极，其接触于所述绝缘性材料且含有金属传导性材料；
所述绝缘性材料包含：含A1且具有闪锌矿型的结晶结构的3-5族化合物半导体，或含A1且具有闪锌矿型的结晶结构的3-5族化合物半导体的氧化物。
8.根据权利要求7所述的半导体装置，
所述金属传导性材料，包含从由TaC、TaN、TiN、Ti、Au、W、Pt及Pd构成的组中选择的至少1种。
9.一种半导体装置，具备，
包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体，其具有闪锌矿型的结晶结构，在InzGa1-zAsz′Sb1-z′中，O≤z≤1，0≤z′≤1；
绝缘性材料，其接触于所述3-5族化合物半导体的(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面；
MIS型电极，其接触于所述绝缘性材料且含有金属传导性材料；
从由Si基板、SOI基板和GOI基板构成的组中选择的基体基板；以及
所述3-5族化合物半导体配置于所述基体基板的一部分。
10.一种半导体装置的制造方法，包括以下步骤：
准备具有闪锌矿型的结晶结构，且具有(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面的3-5族化合物半导体的步骤，该3-5族化合物半导体包含InzGa1-zAsz′Sb1-z′，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1；
形成绝缘性材料的步骤，所述绝缘性材料接触于所述(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面；以及
形成MIS型电极的步骤，所述MIS型电极接触于所述绝缘性材料，且由金属传导性材料形成。
11.根据权利要求10所述的半导体装置的制造方法，
所述绝缘性材料接触于所述3-5族化合物半导体的(111)A面、与所述(111)A面等效的面、或具有从所述(111)A面或与所述(111)A面等效的面倾斜的倾斜角的面。
12.根据权利要求10所述的半导体装置的制造方法，还包括，
形成与所述3-5族化合物半导体电连接的输入输出电极的步骤。
13.根据权利要求10所述的半导体装置的制造方法，
所述绝缘性材料，是通过含还原性材料的气体环境中的ALD法或MOCVD法形成而获得的。
14.一种半导体装置的制造方法，包括以下步骤：
准备具有闪锌矿型的结晶结构，且具有(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面的包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体的步骤，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1；
形成绝缘性材料的步骤，所述绝缘性材料接触于所述(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面；
形成MIS型电极的步骤，所述MIS型电极接触于所述绝缘性材料，且由金属传导性材料形成；以及
形成与所述3-5族化合物半导体电连接的输入输出电极的步骤；
形成所述MIS型电极的步骤，是在形成所述输入输出电极的步骤之前实施的。
15.根据权利要求14所述的半导体装置的制造方法，
所述绝缘性材料，是通过含还原性材料的气体环境中的ALD法或MOCVD法形成而获得的。
16.一种半导体装置的制造方法，包括以下步骤：
准备具有闪锌矿型的结晶结构，且具有(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面的包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体的步骤，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1；
形成绝缘性材料的步骤，所述绝缘性材料接触于所述(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面；
形成MIS型电极的步骤，所述MIS型电极接触于所述绝缘性材料，且由金属传导性材料形成；
形成与所述3-5族化合物半导体电连接的输入输出电极的步骤；
形成所述输入输出电极的步骤是在形成所述绝缘性材料的步骤之前实施的。
17.根据权利要求16所述的半导体装置的制造方法，
所述绝缘性材料，是通过含还原性材料的气体环境中的ALD法或MOCVD法形成而获得的。
18.根据权利要求16所述的半导体装置的制造方法，
形成了所述绝缘性材料之后，还具有在真空或含有氢的气体环境中进行退火的步骤。
19.一种半导体装置的制造方法，其中，包括以下步骤：
准备具有闪锌矿型的结晶结构，且具有(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面的包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体的步骤，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1；
形成绝缘性材料的步骤，所述绝缘性材料接触于所述(111)面、与所述(111)面等效的面、或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面；
形成MIS型电极的步骤，所述MIS型电极接触于所述绝缘性材料，且由金属传导性材料形成；
准备所述3-5族化合物半导体的步骤包括：
准备Si基板、SOI基板和GOI基板中的任意1种基板的步骤；以及
在所述基板的一部分形成所述3-5族化合物半导体的步骤。
20.一种半导体基板，其特征在于，是配置了具有闪锌矿型的结晶结构的3-5族化合物半导体的半导体基板，
与绝缘性材料相接触的所述3-5族化合物半导体的(111)面、与所述(111)面等效的面，或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面，平行地配置在所述半导体基板的主面；
所述3-5族化合物半导体含有InzGa1-zAsz′Sb1-z′，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1。
21.根据权利要求20所述的半导体基板，
所述3-5族化合物半导体的(111)A面、与所述(111)A面等效的面，或具有从所述(111)A面或与所述(111)A面等效的面倾斜的倾斜角的面，平行地配置在所述半导体基板的主面。
22.一种半导体基板，其特征在于，是配置了具有闪锌矿型的结晶结构的包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体的半导体基板，具有Si基板、SOI基板和GOI基板中的任意1种基板，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1；
所述3-5族化合物半导体的(111)面、与所述(111)面等效的面，或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面，平行地配置在所述半导体基板的主面；
在所述基板的一部分配置所述3-5族化合物半导体。
23.根据权利要求22所述的半导体基板，
还具有阻挡层，其阻挡所述3-5族化合物半导体在所述基板的表面的Si或Ge结晶层的表面结晶生长，
并且，在所述阻挡层中形成有贯通至所述Si或Ge结晶层的开口，所述3-5族化合物半导体在所述开口的内部形成。
24.根据权利要求23所述的半导体基板，
所述3-5族化合物半导体具有：比所述阻挡层的表面更为凸起地结晶生长的种晶化合物半导体；和
以所述种晶化合物半导体为核，沿着所述阻挡层横向生长的横向化合物半导体。
25.根据权利要求24所述的半导体基板，
所述横向化合物半导体具有：
以所述种晶化合物半导体为核，沿着所述阻挡层横向生长的第1横向化合物半导体，和
以所述第1横向化合物半导体为核，沿着所述阻挡层在与所述第1横向化合物半导体不同的方向结晶生长的第2横向化合物半导体。
26.根据权利要求24所述的半导体基板，
所述3-5族化合物半导体，还具有在所述横向化合物半导体上结晶生长的上层化合物半导体。
27.一种半导体基板，具备：
具有闪锌矿型的结晶结构的3-5族化合物半导体，和
接触于所述3-5族化合物半导体的(111)面、与所述(111)面等效的面或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面的绝缘性材料；
所述3-5族化合物半导体含有InzGa1-zAsz′Sb1-z′，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1。
28.根据权利要求27所述的半导体基板，
所述绝缘性材料，是接触于所述3-5族化合物半导体的(111)A面、与所述(111)A面等效的面、具有从所述(111)A面倾斜的倾斜角的面、或具有从与所述(111)A面等效的面倾斜的倾斜角的面。
29.根据权利要求27所述的半导体基板，其中，
所述绝缘性材料含有从Al2O3、Ga2O3、La2O3、AlN、GaN、SiO2、ZrO2、HfO2、HfxSi1-xOy、HfxAl2-xOy、Hfx′Si1-x′Oy′N2-y′及Ga2-x″Gdx″O3所构成的组中选择的至少1种，或它们的层叠体，HfxSi1-xOy中，0≤x≤1，1≤y≤2，HfxAl2-xOy中，0≤x≤2，1≤y≤3，Hfx′Si1-x′Oy′N2-y′中，0≤x′≤1，1≤y′≤2，Ga2-x″Gdx″O3中，0≤x″≤2。
30.一种半导体基板，具备：
具有闪锌矿型的结晶结构的包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1；
接触于所述3-5族化合物半导体的(111)面、与所述(111)面等效的面或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面的绝缘性材料；和
Si基板、SOI基板和GOI基板中的任意1种基板；
所述3-5族化合物半导体配置在所述基板的一部分。
31.根据权利要求30所述的半导体基板，其中，
所述绝缘性材料含有从A12O3、Ga2O3、La2O3、A1N、GaN、SiO2、ZrO2、HfO2、HfxSi1-xOy、HfxAl2-xOy、Hfx′Si1-x′Oy′N2-y′及Ga2-x′Gdx″O3所构成的组中选择的至少1种，或它们的层叠体，HfxSi1-xOy中，0≤x≤1，1≤y≤2，HfxAl2-xOy中，0≤x≤2，1≤y≤3，Hfx′Si1-x′Oy′N2-y′中，0≤x′≤1，1≤y′≤2，Ga2-x′Gdx″O3中，0≤x″≤2。
32.一种半导体基板，具备：
具有闪锌矿型的结晶结构的包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1；
接触于所述3-5族化合物半导体的(111)面、与所述(111)面等效的面或具有从所述(111)面或与所述(111)面等效的面倾斜的倾斜角的面的绝缘性材料；和
所述绝缘性材料包含：含A1且具有闪锌矿型的结晶结构的3-5族化合物半导体，或含A1且具有闪锌矿型的结晶结构的3-5族化合物半导体的氧化物。
33.一种半导体基板的制造方法，是具有包含InzGa1-zAsz′Sb1-z′的3-5族化合物半导体的半导体基板的制造方法，在InzGa1-zAsz′Sb1-z′中，0≤z≤1，0≤z′≤1，其特征在于，具有：
准备基体基板的步骤；
在所述基体基板上，形成用于阻挡所述3-5族化合物半导体结晶生长的阻挡层的步骤；
在所述阻挡层形成贯通到所述基体基板的开口的步骤；
在所述开口中使种晶化合物半导体结晶生长为比所述阻挡层表面更凸起的步骤；
以所述种晶化合物半导体为核，沿着所述阻挡层使横向化合物半导体结晶生长的步骤，以及
使上层化合物半导体在所述横向化合物半导体上结晶生长的步骤。
CN200980148632.XA 2008-12-08 2009-11-27 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法 Expired - Fee Related CN102239549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310343762.7A CN103474354B (zh) 2008-12-08 2009-11-27 半导体装置、半导体装置的制造方法、半导体基板、和半导体基板的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-312761 2008-12-08
JP2008312761 2008-12-08
PCT/JP2009/006426 WO2010067525A1 (ja) 2008-12-08 2009-11-27 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310343762.7A Division CN103474354B (zh) 2008-12-08 2009-11-27 半导体装置、半导体装置的制造方法、半导体基板、和半导体基板的制造方法

Publications (2)

Publication Number Publication Date
CN102239549A CN102239549A (zh) 2011-11-09
CN102239549B true CN102239549B (zh) 2014-01-01

Family

ID=42242523

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980148632.XA Expired - Fee Related CN102239549B (zh) 2008-12-08 2009-11-27 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法
CN201310343762.7A Expired - Fee Related CN103474354B (zh) 2008-12-08 2009-11-27 半导体装置、半导体装置的制造方法、半导体基板、和半导体基板的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310343762.7A Expired - Fee Related CN103474354B (zh) 2008-12-08 2009-11-27 半导体装置、半导体装置的制造方法、半导体基板、和半导体基板的制造方法

Country Status (6)

Country Link
US (1) US20110233689A1 (zh)
JP (1) JP5599089B2 (zh)
KR (1) KR101618910B1 (zh)
CN (2) CN102239549B (zh)
TW (1) TW201030968A (zh)
WO (1) WO2010067525A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195579A (ja) * 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
CN110010670A (zh) * 2011-09-08 2019-07-12 株式会社田村制作所 Ga2O3系MISFET和Ga2O3系MESFET
US8896066B2 (en) * 2011-12-20 2014-11-25 Intel Corporation Tin doped III-V material contacts
JP2013140866A (ja) * 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
JP2013207020A (ja) * 2012-03-28 2013-10-07 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
US9275854B2 (en) * 2013-08-07 2016-03-01 Globalfoundries Inc. Compound semiconductor integrated circuit and method to fabricate same
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US10679860B2 (en) * 2015-03-09 2020-06-09 Agency For Science, Technology And Research Self-aligning source, drain and gate process for III-V nitride MISHEMTs
CN109160487A (zh) * 2018-08-14 2019-01-08 上海华虹宏力半导体制造有限公司 Mems三轴amr磁力传感器的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082275B2 (ja) * 2003-05-22 2008-04-30 松下電器産業株式会社 タイマー装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56157063A (en) * 1980-05-06 1981-12-04 Nippon Telegr & Teleph Corp <Ntt> Manufacture of mis type semiconductor device
JPS58164269A (ja) * 1982-03-23 1983-09-29 Fujitsu Ltd 電界効果半導体装置
JPS59231865A (ja) * 1983-06-14 1984-12-26 Seiko Epson Corp 半導体装置
US4777517A (en) * 1984-11-29 1988-10-11 Fujitsu Limited Compound semiconductor integrated circuit device
JPS6423576A (en) * 1987-07-20 1989-01-26 Nippon Telegraph & Telephone Mis type field-effect transistor
JPS6459859A (en) * 1987-08-31 1989-03-07 Hitachi Ltd Insulated-gate field-effect transistor and the preparation thereof
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JPH02119145A (ja) * 1988-10-28 1990-05-07 Toshiba Corp 金属−酸化物−半導体接合の形成方法
JPH07105497B2 (ja) * 1990-01-31 1995-11-13 新技術事業団 半導体デバイス及びその製造方法
JPH04162614A (ja) * 1990-10-26 1992-06-08 Olympus Optical Co Ltd 異種材料接合基板、およびその製造方法
JPH06140332A (ja) * 1992-10-22 1994-05-20 Nec Corp ＡｌＧａＡｓ膜形成方法
JP3194327B2 (ja) * 1993-11-24 2001-07-30 ソニー株式会社 有機金属気相成長法
JPH07183569A (ja) * 1993-12-22 1995-07-21 Sony Corp Ｓａｍ型アバランシフォトダイオード及びその作製方法
JP3109567B2 (ja) * 1995-12-05 2000-11-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハの製造方法
US6124158A (en) * 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
JP2002261043A (ja) * 2001-03-05 2002-09-13 Hitachi Ltd 半導体装置およびその製造方法
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
JP2006344804A (ja) * 2005-06-09 2006-12-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007073800A (ja) * 2005-09-08 2007-03-22 Seiko Epson Corp 半導体装置
JP2007142270A (ja) * 2005-11-21 2007-06-07 Toshiba Corp 半導体装置及びその製造方法
US7456450B2 (en) * 2006-02-09 2008-11-25 International Business Machines Corporation CMOS devices with hybrid channel orientations and method for fabricating the same
US20080048216A1 (en) * 2006-05-30 2008-02-28 Ye Peide D Apparatus and method of forming metal oxide semiconductor field-effect transistor with atomic layer deposited gate dielectric
US7582516B2 (en) * 2006-06-06 2009-09-01 International Business Machines Corporation CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy
WO2010038461A1 (ja) * 2008-10-02 2010-04-08 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082275B2 (ja) * 2003-05-22 2008-04-30 松下電器産業株式会社 タイマー装置

Also Published As

Publication number Publication date
TW201030968A (en) 2010-08-16
KR20110091507A (ko) 2011-08-11
CN103474354A (zh) 2013-12-25
KR101618910B1 (ko) 2016-05-09
CN103474354B (zh) 2016-12-07
WO2010067525A1 (ja) 2010-06-17
JP2010161349A (ja) 2010-07-22
US20110233689A1 (en) 2011-09-29
JP5599089B2 (ja) 2014-10-01
CN102239549A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
CN102239549B (zh) 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US9660069B2 (en) Group III nitride integration with CMOS technology
CN109585545B (zh) 一种增强型半导体器件及其制备方法
US11355649B2 (en) Nanosheet transistor having abrupt junctions between the channel nanosheets and the source/drain extension regions
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
De Jaeger et al. Au-free CMOS-compatible AlGaN/GaN HEMT processing on 200 mm Si substrates
CN101989601B (zh) 半导体装置及其制造方法
US10692859B2 (en) Large area diode co-integrated with vertical field-effect-transistors
US20110042719A1 (en) Semiconductor device and method of manufacturing a semiconductor device
WO2017123999A1 (en) Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
TWI387010B (zh) 用於製造電晶體之方法
CN104037212A (zh) 氮化物半导体元件及其制造方法
KR20100015747A (ko) 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로
CN103681835A (zh) 具有多个栅极电介质层的异质结构晶体管
CN101960605A (zh) 半导体基板、半导体装置、及半导体装置的制造方法
KR20090128505A (ko) 반도체 디바이스 및 반도체 디바이스 형성 방법
CN103155155A (zh) 半导体器件及其制造方法
CN103563069A (zh) 半导体器件、半导体基板、半导体基板的制造方法及半导体器件的制造方法
JP2017117996A (ja) 半導体装置および半導体装置の製造方法
US9633908B2 (en) Method for forming a semiconductor structure containing high mobility semiconductor channel materials
CN103563068B (zh) 半导体器件、半导体基板、半导体基板的制造方法及半导体器件的制造方法
US10665698B2 (en) Reducing gate-induced-drain-leakage current in a transistor by forming an enhanced band gap layer at the channel-to-drain interface
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
CN209747520U (zh) 一种新型增强型半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140101

Termination date: 20171127

CF01 Termination of patent right due to non-payment of annual fee