CN101960605A - 半导体基板、半导体装置、及半导体装置的制造方法 - Google Patents

半导体基板、半导体装置、及半导体装置的制造方法 Download PDF

Info

Publication number
CN101960605A
CN101960605A CN2009801074122A CN200980107412A CN101960605A CN 101960605 A CN101960605 A CN 101960605A CN 2009801074122 A CN2009801074122 A CN 2009801074122A CN 200980107412 A CN200980107412 A CN 200980107412A CN 101960605 A CN101960605 A CN 101960605A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor layer
inp
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801074122A
Other languages
English (en)
Inventor
竹中充
高木信一
秦雅彦
市川磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Original Assignee
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, University of Tokyo NUC filed Critical Sumitomo Chemical Co Ltd
Publication of CN101960605A publication Critical patent/CN101960605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

以实用且简单的手法，形成良好的3-5族化合物半导体与氧化层的界面。本发明公开了一种半导体基板，具有：晶格匹配或准晶格匹配于InP且不包含砷的3-5族化合物的第1半导体层；以及，邻接于所述第1半导体层而形成的且晶格匹配或准晶格匹配于InP的3-5族化合物的能够相对于所述笫1半导体层选择性的氧化的第2半导体层。另外，公开一种半导体装置，具有：晶格匹配或准晶格匹配于InP且不包含砷的3-5族化合物的第1半导体层；将邻接于所述第1半导体层而形成且晶格匹配或准晶格匹配于InP的3-5族化合物的第2半导体层的至少一部分相对于所述第1半导体层进行选择性的氧化而形成的氧化层；以及控制电极，对形成于所述第1半导体层的通道施加电场。

Description

半导体基板、半导体装置、及半导体装置的制造方法
技术领域
本发明涉及半导体基板、半导体装置、及半导体装置的制造方法。本发明尤其涉及可以通过简单的工序形成MOS构造的可有效适用于化合物半导体装置的半导体基板、半导体装置、以及半导体装置的制造方法。
背景技术
从具有高电子迁移率的特性角度，以化合物半导体所制的MOSFET(金属氧半导体场效应晶体管)的实用化受到期望。例如，非专利文献1揭示有关InAIAs的氧化处理、以及将其应用于半导体装置制造用的半导体基板的技术。即，记载有假想InAlAs/InGaAs系的MOS型HEMT(高电子迁移率晶体管)中的栅极绝缘层，并氧化形成于半导体基板而具有作为通道层功能的InGaAs层上的n形InAlAs层而构成的半导体基板。
非专利文献1：N.C.Paul等著，Jpn.J.Appl.Phys…第44卷(2005年)，No.3，第1174至1180页。
然而，化合物半导体例如具有3-5族化合物半导体的半导体基板中，难以形成良好的MOS界面(半导体层与氧化物层间的界面)，而成为半导体装置的制造障碍。因此，期望能够以实用且简单的手法，形成3-5族化合物半导体与氧化层间的良好界面的半导体基板。
发明内容
为了解决上述课题，在本发明的第一方式中所提供的半导体基板，具有：晶格匹配或准晶格匹配于InP且不包含砷的3-5族化合物的第1半导体层；以及，邻接于所述第1半导体层而形成的、晶格匹配或准晶格匹配于InP的3-5族化合物半导体层的、且可选择性的相对于所述第1半导体层氧化的第2半导体层。上述第1半导体层可以是不含有铝的层。可以具有与所述第1半导体层相接而形成的、晶格匹配或准晶格匹配于InP的、且电子亲和力比InP更大的3-5族化合物半导体。上述第2半导体层，可以包含铝；具体而言，上述第2半导体层是InxAl1-xAs，x可以是0与1之间的值。
在本发明的第二方式中，提供的半导体装置具有：晶格匹配或准晶格匹配于InP且不包含砷的3-5族化合物的第1半导体层；氧化层，其是将邻接于所述第1半导体层而形成的且晶格匹配或准晶格匹配于InP的3-5族化合物的第2半导体层的至少一部分，相对于所述第1半导体层选择性的氧化而形成的；以及，在形成于所述第1半导体层的通道施加电场的控制电极。所述氧化层可以是形成在所述第1半导体层与所述控制电极之间的控制电极绝缘层，或是比所述第1半导体层更埋入基板侧而形成的埋入氧化层。在与所述氧化层同一层，残留有所述第2半导体层的非氧化部，半导体装置可以具有：欧姆层(ohmic layer)，其形成在比所述第2半导体层的所述非氧化部更上层，且具有在形成有所述氧化层的部分有开口部；以及，一对输入输出电极，其形成于比所述欧姆层更上层，用于对所述通道供给流动的电流。所述控制电极可形成于所述开口部的内部的所述绝缘层之上。所述欧姆层可为晶格匹配或准晶格匹配于InP且不含铝的3-5族化合物半导体层，所述欧姆层可被掺杂为p型或n型。
在本发明的第三方式中所提供的半导体装置的制造方法，包括：基板准备步骤，该步骤中准备半导体基板，该半导体基板具有为晶格匹配或准晶格匹配于InP且不包含砷的3-5族化合物的第1半导体层、邻接于所述第1半导体层而形成的且晶格匹配或准晶格匹配于InP的3-5族化合物的第2半导体层；氧化步骤，将所述第2半导体层相对于所述第1半导体层选择性氧化而形成氧化层；以及控制电极形成步骤，在所述氧化步骤所形成的所述氧化层的上层形成控制电极。在所述基板准备步骤之后，可还具有形成将所述第2半导体层覆盖的欧姆层的步骤、以及在所述欧姆层上形成开口部，在所述开口部的底面露出所述第2半导体层的步骤，所述氧化步骤，可以是使露出于所述开口部的所述第2半导体层氧化而在所述开口部选择性地形成所述氧化层的步骤。所述氧化步骤，可以是以所述欧姆层作为掩模而使所述开口部中露出的所述第2半导体层曝露于氧化环境下，以此使所述氧化层自我匹配地形成在所述掩模上的步骤。所述欧姆层可为晶格匹配或准晶格匹配于InP、且不含铝的3-5族化合物的p型半导体层或n型半导体层，所述氧化步骤也可为通过湿化氧化法而形成所述氧化层的步骤。
本发明的第四方式中提供半导体基板，其具有：第1半导体层，由不包含砷的3-5族化合物所构成，作为晶体管的通道而发挥功能；以及第2半导体层，设置于所述第1半导体层之上，且在氧化环境中被氧化而成为绝缘体。所述第1半导体层及所述第2半导体可为晶格匹配或准晶格匹配于InP。所述第1半导体优选为在氧化环境中不被氧化的层。所述第2半导体可以是能通过将覆盖非氧化区域而露出氧化区域的掩模配置于所述第2半导体的表面来选择性地进行氧化的层。
附图说明
图1是表示本实施方式的半导体装置100的剖面例的图。
图2是表示半导体装置100的制造过程中的剖面例的图。
图3是表示半导体装置100的制造过程中的剖面例的图。
图4是表示半导体装置100的制造过程中的剖面例的图。
图5是表示半导体装置100的制造过程中的剖面例的图。
图6是表示实验样本的电流电压特性的图。
图7是表示已实施湿化氧化45分钟之后的样本的电容电压特性的图。
[附图标记]
100 半导体装置
102 基板
104 缓冲层
106 第1半导体层
108 第2半导体层
110 氧化层
112 控制电极
114 欧姆层
116 输入输出电极
118 开口区域
120 区域
具体实施方式
图1表示本实施方式的半导体装置100的剖面例。半导体装置100具备基板102、缓冲层104、第1半导体层106、第2半导体层108、氧化层110、控制电极112、欧姆层114、以及输入输出电极116。
基板102只要其表面可形成化合物半导体的结晶层，就可以选择任意的材质等。作为基板102，可以列举例如单晶硅晶圆、蓝宝石基板、单晶InP基板等。
缓冲层104可为与第1半导体层106晶格匹配或准晶格匹配的化合物半导体层，其形成于第1半导体层106与基板102之间。缓冲层104可以是以提升第1半导体层106的结晶性为目的，或者，以降低来自基板102的杂质影响为目的而形成的。缓冲层104，可例示有掺杂杂质或没有掺杂杂质的InP层、InGaAs层、或InAlAs层、或这些的层叠。此时，InP层、InGaAs层、或InAlAs层例如能够使用以有机金属气体作为原料气体的MOCVD法(有机金属气相成长法)形成。
第1半导体层106可以是晶格匹配或准晶格匹配于InP的不包含砷的3-5族化合物。另外，第1半导体层106也可以是不包含铝的物质。通过不包含铝，能够在氧化第2半导体层108形成氧化层110时，第1半导体层106不被氧化。另外，第1半导体层106可以是电子亲和力比InP更大的物质，通过增大电子亲和力，而可缩小形成于第1半导体层106与氧化层110间的界面的界面能级的深度。结果即可提高装置的性能。
第1半导体层106可具有作为电子装置的功能层来发挥功能，例如可为形成有MISFET通道的通道层。作为第1半导体层106，可例示InP层。第1半导体层106可掺杂杂质，也可没有掺杂杂质。第1半导体层106例如可以使用以有机金属气体作为原料气体的MOCVD法形成。
另外，可在缓冲层104与第1半导体层106之间，形成其他半导体层。其他半导体层可包含砷，作为含砷的其他半导体层，例如可例示InGaAs层。其他半导体层例如可为MISFET的通道层，或也可通过其他半导体层和第1半导体层106形成通道层。此时，通道可形成于其他半导体层与第1半导体层106间的界面，而远离形成于比第1半导体层106更上层的与氧化层110的界面。通过使通道远离与氧化层110间的界面，可避免存在于半导体-绝缘体界面的界面能级的影响，而可以提高装置性能。
第2半导体层108邻接于第1半导体层106而形成。第2半导体层108可为晶格匹配或准晶格匹配于InP的3-5族化合物的半导体层，第2半导体层108可为相对于第1半导体层106进行选择性氧化的层。第2半导体层108可包含铝，具体而言，可为InxAl1-xAs(0＜x＜1)。但希望是铝相比铟为50％以上。
氧化层110邻接于第1半导体层106而形成，是将第2半导体层108的至少一部份相对第1半导体层106选择性氧化后形成的。第2半导体层108的选择性氧化，可通过例如在第2半导体层108上，露出成为氧化层110的氧化区域，形成覆盖其他非氧化区域的掩模而实施。另外，氧化层110是将形成于第1半导体层106与控制电极112之间的控制电极予以绝缘的绝缘层，即，可以是MOSFET的栅极绝缘层。或着，可为比第1半导体层106更埋入基板102侧所形成的埋入氧化层。当以埋入氧化层的形式形成氧化层110时，可形成双栅极构造的MOSFET。
氧化层110的组成，由于是氧化第2半导体层108而形成的，所以其组成可根据第2半导体层108的组成而定，作为第2半导体层108的氧化方法，例如可例示湿化法。当通过500℃以上的处理条件下的湿化法进行氧化第2半导体层108来形成氧化层110时，可将界面能级的密度减少为1012左右。
控制电极112形成在氧化层110上，对在第1半导体层106形成的通道施加电场。控制电极112例如可作为MISFET的栅极电极而发挥功能。作为控制电极112，例如可例示任意的金属、多晶硅、金属硅化物等。控制电极112在形成有将第2半导体层108氧化而成的氧化层110的开口区域118形成。
欧姆层114欧姆接合输入输出电极116。欧姆层114形成于与氧化层110同一层的第2半导体层108所残存的非氧化部区域120的上层。欧姆层114在形成氧化物110的部分具有开口区域118。欧姆层114也可为晶格匹配或准晶格匹配于InP的、不包含铝的3-5族化合物半导体层。欧姆层114可掺杂成p型也可为n型。
输入输出电极116作为一对电极形成在位于比欧姆层114更上层。输入输出116对通道供给流动的电流。输入输出电极116例如作为MISFET的源极或漏极电极发挥功能。作为输入输出电极116，例如可例示镍、铂、金等、重度掺杂的多晶硅、金属硅化物等。
另外，在上述说明中，虽然对半导体装置100进行了说明，但也可将基板102、缓冲层104、第1半导体层106、以及第2半导体层108视为一个半导体基板。如上所述的半导体基板可任意氧化第2半导体层108而形成控制电极氧化层，得以迅速地制造MOSFET等装置。在半导体基板中，缓冲层104并非必须，第1半导体层106自身也可以是基板102。
另外，在上述说明中，作为半导体装置100，虽以MOSFET为例而进行了说明，但也可是其他的电子装置。例如半导体装置100也可是以控制电极112以及第1半导体层106挟持氧化第2半导体层108而形成的氧化层110的电容器。
在图2至图5表示半导体装置100的制造过程中的剖面例。如第2图所示，准备具有缓冲层104及第1半导体层106的基板102。缓冲层104及第1半导体层106例如通过使用MOCVD法的外延成长法形成。
如图3所示，在比第1半导体层106更上层形成第2半导体层108。第2半导体层108，例如可通过MOCVD法而形成。第2半导体层108也可被掺杂成p形或n形。
如第4图所示，在形成覆盖第2半导体层108的欧姆层114后，于欧姆层114形成开口部，在开口部的底面上露出第2半导体层108。如图5所示，以欧姆层114作为掩模，氧化在开口部露出的第2半导体层108。氧化是相对于第1半导体层106而选择性地在第2半导体层108上实施的。另外，氧化是在欧姆层114的开口部上，选择性地对第2半导体层108实施的。且通过第2半导体层108的氧化而形成氧化层110。
在第2半导体层108含有铝，但是在第1半导体层106及欧姆层114中不包含铝。因此，第1半导体层106及欧姆层114不会被氧化，氧化在第2半导体层108选择性地且对开口部自我匹配地实施。以此，可简单地形成氧化层110。此时的氧化处理可通过使露出于开口部的第2半导体层108曝露于氧化环境下来实施。
之后，通过导电膜的形成及图案化而形成控制电极112以及输入输出电极116。于是，可以制造出如图1所示的半导体装置100。
根据如上所述的半导体装置100，由于是选择性地氧化第2半导体层108而形成氧化层110，所以可简便地制造MOSFET。另外，由于氧化可以利用湿化法，故可降低界面能级，而可形成实用的化合物半导体MOSFET。
(实验例)
在未掺杂杂质的InP基板的(100)面上形成10nm的InAlAs之后，将InAlAs层选择性地氧化以形成绝缘膜。氧化使用在525℃的处理温度的湿化法。在绝缘膜上通过蒸镀法形成铝电极而作为实验样本。
图6是表示实验样本的电流电压特性。可以确认已实施湿化氧化45分钟后的样本有良好的绝缘性。而作为比较给出的实施了湿化氧化30分钟的样本，则可确认其绝缘性的降低。进一步作为比较例而示出的未实施湿化氧化的样本中，可确认绝缘性更低。
图7示出了实施45分钟湿化氧化后的样本的电容电压特性。可确认相对于电压变化，电容变化是在5kHz至1MHz的范围内。即，在绝缘层的下部的InP层形成有反转层，而可确认其作为MOS在工作。通过电导法评价界面能级的结果，可以测得1012左右的界面能级。

Claims (20)

1.一种半导体基板，具有：
晶格匹配或准晶格匹配于InP，且不包含砷的3-5族化合物的第1半导体层；以及
邻接于所述第1半导体层而形成的、晶格匹配或准晶格匹配于InP的3-5族化合物的、能够相对于所述第1半导体层选择性的氧化的第2半导体层。
2.根据权利要求1所述的半导体基板，其中，所述第1半导体层不含铝。
3.根据权利要求1所述的半导体基板，其具有：
邻接于所述第1半导体层而形成的、晶格匹配或准晶格匹配于InP且电子亲和力比InP更大的3-5族化合物的半导体。
4.根据权利要求1至3中任一项所述的半导体基板，其中，所述第2半导体层包含铝。
5.根据权利要求4所述的半导体基板，其特征为，
所述第2半导体层为InxAl1-xAs，
且x为0与1之间的值。
6.一种半导体装置，具有：
晶格匹配或准晶格匹配于InP且不包含砷的3-5族化合物的第1半导体层；
将邻接于所述第1半导体层而形成的且晶格匹配或准晶格匹配于InP的3-5族化合物的第2半导体层的至少一部分相对于所述第1半导体层进行选择性的氧化而形成的氧化层；以及
控制电极，在形成于所述第1半导体层的通道施加电场。
7.根据权利要求6所述的半导体装置，其中，
所述氧化层是形成于所述第1半导体层与所述控制电极之间的控制电极绝缘层，或是比所述第1半导体层更埋入基板侧而形成的埋入氧化层。
8.根据权利要求6或7所述的半导体装置，其在与所述氧化层同一层上，残留有所述第2半导体层的非氧化部分，具有：
欧姆层，形成在所述第2半导体层的所述非氧化部分的上层，其在形成有所述氧化层的部分具有开口部；以及
一对输入输出电极，形成在所述欧姆层的上层，且对所述通道供给流动的电流。
9.根据权利要求8所述的半导体装置，其中，所述控制电极形成在所述开口部的内部的所述氧化层之上。
10.根据权利要求8或9所述的半导体装置，其中，所述欧姆层是晶格匹配或准晶格匹配于InP的、且不含铝的3-5族化合物的半导体层。
11.根据权利要求10所述的半导体装置，其中，所述欧姆层被掺杂成p型或n型。
12.一种半导体装置的制造方法，具有：
准备基板步骤，在该步骤中准备半导体基板，所述半导体基板具有：晶格匹配或准晶格匹配于InP且不包含砷的3-5族化合物的第1半导体层、及邻接于所述第1半导体层而形成的且晶格匹配或准晶格匹配于InP的3-5族化合物的第2半导体层；
氧化步骤，相对于所述第1半导体层对所述第2半导体层进行选择性的氧化而形成氧化层；以及
控制电极形成步骤，在所述氧化步骤所形成的所述氧化层的上层形成控制电极。
13.根据权利要求12所述的半导体装置的制造方法，其还具有：
在所述基板准备步骤之后，形成覆盖所述第2半导体层的欧姆层的步骤；以及
在所述欧姆层上形成开口部，在所述开口部的底面露出所述第2半导体层的步骤，
其中，所述氧化步骤是氧化在所述开口部露出的所述第2半导体层，且在所述开口部选择性地形成所述氧化层的步骤。
14.根据权利要求13所述的半导体装置的制造方法，其中，所述氧化步骤是以所述欧姆层作为掩模，将在所述开口部露出的所述第2半导体层曝露在氧化环境下，从而使所述氧化层自我匹配地形成于所述掩模上的步骤。
15.根据权利要求13所述的半导体装置的制造方法，其中，所述欧姆层是晶格匹配或准晶格匹配于InP的且不含铝的3-5族化合物的p型半导体层或n型半导体层。
16.根据权利要求12至15中任一项所述的半导体装置的制造方法，其中，所述氧化步骤是通过湿化氧化法形成所述氧化层的步骤。
17.一种半导体基板，具有：
第1半导体，其由不包含砷的3-5族化合物构成，作为晶体管的通道而发挥功能；以及
第2半导体，其设于所述第1半导体之上，且在氧化环境中被氧化而成为绝缘体。
18.根据权利要求17所述的半导体基板，其中，
所述第1半导体及所述第2半导体，晶格匹配或准晶格匹配于InP。
19.根据权利要求17或18所述的半导体基板，其中，所述第1半导体在氧化环境中不被氧化。
20.根据权利要求17至19任意一项所述的半导体基板，其中，所述第2半导体可通过将覆盖非氧化区域而露出氧化区域的掩模配置于所述第2半导体的表面，而得以选择性地进行氧化。
CN2009801074122A 2008-03-26 2009-03-26 半导体基板、半导体装置、及半导体装置的制造方法 Pending CN101960605A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-082081 2008-03-26
JP2008082081A JP5498662B2 (ja) 2008-03-26 2008-03-26 半導体装置および半導体装置の製造方法
PCT/JP2009/001375 WO2009119103A1 (ja) 2008-03-26 2009-03-26 半導体基板、半導体装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN101960605A true CN101960605A (zh) 2011-01-26

Family

ID=41113314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801074122A Pending CN101960605A (zh) 2008-03-26 2009-03-26 半导体基板、半导体装置、及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US8431459B2 (zh)
JP (1) JP5498662B2 (zh)
KR (1) KR101523409B1 (zh)
CN (1) CN101960605A (zh)
TW (1) TWI449107B (zh)
WO (1) WO2009119103A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354243A (zh) * 2013-06-28 2013-10-16 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置
CN103384917A (zh) * 2011-03-02 2013-11-06 住友化学株式会社 半导体基板及其制造方法
CN116544315A (zh) * 2023-07-06 2023-08-04 苏州焜原光电有限公司 一种蓝宝石衬底分子束外延红外探测器材料制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498662B2 (ja) * 2008-03-26 2014-05-21 国立大学法人 東京大学 半導体装置および半導体装置の製造方法
KR101048987B1 (ko) * 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101680767B1 (ko) 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
GB201212878D0 (en) 2012-07-20 2012-09-05 Pike Justin Authentication method and system
JP6039591B2 (ja) * 2014-01-16 2016-12-07 日本電信電話株式会社 酸化アルミニウム薄膜の形成方法
US9865688B2 (en) 2014-03-14 2018-01-09 International Business Machines Corporation Device isolation using preferential oxidation of the bulk substrate
GB201520741D0 (en) 2015-05-27 2016-01-06 Mypinpad Ltd And Licentia Group Ltd Authentication methods and systems
US10424670B2 (en) * 2016-12-30 2019-09-24 Intel Corporation Display panel with reduced power consumption
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10319586B1 (en) 2018-01-02 2019-06-11 Micron Technology, Inc. Methods comprising an atomic layer deposition sequence
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US11038027B2 (en) 2019-03-06 2021-06-15 Micron Technology, Inc. Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622114A (en) * 1984-12-20 1986-11-11 At&T Bell Laboratories Process of producing devices with photoelectrochemically produced gratings
US6326650B1 (en) * 1995-08-03 2001-12-04 Jeremy Allam Method of forming a semiconductor structure
US5726462A (en) * 1996-02-07 1998-03-10 Sandia Corporation Semiconductor structures having electrically insulating and conducting portions formed from an AlSb-alloy layer
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US6493366B1 (en) * 1999-05-05 2002-12-10 The United States Of America As Represented By The National Security Agency Vertical cavity surface emitting laser with oxidized strain-compensated superlattice of group III-V semiconductor
US6407407B1 (en) * 1999-05-05 2002-06-18 The United States Of America As Represented By The Director Of The National Security Agency Ridge laser with oxidized strain-compensated superlattice of group III-V semiconductor
JP2001044417A (ja) * 1999-07-26 2001-02-16 Fujitsu Ltd 半導体装置
JP2001102691A (ja) 1999-10-01 2001-04-13 Nec Corp 半導体レーザ及び半導体層の酸化方法
US6647041B1 (en) * 2000-05-26 2003-11-11 Finisar Corporation Electrically pumped vertical optical cavity with improved electrical performance
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6610612B2 (en) * 2000-12-13 2003-08-26 The University Of Maryland Method of efficient controllable and repeatable wet oxidation in a phosphorous-rich III-V material system
JP2004031861A (ja) * 2002-06-28 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2004128415A (ja) * 2002-10-07 2004-04-22 Toshiba Corp トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
US6831309B2 (en) * 2002-12-18 2004-12-14 Agilent Technologies, Inc. Unipolar photodiode having a schottky junction contact
US20050243881A1 (en) * 2004-04-30 2005-11-03 Hoki Kwon InAlAs having enhanced oxidation rate grown under very low V/III ratio
US20050243889A1 (en) * 2004-04-30 2005-11-03 Honeywell International Inc. Digital alloy oxidation layers
JP2008258563A (ja) * 2007-03-12 2008-10-23 Sony Corp 半導体装置の製造方法、半導体装置および電子機器
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP5498662B2 (ja) * 2008-03-26 2014-05-21 国立大学法人 東京大学 半導体装置および半導体装置の製造方法
JP5233535B2 (ja) * 2008-09-11 2013-07-10 住友電気工業株式会社 撮像装置、視界支援装置、暗視装置、航海支援装置および監視装置
CN102498542B (zh) * 2009-09-04 2016-05-11 住友化学株式会社 半导体基板、场效应晶体管、集成电路和半导体基板的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103384917A (zh) * 2011-03-02 2013-11-06 住友化学株式会社 半导体基板及其制造方法
CN103384917B (zh) * 2011-03-02 2016-03-09 住友化学株式会社 半导体基板及其制造方法
CN103354243A (zh) * 2013-06-28 2013-10-16 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置
WO2014206021A1 (zh) * 2013-06-28 2014-12-31 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及包含该薄膜晶体管的装置
CN103354243B (zh) * 2013-06-28 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置
US9461070B2 (en) 2013-06-28 2016-10-04 Boe Technology Group Co., Ltd. Thin film transistor, method for manufacturing the same, and device comprising the same
CN116544315A (zh) * 2023-07-06 2023-08-04 苏州焜原光电有限公司 一种蓝宝石衬底分子束外延红外探测器材料制备方法
CN116544315B (zh) * 2023-07-06 2023-09-15 苏州焜原光电有限公司 一种蓝宝石衬底分子束外延红外探测器材料制备方法

Also Published As

Publication number Publication date
KR20100126719A (ko) 2010-12-02
TW200949945A (en) 2009-12-01
TWI449107B (zh) 2014-08-11
US20110018033A1 (en) 2011-01-27
JP2009238955A (ja) 2009-10-15
JP5498662B2 (ja) 2014-05-21
US8431459B2 (en) 2013-04-30
WO2009119103A1 (ja) 2009-10-01
KR101523409B1 (ko) 2015-05-27

Similar Documents

Publication Publication Date Title
CN101960605A (zh) 半导体基板、半导体装置、及半导体装置的制造方法
US10692976B2 (en) GaN-on-Si switch devices
KR100642191B1 (ko) 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법
US20090026556A1 (en) Nitride semiconductor device and method for producing nitride semiconductor device
TWI387010B (zh) 用於製造電晶體之方法
US8907381B2 (en) Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer
TWI502744B (zh) 半導體裝置及其形成方法
CN109524460B (zh) 高空穴移动率晶体管
US20080108190A1 (en) SiC MOSFETs and self-aligned fabrication methods thereof
US11843047B2 (en) Integration of p-channel and n-channel E-FET III-V devices without parasitic channels
TW201633466A (zh) 半導體裝置及其製造方法
KR100592740B1 (ko) 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
US7781801B2 (en) Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP3759145B2 (ja) 炭化珪素半導体装置およびその製造方法
US9048103B2 (en) Method for producing semiconductor device
JP4850410B2 (ja) 窒化物半導体装置及びその製造方法
JP2776059B2 (ja) 絶縁ゲート電界効果トランジスタ
JP5208439B2 (ja) 窒化物半導体装置
TW201444024A (zh) 場效型半導體裝置及其製造方法
JP2002064183A (ja) 半導体装置およびその製造方法
US8847280B2 (en) Insulated gate field effect transistors
JPH08115924A (ja) 電界効果型トランジスタおよびその製造方法
JPH0523497B2 (zh)
JPH11214680A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110126