TW201633466A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW201633466A TW201633466A TW104128909A TW104128909A TW201633466A TW 201633466 A TW201633466 A TW 201633466A TW 104128909 A TW104128909 A TW 104128909A TW 104128909 A TW104128909 A TW 104128909A TW 201633466 A TW201633466 A TW 201633466A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrode
- gate electrode
- nitride semiconductor
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 209
- 230000004888 barrier function Effects 0.000 description 61
- 229910002601 GaN Inorganic materials 0.000 description 49
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 49
- 239000011241 protective layer Substances 0.000 description 29
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 25
- 238000001020 plasma etching Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 229910052697 platinum Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005360 mashing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
Abstract
本發明之實施形態提供一種進一步降低閘極電極與p型氮化物半導體層之間之電阻之半導體裝置。
實施形態之半導體裝置包括：第1氮化物半導體層；第2氮化物半導體層，其設置於上述第1氮化物半導體層之上；第1電極，其設置於上述第2氮化物半導體層之上；第2電極，其設置於上述第2氮化物半導體層之上；p型第3氮化物半導體層，其設置於上述第2氮化物半導體層之上，且設置於上述第1電極與上述第2電極之間，且與上述第2氮化物半導體層相接；以及包含p型多晶矽之第3電極，其設置於上述第3氮化物半導體層之上，且與上述第3氮化物半導體層相接。
Description
本申請案享有以日本專利申請案2015-51464號(申請日：2015年3月13日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置及其製造方法。
於HEMT(High Electron Mobility Transistor，高電子遷移率電晶體)等半導體裝置中，例如使用氮化物半導體作為其材料。此種半導體裝置係藉由於閘極電極與障壁層之間介設p型氮化物半導體層，而成為常斷開。
為了提高半導體裝置之開關動作之控制性，較理想為進一步降低閘極電極與p型氮化物半導體層之間之電阻。
本發明所欲解決之問題在於提供一種進一步降低閘極電極與p型氮化物半導體層之間之電阻之半導體裝置及其製造方法。
實施形態之半導體裝置包括：第1氮化物半導體層；第2氮化物半導體層，其設置於上述第1氮化物半導體層之上；第1電極，其設置於上述第2氮化物半導體層之上；第2電極，其設置於上述第2氮化物半導體層之上；p型第3氮化物半導體層，其設置於上述第2氮化物半導體層之上，且設置於上述第1電極與上述第2電極之間，且與上述第
2氮化物半導體層相接；以及包含p型多晶矽之第3電極，其設置於上述第3氮化物半導體層之上，且與上述第3氮化物半導體層相接。
10‧‧‧基板
30‧‧‧積層體
31‧‧‧緩衝層
33‧‧‧第1氮化物半導體層
34‧‧‧第2氮化物半導體層
34a‧‧‧障壁層
35‧‧‧第3氮化物半導體層
50‧‧‧第1電極
50a、51a‧‧‧障壁層
50b、51b‧‧‧電極
51‧‧‧第2電極
52‧‧‧第3電極
52d‧‧‧下端
52L‧‧‧第1層
52s‧‧‧矽化物層
52u‧‧‧上端
53‧‧‧接觸電極
54‧‧‧閘極場板
55‧‧‧導電層
56‧‧‧導電層
60‧‧‧保護層
60h‧‧‧開口
61‧‧‧層間絕緣膜
61h‧‧‧開口
70‧‧‧金屬膜
90‧‧‧掩膜層
91‧‧‧掩膜層
92‧‧‧掩膜層
93‧‧‧掩膜層
94‧‧‧掩膜層
91h‧‧‧開口
93h‧‧‧開口
100‧‧‧半導體裝置
101‧‧‧半導體裝置
500‧‧‧掩膜層
500h‧‧‧開口
501‧‧‧鉑膜
520‧‧‧閘極電極
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
圖1(a)係表示第1實施形態之半導體裝置之主要部分之模式性剖視圖。圖1(b)係表示第1實施形態之半導體裝置之主要部分之模式性俯視圖。
圖2(a)~圖2(c)係表示第1實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖3(a)~圖3(c)係表示第1實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖4(a)及(b)係表示第1實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖5(a)~圖5(c)係表示參考例之閘極電極之製造過程之模式性剖視圖。
圖6係表示第2實施形態之半導體裝置之主要部分之模式性剖視圖。
圖7(a)~圖7(c)係表示第2實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖8(a)及(b)係表示第2實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖9(a)及(b)係表示第3實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖10(a)及(b)係表示第3實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖11(a)~圖11(c)係表示第4實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
圖12(a)~圖12(c)係表示第4實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
以下，一面參照圖式，一面對實施形態進行說明。於以下之說明中，對於相同構件標註相同符號，對於已說明過一次之構件，適當省略其說明。
圖1(a)係表示第1實施形態之半導體裝置之主要部分之模式性剖視圖。圖1(b)係表示第1實施形態之半導體裝置之主要部分之模式性俯視圖。圖1(a)係表示圖1(b)之A1-A2線處之剖面。圖1(b)係表示圖1(a)之B1-B2線處之剖面。
作為第1實施形態之半導體裝置100，例示常斷開型之HEMT作為一例。半導體裝置100包括基板10、緩衝層31、第1氮化物半導體層(以下，例如載子移動層33)、第2氮化物半導體層(以下，例如障壁層34)、第1電極(以下，例如源極電極50)、第2電極(以下，例如汲極電極51)、第3氮化物半導體層(以下，例如p型GaN層35)、及第3電極(以下，例如閘極電極52)。
基板10例如包含矽(Si)。緩衝層31設置於基板10上。緩衝層31包含氮化鋁。
載子移動層33設置於緩衝層31上。障壁層34設置於載子移動層33上。載子移動層33包含非摻雜氮化鎵(GaN)、或非摻雜氮化鋁鎵(AlXGa1-XN(0≦X<1))。障壁層34包含非摻雜或n型氮化鋁鎵(AlYGa1-YN(0<Y≦1、X<Y))。於載子移動層33內之載子移動層33與障壁層34之界面附近產生有二維電子氣(2DEG(Two-Dimensional Electron Gas))。
源極電極50設置於障壁層34上。源極電極50例如具有包含鈦(Ti)之障壁層50a、及包含鋁(Al)之電極50b。源極電極50連接於障壁層34
層。源極電極50與障壁層34歐姆接觸。源極電極50例如沿X方向延伸。
汲極電極51與源極電極50隔開地設置於障壁層34上。汲極電極51例如具有包含鈦(Ti)之障壁層51a、及包含鋁(Al)之電極51b。汲極電極51連接於障壁層34。汲極電極51與障壁層34歐姆接觸。汲極電極51於Y方向設置於源極電極50之旁側。汲極電極51沿X方向延伸。
p型GaN層35設置於障壁層34上。p型GaN層35包含p型氮化鎵(GaN)。p型GaN層35中所含之雜質元素例如為鎂(Mg)、鋅(Zn)等。p型GaN層35設置於源極電極50與汲極電極51之間。p型GaN層35連接於障壁層34。p型GaN層35沿X方向延伸。
藉由將p型GaN層35設置於非摻雜或n型障壁層34上，而使p型GaN層35下之電位上升，使p型GaN層35下之費米能階上升。藉此，在p型GaN層35下，2DEG朝更低電位側、即遠離p型GaN層35之方向移動，半導體裝置100成為常斷開。
閘極電極52設置於p型GaN層35上。閘極電極52與p型GaN層35歐姆接觸。閘極電極52包含p型多晶矽。p型雜質元素例如為硼(B)。閘極電極52例如沿X方向延伸。
此外，於半導體裝置100中，於障壁層34上設置有保護層60。於保護層60上設置有層間絕緣膜61。保護層60例如包含矽氮化物(SiNx)等。層間絕緣膜61例如包含矽氧化物(SiOx)等。
再者，源極電極50、汲極電極51、p型GaN層35及閘極電極52之數量並不限定於圖示之數量。
圖2(a)~圖4(b)係表示第1實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
例如，如圖2(a)所示，於基板10上形成緩衝層31，於緩衝層31上使載子移動層33、障壁層34及p型GaN層35依序磊晶生長。於p型GaN
層35之整個面，形成包含p型多晶矽之第1層52L。第1層52L為加工之前之閘極電極52。第1層52L例如藉由減壓CVD(Chemical Vapor Deposition，化學氣相沈積)或ALD(Atomic Layer Deposition，原子層沈積)而形成。又，第1層52L亦可為對非摻雜多晶矽層離子注入硼，於氮氣(N2)環境下加熱而形成。加熱溫度為800℃~900℃。
將載子移動層33、障壁層34、p型GaN層35及閘極電極52設為積層體30。進而，於閘極電極52上形成掩膜層90。
繼而，如圖2(b)所示，藉由RIE(Reactive Ion Etching，反應性離子蝕刻)而選擇性地去除自掩膜層90露出之第1層52L、及自掩膜層90露出之第1層52L下之p型GaN層35。作為蝕刻氣體，例如使用Cl系氣體及F系氣體之混合氣體。藉此，於障壁層34上選擇性地形成包含p型GaN層35及p型多晶矽之閘極電極52。此後，去除掩膜層90。
繼而，如圖2(c)所示，於障壁層34上及閘極電極52上形成保護層60。進而，於保護層60上形成掩膜層91。於掩膜層91，於供形成源極電極50及汲極電極51之位置設置有開口91h。
繼而，如圖3(a)所示，藉由RIE去除自掩膜層91露出之保護層60。此後，去除掩膜層91。
繼而，如圖3(b)所示，於障壁層34上及保護層60上依序形成包含鈦之導電層55、及包含鋁之導電層56。進而，於導電層56上形成掩膜層92。掩膜層92例如形成於供形成源極電極50及汲極電極51之位置。
繼而，如圖3(c)所示，藉由RIE去除自掩膜層92露出之導電層56及自掩膜層92露出之導電層56下之導電層55。藉此，導電層56被分割為電極50b及電極51b，導電層55被分割為障壁層50a及障壁層51a。即，於障壁層34上形成夾著閘極電極52之源極電極50與汲極電極51，此後，去除掩膜層92。
繼而，如圖4(a)所示，於源極電極50上及汲極電極51上形成層間
絕緣膜61。進而，於層間絕緣膜61上形成掩膜層93。於掩膜層93，於源極電極50、汲極電極51及閘極電極52上設置開口93h。
繼而，如圖4(b)所示，於源極電極50上及汲極電極51上，藉由RIE去除自掩膜層93露出之層間絕緣膜61。又，於閘極電極52上，藉由RIE去除自掩膜層93露出之層間絕緣膜61及保護層60。此後，去除掩膜層93。
此後，亦可對源極電極50與障壁層34之間及汲極電極51與障壁層34之間進行加熱，使障壁層50a、51a中之金屬擴散至源極電極50及汲極電極51所接觸到之障壁層34之表層。於本實施形態中，將該加熱處理稱作接觸退火處理。藉此，降低源極電極50與障壁層34之間及汲極電極51與障壁層34之間之接觸電阻。
於第1實施形態之半導體裝置100中，於p型GaN層35之上設置有包含p型多晶矽之閘極電極52。該閘極電極52與p型GaN層35相接。p型多晶矽之功函數為5.0~5.1eV，p型GaN之功函數為4.5~7.0eV。即，p型多晶矽之功函數大於p型GaN之功函數或接近p型GaN之功函數之值。因此，第1實施形態之閘極電極52與p型GaN層35歐姆接觸。例如第1實施形態之閘極電極52與p型GaN層35之接觸電阻為1×10-3Ω．cm2以下。
此處，假定閘極電極52之材料為n型多晶矽之情形。n型多晶矽之功函數約為4.0。即，n型多晶矽之功函數小於p型GaN之功函數。因此，若使閘極電極52為n型多晶矽電極，則閘極電極52與p型GaN層35之間會產生電位障壁。即，閘極電極52與p型GaN層35之間之電阻難以成為歐姆接觸，與半導體裝置100相比，閘極電極52與p型GaN層35之間之電阻會變高。
又，對第1實施形態之其他效果進行說明之前，於下文對參考例之半導體裝置之製造過程進行說明。
圖5(a)~圖5(c)係表示參考例之閘極電極之製造過程之模式性剖視圖。
於參考例中，作為閘極電極52之材料，使用作為貴金屬之一之鉑(Pt)。於使用鉑(Pt)之情形時，鉑(Pt)之功函數較p型GaN大，閘極電極52與p型GaN層35歐姆接觸。但是，鉑(Pt)為難以藉由乾式蝕刻進行加工之材料。因此，於參考例中，藉由舉離而形成閘極電極52。
例如，如圖5(a)所示，於基板10上形成緩衝層31，於緩衝層31上使載子移動層33、障壁層34及p型GaN層35依序磊晶生長。進而，於p型GaN層35上形成包含抗蝕劑之掩膜層500。於掩膜層500，於配置有閘極電極52之位置之p型GaN層35上設置有開口500h。
繼而，如圖5(b)所示，於掩膜層500上及p型GaN層35上形成鉑膜501。
繼而，如圖5(c)所示，將掩膜層500暴露於有機溶劑，對掩膜層500施加超音波，而去除掩膜層500及其上之鉑膜501。藉此，於p型GaN層35上形成包含鉑(Pt)之閘極電極520。
但是，於如參考例般利用膜剝離將閘極電極520圖案化之方法中，有可能使得p型GaN層35上之鉑膜501隨著掩膜層500之剝離而剝離。關於該現象，閘極電極520之寬度越窄越顯著。又，與掩膜層500一同被剝離之鉑膜501有可能作為灰塵殘留於半導體裝置內。
對此，於第1實施形態中，使用容易進行RIE加工之p型多晶矽作為閘極電極52之材料。而且，藉由光微影及RIE而非拉離對閘極電極52進行加工。即，可實現閘極電極52之微細加工。
又，假定將RIE之加工較容易之鋁(Al)而非貴金屬用作閘極電極52之材料之情形。但是，於此情形時，有接觸退火處理中之溫度超過鋁之熔點之情形。因此，有可能導致閘極電極自身熔融，再次凝固後之閘極電極之形狀與熔融前不同。針對該情況，於第1實施形態中，
於加熱處理之溫度下，使用未熔融之p型多晶矽作為閘極電極52之材料。
又，於半導體裝置100中，閘極電極52直接與p型GaN層35相接。
例如若於閘極電極52與p型GaN層35之間介設介電層，則因介電層之電位障壁，閘極電極52之閾值電位變高。針對該情況，於半導體裝置100中，使閘極電極52與p型GaN層35直接相接。藉此，可將閘極電極52之閾值電位設定得較低。例如半導體裝置100之閾值電位為1.0~2.0V。
又，閘極電極52包含p型多晶矽，故而即便對保護層60進行加熱處理，金屬亦不會自閘極電極52擴散至保護層60。又，藉由對保護層60進行加熱處理，保護層60變得更細密。即，根據第1實施形態，可獲得絕緣性較高之保護層60。
圖6係表示第2實施形態之半導體裝置之主要部分的模式性剖視圖。
於半導體裝置101中，包含p型多晶矽之閘極電極52進而包含金屬。金屬例如為鎳(Ni)或鈦(Ti)。關於金屬之濃度，閘極電極之上端52u高於下端52d。閘極電極52之上側成為矽化物層52s。
圖7(a)~圖8(b)係表示第2實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
例如，如圖7(a)所示，於障壁層34上形成p型GaN層35與閘極電極52。
繼而，如圖7(b)所示，於障壁層34上形成保護層60。於保護層60設置有使閘極電極52之上端52u形成開口之開口60h。開口60h係使用PEP(Photo Engraving Process，照相雕刻製程)及RIE形成。
繼而，如圖7(c)所示，藉由濺鍍法於保護層60上及閘極電極52上
形成金屬膜70。金屬膜70例如包含鎳(Ni)或鈦(Ti)。
繼而，如圖8(a)所示，對閘極電極52及金屬膜70進行加熱，於閘極電極52之上側形成矽化物層52s。對於閘極電極52，以相較下端52d，上端52u側金屬之濃度變高之方式進行加熱處理。加熱條件例如為氮氣(N2)環境下350℃、30秒。此後，保護層60上之金屬膜70係藉由硫酸或氨溶液而去除。此後，亦可進而對矽化物層52s進行加熱處理。加熱條件例如為氮氣(N2)環境下500℃、30秒。
繼而，如圖8(b)所示，使用PEP及RIE於保護層60形成開口60h。開口60h形成於供形成源極電極50及汲極電極51之位置。
此後，如圖6所示，於障壁層34上形成源極電極50及汲極電極51。進而，於保護層60上形成層間絕緣膜61。進而，此後，亦可於源極電極50下及汲極電極51下進行加熱，使障壁層50a、51a中之金屬擴散至源極電極50與障壁層34之間及汲極電極51與障壁層34之間。藉此，源極電極50與障壁層34之間及汲極電極51與障壁層34之間之接觸電阻降低。
於p型多晶矽層之載子濃度為1×1020(atoms/cm3)之情形時，其電阻率約為1×103(Ω．cm)。於第2實施形態中，於閘極電極52之上側形成矽化物層52s。藉此，閘極電極52之電阻率降低至10~20μΩ．cm。
又，矽化物層52s自對準地形成，故而無需形成矽化物層52s之PEP步驟及RIE步驟。
圖9(a)~圖10(b)係表示第3實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
例如，如圖9(a)所示，於障壁層34上選擇性地形成p型GaN層35、及包含p型矽之閘極電極52。進而，於障壁層34上及閘極電極52上形成保護層60。於保護層60設置有開口60h。開口60h設置於供形成
源極電極50及汲極電極51之位置。
繼而，如圖9(b)所示，形成連接於障壁層34之源極電極50及汲極電極51。進而，於保護層60上、源極電極50上及汲極電極51上形成層間絕緣膜61。
繼而，如圖10(a)所示，使閘極電極52上之層間絕緣膜61與保護層60形成開口，於層間絕緣膜61上及閘極電極52上形成金屬膜70。
繼而，如圖10(b)所示，對源極電極50、汲極電極51、障壁層34、金屬膜70及閘極電極52進行加熱。藉此，金屬自源極電極50擴散至障壁層34之表層、自汲極電極51擴散至障壁層34之表層。即，於源極電極50與障壁層34之間及汲極電極51與障壁層34之間形成包含金屬之障壁層34a，並且閘極電極52之上側矽化物化，形成包含金屬之閘極電極52。
如此，於第3實施形態中，先於閘極電極52之矽化物化而形成源極電極50及汲極電極51。藉此，可同時進行接觸退火處理與使閘極電極52矽化物化之退火處理。因此，退火處理之步驟數減少，可謀求成本降低。
圖11(a)~圖12(c)係表示第4實施形態之半導體裝置之主要部分之製造過程的模式性剖視圖。
例如，如圖11(a)所示，於基板10上，介隔緩衝層31而形成載子移動層33、障壁層34、p型GaN層35及包含p型多晶矽之閘極電極52。進而，於閘極電極52上形成金屬膜70。
繼而，如圖11(b)所示，對閘極電極52及金屬膜70進行加熱，而於閘極電極52之上側形成矽化物層52s。
繼而，如圖11(c)所示，對自掩膜層94露出之閘極電極52及p型GaN層35進行RIE加工，於障壁層34上選擇性地形成閘極電極52及p型
GaN層35。此後，去除掩膜層94。
繼而，如圖12(a)所示，於障壁層34之上及閘極電極52之上形成保護層60。進而，於保護層60之上形成保護層61。
繼而，如圖12(b)所示，於保護層60、61形成開口61h。開口61形成於供形成源極電極50及汲極電極51之位置及閘極電極52之上。
此後，如圖12(c)所示，形成連接於障壁層34之源極電極50(障壁層50a、電極50b)及汲極電極51(障壁層51a、電極51b)，於閘極電極52之上介隔接觸電極53形成閘極場板54。此處，障壁層50a、51b、接觸電極53包含相同材料。又，電極50b、51b、閘極場板54包含相同材料。
根據第4實施形態，可同時形成供形成障壁層50a、51a、接觸電極53之開口61h。可同時形成障壁層50a、51b、接觸電極53。又，可同時形成電極50b、51b、閘極場板54。
於上述實施形態中，所謂表述為「A設置於B之上」之情形時之「於……之上」除了A與B接觸，A設置於B之上之情形以外，亦存在以A不與B接觸，A設置於B之上方之情形之含義使用之情形。又，「A設置於B之上」有時亦應用於使A與B反轉而使得A位於B之下之情形、或A與B橫向排列之情形。其原因在於，即便使實施形態之半導體裝置旋轉，於旋轉前後，半導體裝置之構造亦不改變。
以上，一面參照具體例，一面對實施形態進行了說明。然而，實施形態並不限定於該等具體例。即，只要包括實施形態之特徵，業者對該等具體例適當加以設計變更而成之發明亦包含於實施形態之範圍內。上述各具體例所包括之各要素及其配置、材料、條件、形狀、尺寸等並不限定於所例示者，而可進行適當變更。
又，上述各實施形態所包括之各要素係能夠於技術上可實現之範圍內使其複合，只要具備實施形態之特徵，則組合該等要素而成者
亦包含於實施形態之範圍內。此外，應當瞭解，於實施形態之思想之範疇中，只要為業者便能夠想到各種變更例及修正例，且該等變更例及修正例亦屬於實施形態之範圍。
再者，本說明書中，所謂「氮化物半導體」，總體而言，包含於BxInyAlzGa1-x-y-zN(0≦x≦1，0≦y≦1，0≦z≦1，x+y+z≦1)之化學式中使組成比x、y及z於各自之範圍內變化而得之全部組成之半導體。又，進而，於上述化學式中進而亦包含除N(氮)以外之V族元素者、進而包含為了控制導電型等各種物性而添加之各種元素者、及進而包含無意地含有之各種元素者亦包含於「氮化物半導體」。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並非意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
10‧‧‧基板
31‧‧‧緩衝層
33‧‧‧第1氮化物半導體層
34‧‧‧第2氮化物半導體層
35‧‧‧第3氮化物半導體層
50‧‧‧第1電極
50a、51a‧‧‧障壁層
50b、51b‧‧‧電極
51‧‧‧第2電極
52‧‧‧第3電極
60‧‧‧保護層
61‧‧‧層間絕緣膜
100‧‧‧半導體裝置
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
Claims (6)
- 一種半導體裝置，其包括：第1氮化物半導體層；第2氮化物半導體層，其設置於上述第1氮化物半導體層之上；第1電極，其設置於上述第2氮化物半導體層之上；第2電極，其設置於上述第2氮化物半導體層之上；p型第3氮化物半導體層，其設置於上述第2氮化物半導體層之上，且設置於上述第1電極與上述第2電極之間，且與上述第2氮化物半導體層相接；及包含p型多晶矽之第3電極，其設置於上述第3氮化物半導體層之上，且與上述第3氮化物半導體層相接。
- 如請求項1之半導體裝置，其中上述第3電極包含金屬。
- 如請求項2之半導體裝置，其中上述金屬之濃度係上述第3電極之上端高於下端。
- 一種半導體裝置之製造方法，其包括如下步驟：於第1氮化物半導體層之上形成第2氮化物半導體層；於上述第2氮化物半導體層之上選擇性地形成p型第3氮化物半導體層；於上述第3氮化物半導體層之上形成包含p型多晶矽之第3電極；於上述第2氮化物半導體層之上形成夾著上述第3電極之第1電極與第2電極；及於上述第1電極與上述第2氮化物半導體層之間及上述第2電極與上述第2氮化物半導體層之間對上述第2氮化物半導體層導入 金屬，且對上述第3電極導入上述金屬。
- 如請求項4之半導體裝置之製造方法，其中以使上述金屬之濃度為上述第3電極之上端高於下端之方式，加熱上述第3電極。
- 如請求項4或5之半導體裝置之製造方法，更包含：於上述第3電極之上形成金屬膜之步驟；且對上述第2氮化物半導體層及上述第3電極導入上述金屬之步驟係加熱上述第1電極、上述第2電極、上述第2氮化物半導體層、上述金屬膜及上述第3電極。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015051464A JP2016171259A (ja) | 2015-03-13 | 2015-03-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201633466A true TW201633466A (zh) | 2016-09-16 |
Family
ID=56886923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104128909A TW201633466A (zh) | 2015-03-13 | 2015-09-02 | 半導體裝置及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20160268409A1 (zh) |
| JP (1) | JP2016171259A (zh) |
| CN (1) | CN105977292A (zh) |
| TW (1) | TW201633466A (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11114543B2 (en) * | 2017-01-24 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Group III-V device structure |
| CN109545851A (zh) * | 2018-10-22 | 2019-03-29 | 复旦大学 | 增强型GaN基功率器件及其制备方法 |
| JP7300840B2 (ja) | 2019-02-04 | 2023-06-30 | ローム株式会社 | 窒化物半導体装置の製造方法 |
| TWI775065B (zh) * | 2020-04-13 | 2022-08-21 | 世界先進積體電路股份有限公司 | 半導體裝置 |
| US11569224B2 (en) * | 2020-12-14 | 2023-01-31 | Vanguard International Semiconductor Corporation | Semiconductor device and operation circuit |
| CN115148793A (zh) * | 2021-03-30 | 2022-10-04 | 三星电子株式会社 | 功率半导体器件及制造该功率半导体器件的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100558006B1 (ko) * | 2003-11-17 | 2006-03-06 | 삼성전자주식회사 | 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들 |
| JP5564815B2 (ja) * | 2009-03-31 | 2014-08-06 | サンケン電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5591776B2 (ja) * | 2011-09-21 | 2014-09-17 | 株式会社東芝 | 窒化物半導体装置およびそれを用いた回路 |
| JP5696083B2 (ja) * | 2012-03-26 | 2015-04-08 | 株式会社東芝 | 窒化物半導体素子及びその製造方法 |
-
2015
- 2015-03-13 JP JP2015051464A patent/JP2016171259A/ja not_active Abandoned
- 2015-08-31 US US14/840,777 patent/US20160268409A1/en not_active Abandoned
- 2015-09-02 CN CN201510555749.7A patent/CN105977292A/zh active Pending
- 2015-09-02 TW TW104128909A patent/TW201633466A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN105977292A (zh) | 2016-09-28 |
| JP2016171259A (ja) | 2016-09-23 |
| US20160268409A1 (en) | 2016-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201633466A (zh) | 半導體裝置及其製造方法 | |
| US9419119B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8431459B2 (en) | Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device | |
| US10002956B1 (en) | High electron mobility transistor | |
| JP5745974B2 (ja) | 半導体装置およびその製造方法 | |
| TWI502744B (zh) | 半導體裝置及其形成方法 | |
| TWI538204B (zh) | 具有不同材料的閘極結構之功率金氧半導體場效電晶體 | |
| TW201133794A (en) | Semiconductor device and method for manufacturing same | |
| CN103930978B (zh) | 场效应晶体管及其制造方法 | |
| US9472406B2 (en) | Metal semiconductor alloy contact resistance improvement | |
| US9917187B2 (en) | Semiconductor device and manufacturing method | |
| JP2016174140A (ja) | 高電子移動度トランジスタ装置及びその製造方法 | |
| CN106601786A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| US9293554B2 (en) | Self-aligned liner formed on metal semiconductor alloy contacts | |
| JP6147018B2 (ja) | ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 | |
| JP2019212902A (ja) | 炭化ケイ素体を有する半導体デバイスおよび製造方法 | |
| CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
| KR20090055593A (ko) | 전계 효과 헤테로구조체 트랜지스터를 포함하는 장치 및 이의 제조 방법 | |
| KR20110067512A (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN104347697A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| KR101461782B1 (ko) | Cmos 트랜지스터를 위한 니켈라이드 소스/드레인 구조체 | |
| JP2015070192A (ja) | 半導体装置の製造方法、半導体装置 | |
| TW201444024A (zh) | 場效型半導體裝置及其製造方法 | |
| US20240355822A1 (en) | Semiconductor device and method for forming the same | |
| US20240322027A1 (en) | Semiconductor device and method for manufacturing semiconductor device |