JP6147018B2 - ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 - Google Patents
ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 Download PDFInfo
- Publication number
- JP6147018B2 JP6147018B2 JP2013032851A JP2013032851A JP6147018B2 JP 6147018 B2 JP6147018 B2 JP 6147018B2 JP 2013032851 A JP2013032851 A JP 2013032851A JP 2013032851 A JP2013032851 A JP 2013032851A JP 6147018 B2 JP6147018 B2 JP 6147018B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- compound
- gate metal
- iii
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 125000006850 spacer group Chemical group 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 99
- 239000002184 metal Substances 0.000 claims description 99
- 239000000463 material Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 57
- 239000003989 dielectric material Substances 0.000 claims description 33
- 229910002704 AlGaN Inorganic materials 0.000 claims description 27
- 150000001875 compounds Chemical class 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 2
- 150000002736 metal compounds Chemical class 0.000 claims 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 73
- 229910002601 GaN Inorganic materials 0.000 description 71
- 230000015572 biosynthetic process Effects 0.000 description 30
- GLGNXYJARSMNGJ-VKTIVEEGSA-N (1s,2s,3r,4r)-3-[[5-chloro-2-[(1-ethyl-6-methoxy-2-oxo-4,5-dihydro-3h-1-benzazepin-7-yl)amino]pyrimidin-4-yl]amino]bicyclo[2.2.1]hept-5-ene-2-carboxamide Chemical compound CCN1C(=O)CCCC2=C(OC)C(NC=3N=C(C(=CN=3)Cl)N[C@H]3[C@H]([C@@]4([H])C[C@@]3(C=C4)[H])C(N)=O)=CC=C21 GLGNXYJARSMNGJ-VKTIVEEGSA-N 0.000 description 25
- 229940125758 compound 15 Drugs 0.000 description 25
- 230000005684 electric field Effects 0.000 description 11
- 239000010936 titanium Substances 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、エンハンスメントモード窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）デバイスの分野に関する。特に、本発明は、ゲートスペーサを備えたエンハンスメント型のＨＥＭＴデバイスを提供する方法及び装置に関する。
窒化ガリウム（ガリウムナイトライド；ＧａＮ）半導体デバイスは、大電流を担持し且つ高電圧に対応することができることにより、パワー半導体デバイスにとってますます望ましいものとなっている。これらのデバイスの開発は、概して、大電力／高周波用途に狙いを定めてきた。このような用途のために製造されるデバイスは、高電子移動度を示す一般的なデバイス構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、又は変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）のように様々に呼ばれている。
ＧａＮ ＨＥＭＴデバイスは、少なくとも２つの窒化物層を備えた窒化物半導体を含んでいる。半導体上あるいはバッファ層上に形成された異なる複数の材料により、これらの層は異なるバンドギャップを有するようにされる。隣接する窒化物層内の異なる材料はまた、分極を生じさせ、これが、２つの層のジャンクション（接合）付近の、具体的には、狭い方のバンドギャップを有する層内の、導電性の２次元電子ガス（２ＤＥＧ）領域に寄与する。
分極を生じさせる窒化物層は典型的に、電荷がデバイス中を流れることを可能にする２ＤＥＧを含むＧａＮの層に隣接してＡｌＧａＮのバリア層を含む。このバリア層は、ドープされることもあるし、ドープされないこともある。ゼロゲートバイアスでゲート下に２ＤＥＧ領域が延在するため、大抵の窒化物デバイスはノーマリーオンデバイスすなわちデプレッションモードデバイスである。ゲートの下でゼロの印加ゲートバイアスで２ＤＥＧ領域が空乏化すなわち除去される場合には、デバイスはエンハンスメントモードデバイスとなることができる。エンハンスメントモードデバイスは、ノーマリーオフであり、それにより安全性が付加されるため、また、単純な低コストの駆動回路で制御することが容易であるため、望ましいものである。エンハンスメントモードデバイスは、電流を導通するために、ゲートに正バイアスが印加されることを必要とする。
従来のエンハンスメントモードＧａＮトランジスタにおいては、ゲートの金属（メタル）及びｐ型ＧａＮ材料若しくはｐ型ＡｌＧａＮ材料が、別々のフォトマスクを用いて画成される。例えば、図１（従来技術）は、ゲートメタル及びゲートｐＧａＮが２つの異なるフォトマスクを用いて処理されたことを示している。図１は従来のエンハンスメントモードＧａＮトランジスタデバイス１００を示しており、該デバイス１００は、サファイア又はシリコンの何れかとし得る基板１０１と、複数の遷移層１０２と、アンドープのＧａＮ材料１０３と、アンドープのＡｌＧａＮ１０４と、ソースオーミックコンタクトメタル１０９と、ドレインオーミックコンタクトメタル１１０と、ｐ型ＡｌＧａＮ材料又はｐ型ＧａＮ材料１０５と、高濃度ドープされたｐ型ＧａＮ材料１０６と、ゲートメタル１１１とを含んでいる。
図１に示すように、ゲートメタル、ｐ型ＧａＮ材料又はｐ型ＡｌＧａＮ材料は、２つの別々のフォトマスクによって画成されている。第１のマスクは、ハードマスクをパターニングし且つｐ型ＧａＮを選択的に成長させることによって、あるいはｐ型ＧａＮのパターニング及びエッチングを行うことによって、の何れかでｐ型ＧａＮ又はｐ型ＡｌＧａＮを形成するために使用される。第２のマスクは、ゲートメタルのパターニング及びリフトオフを行うことによって、あるいはゲートメタルのパターニング及びエッチングを行うことによって、の何れかでゲートメタルを形成するために使用される。これら２つのマスクプロセスは、フォト／エッチの最小ＣＤより幅広のゲート長をもたらす。これは、高いゲート電荷、より広いセルピッチ、及びより高いＲｄｓｏｎ（“オン抵抗”）を生じさせる。従来の製造方法はまた、製造コストを増加させる。別の１つの欠点は、最も高い電界が、ドレインオーミックコンタクトメタルの方の、ｐ型ＧａＮ材料又はｐ型ＡｌＧａＮ材料のゲートコーナー部に位置することである。この高電界は、大きなゲートリーク電流と高いゲート信頼性リスクとをもたらす。
従来技術の上述の欠点を回避するセルフアライン（自己整合）ゲートを備えたエンハンスメントモードＧａＮトランジスタ構造を提供することが望まれる。また、ｐ型ＧａＮ又はＡｌＧａＮのゲートコーナーにおける高電界を緩和する機能を提供することが望まれる。
ここに開示する実施形態は、セルフアラインされたゲートスペーサ、ゲートメタル材料及びゲート化合物を有するエンハンスメントモードＧａＮトランジスタ、及びその製造方法に関する。これらの材料が、単一のフォトマスクを用いてパターニング及びエッチングされ、それにより製造コストが低減される。ゲートスペーサとゲート化合物との界面は、誘電体膜とゲート化合物との界面より低いリークを有し、それによりゲートリークが低減される。さらに、オーミックコンタクトメタル層が、ドレインコンタクト側のドープトＩＩＩ−Ｖ族化合物のコーナー部における電界を緩和するフィールドプレートとして使用され、より低いゲートリーク電流と向上されたゲート信頼性とがもたらされる。
以下の詳細な説明においては、特定の実施形態を参照する。これらの実施形態は、当業者がこれらの実施形態を実施することができるよう、十分に詳細に説明される。理解されるように、その他の実施形態も用いられることができ、また、様々な構造的、論理的及び電気的な変更が為され得る。
本発明は、ゲートスペーサ、ゲートメタル材料及びゲート化合物が自己整合されるエンハンスメントモードＧａＮ ＨＥＭＴデバイス、及びそのようなデバイスを製造する方法に関する。これらの材料が単一のフォトマスクを用いてパターニング及びエッチングされ、それにより製造コストが低減される。また、ゲートスペーサ２１とゲート化合物との界面は、誘電体膜とゲート化合物との界面より低いリークを有し、それによりゲートリークが低減される。さらに、オーミックコンタクトメタル層が、ドレインコンタクト側のドープトＩＩＩ−Ｖ族化合物のコーナー部における電界を緩和するフィールドプレートとして使用され、より低いゲートリーク電流と向上されたゲート信頼性とがもたらされる。ソース電位にあるフィールドプレートが、ゲートをドレインバイアスから遮蔽（シールド）する。ゲートドレイン電荷（Ｑｇｄ）が減少する。
図２及び３Ａ−３Ｈを参照して、ゲートスペーサと自己整合（セルフアライン）ゲートとを有するエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成に関して第１実施形態を説明する。図面全体を通して、一貫して、同様の部分には似通った参照符号を使用する。図２は、図３Ａ−３Ｈに関して後述する方法によって形成される、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有するエンハンスメントモードＧａＮ ＨＥＭＴデバイス２００を示している。デバイス２００は、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、ＩＩＩ−Ｖ族ゲート化合物１５、ゲートメタル１７、誘電体材料１８、ドレインオーミックコンタクト１９、ソースオーミックコンタクト２０、及び誘電体スペーサ２１を含んでいる。ソースメタル２０はまた、ドレインコンタクトに向かってゲートの上方を延在するフィールドプレートとしても作用する。
図３Ａは、ＧａＮ ＨＥＭＴデバイス２００ａのＥＰＩ（エピ）構造を示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。アンドープのＧａＮバッファ材料１３は好ましくは、約０．５μｍから約５μｍの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は好ましくは、約５０Åから約３００Åの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は、ＡｌＧａＮ材料の金属含有物のうちの約１２％から２８％だけＡｌを含む。ＩＩＩ−Ｖ族ゲート化合物１５は、約５００Åから約２０００Åの厚さを有し得る。また、ＩＩＩ−Ｖ族ゲート化合物１５は、約１０１８原子／ｃｍ３から約１０２０原子／ｃｍ３の間のｐ型ドーピング濃度を有し得る。
図３Ｂに示すように、図３Ａに示したＥＰＩ構造上にゲートメタル１７が堆積される。ゲートメタル１７は、代替的に、ＥＰＩ成長の最後に成長されてもよい。ゲートメタル１７は、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）といった、高融点金属又はその化合物からなり得る。
その後、単一のフォトマスクを用いて、ゲートメタル１７がパターニング及びエッチングされ、図３Ｃに示すスタック構造が得られる。ゲートメタル１７は、例えばプラズマエッチングといった既知の技術によってエッチングされ、その後、フォトレジストの剥離が行われる。
続いて図３Ｄを参照するに、図３Ｃの構造上に、例えば酸化シリコン（ＳｉＯ２）又はプラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスによる誘電体材料２１のパターニング及びエッチングが行われ、ゲートメタル１７の側壁にスペーサ２１が得られる（図３Ｅに示す）。
続いて図３Ｆを参照するに、ゲートメタル１７及びスペーサ２１をハードマスクとして用いてＩＩＩ−Ｖ族ゲート化合物１５のエッチングが実行される。そして、図３Ｆの構造上に、例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図３Ｇに示す構造が形成される。
図３Ｇの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタック（積層体）からなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図３Ｈに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
上述の方法によれば、ゲートメタル１７がパターニング及びエッチングされる。その後、ゲートメタル１７の側壁に誘電体スペーサ２１が形成される。そして、ゲートメタル１７及びスペーサ２１をハードマスクとして用いてＩＩＩ−Ｖ族ゲート化合物がエッチングされる。ゲートメタル１７、スペーサ２１及びゲート化合物１５は、単一のフォトマスクの後に形成され、故に、自動的にセルフアラインされる。オーミックコンタクトメタル１９及び２０は、Ｔｉ、Ａｌ及びキャップメタルのスタックからなる。ソースメタル２０は、ゲート上方に及び、フィールドプレートとして作用する。これは、ドレイン側のゲートコーナーにおける電界を低減する。ソースオーミックコンタクトメタル２０が、ドレインオーミックコンタクト１９側のＩＩＩ−Ｖ族ゲートのコーナー部における電界を緩和するフィールドプレートとして使用されるので、より低いゲートリーク電流と向上されたゲート信頼性とが達成される。さらに、ソース電位にあるフィールドプレートがゲートをドレインバイアスから遮蔽するので、ゲート−ドレイン電荷（Ｑｇｄ）が低減される。
次に、図４及び５Ａ−５Ｇを参照して、本発明の第２実施形態を説明する。図４は、図５Ａ−５Ｇに示す方法によって形成されるゲートスペーサ２１を有するエンハンスメントモードＧａＮ ＨＥＭＴデバイス３００を示している。得られるデバイス３００は、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有することになる。図４のデバイス３００は、それが含むスペーサ２１がゲートメタル１７の側壁のみでなくＩＩＩ−Ｖ族ゲート化合物１５の側壁にも形成されている点で、図２のデバイス２００と異なる。
図５Ａは、ＥＰＩ構造３００ａを示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。これら様々な材料の寸法及び組成は、第１実施形態のそれらと同様である。
図５Ｂに示すように、第１実施形態においてのように、図５Ａに示したＥＰＩ構造上にゲートメタル１７が堆積あるいは成長される。
その後、単一のフォトマスクを用いて、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５のパターニング及びエッチングが行われ、図５Ｃに示す状態及び構造が得られる（フォトレジストの剥離が行われた後）。
図５Ｄを参照するに、先と同様に、図５Ｃの構造上に例えば酸化シリコン（ＳｉＯ２）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスが実行されて、誘電体材料２１のパターニング及びエッチングが行われ、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５の側壁にスペーサ２１が得られる（図５Ｅに示す）。
そして、図５Ｅの構造上に例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図５Ｆに示す構造が形成される。
図５Ｆの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタックからなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図５Ｇに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
上述の方法によれば、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５が、単一のフォトマスクを用いてパターニング及びエッチングされ、故に、セルフアラインされ、第１実施形態と同じ利点を有する。
次に、図６及び７Ａ−７Ｈを参照して、本発明の第３実施形態を説明する。図６は、図７Ａ−７Ｈに関して説明する方法によって形成される、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有するエンハンスメントモードＧａＮ ＨＥＭＴデバイス４００を示している。デバイス４００は、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、ＩＩＩ−Ｖ族ゲート化合物１５、ゲートメタル１７、誘電体材料１８、ドレインオーミックコンタクト１９、ソースオーミックコンタクト２０、誘電体スペーサ２１、及び誘電体膜２２を含んでいる。ソースメタル２０はまた、ドレインコンタクトに向かってゲートの上方を延在するフィールドプレートとしても作用する。
図７Ａは、ＧａＮ ＨＥＭＴデバイス４００ａのＥＰＩ構造を示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。アンドープのＧａＮバッファ材料１３は好ましくは、約０．５μｍから約５μｍの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は好ましくは、約５０Åから約３００Åの厚さを有する。アンドープのＡｌＧａＮバリア材料１４は、ＡｌＧａＮ材料の金属含有物のうちの約１２％から２８％だけＡｌを含む。ＩＩＩ−Ｖ族ゲート化合物１５は、約５００Åから約２０００Åの厚さを有し得る。また、ＩＩＩ−Ｖ族ゲート化合物１５は、約１０１８原子／ｃｍ３から約１０２０原子／ｃｍ３の間のｐ型ドーピング濃度を有し得る。
図７Ｂに示すように、図７Ａに示したＥＰＩ構造上にゲートメタル１７が堆積される。ゲートメタル１７は、代替的に、ＥＰＩ成長の最後に成長されてもよい。ゲートメタル１７は、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）といった、高融点金属又はその化合物からなり得る。ゲートメタル１７上に、何らかの既知のプロセスにより、例えば酸化シリコン（ＳｉＯ２）などの誘電体膜２２が堆積あるいは形成される。
その後、単一のフォトマスクを用いて、ゲートメタル１７及び誘電体膜２２がパターニング及びエッチングされ、図７Ｃに示すスタック構造が得られる。ゲートメタル１７及び誘電体膜２２は、例えばプラズマエッチングといった既知の技術によってエッチングされ、その後、フォトレジストの剥離が行われる。
続いて図７Ｄを参照するに、図７Ｃの構造上に、例えば酸化シリコン（ＳｉＯ２）又はプラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスによる誘電体材料２１のパターニング及びエッチングが行われ、ゲートメタル１７及び誘電体膜２２の側壁にスペーサ２１が得られる（図７Ｅに示す）。
続いて図７Ｆを参照するに、ゲートメタル１７上の誘電体膜２２とスペーサ２１とをハードマスクとして用いてＩＩＩ−Ｖ族ゲート化合物１５のエッチングが実行される。そして、図７Ｆの構造上に、例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図７Ｇに示す構造が形成される。
図７Ｇの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタックからなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図７Ｈに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
次に、図８及び９Ａ−９Ｇを参照して、本発明の第４実施形態を説明する。図８は、図９Ａ−９Ｇに示す方法によって形成されるゲートスペーサ２１を有するエンハンスメントモードＧａＮ ＨＥＭＴデバイス５００を示している。得られるデバイス５００は、自己整合されたゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５を有することになる。デバイス５００は、それが含むスペーサ２１がゲートメタル１７及び誘電体膜２２の側壁のみでなくＩＩＩ−Ｖ族ゲート化合物１５の側壁にも形成されている点で、図６のデバイス４００と異なる。
図９Ａは、ＥＰＩ構造５００ａを示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、バッファ材料１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びＩＩＩ−Ｖ族ゲート化合物材料１５を含んでいる。これら様々な材料の寸法及び組成は、上述の第３実施形態のそれらと同様である。
図９Ｂに示すように、第３実施形態においてのように、図９Ａに示したＥＰＩ構造上にゲートメタル１７が堆積あるいは成長され、その後、ゲートメタル１７上に誘電体膜２２（例えばＳｉＯ２）が形成される。
その後、単一のフォトマスクを用いて、誘電体膜２２、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５のパターニング及びエッチングが行われ、図９Ｃに示す状態及び構造が得られる（フォトレジストの剥離が行われた後）。
図９Ｄを参照するに、第３実施形態と同様に、図９Ｃの構造上に例えば酸化シリコン（ＳｉＯ２）又はプラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）などの誘電体材料２１が堆積される。誘電体材料２１の堆積後、エッチバックプロセスが実行されて、誘電体材料２１のパターニング及びエッチングが行われ、誘電体膜２２、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５の側壁にスペーサ２１が得られる（図９Ｅに示す）。
そして、図９Ｅの構造上に例えばＳｉ３Ｎ４などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がエッチングされ、次いでフォトレジストの剥離が行われて、図９Ｆに示す構造が形成される。
図９Ｆの構造上に、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタックからなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図９Ｇに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のＩＩＩ−Ｖ族ゲート化合物１５のコーナー部における電界を低減する。
上述の方法によれば、ゲートメタル１７及びＩＩＩ−Ｖ族ゲート化合物１５が、単一のフォトマスクを用いてパターニング及びエッチングされ、故に、セルフアラインされ、第１乃至第３の実施形態と同じ利点を有する。
以上の説明及び図面は単に、ここに記載された特徴及び利点を達成する特定の実施形態の例示と見なされるべきものである。具体的なプロセス条件には変更及び代用が為され得る。従って、本発明の実施形態は、以上の説明及び図面によって限定されるものとして見なされるものではない。
Claims (17)
- 基板と、
前記基板上のバッファ材料と、
前記バッファ材料上のバリア材料と、
前記バリア材料上のゲートＩＩＩ−Ｖ族化合物と、
前記ゲートＩＩＩ−Ｖ族化合物上のゲートメタルと、
少なくとも前記ゲートメタルの側壁に形成されたスペーサ材料と、
を有し、
前記ゲートＩＩＩ−Ｖ族化合物のエッジが、前記スペーサ材料の外側エッジと揃えられている、
エンハンスメントモードＧａＮトランジスタ。 - 前記バッファ材料はＧａＮを有する、請求項１に記載のトランジスタ。
- 前記バリア材料はＡｌＧａＮを有する、請求項１に記載のトランジスタ。
- 前記ゲートメタル上の誘電体材料を更に有する請求項１に記載のトランジスタ。
- 前記スペーサ材料は前記誘電体材料の側壁にも形成されている、請求項４に記載のトランジスタ。
- 前記スペーサ材料は酸化シリコン（ＳｉＯ２）を有する、請求項１に記載のトランジスタ。
- 前記スペーサ材料は、プラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）を有する、請求項１に記載のトランジスタ。
- 前記ゲートメタルは、Ｔａ、ＴａＮ、ＴｉＮ、Ｐｄ、Ｗ、又はＷＳｉなどの、１つ以上の高融点金属、金属化合物又は合金を含む、請求項１に記載のトランジスタ。
- 基板と、
前記基板上のバッファ材料と、
前記バッファ材料上のバリア材料と、
前記バリア材料上のゲートＩＩＩ−Ｖ族化合物と、
前記ゲートＩＩＩ−Ｖ族化合物上のゲートメタルと、
前記ゲートメタル上の誘電体材料であり、当該誘電体材料の側壁と前記ゲートメタルの側壁とが揃えられている、誘電体材料と、
少なくとも前記ゲートメタルの前記側壁及び前記誘電体材料の前記側壁に形成されたスペーサ材料と、
を有するエンハンスメントモードＧａＮトランジスタ。 - エンハンスメントモードＧａＮトランジスタを製造する方法であって、
基板上にバッファ材料を形成し、
前記バッファ材料上にＡｌＧａＮバリアを形成し、
前記ＡｌＧａＮバリア上にＩＩＩ−Ｖ族化合物を形成し、
前記ＩＩＩ−Ｖ族化合物上にゲートメタルを有するスタックを形成し、
少なくとも前記ゲートメタルスタックの側壁にスペーサ材料を形成し、
前記ゲートメタル及び前記スペーサ材料をマスクとして用いて、前記ＩＩＩ−Ｖ族化合物をエッチングし、
誘電体層を堆積し、
ドレインコンタクト領域及びソースコンタクト領域を開口するよう、前記誘電体層をエッチングし、且つ
前記開口したドレインコンタクト領域及びソースコンタクト領域内に、オーミックドレインコンタクト及びオーミックソースコンタクトを形成する、
ことを有する方法。 - 前記スペーサ材料は、前記ゲートメタルスタック及び前記ＩＩＩ−Ｖ族化合物の側壁に形成される、請求項１０に記載の方法。
- 各ゲートメタルスタック上に誘電体材料を形成することを更に有する請求項１０に記載の方法。
- 前記スペーサ材料は前記誘電体材料の側壁にも形成される、請求項１２に記載の方法。
- 前記スペーサ材料は、前記ゲートメタルスタック、前記ＩＩＩ−Ｖ族化合物及び前記誘電体材料の側壁に形成される、請求項１２に記載の方法。
- 前記スペーサ材料は酸化シリコン（ＳｉＯ２）を有する、請求項１０に記載の方法。
- 前記スペーサ材料は、プラズマ化学気相成長（ＰＥＣＶＤ）による窒化シリコン（Ｓｉ３Ｎ４）を有する、請求項１０に記載の方法。
- 前記ゲートメタルは、Ｔａ、ＴａＮ、ＴｉＮ、Ｐｄ、Ｗ、又はＷＳｉなどの、１つ以上の高融点金属、金属化合物又は合金を含む、請求項１０に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/403,400 US8823012B2 (en) | 2009-04-08 | 2012-02-23 | Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same |
| US13/403,400 | 2012-02-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013175726A JP2013175726A (ja) | 2013-09-05 |
| JP6147018B2 true JP6147018B2 (ja) | 2017-06-14 |
Family
ID=48985216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013032851A Active JP6147018B2 (ja) | 2012-02-23 | 2013-02-22 | ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6147018B2 (ja) |
| KR (1) | KR20130097116A (ja) |
| CN (1) | CN103296078B (ja) |
| DE (1) | DE102013202972B4 (ja) |
| TW (1) | TWI566402B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6562222B2 (ja) * | 2014-07-29 | 2019-08-21 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体装置 |
| CN104465746B (zh) * | 2014-09-28 | 2018-08-10 | 苏州能讯高能半导体有限公司 | 一种hemt器件及其制造方法 |
| US9580304B2 (en) * | 2015-05-07 | 2017-02-28 | Texas Instruments Incorporated | Low-stress low-hydrogen LPCVD silicon nitride |
| TWI802096B (zh) * | 2021-11-23 | 2023-05-11 | 新唐科技股份有限公司 | 電晶體元件 |
| CN116613192B (zh) * | 2023-07-17 | 2023-10-03 | 成都氮矽科技有限公司 | 一种常关型GaN HEMT及制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101435A (ja) * | 1990-08-21 | 1992-04-02 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
| US6638871B2 (en) * | 2002-01-10 | 2003-10-28 | United Microlectronics Corp. | Method for forming openings in low dielectric constant material layer |
| US7501669B2 (en) * | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| JP4705412B2 (ja) | 2005-06-06 | 2011-06-22 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
| WO2007136401A2 (en) * | 2005-09-16 | 2007-11-29 | The Regents Of The University Of California | N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor |
| JP2008010461A (ja) * | 2006-06-27 | 2008-01-17 | Sharp Corp | ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法 |
| JP4755961B2 (ja) * | 2006-09-29 | 2011-08-24 | パナソニック株式会社 | 窒化物半導体装置及びその製造方法 |
| JP5442272B2 (ja) * | 2009-02-19 | 2014-03-12 | 日本電信電話株式会社 | 電界効果トランジスタおよび電界効果トランジスタ製造方法 |
| DE112010001589T5 (de) * | 2009-04-08 | 2012-06-28 | Efficient Power Conversion Corporation | Kompensierter GATE-MISFET und Verfahren zu seiner Herstellung |
| DE112010001555B4 (de) * | 2009-04-08 | 2021-10-07 | Efficient Power Conversion Corporation | GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung |
| TWI514567B (zh) * | 2009-04-08 | 2015-12-21 | Efficient Power Conversion Corp | 逆擴散抑制結構 |
| KR101172857B1 (ko) * | 2009-12-14 | 2012-08-09 | 경북대학교 산학협력단 | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 |
| JP5604147B2 (ja) * | 2010-03-25 | 2014-10-08 | パナソニック株式会社 | トランジスタ及びその製造方法 |
| JP5666157B2 (ja) * | 2010-03-26 | 2015-02-12 | パナソニック株式会社 | 双方向スイッチ素子及びそれを用いた双方向スイッチ回路 |
-
2013
- 2013-02-22 TW TW102106269A patent/TWI566402B/zh active
- 2013-02-22 DE DE102013202972.1A patent/DE102013202972B4/de active Active
- 2013-02-22 KR KR1020130019047A patent/KR20130097116A/ko active Search and Examination
- 2013-02-22 JP JP2013032851A patent/JP6147018B2/ja active Active
- 2013-02-22 CN CN201310057366.8A patent/CN103296078B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130097116A (ko) | 2013-09-02 |
| TW201347177A (zh) | 2013-11-16 |
| CN103296078B (zh) | 2017-01-18 |
| DE102013202972A1 (de) | 2013-09-05 |
| DE102013202972B4 (de) | 2020-07-30 |
| JP2013175726A (ja) | 2013-09-05 |
| TWI566402B (zh) | 2017-01-11 |
| CN103296078A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8823012B2 (en) | Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same | |
| JP5689869B2 (ja) | エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 | |
| JP6051168B2 (ja) | ＧａＮトランジスタの製造方法 | |
| KR101736277B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP2019517734A (ja) | 多段表面パッシベーション構造及びそれを製造するための方法 | |
| US20200185514A1 (en) | Semiconductor devices and methods for forming the same | |
| WO2021189182A1 (zh) | 半导体装置及其制造方法 | |
| JP6147018B2 (ja) | ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| CN110875383B (zh) | 半导体装置及其制造方法 | |
| CN105308721B (zh) | 在氮化镓器件和集成电路中制备自对准隔离的方法 | |
| WO2023141749A1 (en) | GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME | |
| JP2020524399A (ja) | 高電子移動度トランジスタ | |
| JP6437381B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| TWI740058B (zh) | 半導體裝置及其製造方法 | |
| TWI538208B (zh) | 用於氮化鎵電晶體之離子植入及自行對準閘極結構 | |
| JP2009267029A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| TWI719722B (zh) | 半導體結構及其形成方法 | |
| CN114975573A (zh) | 高电子迁移率晶体管及其制作方法 | |
| CN111668302A (zh) | 半导体装置及其制造方法 | |
| JP2015079806A (ja) | へテロ接合電界効果型トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6147018 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |