DE102013202972B4 - Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung - Google Patents

Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102013202972B4
DE102013202972B4 DE102013202972.1A DE102013202972A DE102013202972B4 DE 102013202972 B4 DE102013202972 B4 DE 102013202972B4 DE 102013202972 A DE102013202972 A DE 102013202972A DE 102013202972 B4 DE102013202972 B4 DE 102013202972B4
Authority
DE
Germany
Prior art keywords
gate
metal
iii
gan
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013202972.1A
Other languages
English (en)
Other versions
DE102013202972A1 (de
Inventor
Alexander Lidow
Robert Beach
Alana Nakata
Jianjun Cao
Guang Yuan Zhao
Robert Strittmatter
Fang Chang Lui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Efficient Power Conversion Corp
Original Assignee
Efficient Power Conversion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/403,400 external-priority patent/US8823012B2/en
Application filed by Efficient Power Conversion Corp filed Critical Efficient Power Conversion Corp
Publication of DE102013202972A1 publication Critical patent/DE102013202972A1/de
Application granted granted Critical
Publication of DE102013202972B4 publication Critical patent/DE102013202972B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Abstract

GaN-Transistor mit Anreicherungsbetrieb (200, 200a, 300, 300a, 400, 400a, 500, 500a), umfassend:ein Substrat (11),ein Puffermaterial (12, 13) auf dem Substrat (11),ein Sperrschichtmaterial (14) auf dem Puffermaterial (12, 13),eine III-V- Gateverbindung (15) auf dem Sperrschichtmaterial (14),ein Gatemetall (17), welches auf einem ersten Abschnitt einer oberen Oberfläche der III-V-Gateverbindung (15) gebildet ist; unddielektrisches Abstandshaltermaterial (22), welches auf einem zweiten Abschnitt der oberen Oberfläche der III-V-Gateverbindung (15) und an Seitenwänden des Gatemetalls (17) gebildet ist dadurch gekennzeichnet, dassdas dielektrische Abstandshaltermaterial (22) Siliciumoxid (SiO) umfasst.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet des Anreicherungsbetriebs von Galliumnitrid (GaN)-Transistorvorrichtungen hoher Elektronenmobilität (HEMT). Im Einzelnen betrifft die Erfindung ein Verfahren und eine Vorrichtung zum Vorsehen einer HEMT-Vorrichtung mit einem Gate-Abstandshalter für den Anreicherungsbetrieb.
  • HINTERGRUND DER ERFINDUNG
  • Galliumnitrid (GaN)-Halbleitervorrichtungen sind aufgrund ihres Vermögens hohe Ströme zu führen und hohen Spannungen zu widerstehen zunehmend als Halbleiter-Leistungsvorrichtungen gefragt. Die Entwicklung dieser Vorrichtungen ist allgemein auf das Erzielen von Hochleistungs-/Hochfrequenzanwendungen abgestellt worden. Für diese Arten von Anwendungen gefertigte Vorrichtungen basieren auf allgemeinen Vorrichtungsstrukturen welche eine hohe Elektronenmobilität aufweisen und werden verschiedentlich bezeichnet als Heterojunction-Feldeffekttransistoren (HFET), Transistoren hoher Elektronenmobilität (HEMT) oder modulationsdotierte Feldeffekt-Transistoren (MODFET).
  • Eine GaN-HEMT-Vorrichtung umfasst einen Nitridhalbleiter mit mindestens zwei Nitridschichten. Verschiedene auf den Halbleiter oder auf eine Pufferschicht gebildete Materialien bewirken verschiedene Bandlücken der Schichten. Das unterschiedliche Material in den benachbarten Nitridschichten bewirkt auch eine Polarisation, welche zu einem leitenden zweidimensionalen Elektronengasbereich (2DEG-Bereich) in der Nähe der Verbindungsstelle der zwei Schichten, spezifisch in der Schicht mit der engeren Bandlücke beiträgt.
  • Die eine Polarisation verursachenden Nitridschichten umfassen typischerweise eine Sperrschicht aus AlGaN, welche einer Schicht aus AlGaN benachbart ist, und umfassen das 2DEG, wodurch ein Fließen der Ladung durch die Vorrichtung ermöglicht wird. Diese Sperrschicht kann dotiert oder nicht dotiert sein. Weil der 2DEG-Bereich unterhalb des Gates bei einer Null-Gatevorspannung besteht, sind die meisten Nitridvorrichtungen normalerweise an oder sind Verarmungsbetriebsvorrichtungen. Falls der 2DEG-Bereich unterhalb des Gates bei angelegter Null-Vorspannung verarmt, d.h. entfernt ist, kann diese Vorrichtung eine Vorrichtung für den Anreicherungsbetrieb sein. Vorrichtungen für den Anreicherungsbetrieb sind normalerweise aus und sind zweckmäßig aufgrund der zusätzlichen Sicherheit die sie bieten und weil sie mit einfachen wirtschaftlichen Antriebsschaltungen leichter zu steuern sind. Eine Anreicherungsbetriebsvorrichtung benötigt eine an das Gate angelegte positive Vorspannung um Strom zu leiten.
  • Bei üblichen GaN-Transistoren für den Anreicherungsbetrieb werden das Gatemetall und das GaN-Material vom p-Typ oder das AlGaN-Material vom p-Typ durch Verwendung getrennter Fotomasken begrenzt. Zum Beispiel zeigt 1 (Stand der Technik) das Gatemetall und das Gate-pGaN, die mit zwei verschiedenen Fotomasken bearbeitet worden sind. 1 zeigt eine übliche GaN-Transistorvorrichtung 100 für den Anreicherungsbetrieb, welche ein Substrat 101, das entweder Saphir oder Silicium sein kann, Übergangsschichten 102, nicht dotiertes GaN-Material 103, nicht dotiertes AlGaN-Material 104, ohmsches QuellenKontaktmetall 109, ohmsches Abfluss-Kontaktmetall 110, p-Typ-AIGaN- oder p-Typ-GaN-Material 105, stark dotiertes p-Typ-GaN-Material 106 und Gatemetall 111 umfasst.
  • Wie in 1 gezeigt, werden das Gatemetall, das p-Typ-GaN- oder p-Typ-AlGaN-Material durch zwei getrennte Fotomasken abgegrenzt. Die erste Maske wird zur Bildung des p-Typ-GaN oder p-Typ-AIGaN, entweder durch Strukturieren einer harten Maske und selektives Wachstum des p-Typ-GaN oder durch Strukturieren und Ätzen des p-Typ-GaN verwendet. Die zweite Maske wird zur Bildung des Gatemetalls, entweder durch Strukturieren und Abheben des Gatemetalls oder durch Strukturieren und Ätzen des Gatemetalls verwendet. Das Zweimaskenverfahren führt zu einer breiteren Gatelänge als Foto-/Ätz-Minimum-CD. Dies bewirkt eine hohe Gateladung, einen breiteren Zellenabstand und einen höheren Rdson („Ein-Widerstand“). Auch erhöht die übliche Verfahrensweise bei der Fertigung die Herstellungskosten. Ein weiterer Nachteil liegt darin, dass das höhere elektrische Feld sich an der Ecke des Gates des p-Typ-GaN-Materials oder p-Typ-AlGaN-Materials befindet, die zum ohmschen Abfluss-Kontaktmetall hin gerichtet ist. Dieses hohe elektrische Feld führt zu hohem Gate-Leckstrom und Zuverlässigkeitsrisiko des Gates.
  • In der Offenlegungschrift US 2006/0273347 A wird ein Verfahren zur Herstellung eines stromlos geschlossenen Feldeffekttransistors beschrieben. Dazu werden zunächst eine AlN Pufferschicht, eine undotierte GaN-Schicht, eine undotierte AIGaN-Schicht, eine p-dotierte GaN-Schicht und eine stark p-dotierte GaN-Schicht gebildet. Eine Source-Elektrode und eine Drain Elektrode werden auf der undo-tierten GaN-Schicht angeordnet und ein pn-Übergang wird in einer Gate-Region durch ein 2D-Elektronengas gebildet, welches am Übergang zwischen der undo-tierten AlGaN-Schicht und der undotierten GaN sowie der p-dotierten GaN-Schicht entsteht.
  • Es wäre zweckmäßig, eine GaN-Transistorstruktur für den Anreicherungsbetrieb mit einem selbstausrichtenden Gate vorzusehen, welche die vorstehend erwähnten Nachteile des Standes der Technik vermeidet. Es wäre auch zweckmäßig, ein Merkmal vorzusehen, welches das hohe elektrische Feld an der Ecke des Gates des p-Typ-GaN oder -AlGaN verringert.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Die Lösung der oben gennannten Aufgabe ist in den unabhängigen Ansprüchen angegeben. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Hier offenbarte Ausführungsformen betreffen GaN-Transistoren für den Anreicherungsbetrieb, mit einem Gate-Abstandshalter, einem Gatemetallmaterial und einer Gateverbindung, die selbstausrichtend sind, sowie ein Verfahren zu deren Bildung. Die Materialien werden unter Verwendung einer einzigen Fotomaske strukturiert und geätzt, was die Herstellungskosten verringert: Eine Schnittfläche des Gate-Abstandshalters und der Gateverbindung weist eine geringere Leckrate auf als die Schnittfläche eines dielektrischen Films und der Gateverbindung, wodurch die Gate-Leckrate verringert wird. Zusätzlich wird eine Metallschicht mit ohmschem Kontakt als Feldplatte zur Verringerung des elektrischen Feldes an einer zum Abflusskontakt hin gerichteten Ecke der dotierten III-V-Gateverbindung verwendet, was zu einem verringerten Gate-Leckstrom und einer höheren Zuverlässigkeit des Gates führt.
  • Figurenliste
    • 1 zeigt eine Querschnittsansicht eines üblichen GaN-Transistors für den Anreicherungsbetrieb.
    • 2 zeigt eine GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb, mit einem Gate-Abstandshalter, der gemäß einer ersten Ausführungsform der vorliegenden, hier beschriebenen Erfindung ausgebildet ist.
    • 3A-3H zeigen schematisch die Bildung einer GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb, gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 4 zeigt als erläuterndes Beispiel eine GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb, mit einem Gate-Abstandshalter.
    • 5A-5G zeigen als erläuterndes Beispiel schematisch die Bildung der GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb.
    • 6 zeigt eine GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb, mit einem Gate-Abstandshalter, der gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ausgebildet ist.
    • 7A-7H zeigen als erläuterndes Beispiel schematisch die Bildung der GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb.
    • 8 zeigt eine GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb, mit einem Gate-Abstandshalter.
    • 9A-9G zeigen dschematisch gemäß einem erläuternden Beispiel ie Bildung der GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In der folgenden detaillierten Beschreibung wird auf bestimmte Ausführungsformen Bezug genommen. Diese Ausführungsformen werden mit ausreichendem Detail beschrieben, um den Fachleuten deren Ausführung zu ermöglichen. Es ist jedoch zu verstehen, dass andere Ausführungsformen verwendet werden können und dass verschiedene strukturelle, logische und elektrische Abänderungen ausführbar sind.
  • Die vorliegende Erfindung ist eine GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb, mit einem Gate-Abstandshalter, einem Gatemetallmaterial und einer Gateverbindung, die selbstausrichtend sind, und ein Verfahren zur Herstellung einer derartigen Vorrichtung. Die Materialien werden strukturiert und geätzt unter Verwendung einer einzigen Fotomaske, wodurch die Herstellungskosten verringert werden. Des Weiteren weist eine Schnittstelle des Gate-Abstandshalters 21 und der Gateverbindung eine geringere Leckrate auf als die Schnittstelle eines dielektrischen Films und der Gateverbindung, wodurch die Gate-Leckrate verringert wird. Zusätzlich wird eine Metallschicht mit ohmschem Kontakt als Feldplatte verwendet, um das elektrische Feld an einer zum Abflusskontakt hin gerichteten Ecke einer dotierten III-V-Verbindung zu verringern, was zu einem geringeren Gate-Leckstrom und einer verbesserten Gate-Zuverlässigkeit führt. Die Feldplatte bei Quellenpotential schirmt das Gate von der Abflussvorspannung ab. Die Gate-Abflussladung (Qgd) wird verringert.
  • Es wird Bezug genommen auf 2 und 3A-3H. Eine erste Ausführungsform wird nun beschrieben für die Bildung einer GaN-HEMT-Vorrichtung für den Anreicherungsbetrieb, mit einem Gate-Abstandshalter und einem selbstausrichtenden Gate, wobei für gleiche Merkmale in den Zeichnungen die gleichen Bezugszeichen einheitlich verwendet werden. 2 zeigt eine GaN-HEMT-Vorrichtung 200 für den Anreicherungsbetrieb, welche gemäß dem nachstehend unter Bezugnahme auf die 3A-3H beschriebenen Verfahren gebildet worden ist und welche ein Gatemetall und eine III-V-Gateverbindung 15 aufweist, welche selbstausrichtend sind. Die Vorrichtung 200 umfasst ein Siliciumsubstrat 11, ein Puffermaterial 12, ein nicht dotiertes GaN-Puffermaterial 13, ein nicht dotiertes AlGaN-Sperrschichtmaterial 14, die III-V-Gateverbindung 15, das Gatemetall 17, ein dielektrisches Material 18, einen ohmschen Abflusskontakt 19, einen ohmschen Quellenkontakt 20 und einen dielektrischen Abstandshalter 21. Das Quellenmetall 20 dient auch als Feldplatte, welche sich über das Gate und zum Abflusskontakt hin erstreckt.
  • 3A zeigt die Epitaxiestruktur der GaN-HEMT-Vorrichtung 200a einschließlich, von unten nach oben, des Siliciumsubstrats 11, des Puffermaterials 12, des nicht dotierten GaN-Püffermaterials 13, des nicht dotierten AlGaN-Sperrschichtmaterials 14 und des III-V-Gateverbindungsmaterials 15. Das nicht dotierte GaN-Puffermaterial 13 hat eine Dicke von vorzugsweise etwa 0,5 bis etwa 5 µm. Das nicht dotierte AlGaN-Sperrschichtmaterial 14 hat eine Dicke von vorzugsweise etwa 5nm (50 Ä) bis etwa 30nm (300 Ä). Das nicht dotierte AlGaN-Sperrschichtmaterial 14 umfasst Al zu etwa 12 % bis 28 % des Metallgehalts des AlGaN-Materials. Die III-V-Gateverbindung 15 kann eine Dicke von etwa 50nm (500 Ä) bis etwa 200nm (2000 Ä) aufweisen. Des Weiteren kann die III-V-Gateverbindung 15 eine p-Typ-Dotierkonzentration zwischen etwa 1018 bis etwa 1020 Atome pro cm3 aufweisen.
  • Wie in 3B gezeigt, ist ein Gatemetall 17 auf die in 3A gezeigte Epitaxiestruktur aufgebracht. In alternativer Weise kann das Gatemetall 17 am Ende des epitaxialen Aufwachsens des vorstehend beschriebenen Wachstums aufgebracht werden. Das Gatemetall 17 kann aus einem hitzebeständigen Metall oder einer Verbindung davon bestehen, z.B. Tantal (Ta), Tantalnitrid (TaN), Titannitrid (TiN), Palladium (Pd), Wolfram (W) oder Wolframsilicid (WSi2).
  • Danach wird zum Strukturieren und Ätzen des Gatemetalls 17 eine einzige Fotomaske verwendet, was zu Stacks und der in 3C gezeigten Struktur führt. Das Gatemetall 17 kann gemäß jeder bekannten Verfahrensweise geätzt werden, z.B. durch Plasmaätzen, wonach eine Entfernung des Fotoresists erfolgt.
  • Es wird Bezug genommen auf die 3D. Dielektrisches Material 21 wie Siliciumoxid (SiO2) oder ein durch plasmagestütztes CVD (PECVD) erhaltenes Siliciumnitrid (Si3N4) wird nun auf die Struktur der 3C aufgetragen. Nach dem Auftragen des dielektrischen Materials 21 wird ein Rückätzvorgang zum Strukturieren und Ätzen des dielektrischen Materials 21 durchgeführt, was zu Abstandshaltern 21 an den Seitenwänden des (in 3E gezeigten) Gatemetalls führt.
  • Es wird Bezug genommen auf die 3F. Das Ätzen der III-V-Gateverbindung 15 wird unter Verwendung des Gatemetalls 17 und der Abstandshalter 21 als harte Maske durchgeführt. Ein dielektrisches Material 18 wie z.B. Si3N4 wird dann auf die Struktur der 3F aufgetragen. Nach dem Auftragen des dielektrischen Materials 18 wird das Material 18 unter Verwendung einer Kontakt-Fotomaske geätzt, wonach ein Abstreifen des Fotoresists zur Bildung der in 3G gezeigten Struktur erfolgt.
  • Ein ohmsches Kontaktmetall wird auf die Struktur der 3G aufgetragen. Das ohmsche Kontaktmetall kann aus Titan (Ti), Aluminium (AI) und einem abdeckenden Metallstack bestehen. Nach dem Auftragen des ohmschen Metalls wird eine Metallmaske zum Strukturieren und Ätzen des ohmschen Kontaktmetalls verwendet, was einen ohmschen Abflusskontakt 19 und einen ohmschen Quellenkontakt 20 ergibt, wie in 3H gezeigt ist. Rasches thermisches Tempern (RTA) wird zur Bildung von ohmschen Kontakten an AlGaN/GaN-2DEG ausgeführt. Das ohmsche Quellenkontaktmetall 20 wird über dem Gate vorgesehen und wirkt als Feldplatte. Es verringert das elektrische Feld an der dem ohmschen Abflusskontakt 19 am nächsten liegenden Ecke der III-V-Gateverbindung 15.
  • Gemäß dem vorstehend beschriebenen Verfahren wird das Gatemetall 17 strukturiert und geätzt. Ein dielektrischer Abstandshalter 21 wird dann an den Seitenwänden des Gatemetalls 17 gebildet. Die III-V-Gateverbindung 15 wird dann unter Verwendung des Gatemetalls 17 und des Abstandshalters 21 als harte Maske geätzt. Das Gatemetall 17, der Abstandshalter 21 und die Gateverbindung 15 werden gemäß einer einzigen Fotomaske gebildet und sind somit automatisch selbstausgerichtet. Die ohmschen Kontaktmetalle 19 und 20 sind aus Ti, Al und einem abdeckenden Stack gefertigt. Das Quellenmetall 20 erstreckt sich über das Gate und wirkt als eine Feldplatte. Es verringert das elektrische Feld an der zum Abfluss hin gerichteten Ecke des Gates. Weil das ohmsche Quellenkontaktmetall 20 als Feldplatte zum Verringern des elektrischen Feldes an der zum ohmschen Abflusskontakt 19 hin gerichteten Ecke des III-V-Gates verwendet wird, werden ein geringerer Gate-Leckstrom und eine verbesserte Zuverlässigkeit des Gates erzielt. Zusätzlich schirmt die Feldplatte bei Quellenpotential das Gate von der Abflussvorspannung ab, so dass die Gate-Abflussladung (Qgd) verringert wird.
  • Es wird Bezug genommen auf die 4 und 5A-5G. 4 zeigt als erläuterndes Beispiel eine GaN-HEMT-Vorrichtung 300 für den Anreicherungsbetrieb, mit einem nach dem in 5A-5G gezeigten Verfahren gebildeten Gate-Abstandshalter 21. Die sich ergebende Vorrichtung 300 weist ein Gatemetall 17 und eine III-V-Gateverbindung 15 auf, die selbstausrichtend sind. Die Vorrichtung 300 in 4 unterscheidet sich von der Vorrichtung 200 der 2 darin, dass die Vorrichtung 300 Abstandshalter umfasst, welche nicht nur an den Seitenwänden des Gatemetalls 17, sondern auch an den Seitenwänden der III-V-Gateverbindung 15 ausgebildet sind.
  • 5A zeigt als erläuterndes Beispiel die Epitaxiestruktur 300a einschließlich, von unten nach oben, des Siliciumsubstrats 11, des Puffermaterials 12, des nicht dotierten GaN-Püffermaterials 13, des nicht dotierten AIGaN-Sperrschichtmaterials 14 und des III-V-GateVerbindungsmaterials 15. Die Abmessungen und Zusammensetzungen der verschiedenen Materialien sind ähnlich denen der ersten Ausführungsform.
  • Wie in 5B als erläuterndes Beispiel gezeigt, wird wie bei der ersten Ausführungsform das Gatemetall 17 auf die in 5A gezeigte Epitaxiestruktur aufgebracht oder zum Wachsen gebracht.
  • Danach wird eine einzige Fotomaske dazu verwendet, das Gatemetall 17 und die III-V-Verbindung zu strukturieren und ätzen, was zu dem Status und der Struktur führt, die in 5C als erläuterndes Beispiel gezeigt sind (nachdem ein Abstreifen des Fotoresists ausgeführt worden ist).
  • Es wird auf 5D Bezug genommen, welche ein erläuterndes Beispiel zeigt. Wie zuvor wird ein dielektrisches Material 21 wie z.B. Siliciumoxid (SiO2) auf die Struktur der 5C aufgebracht. Nach dem Aufbringen des dielektrischen Materials 21 wird zum Strukturieren und Ätzen des dielektrischen Materials 21 ein Rückätzvorgang durchgeführt, was zu Abstandshaltern 21 an den Seitenwänden des Gatemetalls 17 und der III-V-Gateverbindung 15 (in 5E gezeigt) führt.
  • Ein dielektrisches Material 18 wie z.B. Si3N4 wird dann auf die Struktur der 5E aufgetragen. Nach dem Auftragen des dielektrischen Materials 18 wird das Material 18 unter Verwendung einer Kontaktfotomaske geätzt, wonach ein Abstreifen des Fotoresists erfolgt, um die in 5F erläuternd gezeigte Struktur zu bilden.
  • Ein ohmsches Kontaktmetall wird auf die Struktur der 5F aufgetragen. Das ohmsche Kontaktmetall kann aus Titan (Ti), Aluminium (AI) und einem abdeckenden Metallstack bestehen. Nach dem Auftragen des ohmschen Metalls wird eine Metallmaske zum Strukturieren und Ätzen des ohmschen Kontaktmetalls verwendet, wodurch der ohmsche Abflusskontakt 19 und der ohmsche Quellenkontakt 20 entstehen, wie in 5G erläuternd gezeigt ist. Rasches thermisches Tempern (RTA) wird zur Bildung von ohmschen Kontakten an AIGaN/GaN-2DEG ausgeführt. Das ohmsche Quellenkontaktmetall 20 wird auf dem Gate vorgesehen und wirkt als Feldplatte. Es reduziert das elektrische Feld an der Ecke der III-V-Gateverbindung 15, die dem ohmschen Abflusskontakt 19 am nächsten liegt.
  • Gemäß dem vorstehend beschriebenen Verfahren werden das Gatemetall 17 und die III-V-Gateverbindung 15 unter Verwendung einer einzigen Fotomaske strukturiert und geätzt und werden somit selbstausgerichtet, mit den gleichen Vorteilen wie bei der ersten Ausführungsform.
  • Es wird jetzt Bezug genommen auf die 6 und 7A-7H. Eine weitere Ausführungsform der vorliegenden Erfindung wird nun beschrieben. 6 zeigt eine GaN-HEMT-Vorrichtung 400 für den Anreicherungsbetrieb, welche gemäß dem nachstehend unter Bezugnahme auf 7A-7H beschriebenen Verfahren gebildet worden ist und welche ein Gatemetall 17 und eine III-V-Gateverbindung 15 aufweist, die selbstausrichtend sind. Die Vorrichtung 400 umfasst ein Siliciumsubstrat 11, ein Puffermaterial 12, ein nicht dotiertes GaN-Puffermaterial 13, ein nicht dotiertes AlGaN-Sperrschichtmaterial 14, eine III-V-Gateverbindung 15. ein Gatemetall 17, ein dielektrisches Material 18, einen ohmschen Abflusskontakt 19, einen ohmschen Quellenkontakt 20, einen dielektrischen Abstandshalter 21 und einen dielektrischen Film 22. Das Quellenmetall 20 dient auch als Feldplatte, welche sich über das Gate und zum Abflusskontakt hin erstreckt.
  • 7A zeigt die Epitaxiestruktur der Gan-HEMT-Vorrichtung 400a einschließlich, von unten nach oben, des Siliciumsubstrats 11, des Puffermaterials 12, des nicht dotierten GaN-Puffermaterials 13, des nicht dotierten AlGaN-Sperrschichtmaterials 14 und des Ill-V-Gateverbindungsmaterials 15. Das nicht dotierte GaN-Puffermaterial 13 weist eine Dicke von vorzugsweise etwa 0,5 bis etwa 5 µm auf. Das nicht dotierte AlGaN-Sperrschichtmaterial 14 weist eine Dicke von vorzugsweise etwa 5nm (50 Ä) bis etwa 30nm (300 Ä) auf. Das nicht dotierte AlGaN-Sperrschictmaterial 14 umfasst Al mit etwa 12 % bis 28 % des Metallgehalts des AlGaN-Materials. Die III-V-Gateverbindung 15 kann eine Dicke von etwa 50nm (500 Ä) bis etwa 200nm (2000 Ä) aufweisen. Zusätzlich kann die III-V-Gateverbindung 15 eine Konzentration der p-Typ-Dotierung zwischen etwa 1018 bis etwa 1020 Atome pro cm3 aufweisen.
  • Wie in 7B gezeigt, ist ein Gatemetall 17 auf die in 7A gezeigte Epitaxiestruktur aufgetragen. In alternativer Weise kann das Gatemetall 17 am Ende des epitaxialen Wachstums des vorstehend beschriebenen Auftragens aufgebracht werden. Das Gatemetall 17 kann aus einem hitzebeständigen Metall oder einer Verbindung davon bestehen, z.B. Tantal (Ta), Tantalnitrid (TaN), Titannitrid (TiN), Palladium (Pd), Wolfram (W) oder Wolframsilicid (WSi2). Ein dielektrischer Film 22 wie Siliciumoxid (SiO2) wird mit jeglicher bekannten Verfahrensweise auf das Gatemetall 17 aufgetragen oder gebildet.
  • Danach wird eine einzige Fotomaske zum Strukturieren und Ätzen des Gatemetalls 17 und des dielektrischen Films 22 verwendet, was zu Stacks und der in 7C gezeigten Struktur führt. Das Gatemetalll 17 und der dielektrische Film 22 werden mit jeglicher bekannten Verfahrensweise, z.B. Plasmaätzen geätzt, wonach ein Entfernen des Fotoresists erfolgt.
  • Es wird Bezug genommen auf die 7D. Das dielektrische Material 21 wie Siliciumoxid (SiO2) oder ein durch plasmaaktiviertes CVD (PECVD) erhaltenes Siliciumnitrid (Si3N4) wird nun auf die Struktur der 7C abgeschieden. Nach dem Abscheiden des dielektrischen Materials 21 wird zum Strukturieren und Ätzen des dielektrischen Materials 21 ein Rückätzvorgang ausgeführt, was zu Abstandshaltern 21 an den Seitenwänden des Gatemetalls 17 und des dielektrischen Films 22 (in 7E gezeigt) führt.
  • Es wird nun Bezug genommen auf die 7F. Das Ätzen der III-V-Gateverbindung 15 wird unter Verwendung des dielektrischen Films 22 auf dem Gatemetall 17 und der Abstandshalter 21 als harte Maske durchgeführt. Ein dielektrisches Material 18 wie z.B. Si3N4 wird dann auf die Struktur der 7F abgeschieden. Nach dem Abscheiden des dielektrischen Materials 18 wird das Material 18 unter Verwendung einer Kontaktfotomaske geätzt, wonach ein Abstreifen des Fotoresists erfolgt, um die in 7G gezeigte Struktur zu bilden.
  • Ein ohmsches Kontaktmetall wird auf die Struktur der 7G aufgetragen. Das ohmsche Kontaktmetall kann aus Titan (Ti), Aluminium (AI) und einem abdeckenden Metallstack bestehen. Nach dem Auftragen des ohmschen Metalls wird eine Metallmaske zum Strukturieren und Ätzen des ohmschen Kontaktmetalls verwendet, was zum ohmschen Abflusskontakt 19 und ohmschen Quellenkontakt 20 führt, wie in 7H gezeigt. Rasches thermisches Tempern (RTA) wird zur Bildung ohmscher Kontakte an AlGaN/GaN-2DEG durchgeführt. Das ohmsche Quellenkontaktmetall 20 wird auf dem Gate vorgesehen und wirkt als eine Feldplatte. Es verringert das elektrische Feld an der Ecke der III-V-Gateverbindung 15 welche dem ohmschen Abflusskontakt 19 am nächsten liegt.
  • Es wird nun Bezug genommen auf 8 und 9A-9G, die erläuternde Beispiele zeigen. 8 zeigt eine GaN-HEMT-Vorrichtung 500 für den Anreicherungsbetrieb, mit einem nach dem in 9A-9G gezeigten Verfahren gebildeten Gate-Abstandshalter 21. Die sich ergebende Vorrichtung 500 weist ein Gatemetall 17 und eine III-V-Gateverbindung 15 auf, welche selbstausrichtend sind. Die Vorrichtung 500 unterscheidet sich von der Vorrichtung 400 der 6 darin, dass die Vorrichtung 500 Abstandshalter 21 umfasst, welche nicht nur an den Seitenwänden des Gatemetalls 17 und des dielektrischen Films 22 ausgebildet sind, sondern auch an den Seitenwänden der III-V-Gateverbindung 15.
  • 9A zeigt die Epitaxiestruktur 500a einschließlich, von unten nach oben, des Substrats 11, des Puffermaterials 12, des nicht dotierten GaN-Puffermaterials 13, des nicht dotierten AlGaN-Sperrschichtmaterials 14 und des III-V-Gateverbindungsmaterials 15. Die Dimensionen und Zusammensetzungen der verschiedenen Materialien sind ähnlich denen der vorstehend beschriebenen weiteren Ausführungsform.
  • Wie in 9B gezeigt, wird wie bei der weiteren Ausführungsform das Gatemetall 17 auf die in 9A gezeigte Epitaxiestruktur abgelagert oder zum Aufwachsen gebracht und dann wird ein dielektrischer Film 22 (z.B. SiO2) auf dem Gatemetall 17 gebildet.
  • Danach wird eine einzige Fotomaske zum Strukturieren und Ätzen des dielektrischen Films 22, des Gatermetalls 17 und der III-V-Gateverbindung 15 verwendet, was (nachdem ein Abstreifen eines Fotoresists durchgeführt worden ist) zu dem Status und der Struktur führt, die in 9C gezeigt sind.
  • Es wird Bezug genommen auf 9D. Ähnlich wie bei der weiteren Ausführungsform wird ein dielektrisches Material 21 wie z.B. Siliciumoxid (SiO2) oder ein durch plasmaaktiviertes CVD (PECVD) erhaltenes Siliciumnitrid (Si3N4) auf die Struktur der 9C abgelagert. Nach der Ablagerung des dielektrischen Materials 21 wird ein Rückätzvorgang durchgeführt, um das dielektrische Material 21 zu strukturieren und ätzen, was zu Abstandshaltern 21 an den Seitenwänden des dielektrischen Films 22, des Gatemetalls 17 und der III-V-Gateverbindung 15 führt (in 9E gezeigt).
  • Ein dielektrisches Material 18 wie z.B. Si3N4 wird dann auf die Struktur der 9E abgelagert. Nach dem Ablagern des dielektrischen Materials 18 wird das Material 18 unter Verwendung einer Kontaktfotomaske geätzt, wonach ein Abstreifen des Fotoresists erfolgt, um die in 9F gezeigte Struktur zu bilden.
  • Ein ohmsches Kontaktmetall wird auf die Struktur der 7G abgelagert. Das ohmsche Kontaktmetall kann aus Titan (Ti), Aluminium (AI) und einem Abdeckmetallstack bestehen. Nach dem Ablagern des ohmschen Metalls wird eine Metallmaske zum Strukturieren und Ätzen des ohmschen Kontaktmetalls verwendet, was zum ohmschen Abflusskontakt 19 und ohmschen Quellenkontakt 20 führt, wie in 9G gezeigt. Rasches thermisches Tempern (RTA) wird zur Bildung ohmscher Kontakte an AlGaN/GaN-2DEG durchgeführt. Das ohmsche Quellenkontaktmetall 20 wird auf dem Gate vorgesehen und wirkt als eine Feldplatte. Es verringert das elektrische Feld an der Ecke der III-V-Gateverbindung 15 welche dem ohmschen Abflusskontakt 19 am nächsten liegt.
  • Gemäß dem vorstehend beschriebenen Verfahren werden das Gatemetall 17 und die III-V-Gateverbindung 15 unter Verwendung einer einzigen Fotomaske strukturiert und geätzt und werden somit selbstausrichtend, mit den gleichen Vorteilen wie bei der ersten und der weiteren Ausführungsforme.

Claims (10)

  1. GaN-Transistor mit Anreicherungsbetrieb (200, 200a, 300, 300a, 400, 400a, 500, 500a), umfassend: ein Substrat (11), ein Puffermaterial (12, 13) auf dem Substrat (11), ein Sperrschichtmaterial (14) auf dem Puffermaterial (12, 13), eine III-V- Gateverbindung (15) auf dem Sperrschichtmaterial (14), ein Gatemetall (17), welches auf einem ersten Abschnitt einer oberen Oberfläche der III-V-Gateverbindung (15) gebildet ist; und dielektrisches Abstandshaltermaterial (22), welches auf einem zweiten Abschnitt der oberen Oberfläche der III-V-Gateverbindung (15) und an Seitenwänden des Gatemetalls (17) gebildet ist dadurch gekennzeichnet, dass das dielektrische Abstandshaltermaterial (22) Siliciumoxid (SiO2) umfasst.
  2. Transistor nach Anspruch 1, bei welchem das Puffermaterial (13) GaN umfasst.
  3. Transistor nach Anspruch 1, bei welchem das Sperrschichtmaterial (14) AlGaN umfasst.
  4. Transistor nach Anspruch 1, des Weiteren umfassend ein dielektrisches Material (18) auf dem Gatemetall (17).
  5. Transistor nach Anspruch 4, bei welchem das dielektrische Abstandshaltermaterial (22) auch an Seitenwänden des dielektrischen Materials (18) gebildet worden ist.
  6. Transistor nach Anspruch 1, bei welchem das Gatemetall (17) ein oder mehrere hitzebeständige Metalle, Metallverbindungen und Legierungen enthält, welche ausgewählt sind aus der Gruppe, welche aus Ta, TaN, TiN, Pd, W oder WSi besteht.
  7. Verfahren zur Bildung eines GaN-Transistors (200, 200a, 300, 300a, 400, 400a, 500, 500a) mit Anreicherungsbetrieb, wobei das Verfahren umfasst: das Bilden eines Puffermaterials (12, 13) auf einem Substrat (11), das Bilden einer AlGaN-Sperrschicht (14) auf dem Puffermaterial (12, 13), das Bilden einer III-V-Gateverbindung (15) auf der AIGaN-Sperrschicht (14), das Bilden von Stacks, welche ein Gatemetall (17) umfassen, auf der III-V-Gateverbindung (15), das Bilden von dielektrischem Abstandshaltermaterial (22) auf mindestens Seitenwänden der Gatemetallstacks (17), das Ätzen der III-V-Gateverbindung (15) unter Verwendung des Gatemetall (17)- und dielektrischem Abstandshaltermaterials (22) als Maske, das Ablagern einer dielektrischen Schicht (18), das Ätzen der dielektrischen Schicht (18) zum Öffnen von Abfluss- und Quellenkontaktflächen und das Bilden von ohmschen Abfluss (19)- und Quellenkontakten (20) in den offenen Abfluss- und Quellenkontaktbereichen, dadurch gekennzeichnet, dass das dielektrische Abstandshaltermaterial (22) Siliciumoxid (SiO2) umfasst.
  8. Verfahren nach Anspruch 7, des Weiteren umfassend das Bilden eines dielektrischen Films (22) auf einer oberen Oberfläche von jedem Gatematerialstack (17).
  9. Verfahren nach Anspruch 8, bei welchem das dielektrische Abstandshaltermaterial auch an Seitenwänden des dielektrischen Films (22) gebildet wird.
  10. Verfahren nach Anspruch 7, bei welchem das Gatemetall (17) ein oder mehrere hitzebeständige Metalle, Metallverbindungen und Legierungen enthält, welche ausgewählt sind aus der Gruppe, welche aus Ta, TaN, TiN, Pd, W oder WSi besteht.
DE102013202972.1A 2012-02-23 2013-02-22 Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung Active DE102013202972B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/403,400 US8823012B2 (en) 2009-04-08 2012-02-23 Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
US13/403,400 2012-02-23

Publications (2)

Publication Number Publication Date
DE102013202972A1 DE102013202972A1 (de) 2013-09-05
DE102013202972B4 true DE102013202972B4 (de) 2020-07-30

Family

ID=48985216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013202972.1A Active DE102013202972B4 (de) 2012-02-23 2013-02-22 Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung

Country Status (5)

Country Link
JP (1) JP6147018B2 (de)
KR (1) KR20130097116A (de)
CN (1) CN103296078B (de)
DE (1) DE102013202972B4 (de)
TW (1) TWI566402B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016017127A1 (ja) * 2014-07-29 2016-02-04 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
CN104465746B (zh) * 2014-09-28 2018-08-10 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件
CN116613192B (zh) * 2023-07-17 2023-10-03 成都氮矽科技有限公司 一种常关型GaN HEMT及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273347A1 (en) 2005-06-06 2006-12-07 Masahiro Hikita Field-effect transistor and method for fabricating the same
US20100258843A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow ENHANCEMENT MODE GaN HEMT DEVICE AND METHOD FOR FABRICATING THE SAME
US7898002B2 (en) * 2006-09-29 2011-03-01 Panasonic Corporation Nitride semiconductor device and method for fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101435A (ja) * 1990-08-21 1992-04-02 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7948011B2 (en) * 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP2008010461A (ja) * 2006-06-27 2008-01-17 Sharp Corp ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
JP5442272B2 (ja) * 2009-02-19 2014-03-12 日本電信電話株式会社 電界効果トランジスタおよび電界効果トランジスタ製造方法
JP5785153B2 (ja) * 2009-04-08 2015-09-24 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートｍｉｓｆｅｔ及びその製造方法
KR101694883B1 (ko) * 2009-04-08 2017-01-10 이피션트 파워 컨버젼 코퍼레이션 역확산 억제 구조
KR101172857B1 (ko) * 2009-12-14 2012-08-09 경북대학교 산학협력단 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
JP5666157B2 (ja) * 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273347A1 (en) 2005-06-06 2006-12-07 Masahiro Hikita Field-effect transistor and method for fabricating the same
US7898002B2 (en) * 2006-09-29 2011-03-01 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
US20100258843A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow ENHANCEMENT MODE GaN HEMT DEVICE AND METHOD FOR FABRICATING THE SAME

Also Published As

Publication number Publication date
DE102013202972A1 (de) 2013-09-05
CN103296078B (zh) 2017-01-18
TWI566402B (zh) 2017-01-11
KR20130097116A (ko) 2013-09-02
TW201347177A (zh) 2013-11-16
CN103296078A (zh) 2013-09-11
JP6147018B2 (ja) 2017-06-14
JP2013175726A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE112010001555B4 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE102016100060B4 (de) Transistor mit hoher elektronenmobilität und verfahren zu seiner herstellung
DE112010001556B4 (de) Rückdiffusionsunterdrückende Strukturen
DE102011000911B4 (de) Nitridhalbleiterbauelement und Verfahren
DE102010060138B4 (de) Lateraler HEMT
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE112005000358B4 (de) Bidirektionaler III-Nitrid-Schalter
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112012002832B4 (de) Verfahren zum Bilden eines massiven FinFETs mit einheitlicher Höhe und Bodenisolierung
DE112006000133T5 (de) Eine dielektrische Schicht mit hoher dielektrischer Konstante nutzender Quantentopf-Transistor
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102013103966B4 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen und Herstellungsverfahren hierfür
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102013202972B4 (de) Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112018007009T5 (de) Halbleitervorrichtung und Herstellungsverfahren für diese
DE102017119774A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final