DE112006000133T5 - Eine dielektrische Schicht mit hoher dielektrischer Konstante nutzender Quantentopf-Transistor - Google Patents

Eine dielektrische Schicht mit hoher dielektrischer Konstante nutzender Quantentopf-Transistor Download PDF

Info

Publication number
DE112006000133T5
DE112006000133T5 DE112006000133T DE112006000133T DE112006000133T5 DE 112006000133 T5 DE112006000133 T5 DE 112006000133T5 DE 112006000133 T DE112006000133 T DE 112006000133T DE 112006000133 T DE112006000133 T DE 112006000133T DE 112006000133 T5 DE112006000133 T5 DE 112006000133T5
Authority
DE
Germany
Prior art keywords
layer
dielectric
transistor
gate electrode
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112006000133T
Other languages
English (en)
Inventor
Suman Beaverton Datta
Justin Portland Brask
Jack Portland Kavalieros
Matthew Hillsboro Metz
Mark Beaverton Doczy
Robert Beaverton Chau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006000133T5 publication Critical patent/DE112006000133T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren, gekennzeichnet durch Bilden einer selbst ausrichtenden Source-Drain in einem Quantentopf-Transistor.

Description

  • Hintergrund
  • Diese Erfindung betrifft im allgemeinen die Bildung von Quantentopf-Transistoren.
  • Ein Quantentopf ist ein Potentialtopf, der Teilchen in einer Dimension einschließt und sie dazu zwingt, eine ebene Region zu bevölkern. Ein erstes Material, das zwischen zwei Schichten eines Materials mit einer größeren Bandlücke, die des ersten Materials eingelegt ist, kann einen Quantentopf bilden. Quantentopf oder HEMTs (high electron mobility transistors) sind Feldeffekt-Transistoren mit einer Verbindung zwischen zwei Materialien mit verschiedenen Bandlücken als den Kanal. Die Verbindung kann sehr niedrigen Widerstand oder hohe Elektronmobilität zeigen. Eine Spannung, die an ein Gate angelegt ist, kann die Leitfähigkeit der Verbindung ändern.
  • Quantentopf-Transistoren können unter hohen Gate-Leckströmen und parasitärem Reihenwiderstand leiden. Insbesondere können Quantentopf-Transistoren, die Elemente aus den Spalten III bis V des Periodensystems nutzen, können für solche Probleme anfällig sein. Beispiele solcher Materialien umfassen Indium-Gallium-Arsenid/Indium-Aluminium-Arsenid und Indium-Antimon/Aluminium-Indium-Antimon.
  • Nach dem momentanen Stand der Wissenschaft bei Quantentopf-Transistoren kann ein direktes Schottky-Metall-Gate auf einer Barriereschicht abgelagert werden, um die Schottky-Verbindung zu bilden, die unter hohen Gatterfehlerstrom leiden kann. Auch können die Source- und Drain-Regionen mit Mustern versehen sein und die Source- und Drain-Kontakt-Metalisierung fertig gestellt werden, bevor eine Gate-Musterung stattfindet. Die Gate-Musterung (gate-patterning) wird als letzter Schritt in dem Verfahren durchgeführt, das mit nicht-selbst-ausgerichteten (non-self- aligned) Source-Drain-Regionen endet. Solche nicht-selbst-ausgerichtete Source-Drain-Regionen können für parasitärische Reihenwiderstände anfällig sein. Geräte mit parasitärischen Reihenwiderständen können schlechte Leistung zeigen. Daher besteht ein Bedürfnis bessere Wege zur Herstellung von Quantentopf-Transistoren zu finden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine vergrößerte Schnittansicht eines Ausführungsbeispiels der vorliegenden Erfindung;
  • 2 ist eine vergrößerte Schnittansicht des Ausführungsbeispiels, das in 1 dargestellt ist, in einem frühen Stadion der Herstellung nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 ist eine vergrößerte Schnittdarstellung eines Ausführungsbeispiels, das in 2 nach dem anschließenden Verarbeitungsschritt nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 4 ist eine vergrößerte Schnittansicht entsprechend der 3 nach weiterem Bearbeiten nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 5 ist eine vergrößerte Schnittdarstellung entsprechend 4 nach weiterem Bearbeiten nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 ist eine vergrößerte Schnittdarstellung entsprechend 5 nach einem weiteren Bearbeiten nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 7 ist eine vergrößerte Schnittdarstellung entsprechend 6 nach einem weiteren Verarbeiten nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 8 ist eine vergrößerte Schnittdarstellung entsprechend 6 nach einem weiteren Verarbeiten nach einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 ist eine vergrößerte Schnittdarstellung entsprechend 8 nach weiterem Bearbeiten nach einem Verarmungs-Modus-Ausführungsbeispiel der vorliegenden Erfindung und
  • 10 das vergrößerte Schnittdarstellung entsprechend 7 nach weiterem Bearbeiten nach einem Verstärkungs-Modus-Ausführungsbeispiel der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Bezugnehmend auf 1 und 10 wird ein Verarmungs- (1) oder Verstärkungs-Modus (10) selbst ausrichtender Source-Drain-Quantentopf-Transistor mit einer dielektrischen Schicht 24 mit hoher dielektrischer Konstante und einer Metall-Gate-Elektrode 38, die als Schottky-Gate-Metall arbeitet, gebildet werden. Das im folgenden benutzte Bezeichnung "hohe dielektrische Konstante" bezieht sich auf Dielektrika mit dielektrischer Konstanten von zehn oder mehr.
  • Über ein Silizium-Substrat 10 kann eine Beherbergungsschicht 12 gelegt werden. Die Beherbergungsschicht 12 kann aus AlInSb mit 15% Aluminium mit einem Ausführungsbeispiel sein. Über ein Siliziumsubstrat 10 kann eine Germaniumschicht (nicht dargestellt) unter der Schicht 12 ebenfalls vorgesehen werden. Diese Beherbergungsschicht 12 dient dazu, Gitterfehlanpassungsprobleme auszugleichen und Defekte und Fehlerstellen in der Schicht 12 einzudämmen.
  • Über die Beherbergungsschicht 12 kann nach einem Ausführungsbeispiel der vorliegenden Erfindung eine untere Barriereschicht 14 gebildet werden. Die untere Barriereschicht 14 kann zum Beispiel aus Aluminium-Indiumantimon oder Indium-Aluminiumarsenid bestehen, nur um zwei Beispiele zu geben. Die untere Barriereschicht 14 kann aus einem Material mit höherer Bandlücke als der darüber liegende Quantentopf 16 bestehen.
  • Über die untere Barriereschicht 14 wird der undotierte Quantentopf 16 gebildet. In einem Ausführungsbeispiel kann der undotierte Quantentopf 16 als Indiumantimon oder Indium-Galliumarsenid gebildet werden, um zwei Beispiele zu geben.
  • Als nächstes wird die obere Barriereschicht 20 gebildet werden. Die obere Barriereschicht 20 kann aus den gleichen oder verschiedenen Materialien, wie die untere Barriereschicht 14 gebildet werden. Die obere Barriereschicht 20 kann eine deltadotierte Donatorschicht 18 umfassen. Das Delta-dotieren kann unter Benutzung von Silizium oder Tellur erfolgen, um zwei Beispiele zu geben. Die dotierte Donatorenschicht 18 stellt Träger an den Quantentopf 16 zum Transport zur Verfügung. Die dotierte Donatorenschicht 18 wird dadurch gebildet, dass dem Tellur oder Silizium Donatoren erlaubt wird, in einer MBE-(molecular beam epitaxy) Kammer in gesteuerter Weise aus einer festen Quelle einzufließen.
  • Dadurch wird der Quantentopf 16 zwischen den oberen und unteren Barriereschichten 20 und 14 eingeschlossen. Die obere Barriereschicht 20 kann eine Elektron zur Verfügung stellende Schicht sein, deren Dicke die Grenzspannung des Transistors bestimmt, zusammen mit der Arbeitsfunktion der Schottky-Metallschicht, die die Gate-Elektrode 38 bildet.
  • Die Metall-Gate-Elektrode 38 kann über einem dielektrischen Material 26 mit einer hohen dielektrischen Konstante gebildet werden. Das Material 26 begrenzt die Metall-Gate-Elektrode 38 an drei Seiten. Die Schicht 26 mit hoher dielektrischer Konstante kann wiederum durch eine selbst ausgerichtete Source-Drain-Kontaktlokalisierung 22 und eine Abstandsschicht 28 eingegrenzt werden.
  • Fabrikation des Verarmungs-Modus-Transistors, wie in 1 dargestellt, und des Verstärkungs-Modus-Transistors der 10 kann, wie in 2 dargestellt, damit beginnen, dass die Struktur auf und inklusive mit einer n+ dotierten Schicht 30 kann ein Indiumantimon oder ein Indium-Galliumarsenid dotiert mit Tellur- oder Siliziumunreinheiten umfassen. Die Schicht 30 kann hoch dotiert sein, um die Source-Drain-Regionen in den fertig gestellten Transistor zu bilden.
  • Das Vielschichtepitaktische Substrat 10 kann zum Beispiel unter Benutzung von MBE (Molekular Strahl Epitaxie) oder metallorganischer CVD (chemical vapor deposition) erzeugt werden.
  • Bezugnehmend auf 3 wird ein Blind-Gatter 32 auf der n+ dotierten Schicht 30 nach einem Ausführungsbeispiel der vorliegenden Erfindung gebildet. Es kann nach den Muster und Ausätzen von Nitrit-, Carbid- oder Oxid-Filmen (nicht dargestellt) gebildet werden. Vorteilhafter Weise können diese Filme durch Niedrigtemperaturablagerung gebildet werden, um die Integrität der epitaxialen Schichtstruktur zu bewahren. Das Blind-Gatter 32 kann zum Beispiel auf Siliziumnitrid oder Metall gebildet werden. Das Blind-Gatter 32 kann durch entweder Lithographie und Ätzen gemustert werden, für den Fall, dass es ein Siliziumnitrid Blind-Gatter 32 ist oder durch das Ablagerung und Abheben für den Fall, dass es ein Metall-Gatter 32, wie zum Beispiel ein Aluminiummetall Blind-Gatter ist.
  • Bezugnehmend auf 4 können Niedrigtemperatur Siliziumoxid, Nitrit oder Cabid Begrenzer 28 gebildet werden, die das Blind-Gitter 32 eingrenzen. Für diese Abstandhalter 28 können durch Niedrigtemperaturablagerungstechniken gebildet werden, die von einem anisotropischen Ätzprozess gefolgt werden.
  • Weitergehend mm zu 5 kann die selbst ausrichtende Source-Drain-Kontaktmetallisierungen durch Elektrostrahlverdampfung oder reaktives sputtering gebildet werden, wobei jedes von einem chemisch/mechanischen Einebnungsprozess gefolgt wird, um selbst auf gerichtete Kontakte zu den noch zu bildenden Source-Drain-Regionen in der Schicht 30 zu erzeugen. Die Source-Drain-Kontaktmetallisierung 22 kann zum Beispiel aus Titan oder Gold gebildet werden.
  • Dann wird, wie in 6 gezeigt, das Blind-Gatter 32 selektiv unter Benutzung eines Feuchtätzens ausgeätzt werden. Als Ergebnis wird eine Öffnung 34 gebildet. Ein Metall-Blind-Gatter entfernen Schritt kann zum Beispiel ein Nassätzen unter Benutzung von Phosphorsäure-Ätzflüssigkeit umfassen. Für ein Nitrid-Blind-Gatter kann Hydrochlorsäure benutzt werden. Für ein Siliziumdioxid-Blind-Gatter kann eine Hydrochlorflursäuren-Ätzflüssigkeit benutzt werden. Der Feuchtätzprozess ist auf die n+ dotierte Schicht 30 selektiv.
  • Dann wird, wie in 7, für eine Verarmungs-Modus-Einrichtung dargestellt, ein selektives Wegätzen der n+ dotierten Schicht 30 dadurch ermöglicht, dass eine n+-dotierte T-förmige Öffnung mit Flügeln 36 und einer Basis 34 gebildet wird. Trocken- oder Nassätzen kann zur Bildung der Flügel 36 genutzt werden. Zum Beispiel ist die n+ dotierte Schicht 30 selektiv unter Benutzung eines Nassätzprozesses, wie zum Beispiel Zitronensäure plus Peroxid, entfernt worden.
  • Atomschichtablagerung des Materials 26 mit hoher dielektrischer Konstante kann durch Elektronstrahlverdampfung oder Sputtering einer Metall-Gatter-Elektrode 38 gefolgt werden. Die Gate-Elektrode 38 kann zum Beispiel Platin, Wolfram, Palladium oder Molybdän bestehen, um einige Beispiele zu nennen. Das Dielektrikum 26 mit hoher dielektrischer Konstante kann zum Beispiel ein Hafnium-Dioxyd oder Zirkon-Dioxyd sein, um zwei Beispiele zu nennen. Ein Ablagerungsprozess niedriger Temperatur kann mit einem organischen Vorgängermaterial (precursor), wie zum Beispiel einem Alkoxyd-Precursor für Hafnium-Dioxyd-Ablagerung.
  • Die Struktur, die in 8 dargestellt ist, kann dann einer chemisch/mechanischen Polierung der Metall-Gatter-Elektrode 38 und des Dielektrikums 26 mit hoher dielektrischer Konstante unterworfen werden, um die Ablagerungsmodusstruktur zu erreichen, die in 9 dargestellt ist.
  • Gleich nachdem die n+ dotierte Schicht 30 ausgeätzt wurde, um die Öffnung 34 zu bilden, inklusive der Flügel 36 und der Basis 34, wie in 7 dargestellt, kann ein weiterer Ausnehmungen erzeugender Ätzschritt vorgenommen werden, durch die Elektronen zur Verfügung stellende Barriereschicht 20, wobei gerade oberhalb der delta-dotierten-Schicht 18 gestoppt wird, um eine Verstärkungs-Modus-Einrichtung, wie in 10, zu schaffen. Ein zeitgesteuerter Ätzvorgang (nicht in 7 dargestellt) kann in die Elektron zur Verfügung stehende Barriereschicht 20 in 7 teilweise eindringen und unter die Abstandhalter 28 reichen, um die Grenzspannung des Transistors zu verstärken und eine Verstärkungs-Modus-Einrichtung zu schaffen.
  • Die Geräteschichtstruktur überlebt den Ablagerungsprozess des Materials mit hoher dielektrischer Konstante. Dies ist bekannt von einem Sputter-Ablagern oder Elektronstrahl-Ablagern der Schottky-Gate-Elektrode 38 gefolgt werden. Die Arbeitsfunktion der Gate-Elektrode 38 kann so hoch wie möglich gewählt werden, um eine Verstärkungs-Modus-Einrichtung zu erzeugen.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung können niedrige Gatter-Leckströme durch das Mitumfassen eines Dielektrikums 20 mit hoher dielektrischer Konstante zwischen den Schottky-Gatter-Metal der Elektrode 38 und der Halbleiterbarriereschicht 20. Niedrigere parasitärer Reihenwiderstand kann in einigen Ausführungsbeispielen aus der hoch dotierten Source-Drain-Region resultieren, die zum Gatter selbst ausgerichtet ist. In einigen Ausführungsbeispielen kann das Aushöhlungsätzen der Elektron zur Verfügung stellenden Barriereschicht 20 als die gewünschte Dicke eine Verstärkungs-Modus-Quantentopf-Feldeffekt-Transistor ätzen.
  • Während die vorliegende Erfindung in Bezug auf eine begrenzte Anzahl von Ausführungen beschrieben wurde, können Fachleuten eine Vielzahl von Modifikation und Variationen hiervon ersichtlich werden. Es wird beabsichtigt, dass die angefügten Ansprüche alle solche Modifikationen und Variationen umfassen, die in den Geist und Umfang der vorliegenden Erfindung fallen.
  • Zusammenfassung:
  • Ein Quantentopf-Transistor oder HEMT (high electron mobility transistor) kann unter Nutzung eines Metallgatterersetzungsverfahrens gebildet werden. Eine Blindgatterelektrode kann dazu genutzt werden, Seitenwandabstandhalter und Source-Drain-Kontaktmetallisierungen festzulegen. Die Blind-Gatter-Elektrode kann entfernt werden, und die verbleibende Struktur als eine Maske genutzt werden, um eine dotierte Schicht zu ätzen, um Source und Drain selbst-ausrichtend zu der Öffnung zu bilden. Ein Material hoher dielektrischer Konstante kann die Seiten der Öffnung bedecken, und darauf kann eine Metall-Gatter-Elektrode abgelagert werden. Als Ergebnis sind die Source- und Drain-Zonen selbst-ausgerichtet auf die Metall-Gatter-Elektrode. Zusätzlich ist die Metall-Gatter-Elektrode von der darunter liegenden Barriereschicht, durch die das Material hoher dielektrischer Konstante isoliert.

Claims (46)

  1. Verfahren, gekennzeichnet durch Bilden einer selbst ausrichtenden Source-Drain in einem Quantentopf-Transistor.
  2. Verfahren nach Anspruch 1, gekennzeichnet durch Bilden einer selbstausrichtenden Source-Drain aus einer dotierten Schicht, Bilden einer Öffnung in der dotierten Schicht, und Ablagern einer Gate-Elektrode in der dotierten Schicht.
  3. Verfahren nach Anspruch 2, gekennzeichnet durch Ablagern einer Metall-Gate-Elektrode.
  4. Verfahren nach Anspruch 3, gekennzeichnet durch Nutzen eines Blind-Gatters über der dotierten Schicht und anschließendes Entfernen des Blind-Gatters.
  5. Verfahren nach Anspruch 4, gekennzeichnet durch Nutzen des Leerstellengatters, um einen Seitenwandabstandhalter zu definieren.
  6. Verfahren nach Anspruch 5, gekennzeichnet durch Nutzen des Seitenwandabstandhalters, um selbst-ausrichtende Source-Drain-Takte zu definieren.
  7. Verfahren nach Anspruch 6, gekennzeichnet durch Entfernen des Blindgatters nach Festlegen der Abstandhalter und der Kontakte.
  8. Verfahren nach Anspruch 7, gekennzeichnet durch Nutzen der Kontakte und der Abstandhalter als Maske, um die dotierte Schicht zu ätzen und eine Source und Drain festzulegen.
  9. Verfahren nach Anspruch 8, gekennzeichnet durch Ätzen der dotierten Schicht, um so die Abstandhalter zu unterhöhlen.
  10. Verfahren nach Anspruch 9, umfassend Ablagern einer Schicht in der Öffnung, die eine dielektrische Konstante größer als 10 hat.
  11. Verfahren nach Anspruch 10, umfassend Bilden einer Metall-Gatter-Elektrode über dem Dielektrikum.
  12. Verfahren nach Anspruch 11, gekennzeichnet durch Bilden einer Barriereschicht unter dem Gatter-Dielektrikum.
  13. Verfahren nach Anspruch 12, gekennzeichnet durch Abtrennen der Metall-Gatter-Elektrode und der Barriereschicht durch das Dielektrikum.
  14. Verfahren nach Anspruch 11, gekennzeichnet durch Bilden eines Verarmungs-Modus-Transistors bis Ätzen durch die dotierte Schicht.
  15. Verfahren nach Anspruch 13, gekennzeichnet durch Bilden eines Verstärkungs-Modus-Transistors durch Bilden der dotierten Schicht über einer oberen Barriereschicht, und Ätzen in diese obere Barriereschicht, so dass das Gatter-Dielektrikum sich durch die dotierte Schicht und in die obere Barriereschicht erstreckt.
  16. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Tiefe des Ätzens gesteuert wird, um festzulegen, ob ein Verstärkungs-Modus- oder ein Verarmungs-Modus-Gerät gebildet wird.
  17. Verfahren nach Anspruch 16, gekennzeichnet durch Ätzen durch die dotierte Schicht hindurch und in eine darunter liegende Barriereschicht, um eine Verstärkungseinrichtung zu bilden.
  18. Verfahren, gekennzeichnet durch Bilden eines Quantentopf-Transistors mit einer Barriereschicht und einem Schottky-Gatter-Metall und einem Dielektrikum zwischen dem Gate-Metall und der Barriereschicht, die eine dielektrische Konstante größer als 10 aufweist.
  19. Verfahren nach Anspruch 18, mit dem Bilden einer selbst-ausrichtenden Source-Drian in dem Quantentopf-Transistor.
  20. Verfahren nach Anspruch 19, gekennzeichnet durch Bilden einer selbstausrichtenden Source-Drain aus einer dotierten Schicht, Bilden einer Öffnung in der dotierten Schicht und Ablagern einer Gate-Elektrode in der dotierten Schicht.
  21. Verfahren nach Anspruch 20, gekennzeichnet durch Ablagern einer Metall-Gate-Elektrode.
  22. Verfahren nach Anspruch 21, gekennzeichnet durch Nutzung eines Blindgatters über der dotierten Schicht und anschließendes Entfernen des Blindgatters.
  23. Verfahren nach Anspruch 22, inklusive Nutzung des Blindgatters, um einen Seitenwandabstandhalter zu definieren.
  24. Verfahren nach Anspruch 23, inklusive Nutzung des Seitenwandabstandhalters, um selbst-ausgerichtete Source-Drain-Kontakte zu definieren.
  25. Verfahren nach Anspruch 24, inklusive Entfernen des Blindgatters nach Definieren des Abstandhalters und der Kontakte.
  26. Verfahren nach Anspruch 25, gekennzeichnet durch Nutzen der Kontakte und des Abstandhalters als eine Maske, um die dotierte Schichte zu ätzen und eine Source und Drain zu definieren.
  27. Verfahren nach Anspruch 26, gekennzeichnet durch Ätzen der dotierten Schicht, um so den Abstandhalter zu unterhöhlen.
  28. Verfahren nach Anspruch 27, gekennzeichnet durch Ablagern eines Dielektrikums in der Öffnung, dass eine dielektrische Konstante größer als 10 besitzt.
  29. Verfahren nach Anspruch 28, gekennzeichnet durch Bilden einer Metall-Gatter-Elektrode über dem Dielektrikum.
  30. Verfahren nach Anspruch 29, gekennzeichnet durch Bilden der Barriereschicht unter dem Dielektrikum.
  31. Verfahren nach Anspruch 30, gekennzeichnet durch Trennen der Metall-Gate-Elektrode von der Barriereschicht durch das Dielektrikum.
  32. Verfahren nach Anspruch 20, gekennzeichnet durch Bilden eines Verarmungs-Modus-Transistors durch Ätzen durch die dotierte Schicht hindurch.
  33. Verfahren nach Anspruch 28, gekennzeichnet durch Bilden eines Verstärkungs-Modus-Transistors durch Bilden der dotierten Schicht über der Barriereschicht und ätzen in die Barriereschicht, so dass das Dielektrikum sich durch die dotierte Schicht und in die Barriereschicht erstreckt.
  34. Verfahren nach Anspruch 27, gekennzeichnet durch Steuern der Tiefe des Ätzens, um zu bestimmen, ob ein Verstärkungs-Modus- oder ein Verarmungs-Modus-Gerät gebildet wird.
  35. Verfahren nach Anspruch 34, gekennzeichnet durch Ätzend durch die dotierte Schicht und in eine darunter liegende Barriereschicht, um eine Verstärkungseinrichtung zu bilden.
  36. Quantentopf-Transistor, gekennzeichnet durch: eine erste und eine zweite Barriereschicht, eine Quantentopf-Schicht zwischen den Barriereschichten, eine Gatter-Elektrode und eine Source-Drain, die selbst-ausrichtend zu der Gatter-Elekrode ist.
  37. Transistor nach Anspruch 36, gekennzeichnet durch Seitenwandabstandhalter an der Gate-Elektrode.
  38. Transistor nach Anspruch 37, wobei die Gate-Elektrode eine Metall-Gate-Elektrode ist.
  39. Transistor nach Anspruch 38, gekennzeichnet durch eine Kontaktmetallisierung an der Source und Drain.
  40. Transistor nach Anspruch 36, gekennzeichnet durch ein Dielektrikum zwischen der Gate-Elektrode und der ersten Barriereschicht, wobei das Dielektrikum eine dielektrische Konstante größer als 10 aufweist.
  41. Transistor nach Anspruch 40, dadurch gekennzeichnet, dass das Dielektrikum U-förmig ausgebildet ist.
  42. Quantentopf-Transistor, gekennzeichnet durch: eine erste und eine zweite Barriereschicht, eine Quantentopf-Schicht zwischen den Barriereschichten, eine Metall-Gatter-Gate-Elektrode, und ein Dielektrikum zwischen der Gate-Elektrode und der ersten Barriereschichten, wobei das Dielektrikum eine dielektrische Konstante größer als 10 aufweist.
  43. Transistor nach Anspruch 42, gekennzeichnet durch eine selbst-ausgerichtete Source-Drain.
  44. Transistor nach Anspruch 42, gekennzeichnet durch Seitenwandabstandhalter an der Gate-Elektrode.
  45. Transistor nach Anspruch 42, gekennzeichnet durch eine Kontaktmetallisierung an der Source und Drain.
  46. Transistor nach Anspruch 42, wobei das Dielektrikum U-förmig ausgebildet ist.
DE112006000133T 2005-01-03 2006-01-03 Eine dielektrische Schicht mit hoher dielektrischer Konstante nutzender Quantentopf-Transistor Ceased DE112006000133T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/028,378 US20060148182A1 (en) 2005-01-03 2005-01-03 Quantum well transistor using high dielectric constant dielectric layer
US11/028,378 2005-01-03
PCT/US2006/000138 WO2006074197A1 (en) 2005-01-03 2006-01-03 Quantum well transistor using high dielectric constant dielectric layer

Publications (1)

Publication Number Publication Date
DE112006000133T5 true DE112006000133T5 (de) 2008-04-30

Family

ID=36204261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006000133T Ceased DE112006000133T5 (de) 2005-01-03 2006-01-03 Eine dielektrische Schicht mit hoher dielektrischer Konstante nutzender Quantentopf-Transistor

Country Status (7)

Country Link
US (1) US20060148182A1 (de)
KR (1) KR100948211B1 (de)
CN (1) CN101133498B (de)
DE (1) DE112006000133T5 (de)
GB (1) GB2438331B (de)
TW (1) TWI310990B (de)
WO (1) WO2006074197A1 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US8053850B2 (en) * 2005-06-30 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US20070093055A1 (en) * 2005-10-24 2007-04-26 Pei-Yu Chou High-aspect ratio contact hole and method of making the same
US7485503B2 (en) * 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US20080142786A1 (en) * 2006-12-13 2008-06-19 Suman Datta Insulated gate for group iii-v devices
US7601980B2 (en) * 2006-12-29 2009-10-13 Intel Corporation Dopant confinement in the delta doped layer using a dopant segregation barrier in quantum well structures
US9076852B2 (en) * 2007-01-19 2015-07-07 International Rectifier Corporation III nitride power device with reduced QGD
US7435987B1 (en) * 2007-03-27 2008-10-14 Intel Corporation Forming a type I heterostructure in a group IV semiconductor
US7928426B2 (en) 2007-03-27 2011-04-19 Intel Corporation Forming a non-planar transistor having a quantum well channel
US7713803B2 (en) * 2007-03-29 2010-05-11 Intel Corporation Mechanism for forming a remote delta doping layer of a quantum well structure
US7791063B2 (en) * 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
US20100006895A1 (en) * 2008-01-10 2010-01-14 Jianjun Cao Iii-nitride semiconductor device
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8115235B2 (en) * 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US8368052B2 (en) * 2009-12-23 2013-02-05 Intel Corporation Techniques for forming contacts to quantum well transistors
US8283653B2 (en) 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8193523B2 (en) 2009-12-30 2012-06-05 Intel Corporation Germanium-based quantum well devices
CN102254824B (zh) * 2010-05-20 2013-10-02 中国科学院微电子研究所 半导体器件及其形成方法
US8455929B2 (en) 2010-06-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of III-V based devices on semiconductor substrates
US8084311B1 (en) 2010-11-17 2011-12-27 International Business Machines Corporation Method of forming replacement metal gate with borderless contact and structure thereof
CN103165429B (zh) * 2011-12-15 2015-11-25 中芯国际集成电路制造(上海)有限公司 金属栅极形成方法
JP2013138201A (ja) 2011-12-23 2013-07-11 Imec 置換ゲートプロセスに従って電界効果半導体デバイスを製造する方法
EP2696369B1 (de) 2012-08-10 2021-01-13 IMEC vzw Herstellungsverfahren für eine Feldeffekt-Halbleitervorrichtung
US8912059B2 (en) 2012-09-20 2014-12-16 International Business Machines Corporation Middle of-line borderless contact structure and method of forming
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
US8835237B2 (en) 2012-11-07 2014-09-16 International Business Machines Corporation Robust replacement gate integration
CN103855001A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 晶体管及其制造方法
US9373706B2 (en) 2014-01-24 2016-06-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices, including forming a semiconductor material on a fin, and related semiconductor devices
US10546927B2 (en) 2015-12-07 2020-01-28 Intel Corporation Self-aligned transistor structures enabling ultra-short channel lengths
DE112015007227T5 (de) * 2015-12-24 2018-09-13 Intel Corporation Kontaktstruktur mit niedriger Schottky-Barriere für Ge-NMOS
TWI681561B (zh) * 2017-05-23 2020-01-01 財團法人工業技術研究院 氮化鎵電晶體元件之結構及其製造方法
US11004958B2 (en) 2018-10-31 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
TWI685968B (zh) 2018-11-23 2020-02-21 財團法人工業技術研究院 增強型氮化鎵電晶體元件及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202029A (ja) * 1989-01-31 1990-08-10 Sony Corp 化合物半導体装置
JPH0521468A (ja) * 1991-07-17 1993-01-29 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
US5489539A (en) * 1994-01-10 1996-02-06 Hughes Aircraft Company Method of making quantum well structure with self-aligned gate
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US6144048A (en) * 1998-01-13 2000-11-07 Nippon Telegraph And Telephone Corporation Heterojunction field effect transistor and method of fabricating the same
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
US6232159B1 (en) * 1998-07-22 2001-05-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating compound semiconductor device
JP2000349280A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体装置及びその製造方法並びに半導体基板構造
JP3762588B2 (ja) * 1999-10-05 2006-04-05 富士通株式会社 半導体装置の製造方法
JP3371871B2 (ja) * 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
US6498360B1 (en) * 2000-02-29 2002-12-24 University Of Connecticut Coupled-well structure for transport channel in field effect transistors
KR100350056B1 (ko) * 2000-03-09 2002-08-24 삼성전자 주식회사 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
GB2362506A (en) * 2000-05-19 2001-11-21 Secr Defence Field effect transistor with an InSb quantum well and minority carrier extraction
KR100379619B1 (ko) * 2000-10-13 2003-04-10 광주과학기술원 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6900467B2 (en) * 2001-05-21 2005-05-31 Stanley Electric Co., Ltd. Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers
AU2003265691A1 (en) * 2002-08-26 2004-03-11 University Of Florida GaN-TYPE ENHANCEMENT MOSFET USING HETERO STRUCTURE
US6949761B2 (en) * 2003-10-14 2005-09-27 International Business Machines Corporation Structure for and method of fabricating a high-mobility field-effect transistor

Also Published As

Publication number Publication date
GB0714638D0 (en) 2007-09-05
GB2438331B (en) 2010-10-13
CN101133498B (zh) 2013-03-27
WO2006074197A1 (en) 2006-07-13
CN101133498A (zh) 2008-02-27
KR100948211B1 (ko) 2010-03-18
TWI310990B (en) 2009-06-11
TW200636998A (en) 2006-10-16
US20060148182A1 (en) 2006-07-06
GB2438331A (en) 2007-11-21
KR20070088817A (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
DE112006000133T5 (de) Eine dielektrische Schicht mit hoher dielektrischer Konstante nutzender Quantentopf-Transistor
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE112010001555B4 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE602004008034T2 (de) Trigate und gate-all-around mosfet-bauelemente und zugehörige herstellungsverfahren
DE10393565B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer U-förmigen Gate-Struktur
DE112018004626T5 (de) Nanoblatttransistoren mit verschiedenen gatedielektrika undaustrittsarbeitsmetallen
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE69634760T2 (de) Heterostruktur-Feldeffekttransistor mit schwerschmelzendem Gatter und Verfahren
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE112012000612T5 (de) lonenimplantierte und selbstjustierende Gate-Struktur für GaN-Transistoren
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE112017007040T5 (de) Halbleitereinheit
DE102008060704A1 (de) Zusammengesetzter Passivierungsprozess für Nitrid-Feldeffekttransistoren
DE102005046977B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung mittels Kontaktätzstoppschichtstapels mit einer dazwischen liegenden Ätzstoppschicht
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE69930135T2 (de) Pseudomorphe transistoren mit hoher elektronenbeweglichkeit
EP1858064B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
DE102013202972B4 (de) Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE69531228T2 (de) Verfahren zur Herstellung eines MESFETS mit einer T-förmigen Gate-Elektrode und dadurch hergestelltes Bauelement
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final