DE112015007227T5

DE112015007227T5 - Kontaktstruktur mit niedriger Schottky-Barriere für Ge-NMOS

Info

Publication number: DE112015007227T5
Application number: DE112015007227.6T
Authority: DE
Inventors: Willy Rachmady; Matthew V. Metz; Benjamin Chu-Kung; Van H. Le; Gilbert Dewey; Ashish Agrawal; Jack T. Kavalieros
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2015-12-24
Filing date: 2015-12-24
Publication date: 2018-09-13
Also published as: WO2017111810A1; TWI706570B; US10665688B2; CN108292687A; TW201733138A; CN108292687B; US20180331195A1

Abstract

Eine Einrichtung, aufweisend ein Substrat; eine Transistorvorrichtung auf dem Substrat, die einen Kanal und eine Source und einen Drain, die zwischen dem Kanal angeordnet sind, und einen mit der Source gekoppelten Sourcekontakt und einen mit dem Drain gekoppelten Drainkontakt aufweist; wobei die Source und der Drain jeweils eine Zusammensetzung aufweisen, die an einer Grenzfläche zum Kanal eine Germaniumkonzentration aufweist, die größer als eine Germaniumkonzentration an einer Verbindungsstelle mit dem Sourcekontakt ist. Ein Verfahren, umfassend: Definieren eines Bereichs auf einem Substrat für eine Transistorvorrichtung; Ausbilden einer Source und eines Drains, die jeweils eine Grenzfläche zum Kanal aufweisen; und Ausbilden eines Kontakts mit der Source oder dem Drain, wobei eine Zusammensetzung sowohl der Source als auch des Drains an einer Grenzfläche zum Kanal eine Germaniumkonzentration aufweist, die größer als eine Konzentration an einer Verbindungsstelle mit dem Kontakt ist.

Description

HINTERGRUND
Gebiet
Integrierte Schaltungsvorrichtungen.
Einschlägiger Stand der Technik
Ein hoher Zugangswiderstand war bislang eine der Einschränkungen bei der Ausführung hochleistungsfähiger Germanium(Ge)-NMOS-Vorrichtungen. Einen Beitrag zu dem hohen Zugangswiderstand leistet die hohe Schottky-Barrierenhöhe (SBH) des Metalls/n+Ge-Kontakts. Das Fermi-Niveau neigt bei den meisten Metallen/Ge-Kontakten dazu, nahe dem Valenzband gepinnt zu sein. Dieses Pinning ist für PMOS-Vorrichtungen vorteilhaft, für NMOS-Vorrichtungen jedoch ein Nachteil. Darüber hinaus ist es im Allgemeinen schwieriger, eine hohe n-Typ-Dotierungskonzentration in Germanium und dann in Silizium zu erzielen.
Figurenliste

1 zeigt eine schematische Querschnitts-Seitenansicht einer Ausführungsform einer Feldeffekttransistor(FET)-Vorrichtung, die eine mehrschichtige Source und Drain aufweist.
2 zeigt eine Querschnitts-Seitenansicht einer weiteren Ausführungsform einer FET-Vorrichtung, die eine gradierte Source- und Drain-Kompositzusammensetzung aufweist.
3 zeigt eine schematische Querschnitts-Seitenansicht eines Halbleitersubstrats.
4 zeigt eine perspektivische Oberseitenansicht der Struktur aus 3 nach der Ausbildung eines Opfer- oder Dummy-Gate-Stapels auf einem Rippenteil einer intrinsischen Schicht.
5 zeigt die Struktur aus 4 durch die Linie 5 - 5', die den Gatestapel des Gatedielektrikums und des Dummygates auf der durch die intrinsische Schicht definierten Rippe zeigt.
6 zeigt eine Ansicht aus 5 durch die Linie 6 - 6' nach dem Entfernen von Teilen der intrinsischen Schicht, die Source- und Drainregionen in der Rippe entsprechen.
7 zeigt die Struktur aus 6 nach der Ausbildung einer Source und eines Drains der Vorrichtung.
8 stellt ein Flussdiagramm einer Ausführungsform eines Vorgangs zum Ausbilden einer dreidimensionalen Transistorvorrichtung mit einer/m mehrschichtigen oder zusammengesetzten Source und Drain dar.
9 zeigt eine schematische perspektivische Oberseitenansicht einer Ausführungsform einer CMOS-Wechselrichterimplementierung mit planaren Transistorvorrichtungen.
10 ist ein Interposer, der eine oder mehrere Ausführungsformen implementiert.
11 stellt eine Ausführungsform einer Datenverarbeitungsvorrichtung dar.

AUSFÜHRLICHE BESCHREIBUNG
Es werden Techniken zum Reduzieren des Zugangswiderstands in Transistorvorrichtungen beschrieben. In einer Ausführungsform wird der Zugangswiderstand für Germanium-Vorrichtungen durch das Reduzieren einer Germaniumkonzentration an Verbindungsstellen mit Metallkontakten, wie etwa Grenzflächen zwischen einem Kontakt und einem Source- oder Drainmaterial, reduziert.
1 zeigt eine Querschnitts-Seitenansicht einer Ausführungsform einer Feldeffekttransistor(FET)-Vorrichtung. Bezugnehmend auf 1 weist die Vorrichtung 100 ein Substrat 110 auf, das beispielsweise ein einkristallines Siliziumsubstrat ist. Auf dem Substrat 110 ist in dieser Ausführungsform eine Pufferschicht 120 angeordnet. Die Pufferschicht 120 enthält beispielsweise ein Material, das ein größeres Gitter als ein Material des Substrats aufweist (wenn z. B. das Substrat 110 monokristallines Silizium ist, weist die Pufferschicht 120 eine größere Gitterkonstante als Silizium auf). Ein geeignetes Material für die Pufferschicht ist Germanium. Um eine Fadenversetzungsdichte zu reduzieren, kann ein Material, wie etwa Germanium, in der Pufferschicht 120 gradiert sein, um eine Germaniumzusammensetzung in einem epitaktisch aufgewachsenen Siliziumgermaniumfilm graduell zu erhöhen, sodass die Germaniumkonzentration näher zum Substrat 110 geringer ist und vom Substrat weg zunimmt.
In der Ausführungsform in 1 und 2 ist auf der Pufferschicht 120 eine Sperrschicht 130 angeordnet. In einer Ausführungsform ist die Sperrschicht 130 ein Sperrmaterial aus einem breitlückigen Material (z. B. einem Material mit einer Bandlücke von zumindest etwa einem Elektronenvolt (eV)), das eine Gitterstruktur ähnlich einem Gitter der Pufferschicht 120 an der Grenzfläche aufweist. Für eine Pufferschicht aus hauptsächlich Germanium an der Grenzfläche (Pufferschicht 120) ist ein geeignetes breitlückiges Material halbisolierendes Galliumarsenid (GaAs).
Wie in 1 dargestellt, sind auf der Sperrschicht 130 die Verbindungsregion oder Source 140 und die Verbindungsregion oder Drain 150 angeordnet. In einer Ausführungsform ist die Source 140 eine n⁺-Source eines NMOS-FET und der Drain 150 ist ein n⁺-Drain. Zwischen der Source 140 und dem Drain 150 ist ein Kanal 135 aus einem intrinsischen Halbleitermaterial, wie etwa Germanium, angeordnet. Auf dem Kanal 135 aufliegend ist eine Gatedielektrikumschicht 160 aus beispielsweise einem Siliziumdioxid oder einem dielektrischen Material mit einer größeren Dielektrizitätskonstante als Siliziumdioxid (High-k-Material) oder einer Kombination aus Siliziumdioxid und einem High-k-Material oder mehreren High-k-Materialien. Auf dem Gatedielektrikum 160 ist eine Gateelektrode 170 aus beispielsweise einem Metallmaterial (z. B. Wolfram, Tantal) oder einer Metallbindung (z. B. einem Silicid) angeordnet. 1 zeigt außerdem Kontakt 180 mit der Source 140 und Kontakt 185 mit dem Drain 150, jeweils aus einem Metallmaterial wie etwa Nickel (Ni), Kobalt (Co), Titan (Ti) und deren Siliciden.
Wie in 1 dargestellt, sind sowohl die Source 140 als auch der Drain 150 eine mehrschichtige Zusammensetzung. Die Source 140 weist ein erstes Source-Material 145 und ein zweites Source-Material 148, das aufgewachsen oder abgeschieden sein kann, auf. Der Drain 150 weist ein erstes Drain-Material 155 und ein zweites Drain-Material 158 auf. Für einen NMOS-FET sind das erste Source-Material 145 und das erste Drain-Material 155 jeweils n-dotiertes Germanium. Die Schottky-Barrierenhöhe (SBH) einer n⁺-Germaniummetall-Grenzfläche ist relativ hoch. Um solch eine Grenzfläche zwischen den Metallkontakten 180 und 185 zum Germanium in der Source 140 bzw. der Drain 150 zu vermeiden, sind zwischen dem jeweiligen Kontakt und dem ersten Source-Material 145 bzw. ersten Drain-Material 155 das zweite Source-Material 148 und das zweite Drain-Material 158 in die Source 140 bzw. den Drain 150 eingeschlossen. Das zweite Source-Material 148 und das zweite Drain-Material 158 sind ausgewählt, ein Material bzw. Materialien mit einer Schottky-Barriere in Bezug auf ein Leitungsband eines Materials der Kontakte 180 und 185, die niedriger als eine Schottky-Barriere von Germanium in Bezug auf das Leitungsband ist, zu sein. Ein Material ist Silizium. In einer Ausführungsform kann ein Siliziummaterial auf dem ersten Source-Material 145 und dem ersten Drain-Material 155 epitaktisch aufgewachsen oder abgeschieden sein (z. B. durch chemische Gasphasenabscheidung (Chemical Vapour Deposition, CVD)), um das zweite Source-Material 148 und das zweite Drain-Material 158 auszubilden. In einer Ausführungsform sind das zweite Source-Material 148 und das zweite Drain-Material 158 aus Silizium bis zu einer Dicke aufgewachsen bzw. abgeschieden, die ausreichend ist, um elektrische Eigenschaften (z. B. eine Bandlücke) bezüglich des ersten Source-Materials 145 und des ersten Drain-Materials 155 in Bezug auf den Kontakt 180 bzw. den Kontakt 185, vorzugeben, jedoch dünn genug, um eine physikalische Eigenschaft des ersten Source-Materials 145 bzw. des ersten Drain-Materials 155 (z. B. eine Materialbeanspruchung) nicht zu verändern. Eine repräsentative Dicke des zweiten Source-Materials 148 und des zweiten Drain-Materials 158 als eine Grenzflächenschicht beträgt etwa 4 Nanometer (nm) bis 5 nm.
Für einen NMOS-FET ist ein Siliziummaterial des zweiten Source-Materials 148 und des zweiten Drain-Materials 158 mit n-Typ-Dotierstoffen, wie etwa Arsen und Phosphor, dotiert. In einer Ausführungsform sind das zweite Source-Material 148 und das zweite Drain-Material 158 auf eine höhere Dotierstoffkonzentration als eine Dotierstoffkonzentration des ersten Source-Materials 145 und des ersten Drain-Materials 155 dotiert. Da ein Siliziummaterial zu einer höheren Dotierstoffkonzentration als ein Germaniummaterial dotierbar ist, kann ein Ausbreitungswiderstand der Vorrichtung gegenüber einer Vorrichtung, die nur eine Source und einen Drain aus lediglich Germanium aufweist, durch eine hohe Dotierstoffkonzentration im Siliziummaterial der jeweiligen Verbindungsstellen reduziert werden.
2 zeigt einen Querschnitt einer weiteren Ausführungsform einer FET-Vorrichtung. Bezugnehmend auf 2, weist die Vorrichtung ein Substrat 210 aus einem Halbleitermaterial, wie etwa einkristallinem Silizium, auf. Auf dem Substrat 210 ist eine Pufferschicht 220 angeordnet, die eine Konzentration eines Halbleitermaterials mit einem Gitter, das größer als ein Gitter des Substrats 210 ist, aufweist. In einer Ausführungsform ist die Pufferschicht 220 ein Siliziumgermanium, das eine gradierte Germaniumkonzentration ähnlich der, die bezüglich der Pufferschicht der Ausführungsform unter Bezugnahme auf 1 beschrieben wurde, aufweist. Auf der Pufferschicht 220 ist eine Sperrschicht 230 aus beispielsweise einem breitlückigen Material, wie etwa GaAs, angeordnet.
Ein auf der Sperrschicht 230 angeordnetes Sperrmaterial 235 ist eine FET-Vorrichtung, welche die Source 240 (z. B. eine n⁺-Source) und den Drain 250 (z. B. eine n⁺-Drain) aufweist. Zwischen der Source 240 und dem Drain 250 ist eine Kanalregion 235 aus einem intrinsischen Halbleitermaterial, wie etwa Germanium, angeordnet. Auf dem Kanal 235 sind ein Gatedielektrikum 260 und eine Gateelektrode 270 angeordnet. 2 zeigt außerdem Kontakt 280 mit der Source 240 und Kontakt 285 mit dem Drain 250, jeweils aus einem Metallmaterial, wie etwa Ni, Co, Ti und deren Siliciden.
Bezugnehmend auf die Source 240 und den Drain 250 der Vorrichtung 200 ist jede eine Kompositzusammensetzung aus Germanium und einem Material, das in Bezug auf ein Leitungsband des Kontakts 280 und des Kontakts 285 eine niedrigere Schottky-Barriere als Germanium aufweist. Ein repräsentatives Material ist Silizium. In der in 2 dargestellten Ausführungsform ist bei Verwenden von Germanium und Silizium als die Materialien, die eine Kompositzusammensetzung ausbilden, jede Zusammensetzung durch die/den jeweilige/n Source und Drain gradiert, sodass eine Germaniumkonzentration von Material der Source 240 und des Drains 250 an einer Grenzfläche zur Sperrschicht 230 und an einer Grenzfläche zum Kanal 235 am größten (z. B. 100 Prozent) ist und abnimmt, wenn das Material von den Grenzflächen getrennt ist. In ähnlicher Weise ist eine Siliziumkonzentration durch die Verbindungsstelle gradiert, sodass eine Siliziumkonzentration an der Grenzfläche zur Sperrschicht 230 und an der Grenzfläche zum Kanal 235 am geringsten (z. B. 0 Prozent) ist und von den Grenzflächen zu einem Apex der Verbindungsstelle oder einem Kontaktpunkt mit dem Kontakt 280 oder dem Kontakt 285 zunimmt, wo ihre Konzentration am größten (z. B. 100 Prozent) ist.
Bezugnehmend auf die Source 240 der Vorrichtung 200 in 2 weist die Source 240 eine gradierte Verbindungsstelle auf, welche die Teile 242, 244, 246 und 248 aufweist. Der Teil 242 der Source 240 ist an einer Grenzfläche zur Sperrschicht 230 und an einer Grenzfläche zum Kanal 235 angeordnet. In einer Ausführungsform eines NMOS-FET ist der Teil 242 100 Prozent Germanium. Der Teil 244, der weiter von den Grenzflächen entfernt ist als der Teil 242, weist eine geringere Germaniumkonzentration als der Teil 242 auf. Der Teil 246, der noch weiter von den Grenzflächen entfernt ist, weist eine geringere Germaniumkonzentration als der Teil 244 auf. Der Teil 248 schließlich, der am weitesten von den Grenzflächen entfernt ist, weist die geringste Germaniumkonzentration (z. B. 0 Prozent) auf. Während die Germaniumkonzentration vom Teil 242 zum Teil 248 abgenommen hat, hat die Siliziumkonzentration beispielsweise von 0 Prozent auf 100 Prozent zugenommen. Der Drain 250 der Vorrichtung 200 weist in einer Ausführungsform eine ähnlich geformte Kompositverbindungsstelle auf. 2 zeigt den Drain 250, welcher die Teile 252, 254, 256 und 258 aufweist. Hinsichtlich der Germaniumkonzentration ist der Teil 252 am größten (z. B. 100 Prozent), wobei der Teil 254 größer als der Teil 256 ist und der Teil 256 größer als der Teil 258 ist (z. B. 0 Prozent). Hinsichtlich der Siliziumkonzentration ist der Teil 258 am größten (100 Prozent), und diese Konzentration nimmt in den Teilen 256, 254 und 252 immer weiter ab (0 Prozent). Ähnlich der unter Bezugnahme auf 1 beschriebenen Vorrichtung 100 ist in der Source 240 und dem Drain 250 Silizium in einer Menge und an einer Position vorhanden, die ausreichend sind, um elektrische Eigenschaften bezüglich Germanium in Bezug auf den Kontakt 280 und den Kontakt 285 vorzugeben, jedoch sind seine Menge und Position unzureichend, um eine physikalische Eigenschaft von Germanium in der Source und dem Drain (z. B. eine Materialbeanspruchung) zu verändern.
3 - 7 beschreiben einen Vorgang zum Ausbilden eines FET, wie in 1 oder 2 dargestellt. 8 stellt ein Flussdiagramm des Vorgangs dar. 3 - 7 beschreiben einen dreidimensionalen Mehrfachgate-FET, der eine/n mehrschichtige/n oder zusammengesetzte/n Source und Drain aufweist. Das Konzept einer/s mehrschichtigen oder zusammengesetzten (gradiert zusammengesetzten) Source und Drain ist in ähnlicher Weise auf Planartransistor und Gate-All-Around-Transistoren anwendbar. Bezugnehmend auf 3 und mit Bezugnahme auf das Flussdiagramm aus 8 beginnt der Vorgang durch das Ausbilden einer heterogenen integrierten Halbleitermaterialstruktur (Block 410, 8). 3 zeigt eine Querschnitts-Seitenansicht einer heterogenen integrierten Halbleiterstruktur. Das Substrat 310, als eine Basis der Struktur, weist ein jegliches Material auf, das als eine Grundlage dienen kann, auf die ein Mehrfachgate-FET aufgebaut werden kann. Repräsentativerweise ist das Substrat 310 ein Teil eines größeren Substrats, wie etwa eines Wafers. In einer Ausführungsform ist das Substrat 310 ein Halbleitermaterial, wie etwa einkristallines Silizium. Das Substrat 310 kann ein Bulksubstrat sein oder ist in einer anderen Ausführungsform eine Halbleiter-auf-Isolator(Semiconductor On Insulator, SOI)-Struktur.
In einer Ausführungsform, die nicht gitterangepasste Materialien einschließt, ermöglichen Bulkhalbleitersubstrate die Implementierung hochwertiger Vorrichtungsschichten. Auf einer Fläche des Substrats 310 in 3 ist eine Pufferschicht 320 angeordnet. In einer Ausführungsform weist die Pufferschicht 320 ein Halbleitermaterial auf, das eine Konzentration eines Halbleitermaterials, wie etwa Germanium oder ein Verbindungsmaterial der Gruppe III-V, das in seiner Zusammensetzung durch die Schicht gradiert ist, aufweist. In einer Ausführungsform, bei der die Pufferschicht 320 Germanium aufweist, nimmt eine Germaniumkonzentration von einer Grenzfläche der Schicht zum Halbleitersubstrat 310 in Richtung eines Apex der Schicht zu, wie ersichtlich ist. Auf diese Weise wird eine Substratgitterkonstante wirksam von Silizium an der Grenzfläche zu der von Germanium an einem Apex der Schicht 320 gebracht. In einer Ausführungsform kann die Pufferschicht 320, die eine gradierte Germaniumkonzentration aufweist (z. B. eine Siliziumgermaniumpufferschicht), epitaktisch auf das Substrat 310 aufgewachsen sein.
Auf der Pufferschicht 320 in der in 3 gezeigten Struktur 300 aufliegend bzw. angeordnet ist eine Sperrschicht 330 aus einem Sperrmaterial. In einer Ausführungsform weist die Sperrschicht 330 ein Material mit einer breiten Bandlücke auf. Ein breitlückiges Material ist in einer Ausführungsform ein Material mit einer Bandlücke von zumindest 1 eV. Ein geeignetes Material für die Sperrschicht 330 ist ein Halbleitermaterial mit einer Gitterstruktur, die ähnlich einer Gitterstruktur der Pufferschicht 320 an ihrer Grenzfläche zur Sperrschicht 330 ist. Wenn die Pufferschicht 320 eine hohe Germaniumkonzentration an ihrem Apex aufweist, ist ein breitlückiges Halbleitermaterial für die Sperrschicht 330 mit einer Gitterstruktur, die Germanium ähnlich ist, Galliumarsenid (GaAs). In einer Ausführungsform weist ein Material für die Sperrschicht 330 einen geeigneten Bandoffset zu einem Material eines Kanals einer Transistorvorrichtung, der auf die Sperrschicht 330 folgend auszubilden ist, auf. Für eine Germanium-NMOS-FET-Vorrichtung (ein Germanium-Kanalmaterial) ist Galliumarsenid ein geeignetes Material, da es einen Leitungsbandoffset von 0,3 eV zum Germaniumleitungsband aufweist. In einer Ausführungsform kann ein breitlückiges Halbleitermaterial, wie etwa Galliumarsenid, epitaktisch auf die Pufferschicht 320 aufgewachsen sein. Eine Dicke der Sperrschicht 330 beträgt repräsentativerweise etwa 10 nm bis 100 nm.
Auf der Sperrschicht 330 in der Struktur 300 aus 3 aufliegend bzw. angeordnet ist eine intrinsische Schicht 335. Ein repräsentatives Material für die intrinsische Schicht 335 ist ein Halbleitermaterial, das eine Gitterstruktur aufweist, die ähnlich einer Gitterstruktur der Sperrschicht 330 ist. Ein geeignetes Material ist Germanium. In einer Ausführungsform kann die intrinsische Schicht 335 aus Germanium epitaktisch auf die Sperrschicht 330 aufgewachsen sein.
3 zeigt die Struktur 300 nach der Ausbildung der Grabenisolation (Shallow Trench Isolation, STI) 315 zum Definieren von Vorrichtungsbereichen oder -regionen in der Struktur (Block 420, 8). Ein geeignetes Material für die STI 315 ist Siliziumdioxid. In einer Ausführungsform wird durch die Sperrschicht 330, die Pufferschicht 320 und in das Substrat 310 um einen Vorrichtungsstrukturbereich herum eine Öffnung geätzt. Die Öffnung wird anschließend mit dielektrischem Material gefüllt, um die STI-Region zu definieren. 3 stellt die Struktur 300 dar, nachdem ein Teil der intrinsischen Schicht 335 durch einen strukturierenden Ätzvorgang entfernt wurde, um eine Rippe der intrinsischen Schicht 335 zu definieren, und Teile der STI-Region 315 entfernt wurden, beispielsweise durch einen Ätzvorgang (Block 430, 8). Eine repräsentative Höhe der exponierten Rippe beträgt repräsentativerweise etwa 500 Ängström (Ä).
4 zeigt eine perspektivische Oberseitenansicht der Struktur aus 3 nach der Ausbildung eines Opfer- oder Dummy-Gate-Stapels auf einem Rippenteil der intrinsischen Schicht 335, die sich über die STI-Region 315 hinaus erstreckt (Block 440, 8). In einer Ausführungsform weist ein Gatestapel eine Gatedielektrikumschicht 360 aus beispielsweise Siliziumdioxid oder einem dielektrischen High-k-Material auf. Auf der Gatedielektrikumschicht 360 ist in einer Ausführungsform das Dummygate 365 aus beispielsweise Polysilizium angeordnet, das durch beispielsweise ein chemisches Gasphasenabscheidungsverfahren abgeschieden wird. In einer Ausführungsform wird zum Ausbilden des Gatestapels ein Maskenmaterial über die Struktur eingebracht und so strukturiert, dass es eine Öffnung für den Gatestapel aufweist. Der Gatestapel wird anschließend in die Öffnung eingebracht. Der Gatestapel kann eine dielektrische Abstandsschicht aufweisen, die Abstandhalter 385 auf gegenüberliegenden Seiten desselben definiert.
5 zeigt die Struktur aus 4 durch die Linie 5 - 5', die den Gatestapel des Gatedielektrikums 360 und des Dummygates 365 auf der durch die intrinsische Schicht 335 definierten Rippe zeigt. 6 zeigt eine Ansicht aus 4 durch die Linie 6 - 6' nach dem Entfernen von Teilen der intrinsischen Schicht 335, die Verbindungsregionen (Source und Drain) in der Rippe entsprechen. Repräsentativerweise sind Bereiche der intrinsischen Rippenschicht 335, die den Verbindungsregionen der Rippe entsprechen, in der dielektrischen Schicht 345 exponiert und es wird ein Ätzen der exponierten Bereiche ausgeführt, um Material der intrinsischen Schicht zu entfernen und Hohlräume zu hinterlassen (Block 450, 8). Anschließend wird Source- und Drain-Material in die Hohlräume eingebracht.
7 zeigt die Struktur aus 6 nach der Ausbildung einer Source und eines Drains der Vorrichtung. Die Source 340 und der Drain 350 können, wie zuvor unter Bezugnahme auf 1 oder 2 beschrieben, als mehrschichtige Zusammensetzungen oder Grenzflächenzusammensetzungen aus Germanium und einem Material mit einer in Bezug auf ein Leitungsband von Kontaktmetall niedrigeren Schottky-Barriere als Germanium ausgebildet sein. In dem in 1 dargestellten Beispiel kann Germanium zunächst in den Hohlraum für die Source und den Drain eingebracht werden, um eine Grenzfläche zur Sperrschicht 330 und zu einem Teil der intrinsischen Schicht 335 für einen Kanal der Vorrichtung zu bilden (Block 460, 8). Germanium kann durch ein epitaktisches Wachstums- oder ein Abscheidungsverfahren eingebracht und mit Arsen oder Phosphor dotiert werden. Es wird ausreichend Germanium eingebracht, um eine gewünschte physikalische Eigenschaft der Source 340 und des Drains 350 und eines Kanals der Vorrichtung (z. B. eine Beanspruchung) herzustellen. Nach der Einbringung von Germanium wird ein Material mit einer in Bezug auf ein Leitungsband eines Kontaktmetalls niedrigeren Schottky-Barriere als Germanium eingebracht (Block 465, 8). Ein Beispiel ist Silizium, das durch ein epitaktisches Wachstums- oder ein Abscheidungsverfahren eingebracht und mit Arsen oder Phosphor dotiert wird. Für eine gradierte Kompositzusammensetzung für Source und Drain, wie etwa in Bezug auf 2 beschrieben, können Germanium und Silizium in einer gradierten Weise eingebracht werden, um die Source und den Drain graduell von 100 Prozent Germanium an der Grenzfläche zur Sperrschicht 330 und an einer Grenzfläche zur intrinsischen Schicht 335 zu 0 Prozent Germanium an einem Apex der Source 340 und des Drains 350, wo jeweils ein Metallkontakt mit der Source und dem Drain verbunden wird, übergehen zu lassen (Block 470, 8).
Im Anschluss an die Ausbildung der Verbindungsregionen 340 und 350 wird ein dielektrisches Material auf die Struktur eingebracht (auf eine Fläche, welche die Verbindungsregionen 340 und 350 und das Opfergate 365 aufweist). In einer Ausführungsform ist das dielektrische Material Siliziumdioxid oder ein Low-k-Material oder eine Kombination von Materialien (z. B. mehreren Low-k-Materialien oder Siliziumdioxid und einem oder mehreren Low-k-Materialien). 7 zeigt das dielektrische Material 345 in gestrichelten Linien. Das Opfergate 365 und das Gatedielektrikum werden anschließend entfernt und durch ein Gatedielektrikum und danach durch eine Gateelektrode, wie etwa eine Metall-Gateelektrode, ersetzt (Block 480, 8). Repräsentative Materialien für eine Metall-Gateelektrode schließen Wolfram, Tantal, Titan oder ein Nitrid, eine Metalllegierung oder ein anderes Material ein. Im Anschluss an die Ausbildung der Gateelektrode 370 können Kontakte zur Source 340 und zum Drain 350 (und Gateelektrode 370) hergestellt werden, um die in 1 oder 2 gezeigte Vorrichtung auszubilden (Block 490, 8).
9 zeigt eine perspektivische Oberseitenansicht eines CMOS-Wechselrichters. Der Wechselrichter 500 weist in dieser Ausführungsform den p-Kanal-MOSFET 530 und den n-Kanal-MOSFET 540 auf. Sowohl der p-Kanal-MOSFET 530 als auch der n-Kanal-MOSFET 540 sind in dieser Ausführungsform eine planare Vorrichtung. Es versteht sich, dass ein Wechselrichter auch anhand von nicht planaren (z. B. Multigate-, Nanowire-) Vorrichtungen ausgebildet sein kann. In der in 9 dargestellten Ausführungsform sind sowohl der p-Kanal-MOSFET 530 als auch der n-Kanal-MOSFET 540 auf dem Substrat 510 ausgebildet. Das Substrat 510 ist beispielsweise ein einkristallines Siliziumsubstrat oder ein Silizium-auf-Isolator(Silicon On Insulator, SOI)-Substrat. Auf dem Siliziumsubstrat 510 aufliegend ist eine Pufferschicht 520. Auf der Pufferschicht 520 aufliegend ist eine Sperrschicht 525 aus beispielsweise GaAs. Der p-Kanal-MOSFET 530 und der n-Kanal-MOSFET 540 sind jeweils auf der Sperrschicht 525 ausgebildet und durch die Grabenisolation(Shallow Trench Isolation, STI)-Struktur 550 aus beispielsweise einem dielektrischen Material, wie etwa einem Oxid, getrennt. Der p-Kanal-MOSFET 530 weist die Gateelektrode 532, die Source 534, den Drain 535 und den zwischen der Source 534 und dem Drain 535 unter der Gateelektrode 532 angeordneten Kanal 536 auf. Die Gateelektrode 532 ist von Kanal 536 durch ein dazwischen angeordnetes Gatedielektrikum, wie etwa ein dielektrisches Material mit einer größeren Dielektrizitätskonstante als Siliziumdioxid (ein High-k-Material), getrennt. Der n-Kanal-MOSFET 540 weist die Gateelektrode 542, die Source 544, den Drain 545 und den zwischen der Source 544 und dem Drain 545 angeordneten Kanal 546 auf. Die Gateelektrode 542 ist von der Kanalregion durch ein dazwischen angeordnetes Gatedielektrikum aus beispielsweise einem dielektrischen High-k-Material getrennt. Der p-Kanal-MOSFET 530 weist die Gateelektrode 532, die Sourceregion 534 und die Drainregion 535, die geeigneterweise mit p-Typ-Material dotiert sind oder selbiges darstellen, auf. In einer Ausführungsform sind der Source 534 und der Drain 545 ein Germaniummaterial. Der n-Kanal-MOSFET 540 weist die Gateelektrode 542, die Source 544 und den Drain 545, die geeigneterweise mit n-Typ-Material dotiert sind oder selbiges darstellen, auf. Die Source 544 und der Drain 545 weisen in einer Ausführungsform eine mehrschichtige Zusammensetzung aus Germanium und Silizium auf, wobei die Germaniumschicht 544A/545A an einer Grenzfläche zum Kanal 546 und an einer Grenzfläche zur Sperrschicht 530 angeordnet ist und die Siliziumschicht 544B und 545B auf der Germaniumschicht 544A/545A angeordnet ist. In einer weiteren Ausführungsform sind die Source 544 und der Drain 545 des n-Kanal-MOSFET jeweils eine gradierte Kompositzusammensetzung aus Silizium und Germanium mit einer Germaniumkonzentration von 100 Prozent der Zusammensetzung an der Grenzfläche zum Kanal 546 und an der Grenzfläche zur Sperrschicht 530 und einer Siliziumkonzentration von 100 Prozent der Zusammensetzung an einem Apex der Source und des Drains, wie ersichtlich ist. Der CMOS-Wechselrichter 500 wird durch die Verbindung der Drainregion 535 des p-Kanal-MOSFET 530 mit der Drainregion 545 des n-Kanal-MOSFET 540 und die Verbindung jeder Gateelektrode, wie dargestellt, ausgebildet.
10 stellt den Interposer 600 dar, der eine oder mehrere Ausführungsformen aufweist. Der Interposer 600 ist ein Zwischensubstrat, das dazu dient, ein erstes Substrat 602 zu einem zweiten Substrat 604 zu überbrücken. Das erste Substrat 602 kann beispielsweise ein integriertes Schaltungsdie sein. Das zweite Substrat 604 kann beispielsweise ein Speichermodul, eine Computerhauptplatine oder ein anderes integriertes Schaltungsdie sein. Im Allgemeinen besteht der Zweck des Interposers 600 darin, eine Verbindung auf einen breiten Pitch zu verbreitern oder eine Verbindung zu einer anderen Verbindung umzuleiten. Beispielsweise kann ein Interposer 600 ein integriertes Schaltungsdie mit einer Kugelgitteranordnung (Ball Grid Array, BGA) 606 koppeln, die anschließend mit dem zweiten Substrat 604 gekoppelt sein kann. In einigen Ausführungsformen sind das erste und das zweite Substrat 602/604 an gegenüberliegenden Seiten des Interposers 600 befestigt. In anderen Ausführungsformen sind das erste und das zweite Substrat 602/604 auf derselben Seite des Interposers 600 befestigt. In weiteren Ausführungsformen sind drei oder mehr Substrate durch Interposer 600 miteinander verbunden.
Der Interposer 600 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, ausgebildet sein. In weiteren Implementierungen kann der Interposer aus alternierenden starren oder flexiblen Materialien, welche dieselben Materialien wie die vorstehend zur Verwendung in einem Halbleitersubstrat beschriebenen sein können, wie etwa Silizium, Germanium und andere Materialien der Gruppe III-V und der Gruppe IV, ausgebildet sein.
Der Interposer kann die Metallinterkonnektoren 608 und die Durchkontaktierungen 610, einschließlich u. a. der Silizium-Durchkontaktierungen (Through-Silicon Vias, TSVs) 612, aufweisen. Der Interposer 600 kann ferner eingebettete Vorrichtungen 614, einschließlich sowohl passiver als auch aktiver Vorrichtungen, aufweisen. Solche Vorrichtungen weisen unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren und elektrostatische Entlade(ElectroStatic Discharge, ESD)-Vorrichtungen auf. Komplexere Vorrichtungen, wie etwa Funkfrequenz (Radio Frequency, RF)-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen, können auch auf dem Interposer 600 ausgebildet sein.
Gemäß Ausführungsformen können hier offenbarte Einrichtungen oder Vorgänge in der Fertigung des Interposers 600 verwendet werden.
11 stellt eine Datenverarbeitungsvorrichtung 700 gemäß einer Ausführungsform dar. Die Datenverarbeitungsvorrichtung 700 kann eine Anzahl an Komponenten aufweisen. In einer Ausführungsform sind diese Komponenten an einer oder mehreren Hauptplatinen befestigt. In einer alternativen Ausführungsform sind die Komponenten auf einem Ein-Chip-System (System-on-a-Chip, SoC)-Die statt auf einer Hauptplatine gefertigt. Die Komponenten in der Datenverarbeitungsvorrichtung 700 weisen u. a. ein integriertes Schaltungsdie 702 und mindestens einen Kommunikationschip 708 auf. In einigen Implementierungen ist der Kommunikationschip 708 als Teil des integrierten Schaltungsdie 702 gefertigt. Das integrierte Schaltungsdie 702 kann eine CPU 704 sowie den oft als Cache-Speicher verwendeten On-Die-Speicher 706, der durch Technologien, wie etwa einen eingebetteten dynamischen Direktzugriffsspeicher (embedded Dynamic Random Access Memory, eDRAM) oder Spin-Transfer-Torque-Speicher (STTM oder STTM-RAM), bereitgestellt werden kann, aufweisen.
Die Datenverarbeitungsvorrichtung 700 kann andere Komponenten aufweisen, die physikalisch oder elektrisch mit der Hauptplatine gekoppelt sein können oder nicht oder innerhalb eines SoC-Die gefertigt sein können oder nicht. Diese anderen Komponenten weisen unter anderem den flüchtigen Speicher 710 (z. B. DRAM), den nicht flüchtigen Speicher 712 (z. B. ROM oder Flashspeicher), eine Grafikverarbeitungseinheit 714 (Graphics Processing Unit, GPU), einen digitalen Signalprozessor 716, einen Kryptoprozessor 742 (ein spezialisierter Prozessor, der kryptografische Algorithmen in Hardware ausführt), einen Chipsatz 720, eine Antenne 722, eine Anzeige oder eine Tastbildschirmanzeige 724, eine Tastbildschirmsteuerung 726, eine Batterie 728 oder andere Energiequelle, einen Leistungsverstärker (nicht gezeigt), eine Globales-Positionierungssystem(GPS)-Vorrichtung 744, einen Kompass 730, einen Bewegungskoprozessor oder -sensoren 732 (die einen Beschleunigungsmesser, ein Gyroskop und einen Kompass aufweisen können), einen Lautsprecher 734, eine Kamera 736, Benutzereingabevorrichtungen 738 (wie etwa eine Tastatur, eine Maus, einen Eingabestift und ein Tastfeld), und eine Massenspeichervorrichtung 740 (wie etwa ein Festplattenlaufwerk, eine Kompaktplatte (Compact Disk, CD), eine digitale vielseitige Platte (Digital Versatile Disk, DVD) und so weiter) auf.
Der Kommunikationschip 708 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Datenverarbeitungsvorrichtung 700. Der Ausdruck „drahtlos“ und seine Ableitungen sind verwendbar, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugehörigen Vorrichtungen keinerlei Drähte enthalten, wenngleich dies in einigen Ausführungsformen durchaus der Fall sein könnte. Der Kommunikationschip 708 kann eine jegliche Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie jeglicher anderer drahtloser Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Datenverarbeitungsvorrichtung 700 kann mehrere Kommunikationschips 708 aufweisen. Ein erster Kommunikationschip 708 kann beispielsweise für drahtlose Kommunikationen mit kürzerer Reichweite, wie etwa Wi-Fi und Bluetooth, bestimmt sein und ein zweiter Kommunikationschip 708 kann für drahtlose Kommunikationen mit längerer Reichweite, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere, bestimmt sein.
Der Prozessor 704 der Datenverarbeitungsvorrichtung 700 weist eine oder mehrere Vorrichtungen auf, wie etwa Transistoren, die gemäß vorstehend beschriebenen Ausführungsformen ausgebildet sind. Der Ausdruck „Prozessor“ kann sich auf jede Vorrichtung oder jeden Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder Speicher gespeichert werden können, umzuwandeln.
Der Kommunikationschip 708 kann auch eine oder mehrere Vorrichtungen, wie etwa Transistoren, die gemäß Ausführungsformen ausgebildet sind, aufweisen.
In weiteren Ausführungsformen kann eine weitere in der Datenverarbeitungsvorrichtung 700 untergebrachte Komponente eine oder mehrere Vorrichtungen, wie etwa Transistoren, die gemäß Implementierungen ausgebildet sind, aufweisen.
In verschiedenen Ausführungsformen kann die Datenverarbeitungsvorrichtung 700 ein Laptopcomputer, ein Netbookcomputer, ein Notebookcomputer, ein Ultrabookcomputer, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (Personal Digital Assistant, PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuerungseinheit, eine Digitalkamera, ein tragbarer Musikabspieler oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann die Datenverarbeitungsvorrichtung 700 eine jegliche andere elektronische Vorrichtung, die Daten verarbeitet, sein.
BEISPIELE
Die folgenden Beispiele beziehen sich auf Ausführungsformen:

Beispiel 1 ist eine Einrichtung, aufweisend ein Substrat; eine Transistorvorrichtung auf dem Substrat, die einen zwischen einer Source und einem Drain angeordneten Kanal, einen mit der Source gekoppelten Sourcekontakt und einen mit dem Drain gekoppelten Drainkontakt aufweist; und wobei die Source und der Drain jeweils eine Zusammensetzung aufweisen, die an einer Grenzfläche zum Kanal eine Germaniumkonzentration aufweist, die größer als eine Germaniumkonzentration an einer Verbindungsstelle mit dem Sourcekontakt bzw. dem Drainkontakt ist.
In Beispiel 2 beträgt eine Germaniumkonzentration an der Verbindungsstelle mit dem Sourcekontakt oder mit dem Drainkontakt der Einrichtung aus Beispiel 1 null Prozent.
In Beispiel 3 ist eine Germaniumkonzentration der Einrichtung aus Beispiel 2 zwischen der Grenzfläche und der Verbindungsstelle gradiert.
In Beispiel 4 beträgt eine Germaniumkonzentration an der Grenzfläche der Einrichtung aus Beispiel 2 oder 3 100 Prozent.
In Beispiel 5 weisen sowohl die Source als auch der Drain der Einrichtung aus einem jeglichen der Beispiele 1 oder 2 eine mehrschichtige Zusammensetzung auf, aufweisend eine erste Schicht, die Germanium aufweist, und eine zweite Schicht, die ein Material aufweist, das eine Schottky-Barriere in Bezug auf ein Leitungsband eines Materials des Sourcekontakts und des Drainkontakts aufweist, die niedriger als Germanium ist.
In Beispiel 6 weist die zweite Schicht der Einrichtung aus Beispiel 5 Silizium auf.
In Beispiel 7 weist der Transistor der Einrichtung aus einem jeglichen der Beispiele 1 - 6 einen N-Typ-Transistor auf.
Beispiel 8 ist eine Einrichtung, aufweisend einen Transistor, welcher einen zwischen einer Source und einem Drain angeordneten N-Typ-Kanal aufweist, wobei die Source und der Drain ein erstes Material, das Germanium aufweist, und ein zweites Material aufweisen; und einen Kontakt mit der Source oder dem Drain, wobei das zweite Material eine Schottky-Barriere in Bezug auf ein Leitungsband eines Materials des Kontakts aufweist, die niedriger als eine Schottky-Barriere von Germanium in Bezug auf das Leitungsband ist, und wobei an einer Verbindungsstelle zwischen dem Kontakt und der Source oder dem Drain eine Konzentration des zweiten Materials größer als eine Konzentration des ersten Materials ist.
In Beispiel 9 beträgt eine Konzentration des ersten Materials an der Verbindungsstelle der Einrichtung aus Beispiel 8 null Prozent.
In Beispiel 10 ist die Konzentration des ersten Materials der Einrichtung aus Beispiel 9 zwischen einer Grenzfläche zum Kanal und der Verbindungsstelle gradiert.
In Beispiel 11 beträgt eine Konzentration des ersten Materials an der Grenzfläche der Einrichtung aus Beispiel 10 100 Prozent.
In Beispiel 12 weisen die Source und der Drain der Einrichtung aus Beispiel 9 eine erste Schicht, die das erste Material aufweist, und eine zweite Schicht, die das zweite Material aufweist, auf.
In Beispiel 13 weist das zweite Material der Einrichtung aus Beispiel 8 Silizium auf.
Beispiel 14 ist ein Verfahren, umfassend: Definieren eines Bereichs auf einem Substrat für einen Kanal einer Transistorvorrichtung und eine Source und einen Drain der Transistorvorrichtung; Ausbilden der Source und des Drains, die jeweils eine Grenzfläche zum Kanal aufweisen; und Ausbilden eines Kontakts mit der Source oder dem Drain, wobei eine Zusammensetzung jeder der Source und des Drains an einer Grenzfläche zum Kanal eine Germaniumkonzentration aufweist, die größer als eine Konzentration an einer Verbindungsstelle mit dem Kontakt ist.
In Beispiel 15 beträgt eine Germaniumkonzentration an der Verbindungsstelle mit dem Kontakt des Verfahrens aus Beispiel 14 null Prozent.
In Beispiel 16 ist eine Germaniumkonzentration des Verfahrens aus Beispiel 15 zwischen der Grenzfläche und der Verbindungsstelle gradiert.
In Beispiel 17 beträgt eine Germaniumkonzentration an der Grenzfläche des Verfahrens aus Beispiel 15 100 Prozent.
In Beispiel 18 weist das Ausbilden der Source und des Drains des Verfahrens aus einem jeglichen der Beispiele 14 oder 15 ein Ausbilden einer mehrschichtigen Zusammensetzung auf, aufweisend eine erste Schicht, die Germanium aufweist, und eine zweite Schicht, die ein zweites Material aufweist, das eine Schottky-Barriere in Bezug auf ein Leitungsband eines Materials des Kontakts aufweist, die niedriger als eine Schottky-Barriere von Germanium in Bezug auf das Leitungsband ist.
In Beispiel 19 ist die erste Schicht des Verfahrens aus Beispiel 18 ausgebildet, um eine Grenzfläche zum Kanal zu bilden.
In Beispiel 20 weist das zweite Material des Verfahrens aus Beispiel 18 Silizium auf.
In Beispiel 21 weist das Verfahren aus Beispiel 20 ferner das Dotieren des Germaniums und des zweiten Materials auf, wobei das Dotieren das Dotieren des zweiten Materials auf eine Dotierstoffkonzentration, die größer als eine Dotierstoffkonzentration des Germaniums ist, aufweist.
In Beispiel 22 ist eine Transistorvorrichtung durch das Verfahren aus einem jeglichen der Beispiele 14 oder 15 ausgebildet.

Die vorstehende Beschreibung dargestellter Implementierungen, einschließlich des in der Zusammenfassung Beschriebenen, soll nicht vollständig sein oder die Erfindung auf die genauen offenbarten Formen beschränken. Wenngleich hier spezifische Implementierungen und Beispiele der Erfindung zu Veranschaulichungszwecken beschrieben wurden, sind verschiedene gleichwertige Modifikationen innerhalb des Schutzumfangs möglich, wie der Fachmann erkennen wird.
Diese Modifikationen können in Anbetracht der vorstehenden ausführlichen Beschreibung vorgenommen werden. Die in den nachstehenden Ansprüchen verwendeten Ausdrücke sind nicht so auszulegen, dass sie die Erfindung auf die in der Patentschrift und den Ansprüchen offenbarten spezifischen Implementierungen beschränken. Vielmehr soll der Schutzumfang der Erfindung vollständig durch die nachstehenden Ansprüche bestimmt sein, die gemäß gängigen Grundsätzen der Auslegung von Ansprüchen auszulegen sind.

Claims

Einrichtung, umfassend: ein Substrat; eine Transistorvorrichtung auf dem Substrat, umfassend: einen zwischen einer Source und einem Drain angeordneten Kanal, der zwischen dem Kanal angeordnet ist; einen mit der Source gekoppelten Sourcekontakt und einen mit dem Drain gekoppelten Drainkontakt; und wobei die Source und der Drain an einer Grenzfläche zum Kanal jeweils eine Zusammensetzung umfassen, die eine Germaniumkonzentration umfasst, die größer als eine Germaniumkonzentration an einer Verbindungsstelle mit dem Sourcekontakt oder dem Drainkontakt ist.
Einrichtung nach Anspruch 1, wobei eine Germaniumkonzentration an der Verbindungsstelle mit dem Sourcekontakt oder Drainkontakt null Prozent beträgt.
Einrichtung nach Anspruch 2, wobei eine Germaniumkonzentration zwischen der Grenzfläche und der Verbindungsstelle gradiert ist.
Einrichtung nach Anspruch 2, wobei eine Germaniumkonzentration an der Grenzfläche 100 Prozent beträgt.
Einrichtung nach Anspruch 1, wobei sowohl die Source als auch der Drain eine mehrschichtige Zusammensetzung umfassen, umfassend eine erste Schicht, die Germanium umfasst, und eine zweite Schicht, die ein Material umfasst, welches eine Schottky-Barriere in Bezug auf ein Leitungsband eines Materials des Sourcekontakts und des Drainkontakts umfasst, die niedriger als Germanium ist.
Einrichtung nach Anspruch 5, wobei die zweite Schicht Silizium umfasst.
Einrichtung nach Anspruch 1, wobei der Transistor einen N-Typ-Transistor umfasst.
Einrichtung, umfassend: einen Transistor, der einen zwischen einer Source und einem Drain angeordneten N-Typ-Kanal umfasst, wobei die Source und der Drain ein erstes Material, das Germanium umfasst, und ein zweites Material umfassen; und einen Kontakt mit der Source oder dem Drain, wobei das zweite Material eine Schottky-Barriere in Bezug auf ein Leitungsband eines Materials des Kontakts umfasst, die niedriger als eine Schottky-Barriere von Germanium in Bezug auf das Leitungsband ist, und wobei an einer Verbindungsstelle zwischen dem Kontakt und der Source oder dem Drain eine Konzentration des zweiten Materials größer als eine Konzentration des ersten Materials ist.
Einrichtung nach Anspruch 8, wobei eine Konzentration des ersten Materials an der Verbindungsstelle null Prozent beträgt.
Einrichtung nach Anspruch 9, wobei die Konzentration des ersten Materials zwischen einer Grenzfläche zum Kanal und der Verbindungsstelle gradiert ist.
Einrichtung nach Anspruch 10, wobei eine Konzentration des ersten Materials an der Grenzfläche 100 Prozent beträgt.
Einrichtung nach Anspruch 9, wobei die Source und der Drain eine erste Schicht, die das erste Material umfasst, und eine zweite Schicht, die das zweite Material umfasst, umfassen.
Einrichtung nach Anspruch 8, wobei das zweite Material Silizium umfasst.
Verfahren, umfassend: Definieren eines Bereichs auf einem Substrat für einen Kanal einer Transistorvorrichtung und eine Source und einen Drain der Transistorvorrichtung; Ausbilden der Source und des Drains, die jeweils eine Grenzfläche zum Kanal umfassen; und Ausbilden eines Kontakts mit der Source oder dem Drain, wobei eine Zusammensetzung jeder der Source und des Drains an einer Grenzfläche zum Kanal eine Germaniumkonzentration umfasst, die größer als eine Konzentration an einer Verbindungsstelle mit dem Kontakt ist.
Verfahren nach Anspruch 14, wobei eine Germaniumkonzentration an der Verbindungsstelle mit dem Kontakt null Prozent beträgt.
Verfahren nach Anspruch 15, wobei eine Germaniumkonzentration zwischen der Grenzfläche und der Verbindungsstelle gradiert ist.
Verfahren nach Anspruch 15, wobei eine Germaniumkonzentration an der Grenzfläche 100 Prozent beträgt.
Verfahren nach Anspruch 14, wobei das Ausbilden der Source und des Drains ein Ausbilden einer mehrschichtigen Zusammensetzung umfasst, umfassend eine erste Schicht, die Germanium umfasst, und eine zweite Schicht, die ein zweites Material umfasst, welches eine Schottky-Barriere in Bezug auf ein Leitungsband eines Materials des Kontakts umfasst, die niedriger als eine Schottky-Barriere von Germanium in Bezug auf das Leitungsband ist.
Verfahren nach Anspruch 18, wobei die erste Schicht ausgebildet ist, eine Grenzfläche zum Kanal zu bilden.
Verfahren nach Anspruch 18, wobei das zweite Material Silizium umfasst.
Verfahren nach Anspruch 20, ferner umfassend das Dotieren des Germaniums und des zweiten Materials, wobei das Dotieren das Dotieren des zweiten Materials auf eine Dotierstoffkonzentration, die größer als eine Dotierstoffkonzentration des Germaniums ist, umfasst.
Transistorvorrichtung, ausgebildet durch das Verfahren nach Anspruch 14 oder 15.