-
Hintergrund
der Erfindung
-
Die
vorliegende Erfindung bezieht sich allgemein auf Heterostruktur-Feldeffekttranssistoren (HFETs)
und insbesondere auf HFETs mit nicht-goldener, Ohm'scher Kontaktmetallisierung.
-
HFETs
besitzen das Potenzial, in hocheffizienten Hochgeschwindigkeitsgeräten und
integrierten Leistungsschaltkreisen aufgrund ihrer überragenden Elektronentransporteigenschaften,
wie etwa Elektronendrift, Mobilität und Sättigungsgeschwindigkeit weit
verbreitet zu werden. Beispielsweise können HFETs Metall-Halbleiter-Feldeffekttransistoren (MESFETs)
in Zellulartelefonen ersetzen, was es erlaubt, die Versorgungsspannung
von 6 Volt auf 3 Volt zu reduzieren und so die Batterielebensdauer
zu verlängern
und die Größe und das
Gewicht des Zellulartelefons zu reduzieren. Heterostruktur-FETs
(Feldeffekttransistoren) sind auch aufgrund ihrer größeren positiven
Gate-Spannungsschwankung und Aus gangsleistung im Vergleich zu Galliumarsenit-(GaAs-)MESFETs
besser für
Vorrichtungen vom Anreicherungstyp (normalerweise aus) geeignet. HFETs
sind jedoch aufgrund von Problemen, die den bestehenden Herstellungsprozessen
innewohnen, nicht soweit verbreitet, wie es möglich wäre. Insbesondere umfassen diese
Probleme erstens Prozesse, die nicht-hitzebeständige, Ohm'sche Kontaktmetallisierungen, wie etwa
Gold-Germanium/Nickel/Gold (AuGe/Ni/Au) verwenden oder nicht-hitzebeständige Gate-Kontaktmetallisierungen,
wie etwa Titan/Gold (Ti/Au). Diese nicht-hitzebeständigen Kontaktmetallisierungen
sind aufgrund der Metall-Weg- und/oder
Zwischendiffusion für
Anwendungen in Hochleistungsvorrichtungen inhärent unzuverlässig. Ein
zweites Problem ist, dass oft die Oberfläche von Nicht-Gate-Regionen
(zwischen dem Gate-Kontakt und den Source/Drain-Kontakten) eines
HFETs eine Aluminium-Galliumarsenit-(AlGaAs-)Schicht ist, die leicht
oxidiert wird, wenn sie während
nachfolgender Bearbeitung Luft ausgesetzt wird. Dies kann ein schwerwiegendes
Herstellungsproblem sein, da die Oxidation von AlGaAs in diesen Nicht-Gate-Oberflächenregionen
die Leistung der Vorrichtung verringert. Schließlich ist ein drittes Problem,
dass die AlGaAs-Schichten mit niedrigem Molprozentsatz, niedriger
als 30%, die erforderlich sind, um ein starkes Einfangen der Träger durch
Defekte, die aus dotierten AlGaAs-Schichten mit einem hohen Molprozentsatz
an Aluminium stammen, zu verhindern, mit derzeitiger Prozesstechnologie
schwierig zu handhaben sind. Dies ist so, weil diese AlGaAs-Schichten
mit niedrigem Molprozentsatz an Aluminium hochselektives Ätzen von
stark dotierten Deckschichten sehr schwierig und nicht-reproduzierbar
machen.
-
Es
besteht daher ein Bedarf nach einem Verfahren zum Herstellen hochstabiler
und zuverlässiger HFETs,
die auch leicht herstellbar sind und die nicht-goldene, hitzebeständige, Ohm'sche und Gate-Kontaktmetallisierungen
niedrigen Kontaktwiderstandes enthalten. Zusätzlich besteht ein Bedarf nach
steuerbarem und reproduzierbarem Ätzen stark dotierter Schichten,
das vereinbar ist mit in-situ-Oberflächenpassivierung und AlGaAs-Versorgungsschichten
mit niedrigem Molprozentsatz. Und schließlich besteht ein Bedarf nach
einem Verfahren zum Herstellen zuverlässiger Hochleistungs-HFETs, die
sowohl Vorrichtungen vom Anreicherungstyp als auch vom Verarmungstyp
einschließen.
-
EP-A-0
631 323 bezieht sich auf eine komplementäre Heterostruktur-Vorrichtung
mit kompatiblen nicht-goldenen Kontakten. EP-A-0 631 323 offenbart
die Verwendung hitzebeständiger
Kontakte. Der offenbarte Ansatz, NiGeW als einen P-Typ-Kontakt zu
verwenden, ist durch starkes Dotieren der P-Typ-Source- und Drain-Regionen.
Neben anderen Unterschieden zur vorliegenden Erfindung offenbart EP-A-0
631 323 nicht die Verwendung eines stark dotierten Deckels zusammen
mit einer in den stark dotierten Deckel eingeätzten, minimalen Lücke zwischen
Ohm'schen Kontakträndern und
den Rändern der
Gate-Kontaktregion. Entsprechend zeigt die Herstellung von Geräten, die
von Abrokwah offenbart wird, einige der oben erwähnten Fabrikationsschwierigkeiten.
-
"Highly-Efficient
6.6 W 12 GHz HJFET for Power Amplifier", von Matsunaga, K., et al., (Proceedings
of the 1994 IEEE International Electron Devices Meeting, San Francisco,
CA, USA, 11–14
Dezember 1994, ISBN 0-7803-2111-1, Seiten 895–898) offenbart eine n+/n-Deckschicht
auf einem Heteroübergangs-FET.
Dieser Artikel erwähnt
eine "Stufenvertie fungsstruktur" als breite und schmale
Vertiefungen einschließend,
offensichtlich mit der schmalen Vertiefung in der breiten Vertiefung
(a. a. O., Seite 895). Dieser Artikel richtet sich nicht auf irgendwelche
oben erwähnten
Punkte, die die Fabrikation von Vorrichtungen mit hitzebeständigen Kontakten
betreffen.
-
Kurze Beschreibung
der Zeichnungen
-
1 illustriert
eine Mehrzahl von bei einer Ausführungsform
der vorliegenden Erfindung ausgebildeten Schichten.
-
2–6 zeigen
fortschreitende Schritte in einem Prozess zum Herstellen eines HFET
in einer Ausführungsform
der vorliegenden Erfindung;
-
7 illustriert
in einem HFET der bevorzugten Ausführungsform ausgebildete Defekte;
-
8 ist
ein Graph, der die Beziehung zwischen Ohm'scher Lücke und Ohm'schem Widerstand für verschiedene Dicken der Deckschicht
zeigt;
-
9 illustriert
eine Mehrzahl von in einer anderen Ausführungsform der vorliegenden
Erfindung ausgebildeten Schichten; und
-
10–13 zeigen
fortschreitende Schritte in dem Prozess der Herstellung eines HFETs in
der Ausführungsform
von 9.
-
Detaillierte Beschreibung
der Zeichnungen
-
Alle
in 1 und in allen nachfolgenden Ausführungsbeispielen
der vorliegenden Erfindungen gezeigten Ma terialschichten sind im
Wesentlichen einkristalline, epitaxial gewachsene Halbleiterschichten
aus Gruppe-III–V-Komponenten.
Wie im Stand der Technik wohlbekannt, erfordert dies, dass jede
Halbleiterschicht ein Material umfasst, das kristallographisch kompatibel
mit einer darunter liegenden Schicht ist. Diese epitaxialen Schichten
können mittels
irgendeines der normalerweise akzeptierten Epitaxialwachstumsverfahren
aufgewachsen werden, wie etwa metallorganische, chemische Dampfbeschichtung
(MOCVD: metal organic chemical vapor deposition), Molekularstrahlepitaxie
(MBE: molecular beam epitaxy) oder Atomschichtenepitaxie (ALE: atomic
layer epitaxy) oder dergleichen und werden in der Reihenfolge wie
in 1 gezeigt aufgewachsen.
-
Ein
Herstellungsverfahren einer ersten Ausführungsform eines Heterostruktur-Feldeffekttransistors
mit hitzebeständigem
Gate beginnt mit der in 1 gezeigten Struktur. Die Basis
der Struktur ist ein Galliumarsenit-(GaAs) semi-isolierendes Wafer-Substrat 10.
Eine Pufferschicht 12 ist über dem Substrat 10 ausgebildet
und aus einem GaAs- und/oder
GaAs/AlAs-Übergitter
ausgebildet. Als nächstes
wird eine erste Aluminium-Galliumarsenit-(AlGaAs-)Versorgungsschicht 14 über der
Schicht 12 ausgebildet, wobei die Dicke der Schicht 14 typischerweise
300 Å plus
oder minus 100 Å ist.
Der Molprozentsatz der AlGaAs-Versorgungsschicht 14 liegt im
Bereich von 20–30%
mit einem bevorzugten Wert von etwa 24%. Eine Hochleistungsvorrichtung,
wie etwa ein Leistungs-HFET, könnte
eine große
Anzahl verfügbarer
Träger
in der Kanalschicht benötigen. Der
Einschluss der ersten Versorgungsschicht 14 führt zu einer
erhöhten
Anzahl von Trägern
in der Kanalschicht. Eine Indium-Galliumarsenit-(InGaAs-)Kanalschicht 16, typischerweise
140 Å plus
oder minus 60 Å dick,
wird dann ausgebildet, gefolgt von einer zweiten Versorgungsschicht 18,
ebenfalls aus AlGaAs von 300 Å plus
oder minus 100 Å Dicke
ausgebildet. Typischerweise sind die erste und zweite Versorgungsschicht 14, 18 Silizium-(Si-)dotiert.
Die Flächenkonzentration
des Dotierungsmittels der ersten Silizium-dotierten AlGaAs-Versorgungsschicht 14 ist normalerweise
1 × 1012 Atome/cm2 und
der zweiten Silizium-dotierten AlGaAs-Versorgungsschicht 18 etwa
5 × 1012 Atome/cm2; der
Fachmann ist sich jedoch bewusst, dass diese Dotierungsmittelkonzentrationen
variiert werden können,
um an spezielle Vorrichtungs- und/oder Herstellungserfordernisse
angepasst zu werden. Außerdem
kann das Dotierungsmittel gleichförmig über die Schichten 14 und 18 verteilt sein
oder diese können,
wie im Stand der Technik bekannt, planar mit Si dotiert sein. Eine
GaAs-Passivierungsschicht 20, ungefähr 50 Å dick, wird über der zweiten
Versorgungsschicht 18 ausgebildet und eine Aluminiumarsenit-(AlAs-)Ätzstopschicht 22,
ungefähr
20 Å dick,
wird über
der Passivierungsschicht 20 ausgebildet. Schließlich wird
eine GaAs-Deckschicht 24, die mit Silizium stark dotiert
ist (typischerweise etwa 7 × 1018 Atome/cm3) ausgebildet,
um die Ätzstopschicht 22 abzudecken.
Die Dicke der stark dotierten GaAs-Deckschicht 24 beträgt wenigstens etwa
700 Å Dicke.
Obgleich die Deckschichten anderer Dicken funktionieren werden,
wurde herausgefunden, dass eine stark dotierte Deckschicht von wenigstens
etwa 700 Å Dicke
für eine
optimale Leistung erforderlich ist. Schichten, die dicker sind als
etwa 1000 Å,
führen
zusätzliche
Prozesskomplexitäten ein,
die jegliche gefundenen Vorteile überwiegen, und dünnere Schichten
weisen einen erhöhten Ohm'schen Widerstand
auf. Die Bedeutung dieser Mindestdicke wird weiter unten diskutiert.
-
Wie
dem Fachmann bekannt ist, ist die Komposition der Mehrzahl von Halbleiterschichten,
die über
dem semi-isolierenden Wafer-Substrat, wie für die erste Ausführungsform
der in 1 gezeigten Struktur zitiert, nicht die einzige
Komposition, die verwendet werden kann. Andere Gruppe-III–V-Komponenten
können
ersetzt werden, um die aufgeführten Funktionen
durchzuführen.
Wegen der Limitierung auf kristallographische Kompatibilität, die durch
unterschiedliche Gitterkonstanten verursacht wird, ist die Ersetzung
eines kompletten Satzes von Materialien zum Aufbauen einer anderen
Ausführungsform praktischer
als zufällige
Ersetzungen. Eine andere Ausführungsform
der Struktur von 1 könnte zum Beispiel ein semi-isolierendes
Substrat aus Indium-Phosphit (IMP) mit einer Pufferschicht 12 aus Aluminium-Indiumarsenit
(AlInAs), ersten und zweiten Passivierungsschichten 14, 18 aus
AlInAs, einer Kanalschicht 16 aus InGaAs, einer Passivierungsschicht 20 aus
GaAs, einer Ätzstopschicht 22 aus AlAs
oder AlInAs und einer Deckschicht 24 aus InGaAs sein.
-
2–6 illustrieren
die hauptsächlichen Schritte,
die erforderlich sind, um eine Vorrichtung vom Verarmungstyp gemäß der vorliegenden
Erfindung herzustellen. Zur Erleichterung des Verständnisses
werden die Materialien der ersten in 1 gezeigten
Ausführungsform
bei der Erläuterung
der Prozessschritte verwendet. Für
den Fachmann wird es offensichtlich sein, dass andere Materialien,
wie etwa diejenigen der weiteren Ausführungsform, leicht ersetzt
werden können,
wobei lediglich Prozessmodifikationen erforderlich sind, wie sie
im Stand der Technik bekannt und ver standen sind. Es liegt daher innerhalb
des Umfangs der vorliegenden Erfindung, all solche Materialien und
Prozessvariationen einzuschließen.
-
Es
wird nun Bezug genommen auf 2. Die Struktur
von 1 ist gezeigt, nachdem eine harte Maskenschicht 30,
beispielsweise Siliziumnitrit (Si3N4) aufgebracht und gemustert wurde, um ein
Gebiet der stark dotierten GaAs-Deckschicht 24 freizulegen.
Ein Bereich der stark dotierten GaAs-Deckschicht 24 wurde
geätzt,
um ein Gatekontaktgebiet 32 mit Rändern 34 zu bilden.
Es sei angemerkt, dass Ätzen
der stark dotierten GaAs-Deckschicht 24 durch die Präsenz der
AlAs-Ätzstopschicht 22 und
der GaAs-Passivierungsschicht 20 erleichtert wird. Wenn diese
beiden Schichten nicht da wären,
würde das Ätzen der
stark dotierten GaAs-Deckschicht 24 die AlGaAs-Versorgungsschicht 18 freilegen.
Dies würde die
Steuerung des Ätzens
der stark dotierten GaAs-Deckschicht 24 abhängig von
dem Verhältnis des
stark dotierten GaAs und der Ätzrate
des AlGaAs machen. Die AlGaAs-Versorgungsschicht 18 würde daher
notwendig einigen Ätzschaden
während
des Überätzteils
des Prozesszyklus nehmen, der notwendig ist, um eine gleichförmig geätzte Öffnung in
der GaAs-Deckschicht 24 zu bewirken. Außerdem wird, wie der Fachmann
weiß,
das Aluminium im AlGaAs leicht zu Aluminiumoxid (AlxOy, wie etwa Al2O3) oxidiert, was daher die Aufbringung "spezieller Sorgfalt" beim Bearbeiten
erfordern würde,
sobald es freigelegt ist. Da es jedoch stets inhärente Variationen der tatsächlich aufgewendeten "besonderen Sorgfalt" gegenüber den
Anforderungen gibt, sind Unterschiede der Geräteleistung, verringerte Gewinne
und höhere
Kosten unvermeidbare Ergebnisse. Die Rentabilität von Prozessen, die "besondere Sorgfalt" erfordern ist daher
be grenzt. Bei dieser ersten Ausführungsform
dient die AlAs-Ätzstopschicht 22 dazu,
die Notwendigkeit, den Ätzprozess
sorgfältig
auf maximale Selektivität
zwischen zwei Schichten mit ähnlichen Ätzeigenschaften
zuzuschneiden, zu eliminieren. Die GaAs-Passivierungsschicht 20 dient
als eine Oxidationssperre, sobald die AlAs-Ätzstopschicht 22 entfernt
ist, so dass die "besondere
Sorgfalt"-Anforderung
anderer Prozessflüsse
beseitigt wird, und dient einer zweiten wichtigen Funktion, die
unten diskutiert wird. Der Einschluss sowohl der GaAs-Passivierungsschicht 20 als
auch der AlAs-Ätzstopschicht 22 stellt
einen signifikanten Fortschritt gegenüber Prozessen nach dem Stand
der Technik dar.
-
In 3 wurde
die AlAs-Ätzstopschicht 22 aus
dem Gebiet 32 entfernt und ein hitzebeständiges Metall,
wie etwa Titan-Wolframnitrit (TiWN) wurde aufgebracht und gemustert,
um einen Gate-Kontakt 40 über einem Teil des Gate-Kontaktgebietes 32 zu bilden.
Musterung des Gate-Kontaktes 40 kann unter Verwendung standardmäßiger Lithographie
und Ätztechniken
durchgeführt
werden. Abhebeprozesse, die oft bei Heterostruktur-Bearbeitung erforderlich sind,
sind bei dieser Ausführungsform
der vorliegenden Erfindung nicht erforderlich, da die Präsenz der GaAs-Passivierungsschicht 20 eine
Oxidation der AlGaAs-Versorgungsschicht 18 während des TiWN-Ätzprozesses
verhindert. Diese zweite wichtige Funktion der GaAs-Passivierungsschicht 20 ist daher
ein weiterer signifikanter Vorteil der vorliegenden Erfindung. Metall-Musterung
ohne Abheben ist wesentlich zuverlässiger, gewinnbringender und
statistisch leistungsfähiger.
Die Möglichkeit
der Metallmusterung ohne Abheben, dient daher der Verbesserung der
letztendlichen Produktzuverlässigkeit,
re duziert die Vorrichtungsvariabilität und verringert ihre Kosten.
-
4 illustriert,
dass eine dielektrische Schicht 42, z. B. Si3N4 aufgebracht wird, um die in 3 gezeigten
Elemente zu überdecken.
Man kann sehen, dass Ohm'sche
Kontaktgebiete 50 in der dielektrischen Schicht 42 definiert
sind. Standardmäßige Lithographie-
und Ätztechniken,
die dem Fachmann wohlbekannt sind, können eingesetzt werden.
-
Es
wird nun Bezug genommen auf 5. Illustriert
und in dieser ersten Ausführungsform
umfasst sind ein Paar Ohm'scher
Kontakte 52 mit Rändern 54 aus
einem nicht-goldenen, hitzebeständigen Material,
beispielsweise Nickel, Germanium, Wolfram (NiGeW). Die Ohm'schen Kontakte 52 werden aufgebracht,
gemustert und geätzt
unter Verwendung irgendwelcher standardmäßigen Bearbeitungstechniken,
die im Stand der Technik bekannt sind. Nachdem die Ohm'schen Kontakte 52 gemustert wurden,
wird typischerweise ein thermisches Glühen durchgeführt. Bei
einer Ausführungsform
wird das Glühen
als schneller thermischer Glühprozess
(RTA: rapid thermal anneal) durchgeführt, der die Temperatur der
Struktur auf etwa 550°C
für etwa
20 bis 60 Sekunden erhöht.
Jede andere Methode des Glühens Ohm'scher Kontakte 52 kann
jedoch ebenfalls verwendet werden. Die Positionierung der Ohm'schen Kontaktgebiete 50 und
der Ohm'schen Kontakte 52 ist
wichtig. Bei der vorliegenden Erfindung ist eine Ohm'sche Lücke, bezeichnet
als 51, typischerweise wenigstens etwa 2 μm groß und ist
gezeigt als zwischen dem Ohm'schen
Kontaktrand 54 und dem benachbarten Rand 34 des
Gate-Kontaktgebietes 32 auszumessen. Die Bedeutung diese
Abstandes wird später
diskutiert.
-
Es
wird nun Bezug genommen auf 6. Man kann
sehen, dass eine dicke dielektrische Schicht 60 aufgebracht
und gemustert wurde. Die dicke dielektrische Schicht 60 besteht
aus Siliziumdioxid (SiO2), Si3N4 oder irgendein an anderen Oxinitrit-Material,
die alle im Stand der Technik als dielektrische Schichten bekannt
sind. Via-Öffnungen 62 wurden
gemustert und geätzt
unter Verwendung standardmäßiger Lithographie
und Ätzprozesse,
die auf das Material, welches die dicke dielektrische Schicht 60 bildet,
zugeschnitten sind. Dies wird dann gefolgt von der Aufbringung und
Musterung von Kontaktmetall 70, beispielsweise Aluminium
oder eine üblicherweise
verwendete Aluminiumlegierung. Die Musterung des Kontaktmetalls 70 sorgt
für einen elektronischen
Kontakt mit Elementen des Heterostruktur-Feldeffekt-Transistors
mit hitzebeständigem
Gate, wie etwa den Ohm'schen
Kontakten 52 und den Gate-Kontakten 40. Die Aufbringung,
Musterung und das Ätzen
des Kontaktmetalls 70 wird wiederum durch standardmäßige Halbleiterherstellungsprozesse
durchgeführt,
die auf diese spezielle Anwendung zugeschnitten wurden.
-
7 zeigt
ein Beispiel einer teilweise in der Art der ersten Ausführungsform
hergestellten Vorrichtung, die zum besseren Verständnis der
vorliegenden Erfindung nützlich
ist. Dargestellt ist eine Defektregion 82, die sich im
Wesentlichen direkt unter dem Ohm'schen Kontakt 52 an der Grenzfläche der GaAs-Deckschicht 24 und
der AlAs-Ätzstopschicht 22 anhäuft. Diese
Defektregion 82 scheint zu einem nicht-goldenen Ohm'schen Kontaktmetall
zu gehören,
wie etwa NiGeW, da sie nicht sichtbar ist, wenn ein goldenes Ohm'??sches Kontaktmetall,
wie etwa NiGeAu, verwendet wird. Es wird angenommen, dass die Defektregion 82 das
Ergebnis des Entfernens des Goldes aus dem Ohm'schen Kontaktmetall ist. Von Gold ist
es bekannt, dass es mit GaAs reagiert und AuGa-Phasen bildet, während Nickel
und Germanium reagieren, um eine NiGeAs-Phase zu bilden. Wenn das
Gold jedoch mit einem nicht-reaktiven Element, wie etwa Wolfram
ersetzt wird, reagiert das Gallium nicht mit dem Wolfram und könnte sich als
Ablagerungen an dem Heteroübergang
anhäufen.
Es wird weiter angenommen, dass die Defektregion 82 elektrisch
aktiv ist und dass diese elektrische Aktivität zu einer Ausbildung einer
Verarmungsregion 84 führt.
Wie 7 illustriert, kann die Ausbildung der Defektregion 82 und
der zugehörigen
Verarmungsregion 84 den Stromfluss in die und aus der Gate-Region 32 auf
Pfade begrenzen, die durch die Pfeile 80 angezeigt sind.
Wenn der Stromfluss daher beschränkt
ist, wird der Ohm'sche
Widerstand gegenüber
einer äquivalenten
Struktur mit Ohm'schem Material
aus NiGeAu-erhöht.
Wie in 7 gezeigt, wurde jedoch herausgefunden, dass durch
Anpassen der Dicke der GaAs-Deckschicht 24 auf wenigstens
eine minimale Dicke und durch Beibehalten einer Ohm'schen Lücke 51 von
wenigstens einer minimalen Dimension, mit nicht Goldenthaltenden Ohm'schen Metallen Ohm'??sche Widerstände erreicht
werden können,
die gleich denjenigen sind, die man mit Gold enthaltenden Ohm'schen Metallen erreicht.
Die Vorteile von nicht-goldenen, hitzebeständigen Kontaktmetallisationen
sowohl für
die Ohm'schen Kontakte
als auch für
die Gate-Kontaktgebiete können
daher erreicht werden.
-
Wie
zuvor erwähnt,
wurde herausgefunden, dass die Dicke der GaAs-Deckschicht 24 wenigstens etwa
700 Å und
dass die Ohm'sche
Lücke 51 typischerweise
wenigstens 2 μm
betragen soll. 8 ist ein Graph, der das Verhältnis zwi schen
der Dicke der GaAs-Deckschicht 24 und der Dimension der Ohm'schen Lücke 51 gegenüber dem
Ohm'schen Widerstand
illustriert. Die y-Achse ist in Ohm und die x-Achse ist in Mikrometern
(μ). Die
Kurve 89 repräsentiert
eine 500 Å GaAs-Deckschicht 24 mit Ohm'schem Kontaktmetall
NiGeW und die Kurve 87 repräsentiert eine 1000 Å GaAs-Deckschicht 24 mit Ohm'schem Kontaktmetall
NiGeW. Die Kurve 85 repräsentiert eine 500 Å GaAs-Deckschicht 24 mit Ohm'schem Kontaktmetall
NiGeAu. Aus dem Vergleich der Kurven 87 und 89 wird
daher erkennbar, dass für
eine NiGeW-Metallisierung der Ohm'sche Widerstand höher ist als wenn eine dünnere GaAs-Deckschicht benutzt
wird. Außerdem
zeigen die Linien 87 und 89 auch an, dass der
Ohm'sche Widerstand
in etwa unverändert
bleibt, wenn sich die Dimension der Ohm'schen Lücke 51 bis etwa 3,5 μm für die Kurve 89 und
etwa 2,5 μm
für die
Kurve 87 verringert. Bei Dimensionen der Ohm'schen Lücke 51 unterhalb
dieser Werte beginnt der Ohm'sche
Widerstand zu wachsen. Auf der anderen Seite zeigt die relativ flache
Kurve 85 keine derartige Beziehung zwischen der Deckeldicke
und der Ohm'schen
Lücke, wobei
das verwendete Ohm'sche
Kontaktmetall Gold enthält.
Es sollte daher offensichtlich sein, dass, um Vorteile aus der verbesserten
Zuverlässigkeit
und Herstellbarkeit der nicht-goldenen NiGeW-Metallisierung zu ziehen,
die Dicke der GaAs-Deckschicht 24 wenigstens etwa 700 Å und die
Dimension der Ohm'schen
Lücke 51 wenigstens
etwa 2 μm
betragen sollte.
-
Bei
einer anderen Ausführungsform
der vorliegenden Erfindung ist in 9 eine zweite
elektronische Heterostruktur-Vorrichtung gezeigt, die aus einer
Struktur mit III–V-Halbleiterschichten ähnlich derjenigen
aus 1 hergestellt ist. Die Basis der Struktur ist
ein semi-iso lierendes GaAs-Substrat 100. Eine Pufferschicht 120 ist über dem
Substrat 100 entweder aus GaAs und/oder einem GaAs/AlAs Übergitter ausgebildet.
Als nächstes
ist eine erste AlGaAs-Versorgungsschicht 140 ausgebildet,
um über
der Pufferschicht 120 zu liegen, wobei die Dicke der ersten Versorgungsschicht 140 typischerweise
etwa 300 Å plus
oder minus 100 Å beträgt. Der
Molprozentsatz der ersten AlGaAs-Versorgungsschicht 140 liegt
im Bereich von 20 bis 30% mit etwa 24% als bevorzugtem Wert. Eine
InGaAs Kanalschicht 160, typischerweise 140 Å plus oder
minus 60 Å dick,
wird dann gefolgt durch das Ausbilden einer zweiten AlGaAs-Versorgungsschicht 180 von
200 Å plus
oder minus 100 Å Dicke.
Typischerweise sind sowohl die erste als auch die zweite Versorgungsschicht 140, 180 silizium-(Si-)dotiert
und von derselben Stöchiometrie.
Die Flächenkonzentration
des Dotierungsmittels der ersten Versorgungsschicht 140 liegt
normalerweise bei etwa 1012 Atomen/cm2 und diejenigen der zweiten Versorgungsschicht 180 bei
etwa 5 × 1012 Atomen/m2; der
Fachmann ist sich jedoch bewusst, dass diese Dotierungskonzentrationen
variieren können. Eine
erste GaAs-Passivierungsschicht 200, etwa 50 Å dick,
ist ausgebildet, um über
der zweiten Versorgungsschicht 180 zu liegen und eine erste
AlAs-Ätzstopschicht 220,
etwa 20 Å dick,
ist ausgebildet, um über
der ersten Passivierungsschicht 200 zu liegen. Eine zweite
GaAs-Passivierungsschicht 201, ebenfalls etwa 50 Å dick,
ist ausgebildet, um über
der ersten Ätzstopschicht 220 zu
liegen und eine zweite AlAs-Ätzstopschicht 221,
ebenfalls etwa 20 Å dick,
ist ausgebildet, um über
der zweiten Passivierungsschicht 201 zu liegen. Schließlich ist
eine GaAs- oder InGaAs-Deckschicht 240, stark N+-dotiert
mit Si (typischerweise etwa 5 × 1018 Ato me/cm3), ausgebildet, um
die zweite Ätzstopschicht 221 abzudecken.
Die Dicke der GaAs-Deckschicht 24 beträgt wenigstens etwa 700 Å und liegt
typischerweise im Bereich von etwa 700 bis 1000 Å.
-
10 bis 13 illustrieren
die hauptsächlichen
Schritte, die erforderlich sind, um eine weitere Ausführungsform
der vorliegenden Erfindung herzustellen, die sowohl wenigstens eine
Vorrichtung vom Verarmungstyp als auch wenigstens eine Vorrichtung vom
Anreicherungstyp aufweist. Es wird nun Bezug genommen auf 10.
Die Struktur von 9 ist gezeigt, nachdem eine
harte Maskenschicht 300, beispielsweise Si3N4 aufgebracht und gemustert wurde, um Gebiete
der stark dotierten GaAs-Deckschicht 240 freizulegen, die
dann geätzt
wird, um erste und zweite Gate-Kontaktgebiete 320 und 321 mit
ersten und zweiten Rändern 340 und 341 sowie
eine Isolierungsregion 480 zu bilden. Es sei angemerkt,
dass das erste Gate-Kontaktgebiet 320 ein Teil einer Verarmungstyp-Vorrichtungsregion 440 ist
und dass das zweite Gate-Kontaktgebiet 321 ein Bereich
einer Anreicherungstyp-Vorrichtungsregion 460 ist. Außerdem sollte
offensichtlich sein, dass das Ätzen,
welches erforderlich ist, um die ersten und zweiten Gate-Kontaktgebiete 320 und 321 sowie
die Isolierungsöffnungsregion 480 freizulegen,
in zwei hauptsächlichen
Schritten erfolgt. In dem ersten Schritt werden alle drei Regionen 440, 460 und 480 bis
zu einem ersten Stadium geätzt,
welches die AlAs-Ätzstopschicht 220 freilegt.
In einem zweiten Schritt wird die Region 440 mit einem
(nicht gezeigten) Maskierungsmaterial geschützt und ein zusätzliches Ätzen wird
ausgeführt,
um die AlAs-Ätzstopschicht 221 in den
Regionen 460 und 480 freizulegen. Es sei angemerkt,
dass das Vorliegen der AlAs- Ätzstopschichten 220 und 221 diese
Vorgehensweise erleichtert.
-
In 11 wurden
die AlAs-Ätzstopschichten 220 und 221 aus
den Gate-Kontaktgebieten 320 und 321 entfernt.
Die dielektrische Schicht 300 wurde entfernt, eine hitzebeständige Metallschicht,
wie etwa TiWN, aufgebracht und gemustert, um erste und zweite Gate-Kontakte 400 und 401,
die Bereiche des ersten bzw. zweiten Gate-Kontaktgebietes 320 bzw. 321 abdecken,
auszubilden und N+-Implantierungsregionen 465 wurden ausgebildet.
Das Aufbringen und Mustern des hitzebeständigen Gate-Metalls, um erste
und zweite Gate-Kontakte 400 und 401 zu schaffen,
wird unter Verwendung standardmäßiger Aufbringungs-,
Lithographie- und Ätztechniken durchgeführt, wie
dies zuvor unter Bezugnahme auf die erste Ausführungsform diskutiert wurde.
Nach dem Ausbilden der ersten und zweiten Gate-Kontakte 400 und 401 wird
eine dünne
Implantierungslagenschicht, wie etwa 500 Å Si3N4, aufgebracht und eine Implantierungsmaske,
z. B. ein Photoresist, wird dann aufgebracht und gemustert, um lediglich
die Anreicherungstyp-Vorrichtungsregion 460 (beide nicht dargestellt)
freizulegen. N+-Implantierungsregionen 465 werden ausgebildet,
typischerweise mit einem Siliziumimplantat, unter Verwendung des
Gate-Kontaktes 401, um als zusätzliches Maskenelement zu wirken,
wodurch eine genaue Positionierung des Dotierungsmittels, wie dargestellt,
sichergestellt wird. Die Siliziumimplantierung wird bei einer Energie
zwischen etwa 50 und 100 keV durchgeführt, um eine Flächenkonzentration
des Dotierungsmittels von etwa 6 × 1013 Atomen/cm2 zu erreichen, obgleich andere Dotierungsmittel
und Dotierungsmittelkonzentrationen verwendet werden können, wie
der Fachmann weiß.
Nach Entfernung der Implantie rungsmaske werden die N+-Implantierungsregionen 465 geglüht, um das
Dotierungsmittel zu aktivieren. Typischerweise wird ein RTA-Glühen durchgeführt, wobei die
Temperatur auf wenigstens etwa 800°C für zwischen etwa 30 und 60 Sekunden
erhöht
wird, obgleich andere Glühtechniken,
die zu der gewünschten
Dotierungsmittelaktivierung führen,
verwendet werden können.
Wie in 11 illustriert, wird nach dem
Glühschritt
typischerweise jede Implantierungsregion 465 die zweite
Gate-Kontaktfläche 321 um wenigstens
etwa 0,5 μm überlappen.
Das implantierte Dotierungsmittel liefert einen geringen Eingangswiderstand
für den
FET vom Anreicherungstyp.
-
12 illustriert
die Zufügung
einer Isolations-Implantierungsregion 485, einer dielektrischen Schicht 420 und
erster und zweiter Ohm'scher
Kontakte 520 und 521 zu der Struktur von 11.
Eine Implantierungsmaske wird aufgebracht (nicht gezeigt) und gemustert,
um die Ausbildung einer Isolations-Implantierungsregion 485 in
der Isolationsregion 480 zu erlauben. Wie dies der Fall
bei der oben diskutierten N+-Implantierung war, sind die Natur des Dotierungsmittels,
die Konzentration und die zur Ausbildung der Isolations-Implantierungsregion 485 eingesetzte
Implantierungsenergie alles Elemente, von denen der Fachmann erwarten
würde,
dass sie an die speziellen Anforderungen anzupassen sind. Typischerweise
wird Sauerstoff (O2) als Isolations-Dotierungsmittel
verwendet, obgleich auch Bor (B) oder atomarer Wasserstoff (H) ebenfalls
benutzt werden können.
Da die Einheitlichkeit der Dotierungskonzentration wichtig ist,
um eine gute elektrische Isolierung zu erreichen, umfasst der Implantierungsprozess
typischerweise eine Reihe von 2 oder 3 Implantationen, die bei unterschiedli chen
Energiepegeln durchgeführt
werden. Eine gleichmäßige O2-Dotierungsmittelflächenkonzentration über die
ganze Isolations-Implantierungsregion 485 von etwa 5 × 1012 Atomen/cm2 kann
daher erreicht werden, indem zuerst drei Implantierungen durchgeführt werden,
eine bei 90, eine bei 180 und eine bei 360 keV. An diesem Punkt
wird die Implantierungsmaske entfernt und die dielektrische Schicht 420 aufgebracht.
Die dielektrische Schicht 420 kann aus jedem geeigneten
dielektrischen Material sein, beispielsweise SiO2.
Nach Ausbildung der dielektrischen Schicht 420 werden erste
und zweite Kontaktgebiete 500 und 501 unter Verwendung
standardmäßiger Lithographie
und Ätztechniken,
wie angemessen, erzeugt. Sobald die ersten und zweiten Ohm'schen Kontaktgebiete 500 und 501 erzeugt
sind, wird ein nicht-goldenes Ohm'sches Metall, beispielsweise NiGeW aufgebracht,
um über der
dielektrischen Schicht 420 und den ersten und zweiten Kontaktgebieten 500 und 501 zu
liegen. Das nicht-goldene Ohm'sche
Metall wird dann gemustert, um erste und zweite Ohm'sche Kontakte 520 und 521 zu
bilden. Nachdem die ersten und zweiten Ohm'schen Kontakte 520 und 521 ausgebildet
sind, wird typischerweise ein thermisches Glühen durchgeführt. Bei
dieser Ausführungsform
der vorliegenden Erfindung wird das Glühen der Isolations-Implantierungsregion 485 und
der ersten und zweiten Ohm'schen
Kontakte 520 und 521 unter Verwendung eines RTA-Prozesses
durchgeführt,
der die Temperatur der Struktur auf etwa 550°C für zwischen etwa 20 und 60 Sekunden
erhöht.
Obgleich dieser Glühschritt typischerweise
angewendet wird, um das Dotierungsmittel in der Isolations-Implantierungsregion 485 zur
selben Zeit zu der die ersten und zweiten Ohm'schen Kontakte 520 und 521 geglüht werden, zu
aktivieren, kann auch ein separates Glü hen unmittelbar nach der Ausbildung
der Isolations-Implantierungsregion 485 ausgeführt werden.
Auch ist, wie bei der ersten Ausführungsform, das Positionieren
der ersten und zweiten Ohm'schen
Kontaktgebiete 500 und 501 sowie der ersten und
zweiten Ohm'schen Kontakte 520 und 521 wichtig,
um eine Ohm'sche
Lücke beizubehalten
(wie als Lücke 51 in 7 illustriert),
die typischerweise wenigstens etwa 2 μm beträgt, sowie um sicherzustellen,
dass das N+-Implantierungsgebiet 465 keinen zweiten Ohm'schen Kontakt 521 überlappt.
-
Es
wird nun Bezug genommen auf 13. Eine
dicke dielektrische Schicht 600 wurde aufgebracht, um über der
dielektrischen Schicht 420 und den ersten und zweiten Ohm'??schen Kontakten 520 und 521 zu
liegen. Die dicke dielektrische Schicht 600 kann aus SiO2, Si3N4 oder
irgendeinem Oxinitrit-Material bestehen, die im Stand der Technik
alle als dielektrische Schichten wohlbekannt sind. Via-Öffnungen 620 wurden
gemustert und geätzt
unter Verwendung standardmäßiger Lithographie-
und Ätzprozesse,
die auf das Material, aus welchem die dicke dielektrische Schicht 600 besteht,
zugeschnitten sind. Wie in 13 illustriert,
haben die ersten und zweiten Ohm'schen
Kontakte 520 und 521 sowie die ersten und zweiten
Gate-Kontakte 400 und 401 jeweils eine darauf
ausgebildete Via-Öffnung 620. Dann
wird Verbindungsmetall 700, z. B. Aluminium oder irgendeine üblicherweise
verwendete Aluminiumlegierung, ausgebildet und gemustert. Wiederum wird
die Aufbringung, Musterung und das Ätzen des Verbindungsmetalls 700 durch
standardmäßige Halbleiterherstellungsprozesse
durchgeführt,
die auf diese spezielle Anwendung zugeschnitten wurden. Es sei angemerkt,
dass typischerweise das Muster des Verbindungsmetalls 700 ein
Rückgrat
eines elektrischen Kontaktes für
die Elemente des Heterostruktur-Feldeffekttransistors liefert, die
solch einen elektrischen Kontakt benötigen, beispielsweise die ersten und
zweiten Ohm'schen
Kontakte 520 und 521 und die ersten und zweiten
Gate-Kontakte 400 und 401.
-
Es
sollte nun aus der Beschreibung und den zur Verfügung gestellten Figuren offensichtlich
sein, dass ein neues Verfahren zum Herstellen von hoch zuverlässigen Hochleistungs-Heterostruktur-Feldeffekttransistoren
zur Verfügung
gestellt wurde. Die Heterostruktur-Elektronikvorrichtungsstrukturen
gemäß den Ausführungsformen
der vorliegenden Erfindung bieten zusätzlich Herstellungsvorteile,
die bislang nicht verfügbar
waren. Darüber
hinaus machen es die Beschreibung und die bereitgestellten Figuren offensichtlich,
dass Verarmungstyp-, Anreicherungstyp- oder kombinierte Vararmungs-
und Anreicherungstyp-Vorrichtungen in einem im Wesentlichen einheitlichen
Prozess hergestellt werden können.
Diese Einheitlichkeit der Bearbeitung vereinfacht daher den Herstellungsprozess
wesentlich und ermöglicht
niedrigere Kosten, die mit höheren
Gewinnen verbunden sind, die von der Industrie gefordert werden.
Unter Bezugnahme auf die erste Ausführungsform werden erste Vorteile
durch die Ausbildung der Ätzstopschicht 22 und
der Passivierungsschicht 20 erreicht. Diese Schichten erlauben
eine größere Prozessbreite
bei der Ausbildung des Gate-Gebietes 32 sowie die Verwendung
standardmäßiger Halbleiter-Lithographie-
und Ätzprozesse, um
den Gate-Kontakt 40 auszubilden, wodurch die Notwendigkeit
für Metallabhebeprozesse
eliminiert wird. Die Verwendung nicht-goldenen hitzebeständigen Metalls,
sowohl für
die Ohm'schen Kontakte 52 als
auch den Gate-Kontakt 40 eliminieren die Zuverlässigkeits bedenken
aufgrund von Metall-Weg- oder Zwischendiffusion. Schließlich erlaubt
die Entdeckung und Verwendung einer hochdotierten Deckschicht 24 mit
einer minimalen Dicke kombiniert mit der Ausbildung Ohm'scher Kontakte 52,
die eine Mindestdimension einer Lücke 51 haben, die
Verwendung nicht-goldenen hitzebeständigen Metalls in der beschriebenen
Weise.