JP4822667B2 - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP4822667B2 JP4822667B2 JP2004016348A JP2004016348A JP4822667B2 JP 4822667 B2 JP4822667 B2 JP 4822667B2 JP 2004016348 A JP2004016348 A JP 2004016348A JP 2004016348 A JP2004016348 A JP 2004016348A JP 4822667 B2 JP4822667 B2 JP 4822667B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- mesa
- region
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000010410 layer Substances 0.000 claims description 444
- 239000002184 metal Substances 0.000 claims description 212
- 229910052751 metal Inorganic materials 0.000 claims description 212
- 238000005468 ion implantation Methods 0.000 claims description 178
- 108091006146 Channels Proteins 0.000 claims description 154
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 54
- 239000011229 interlayer Substances 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 41
- 125000006850 spacer group Chemical group 0.000 claims description 40
- 150000001875 compounds Chemical class 0.000 claims description 33
- 241000047703 Nonion Species 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 150000002739 metals Chemical class 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000000638 solvent extraction Methods 0.000 claims 4
- 239000000463 material Substances 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 18
- 238000002955 isolation Methods 0.000 description 15
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 7
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000000470 constituent Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8126—Thin film MESFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Description
1−1−1.半導体素子の構成
この発明の半導体素子10の構成例について、図1及び図2を参照して説明する。
次に、図1(A)、(B)及び(C)及び図2を参照して説明した半導体素子10の製造方法について、図3から図9を参照して説明する。
1−2−1.半導体素子の構成
第1の実施の形態の半導体素子の変形例の構成について、図10を参照して説明する。なお、第1の実施の形態において既に説明した構成要素と同様の構成要素については、同一符号を付して、その詳細な説明を省略する。また、製造工程の説明において、材料及び条件については、第1の実施の形態とほぼ同様であるのでその詳細な説明は省略する。
次に、図10(A)及び(B)を参照して説明した第1の実施の形態の変形例の半導体素子10の製造方法について、図11から図16を参照して説明する。なお、後述する各工程における材料及び条件は、第1の実施の形態と同様とすることができるので、その詳細な説明は省略する。
2−1.半導体素子の構成
第2の実施の形態の半導体素子の構成について、図17を参照して説明する。なお、第1の実施の形態において既に説明した構成要素と同様の構成要素については、同一符号を付して、その詳細な説明を省略する場合もある。
次に、図17(A)、(B)及び(C)を参照して説明した第2の実施の形態の半導体素子10の製造方法について、図18から図21を参照して説明する。なお、後述する各工程における材料及び条件のうち、第1の実施の形態と同様の工程とすることができるものについては、その詳細な説明を省略する。
3−1.半導体素子の構成
次に、第3の実施の形態の半導体素子の構成について、図22を参照して説明する。なお、第1及び第2の実施の形態において既に説明した構成要素と同様の構成要素については、同一符号を付して、その詳細な説明を省略する場合もある。また、製造工程の説明において、材料及び条件については、第1及び第2の実施の形態と同様であるものについてはその詳細な説明は省略する。
次に、図22(A)、(B)及び(C)を参照して説明した第3の実施の形態の半導体素子10の製造方法について、図23から図29を参照して説明する。なお、後述する各工程における材料及び条件のうち、第1及び第2の実施の形態と同様の工程とすることができるものについては、その詳細な説明を省略する。
12:半絶縁性基板(InP基板)
12a:主面(基板面)
13:InAlAsバッファ層
13a:予備バッファ層
14:チャネル活性層(InGaAsチャネル活性層)
14a:予備チャネル活性層
15:ドナー層(InAlAsドナー層)
15a:予備ドナー層
16:n+−InGaAsキャップ層
16a:予備キャップ層
16x:キャップ層上面(化合物半導体積層構造表面)
17:リセス
18:メサ構造部
18’:メサ構造形成領域
18a:側面
18b、18c:エッジ部
18x:変形メサ構造部
19a:活性層形成用レジスト層(レジストパターン)
19b:メサ構造形成用レジスト層(レジストパターン)
19c:開口部形成用レジスト層(レジストパターン)
19ca、19da、19ha:開口部
19h:リセス形成用レジスト層(レジストパターン)
19i:エアブリッジ形成用レジスト層(レジストパターン)
19j:活性層形成用兼エアギャップ形成用レジスト層
20:積層構造体
20’:活性層形成領域
22a:第1金属主電極
22b:第2金属主電極
23a、23b:対向辺
26:金属制御電極
30:スペーサ層間膜(層間絶縁膜)
30a:開口部
40:イオン注入層(領域)
40a:第1イオン注入層(領域)
40ab:第1のメサイオン注入領域
40b:第2イオン注入層(領域)
40bb:第2メサイオン注入領域
42:エアギャップ
42’:空隙
42a:エアギャップ形成領域
44a:第1のエアブリッジ
44b:第2のエアブリッジ
150:アンドープInAlAsスペーサ層
152:アンドープInAlAsショットキー接合層
Claims (13)
- 半絶縁性基板と、
前記半絶縁性基板上にメサ構造部として設けられていて、かつチャネル活性層を中間層として含む化合物半導体の積層構造体と、
前記積層構造体上にそれぞれ設けられていて、前記メサ構造部の上面においてチャネル長方向に、互いに離間して設けられている第1金属主電極及び第2金属主電極と、
前記第1及び第2金属主電極間の前記メサ構造部の領域であって、チャネル幅方向に対向する当該領域の端部領域に、前記メサ構造部の上面から前記チャネル活性層よりも深い位置にまで、互いに離間して設けられていて、半絶縁性の導電性を有する第1及び第2イオン注入領域と、
前記第1イオン注入領域内から、前記チャネル活性層の上側を越えて、前記第2イオン注入領域内へと前記チャネル幅方向に沿って設けられている金属制御電極と
を具え、
前記第1及び第2イオン注入領域は、前記金属制御電極の直下の領域のみに形成されている
ことを特徴とする半導体素子。 - 半絶縁性基板と、
前記半絶縁性基板上にメサ構造部として設けられていて、かつチャネル活性層及び該チャネル活性層とヘテロ接合しているドナー層をそれぞれ中間層として含む、化合物半導体の積層構造体と、
前記積層構造体上にそれぞれ設けられていて、前記メサ構造部の上面においてチャネル長方向に、互いに離間して設けられている第1金属主電極及び第2金属主電極と、
前記第1及び第2金属主電極間の前記メサ構造部の領域であって、チャネル幅方向に対向する当該領域の端部領域に前記メサ構造部の上面から前記チャネル活性層よりも深い位置にまで、互いに離間して設けられていて、半絶縁性の導電性を有する第1及び第2イオン注入領域と、
前記第1イオン注入領域内から、前記チャネル活性層の上側を越えて、前記第2イオン注入領域内へと前記チャネル幅方向に沿って設けられている金属制御電極と
を具え、
前記第1及び第2イオン注入領域は、前記金属制御電極の直下の領域のみに形成されている
ことを特徴とする半導体素子。 - InP基板と、
前記InP基板上に、InAlAsバッファ層、該InAlAsバッファ層上に設けられているInGaAsチャネル活性層、該InGaAsチャネル活性層上に形成されているInAlAsドナー層及び該InAlAsドナー層上に形成されているn+−InGaAsキャップ層を含み、メサ構造部として形成されている化合物半導体の積層構造体と、
前記積層構造体上にそれぞれ設けられていて、n+−InGaAsキャップ層の上面において互いに離間して設けられている第1金属主電極及び第2金属主電極と、
前記メサ構造部内である前記第1及び第2金属主電極間の領域であって、チャネル幅方向に対向する当該領域の端部領域に前記n+−InGaAsキャップ層の上面から、前記InGaAsチャネル活性層よりも深い位置にまで互いに離間して設けられていて、半絶縁性の導電性を有する第1及び第2イオン注入領域と、
前記第1及び第2金属主電極を含む前記メサ構造部の上側に設けられているスペーサ層間膜と、
前記第1金属主電極と前記第2金属主電極との間の、前記InAlAsドナー層上に、前記n+−InGaAsキャップ層を非接触で貫通し、前記スペーサ層間膜を貫通して直立して設けられている金属制御電極とを具え、
前記金属制御電極は、チャネル幅方向に沿って、前記第1及び第2イオン注入領域内まで延在しており、かつ前記スペーサ層間膜上を前記メサ構造部の外側まで延在しており、
前記第1及び第2イオン注入領域は、前記金属制御電極の直下の領域のみに形成されている
ことを特徴とする半導体素子。 - 前記第1及び第2イオン注入領域は、前記チャネル幅方向に前記メサ構造部の外側にまで延在していることを特徴とする請求項1〜3のいずれか1項に記載の半導体素子。
- InP基板と、
前記InP基板上に、InAlAsバッファ層、該InAlAsバッファ層上に設けられているInGaAsチャネル活性層、該InGaAsチャネル活性層上に形成されているInAlAsドナー層及び該InAlAsドナー層上に形成されているn+−InGaAsキャップ層を含み、メサ構造部として形成されている化合物半導体の積層構造体と、
前記積層構造体上にそれぞれ設けられていて、n+−InGaAsキャップ層の上面において互いに離間して設けられている第1金属主電極及び第2金属主電極と、
前記メサ構造部内である前記第1及び第2金属主電極間の領域であって、チャネル幅方向に対向する当該領域の端部領域に前記n+−InGaAsキャップ層の上面から、前記InGaAsチャネル活性層よりも深い位置にまで互いに離間して設けられていて、半絶縁性の導電性を有する第1及び第2イオン注入領域と、
前記第1金属主電極と前記第2金属主電極との間の、前記InAlAsドナー層上に、前記n+−InGaAsキャップ層を非接触で貫通して直立して設けられている金属制御電極とを具え、
前記金属制御電極は、チャネル幅方向に沿って、前記第1及び第2イオン注入領域内まで延在しており、かつ前記メサ構造部の外側まで延在していて、前記金属制御電極と、前記メサ構造部の側面とは空隙であるエアブリッジにより離間されており、
前記第1及び第2イオン注入領域は、前記金属制御電極の直下の領域のみに形成されている
ことを特徴とする半導体素子。 - 前記第1及び第2イオン注入領域は、上方から平面的にみたとき、メサ構造部の上面のエッジ部から0.5μm〜1μm内側の範囲にまで設けられている領域であることを特徴とする請求項1〜5のいずれか1項に記載の半導体素子。
- 前記第1及び第2イオン注入領域は、ボロン(B)又は酸素(O)のイオンが注入された半絶縁性領域であることを特徴とする請求項1〜6のいずれか1項に記載の半導体素子。
- 半絶縁性基板上に、チャネル活性層を中間層として含む、化合物半導体の積層構造体を形成する工程と、
前記積層構造体に対し、イオン注入を行って、第1及び第2膨大部及びこれら膨大部間を連結するくびれ部を有する非イオン注入領域と、該非イオン注入領域によって囲まれ、該くびれ部を挟んで対向して設けられ、及び前記積層構造体の表面から前記チャネル活性層よりも深い位置にまで達する半絶縁性の第1及び第2イオン注入層とに区画する工程と、
前記積層構造体の表面に、平面的にみて前記くびれ部を中心として、その周辺の前記第1及び第2膨大部、及び前記第1及び第2イオン注入層の一部分にわたる内側領域を設定し、該内側領域の外周領域を、前記積層構造体の表面から前記半絶縁性基板が露出するまでエッチングして、第1及び第2メサ膨大部と第1及び第2メサイオン注入領域とを含む、メサ構造部を形成する工程と、
前記第1及び第2メサ膨大部上に、第1及び第2金属主電極を、それぞれ形成する工程と、
前記第1及び第2金属主電極が設けられている前記メサ構造部の上側全面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第1及び第2金属主電極間を該第1及び第2金属主電極間方向と直交する方向に延在し、前記くびれ部の非イオン注入領域の表面及び前記第1及び第2メサイオン注入領域の表面の一部分を連続的に露出する細長の第1開口部を形成する工程と、
前記第1開口部に露出する前記非イオン注入領域の部分及び前記第1及び第2メサイオン注入領域の部分を、前記チャネル活性層に非到達の深さまでエッチングして、前記第1及び第2金属主電極間方向の幅が、前記第1開口部の幅よりも幅広のリセスを形成する工程と、
前記リセスの底面に直立し、前記第1開口部を貫通し、該第1開口部の延在方向の両端部分が前記第1及び第2メサイオン注入領域内にある金属制御電極を形成する工程と
を含むことを特徴とする半導体素子の製造方法。 - 半絶縁性基板上に、チャネル活性層を中間層として含む、化合物半導体の積層構造体を形成する工程と、
前記積層構造体に対し、イオン注入を行って、第1及び第2膨大部及びこれら膨大部間を連結するくびれ部を有する非イオン注入領域と、該非イオン注入領域によって囲まれ、前記くびれ部を挟んで対向して設けられ、及び前記積層構造体の表面から前記チャネル活性層よりも深い位置にまで達する半絶縁性の第1及び第2イオン注入層とに区画する工程と、
前記積層構造体の表面に、平面的にみて前記くびれ部を中心として、その周辺の前記第1及び第2膨大部、及び第1及び第2イオン注入層の一部分にわたる内側領域を設定し、該内側領域の外周領域を、前記積層構造体の表面から前記イオン注入によるイオンが到達していない層が露出するまでエッチングして、第1及び第2メサ膨大部と第1及び第2メサイオン注入領域とを含む、メサ構造部を形成する工程と、
前記第1及び第2メサ膨大部上に、第1及び第2金属主電極を、それぞれ形成する工程と、
前記第1及び第2金属主電極が設けられている前記メサ構造部の上側全面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第1及び第2金属主電極間を該第1及び第2金属主電極間方向と直交する方向に延在し、前記くびれ部の非イオン注入領域の表面及び前記第1及び第2メサイオン注入領域の表面の一部分を連続的に露出する細長の第1開口部を形成する工程と、
前記第1開口部に露出する前記非イオン注入領域の部分及び前記第1及び第2メサイオン注入領域の部分を、前記チャネル活性層に非到達の深さまでエッチングして、前記第1及び第2金属主電極間方向の幅が、前記第1開口部の幅よりも幅広のリセスを形成する工程と、
前記リセスの底面に直立し、前記第1開口部を貫通し、該第1開口部の延在方向の両端部分が前記第1及び第2メサイオン注入領域内にある金属制御電極を形成する工程と
を含むことを特徴とする半導体素子の製造方法。 - 半絶縁性基板上に、チャネル活性層を中間層として含む、化合物半導体の積層構造体を形成する工程と、
前記積層構造体の表面に内側領域を設定し、該内側領域の外周領域を、該積層構造体の表面から前記半絶縁性基板が露出するまでエッチングして、メサ構造部を形成する工程と、
前記メサ構造部に対しイオン注入を行って、第1及び第2メサ膨大部及びこれらメサ膨大部間を連結するくびれ部を有する非イオン注入領域と、該非イオン注入領域によって囲まれ、該くびれ部を挟んで対向して設けられ、及び前記メサ構造部の表面から前記チャネル活性層よりも深い位置まで達する半絶縁性の第1及び第2メサイオン注入領域とを形成する工程と、
前記第1及び第2メサ膨大部上に、第1及び第2金属主電極を、それぞれ形成する工程と、
前記第1及び第2金属主電極が設けられている前記メサ構造部の上側全面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第1及び第2金属主電極間を該第1及び第2金属主電極間方向と直交する方向に延在し、前記くびれ部の非イオン注入領域の表面及び前記第1及び第2メサイオン注入領域の表面の一部分を連続的に露出する細長の第1開口部を形成する工程と、
前記第1開口部に露出する前記非イオン注入領域の部分及び前記第1及び第2メサイオン注入領域の部分を、前記チャネル活性層に非到達の深さまでエッチングして、前記第1及び第2金属主電極間方向の幅が、前記第1開口部の幅よりも幅広のリセスを形成する工程と、
前記リセスの底面に直立し、前記第1開口部を貫通し、該第1開口部の延在方向の両端部分が前記第1及び第2メサイオン注入領域内にある金属制御電極を形成する工程と
を含むことを特徴とする半導体素子の製造方法。 - 半絶縁性基板上に、チャネル活性層を中間層として含む、化合物半導体の積層構造体を形成する工程と、
前記積層構造体の表面に内側領域を設定し、該内側領域の外周領域を、該積層構造体の表面から前記チャネル活性層よりも下側の領域であって、前記半導体基板には非到達の領域までエッチングして、メサ構造部を形成する工程と、
前記メサ構造部に対しイオン注入を行って、第1及び第2メサ膨大部及びこれらメサ膨大部間を連結するくびれ部を有する非イオン注入領域と、該非イオン注入領域によって囲まれ、該くびれ部を挟んで対向して設けられ、及び前記メサ構造部の表面から前記チャネル活性層よりも深い位置まで達する半絶縁性の第1及び第2メサイオン注入領域とを形成する工程と、
前記第1及び第2メサ膨大部上に、第1及び第2金属主電極を、それぞれ形成する工程と、
前記第1及び第2金属主電極が設けられている前記メサ構造部の上側全面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第1及び第2金属主電極間を該第1及び第2金属主電極間方向と直交する方向に延在し、前記くびれ部の非イオン注入領域の表面及び前記第1及び第2メサイオン注入領域の表面の一部分を連続的に露出する細長の第1開口部を形成する工程と、
前記第1開口部に露出する前記非イオン注入領域の部分及び前記第1及び第2メサイオン注入領域の部分を、前記チャネル活性層に非到達の深さまでエッチングして、前記第1及び第2金属主電極間方向の幅が、前記第1開口部の幅よりも幅広のリセスを形成する工程と、
前記リセスの底面に直立し、前記第1開口部を貫通し、該第1開口部の延在方向の両端部分が前記第1及び第2メサイオン注入領域内にある金属制御電極を形成する工程と
を含むことを特徴とする半導体素子の製造方法。 - 半絶縁性基板上に、チャネル活性層を中間層として含む、化合物半導体の積層構造体を形成する工程と、
前記積層構造体に対し、イオン注入を行って、第1及び第2膨大部及びこれら膨大部間を連結するくびれ部を有する非イオン注入領域と、該非イオン注入領域によって囲まれ、該くびれ部を挟んで対向して設けられ、及び前記積層構造体の表面から前記チャネル活性層よりも深い位置にまで達する半絶縁性の第1及び第2イオン注入層とに区画する工程と、
前記積層構造体の表面に平面的にみて前記くびれ部を中心として、その周辺の前記第1及び第2膨大部及び前記第1及び第2イオン注入層の一部分にわたる内側領域を設定し、該内側領域の外周領域を、前記積層構造体の表面から前記半絶縁性基板が露出するまでエッチングして、第1及び第2メサ膨大部と第1及び第2メサイオン注入領域とを含む、メサ構造部を形成する工程と、
前記第1及び第2メサ膨大部を覆う第1及び第2金属主電極をそれぞれ形成する工程と、
前記第1及び第2金属主電極間を、該第1及び第2金属主電極間方向と直交する方向に延在する第1開口部であって、前記くびれ部の非イオン注入領域の表面及び前記第1及び第2メサイオン注入領域の表面の一部分を連続的に露出する細長の当該第1開口部を有し、及び前記くびれ部の非イオン注入領域及び前記第1及び第2メサイオン注入領域を覆う第1レジスト層を形成する工程と、
前記第1開口部の幅と同一幅で連通するとともに、該第1開口部の延在方向の両端側から前記メサ構造部外へと延在する第2開口部を有し、及び前記第1レジスト層と前記第1及び第2金属主電極とを含む前記基板の上側全面を覆う第2レジスト層を形成する工程と、
前記第2レジスト層と前記第2開口部とを含む上側全面に金属層を蒸着形成した後にリフトオフ工程を行って、前記第1及び第2レジスト層を除去して前記金属層の残存部分で金属制御電極を形成するとともに、該金属制御電極と前記第1及び第2メサイオン注入領域との間に空隙を形成する工程と
を含むことを特徴とする半導体素子の製造方法。 - 半絶縁性基板上に、チャネル活性層を中間層として含む、化合物半導体の積層構造体を形成する工程と、
前記積層構造体に対し、イオン注入を行って、第1及び第2膨大部及びこれら膨大部間を連結するくびれ部を有する非イオン注入領域と、該非イオン注入領域によって囲まれ、該くびれ部を挟んで対向して設けられ、及び前記積層構造体の表面から前記チャネル活性層よりも深い位置にまで達する半絶縁性の第1及び第2イオン注入層とに区画する工程と、
前記積層構造体の表面に平面的にみて前記くびれ部を中心として、その周辺の前記第1及び第2膨大部及び前記第1及び第2イオン注入層の一部分にわたる内側領域を設定し、該内側領域の外周領域を、前記積層構造体の表面から前記イオン注入によるイオンが到達していない層が露出するまでエッチングして、第1及び第2メサ膨大部と第1及び第2メサイオン注入領域とを含む、メサ構造部を形成する工程と、
前記第1及び第2メサ膨大部を覆う第1及び第2金属主電極をそれぞれ形成する工程と、
前記第1及び第2金属主電極間を、該第1及び第2金属主電極間方向と直交する方向に延在する第1開口部であって、前記くびれ部の非イオン注入領域の表面及び前記第1及び第2メサイオン注入領域の表面の一部分を連続的に露出する細長の当該第1開口部を有し、及び前記くびれ部の非イオン注入領域及び前記第1及び第2メサイオン注入領域を覆う第1レジスト層を形成する工程と、
前記第1開口部の幅と同一幅で連通するとともに、該第1開口部の延在方向の両端側から前記メサ構造部外へと延在する第2開口部を有し、及び前記第1レジスト層と前記第1及び第2金属主電極とを含む前記基板の上側全面を覆う第2レジスト層を形成する工程と、
前記第2レジスト層と前記第2開口部とを含む上側全面に金属層を蒸着形成した後にリフトオフ工程を行って、前記第1及び第2レジスト層を除去して前記金属層の残存部分で金属制御電極を形成するとともに、該金属制御電極と前記第1及び第2メサイオン注入領域との間に空隙を形成する工程と
を含むことを特徴とする半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016348A JP4822667B2 (ja) | 2004-01-23 | 2004-01-23 | 半導体素子及びその製造方法 |
US11/040,016 US7608864B2 (en) | 2004-01-23 | 2005-01-24 | High electron mobility transistor with mesa structure and reduced gate leakage current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016348A JP4822667B2 (ja) | 2004-01-23 | 2004-01-23 | 半導体素子及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005209969A JP2005209969A (ja) | 2005-08-04 |
JP2005209969A5 JP2005209969A5 (ja) | 2007-03-01 |
JP4822667B2 true JP4822667B2 (ja) | 2011-11-24 |
Family
ID=34792475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004016348A Expired - Fee Related JP4822667B2 (ja) | 2004-01-23 | 2004-01-23 | 半導体素子及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7608864B2 (ja) |
JP (1) | JP4822667B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4509031B2 (ja) * | 2003-09-05 | 2010-07-21 | サンケン電気株式会社 | 窒化物半導体装置 |
US9601638B2 (en) * | 2011-10-19 | 2017-03-21 | Nxp Usa, Inc. | GaN-on-Si switch devices |
US9245736B2 (en) * | 2013-03-15 | 2016-01-26 | Semiconductor Components Industries, Llc | Process of forming a semiconductor wafer |
WO2019008658A1 (ja) * | 2017-07-04 | 2019-01-10 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6049676A (ja) * | 1983-08-29 | 1985-03-18 | Fujitsu Ltd | 半導体装置 |
JPS62291972A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH07120791B2 (ja) * | 1986-07-10 | 1995-12-20 | 富士通株式会社 | 半導体装置 |
JPH02188930A (ja) * | 1989-01-17 | 1990-07-25 | Sumitomo Electric Ind Ltd | 電界効果型トランジスタおよびその製造方法 |
JPH0366135A (ja) * | 1989-08-04 | 1991-03-20 | Fujitsu Ltd | 化合物半導体装置 |
EP0503731B1 (fr) * | 1991-03-15 | 1998-12-02 | Laboratoires D'electronique Philips S.A.S. | Procédé de réalisation d'un transistor à haute mobilité électronique intégré |
JPH05182991A (ja) * | 1991-11-07 | 1993-07-23 | Mitsubishi Electric Corp | ヘテロ接合fet及びその製造方法 |
JPH05235045A (ja) * | 1992-02-20 | 1993-09-10 | Mitsubishi Electric Corp | 電界効果トランジスタ |
JP3102947B2 (ja) * | 1992-04-13 | 2000-10-23 | 日本電信電話株式会社 | ヘテロ接合型電界効果トランジスタの素子間分離方法 |
JPH0661269A (ja) * | 1992-08-11 | 1994-03-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH07273296A (ja) * | 1994-04-01 | 1995-10-20 | Nippon Steel Corp | 半導体装置 |
JPH08115924A (ja) * | 1994-08-22 | 1996-05-07 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタおよびその製造方法 |
US5739557A (en) * | 1995-02-06 | 1998-04-14 | Motorola, Inc. | Refractory gate heterostructure field effect transistor |
JPH08279520A (ja) * | 1995-04-10 | 1996-10-22 | Matsushita Electric Ind Co Ltd | 化合物半導体装置およびその製造方法 |
JPH09139494A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法,及び半導体装置 |
JPH09298295A (ja) * | 1996-05-02 | 1997-11-18 | Honda Motor Co Ltd | 高電子移動度トランジスタ及びその製造方法 |
JP3674812B2 (ja) * | 1997-11-27 | 2005-07-27 | 株式会社デンソー | 半導体装置の製造方法およびマスク材 |
JP2000150535A (ja) * | 1998-11-09 | 2000-05-30 | Fujitsu Quantum Device Kk | 電界効果トランジスタとその製造方法 |
JP3610951B2 (ja) * | 2002-01-16 | 2005-01-19 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2004
- 2004-01-23 JP JP2004016348A patent/JP4822667B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-24 US US11/040,016 patent/US7608864B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7608864B2 (en) | 2009-10-27 |
JP2005209969A (ja) | 2005-08-04 |
US20050161704A1 (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1843390B1 (en) | Semiconductor device provided with mis structure and method for manufacturing the same | |
JP4077731B2 (ja) | 化合物半導体装置およびその製造方法 | |
JP5487613B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR20080030050A (ko) | Ⅲ족 질화물 인헨스먼트 모드 소자 | |
JP2008311355A (ja) | 窒化物半導体素子 | |
JP2006086354A (ja) | 窒化物系半導体装置 | |
KR20140023892A (ko) | 갈륨 나이트라이드 트랜지스터에 대한 이온주입 및 자기정합형 게이트 구조 | |
JP2005191022A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2008263146A (ja) | 半導体装置およびその製造方法 | |
CN111370300B (zh) | 氮化镓高电子移动率晶体管的栅极结构的制造方法 | |
JP2008147593A (ja) | Mis構造を内蔵するhemt | |
JP5365062B2 (ja) | 半導体装置及びその製造方法 | |
JP2006339606A (ja) | 半導体装置及びその製造方法 | |
JP4822667B2 (ja) | 半導体素子及びその製造方法 | |
CN114975614A (zh) | 高电子迁移率晶体管及其制作方法 | |
KR101243836B1 (ko) | 반도체 소자 및 그 형성 방법 | |
JP5163095B2 (ja) | 半導体装置及びその製造方法 | |
WO2015006131A1 (en) | Method to fabricate self-aligned isolation in gallium nitride devices and integrated circuits | |
JPH1140578A (ja) | 半導体装置及びその製造方法 | |
KR102135163B1 (ko) | 반도체 소자 및 그 제작 방법 | |
TWI538208B (zh) | 用於氮化鎵電晶體之離子植入及自行對準閘極結構 | |
JP3434623B2 (ja) | 電界効果トランジスタ | |
KR102658051B1 (ko) | 화합물 반도체 소자 | |
JP2010067690A (ja) | 化合物半導体装置およびその製造方法 | |
JP2005327890A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070111 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4822667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |