JP4509031B2 - 窒化物半導体装置 - Google Patents
窒化物半導体装置 Download PDFInfo
- Publication number
- JP4509031B2 JP4509031B2 JP2005513619A JP2005513619A JP4509031B2 JP 4509031 B2 JP4509031 B2 JP 4509031B2 JP 2005513619 A JP2005513619 A JP 2005513619A JP 2005513619 A JP2005513619 A JP 2005513619A JP 4509031 B2 JP4509031 B2 JP 4509031B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- layer
- buffer region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 147
- 150000004767 nitrides Chemical class 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 112
- 239000004020 conductor Substances 0.000 claims description 64
- 239000010703 silicon Substances 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 26
- 239000000126 substance Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 229910052738 indium Inorganic materials 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 150000003377 silicon compounds Chemical class 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 171
- 239000010408 film Substances 0.000 description 82
- 229910002601 GaN Inorganic materials 0.000 description 47
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 23
- -1 gallium nitride compound Chemical class 0.000 description 16
- 239000012535 impurity Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 13
- 229910052733 gallium Inorganic materials 0.000 description 11
- 229910002704 AlGaN Inorganic materials 0.000 description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 10
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- FGUJWQZQKHUJMW-UHFFFAOYSA-N [AlH3].[B] Chemical compound [AlH3].[B] FGUJWQZQKHUJMW-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 229910016455 AlBN Inorganic materials 0.000 description 4
- 229910052582 BN Inorganic materials 0.000 description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- SRCJDTOFMBRRBY-UHFFFAOYSA-N boron indium Chemical compound [B].[In] SRCJDTOFMBRRBY-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、漏れ電流の小さいＭＥＳＦＥＴやＨＥＭＴ等の窒化物半導体装置に関する。
窒化ガリウム系化合物半導体を用いたメタル・セルコンダクタ電界効果トランジスタ即ちＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や高電子移動度トランジスタ即ちＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の半導体デバイスは公知である。
従来の典型的な窒化ガリウム系化合物半導体を用いた半導体デバイスにおいては、サファイア基板の上にバッファ領域を介して窒化ガリウム系化合物半導体が形成されている。しかし、サファイア基板は硬度が高いため、このタイシング等を生産性良く行うことが困難であり、且つ高価である。サファイア基板の欠点を解決するためにシリコン又はシリコン化合物から成る基板を使用することが特開２００３−５９９４８号公報（以下、特許文献と言う。）に開示されている。
上記特許文献に開示されたデバイスにおけるバッファ領域は、例えば、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）から成る第１の層と例えばＧａＮから成る第２の層との複合層が複数回繰返して配置された構造を有する。この多層構造のバッファ領域は、この上にエピタキシャル成長される窒化物半導体の結晶性や平坦性の向上に寄与する。
ところで、この種の窒化ガリウム系化合物半導体デバイスにおいて、バッファ領域の上に形成される窒化ガリウム系化合物半導体層の厚みは、この窒化ガリウム系化合物半導体層の上面に形成された対の電極間の距離（ドレイン電極とソース電極との距離）に比較して小さい。例えばバッファ領域の上に形成される窒化ガリウム系化合物半導体層の厚みは０．２〜３．０μｍ程度であり、ドレイン電極とソース電極との間隔は５〜２０μｍ程度である。また、シリコン基板を使用した上述の窒化ガリウム系化合物半導体デバイスにおいて、バッファ領域を構成する第１の層としてのＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層と第２の層としてのＧａＮ層とのヘテロ接合によってＧａＮ層に２次元電子ガス即ち２ＤＥＧ（Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が生成され、ＧａＮ層の抵抗が低下する。またバッファ領域を構成する第１の層としてのＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層は厚みが薄いために容易に量子力学的なトンネル効果を起こす。このため、窒化ガリウム系化合物半導体デバイスとして例えばＨＥＭＴを構築した場合には、デバイスのオフ時、即ちゲート電極の下側に広がる空乏層によって電子走行層の上面側に形成されたチャネルが閉じられた時に、ドレイン電極とソース電極との間にバッファ領域及びシリコン基板を介して図１で破線で示す漏れ電流ＩＡが流れる。また、この漏れ電流によってシリコン基板の電位が上がり、シリコン基板とソース電極との間の電位差が大きくなる。シリコン基板とソース電極との間の電位差が大きくなると、基板、バッファ領域及び半導体領域の側面に電界が集中し、側面が高電界状態になる。また、基板、バッファ領域及び半導体領域の側面の結晶性は外部に露出していること及び半導体素子の切り出しの影響を受けていることによって必ずしも良くない。このため、バッファ領域及び半導体領域の側面が高電界状態になると、ＨＥＭＴが破壊する虞がある。また、ドレイン電極とソース電極との間に上述の基板及びバッファ領域の内部を通って流れる漏れ電流ＩＡの他に、比較的低抵抗な（ＨＥＭＴ等の）半導体素子の側面を通じて図１で点線で示す漏れ電流ＩＢも流れる。この結果、ドレイン電極とソース電極との間の漏れ電流全体の値、即ちＩＡとＩＢとの和の値が大きくなる。ＨＥＭＴ等においては、漏れ電流の大きさによってドレイン電極とソース電極との間の耐圧が決定されるので、漏れ電流が大きくなると必然的に耐圧が低下する。また、漏れ電流が大きいことによって半導体素子が破壊する虞れがある。
上述の問題は、上記特許文献に示されている抵抗性基板であるシリコン基板を使用し、この上に上述した多層構造のバッファ領域を形成した窒化ガリウム系化合物半導体デバイスにおいて顕著に生じるが、サファイア基板の上に低温バッファ層を介して窒化ガリウム系化合物半導体層を形成して成る窒化ガリウム系化合物半導体デバイスにおいても発生する虞れがある。また、シリコンカーバイド（ＳｉＣ）から成る基板を使用した窒化ガリウム系化合物半導体デバイス等においても発生する虞れがある。また、上述の問題は、ＨＥＭＴに限ることなく、ＨＥＭＴと同様に半導体領域の表面上に少なくとも第１及び第２の電極が配置された別の窒化物半導体装置においても発生する虞れがある。
特開２００３−５９９４８号公報
従って、本発明が解決しようとする課題は、バッファ領域を有する窒化物半導体装置は漏れ電流が大きいことである。そこで、本発明の目的は、漏れ電流の小さい窒化物半導体装置を提供することにある。
上記課題を解決するための本発明は、基板と、該基板の一方の主面上に配置されたバッファ領域と、前記バッファ領域の上に配置された少なくとも１つの窒化物系化合物半導体層を含んでいる半導体領域と、前記半導体領域の表面上に配置された少なくとも第１及び第２の電極とを備えた窒化物系化合物半導体装置であって、
前記半導体領域と前記バッファ領域とのいずれか一方又は両方の側面に配置された絶縁膜と、
前記絶縁膜の上に配置された導体膜と
を有していることを特徴とする窒化物系化合物半導体装置に係わるものである。
前記半導体領域と前記バッファ領域とのいずれか一方又は両方の側面に配置された絶縁膜と、
前記絶縁膜の上に配置された導体膜と
を有していることを特徴とする窒化物系化合物半導体装置に係わるものである。
前記半導体領域の側面は前記半導体領域の表面から前記基板に向って末広がり状の傾斜を有し、前記絶縁膜が前記半導体領域の側面に形成され、前記導体膜が前記半導体領域の側面に前記絶縁膜を介して対向していることが望ましい。
前記半導体領域と前記バッファ領域との両方が傾斜している側面を有し、前記半導体領域と前記バッファ領域との両方の側面に絶縁膜が形成され、前記導体膜が前記半導体領域と前記バッファ領域との両方の側面に絶縁膜を介して対向していることが望ましい。
前記基板は前記バッファ領域の側面に連続して傾斜している側面を有し、前記基板の側面にも絶縁膜が形成され、前記導体膜が前記基板の側面の絶縁膜の上にも延在していることが望ましい。
前記導体膜を所定電位又は固定電位とするために、前記導体膜が前記基板又は前記バッファ領域又は前記半導体領域又は電位安定化手段に電気的に接続されていることが望ましい。
前記基板又は前記バッファ領域又は前記半導体領域に電極が設けられ、この電極に前記導体膜が接続されていることが望ましい。ＨＥＭＴ等の電界効果型トタンジスタの場合には、前記導体膜をソース電極又はドレイン電極又はゲート電極に接続することができる。
前記基板はシリコン又はシリコン化合物又はサファイアから成ることが望ましい。
前記基板はシリコン又はシリコン化合物から成り、
前記バッファ領域は、
化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ｘ及びｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料を主成分とする第１の層と、
化学式ＡｌａＭｂＧａ１−ａ−ｂＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される材料を主成分とする前記第２の層と
の複合層から成ることが望ましい。
前記バッファ領域は、
化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ｘ及びｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料を主成分とする第１の層と、
化学式ＡｌａＭｂＧａ１−ａ−ｂＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される材料を主成分とする前記第２の層と
の複合層から成ることが望ましい。
前記バッファ領域は、前記第１及び第２の層が複数回繰り返して配置された積層体から成ることが望ましい。
窒化物半導体装置は、更に、前記第１の電極と前記第２の電極との間の電流を制御する制御電極を有し、前記半導体領域は、前記制御電極で制御される半導体スイッチ素子を形成するための領域であることが望ましい。
本発明においては、半導体領域とバッファ領域とのいずれか一方又は両方の側面が絶縁膜によって被覆され、更にこの上に導体膜が形成されているので、半導体領域の側面に沿って流れる漏れ電流を低減することができる。即ち、絶縁膜による半導体領域及び／又はバッファ領域の側面の保護による漏れ電流の低減のみでなく、導体膜と絶縁膜との組み合せによって半導体領域及び／又はバッファ領域の側面の電界集中が緩和されると共に、空乏層が形成されて半導体領域及び／又はバッファ領域の側面の高抵抗化が達成され、ここを流れる漏れ電流が小さくなる。漏れ電流が小さくなると、半導体装置の耐圧及び耐破壊性が向上する。
１、１ａ，１ｂ 基板
２、１ａ，２ｂ，２ｃ バッファ領域
３、３ａ 半導体領域
４ ソース電極（第１の電極）
５ ドレイン電極（第２の電極）
６ ゲート電極
７ 絶縁膜
８ 導体膜
９ コンタクト電極
１７ 傾斜側面
２、１ａ，２ｂ，２ｃ バッファ領域
３、３ａ 半導体領域
４ ソース電極（第１の電極）
５ ドレイン電極（第２の電極）
６ ゲート電極
７ 絶縁膜
８ 導体膜
９ コンタクト電極
１７ 傾斜側面
次に、図１〜図９を参照して本発明に従う実施形態を説明する。
図１に示す本発明の実施例１に係わる窒化物半導体装置としてのＨＥＭＴは、導電性を有するシリコンから成るサブストレート即ち基板１とバッファ領域２とＨＥＭＴ素子用の窒化物半導体領域３と第１の電極としてのソース電極４と第２の電極としてのドレイン電極５と制御電極としてのゲート電極６と絶縁膜７と導体膜８とコンタクト電極９と固着用金属層１０とから成る。
基板１は、一方の主面１１と他方の主面１２とを有し、導電型決定不純物としてＰ（リン）等の５族元素を含むｎ型シリコン単結晶から成る。この基板１のバッファ領域２が配置されている側の主面１１は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面である。この基板１の不純物濃度は、例えば１×１０１３ｃｍ−３〜１×１０１６ｃｍ−３であり、この基板１の抵抗率は比較的高い値、例えば１．０Ω・ｃｍ〜１ｋΩ・ｃｍ程度である。基板１は、比較的厚い約３５０μｍの厚みを有し、半導体領域３及びバッファ領域２の支持体として機能する。
基板１の一方の主面１１を被覆するように配置されたバッファ領域２は図１では１つの層で示されているが、実際には図３に示すように複数の第１の層１３と複数の第２の層１４とから成る。第１の層１３と第２の層１４とは交互に複数回繰返して配置されている。図３では、図示の都合上、積層構造即ち多層構造のバッファ領域２の一部のみが示されているが、実際には、バッファ領域２は２０個の第１の層１３と２０個の第２の層１４とを有する。
バッファ領域２の第１の層１３は、次の化学式で示される材料から成ることが望ましい。
ＡｌｘＭｙＧａ１−ｘ−ｙＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ｘ及びｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値である。
ＡｌｘＭｙＧａ１−ｘ−ｙＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ｘ及びｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値である。
即ち、上記化学式に従う第１の層１３の好ましい材料は、例えばＡｌＮ（窒化アルミニウム）、又はＡｌＧａＮ（窒化ガリウム アルミニウム）、又はＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、又はＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）、又はＡｌＩｎＢＧａＮ（窒化ガリウム ボロン インジウム アルミニウム）、又はＡｌＩｎＮ（窒化 インジウム アルミニウム）、又はＡｌＢＮ（窒化ボロン アルミニウム）、又はＡｌＩｎＢＮ（窒化ボロン インジウム アルミニウム）である。
第１の層１３がＩｎ（インジウム）及びＢ（ボロン）含まない場合の第１の層１３の材料は、次の化学式で示される。
ＡｌｘＧａ１−ｘＮ
ここで、ｘは０＜ｘ≦１を満足する任意の数値である。この化学式に従う
第１の層１３は、ＡｌＮ（窒化アルミニウム）又はＡｌＧａＮ（窒化ガリウム アルミニウム）である。図１の実施例１では、前記化学式のｘが１とされた材料に相当するＡｌＮ（窒化アルミニウム）が第１の層１３に使用されている。
ＡｌｘＧａ１−ｘＮ
ここで、ｘは０＜ｘ≦１を満足する任意の数値である。この化学式に従う
第１の層１３は、ＡｌＮ（窒化アルミニウム）又はＡｌＧａＮ（窒化ガリウム アルミニウム）である。図１の実施例１では、前記化学式のｘが１とされた材料に相当するＡｌＮ（窒化アルミニウム）が第１の層１３に使用されている。
極く薄い絶縁性を有する膜から成る第１の層１３の格子定数及び熱膨張係数は第２の層１４よりもシリコン基板１に近い。この第１の層１３に必要に応じてｎ型又はｐ型の導電型決定不純物を添加することができる。
バッファ領域２の第２の層１４は、次の化学式で示される材料から成ることが望ましい。
ＡｌａＭｂＧａ１−ａ−ｂＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値である。
ＡｌａＭｂＧａ１−ａ−ｂＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値である。
即ち、上記化学式に従う第２の層１４の好ましい材料は、例えばＧａＮ（窒化ガリウム）又はＡｌＧａＮ（窒化ガリウム アルミニウム）、又はＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、又はＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）又はＡｌＩｎＢＧａＮ（窒化ガリウム ボロン インジウム アルミニウム）、又はＡｌＩｎＮ（窒化 インジウム アルミニウム）、又はＡｌＢＮ（窒化ボロン アルミニウム）、又はＡｌＩｎＢＮ（窒化ボロン インジウム アルミニウム）、又はＩｎＧａＮ（窒化ガリウム インジウム）、又はＢＧａＮ（窒化ガリウム ボロン）、又はＩｎＢＧａＮ（窒化ガリウム ボロン インジウム）、又はＩｎＮ（窒化 インジウム）、又はＢＮ（窒化ボロン）又はＩｎＢＮ（窒化ボロン インジウム）ある。
第２の層１４がＩｎ及びＢを含まない場合の第２の層１４の材料は、次の化学式で示される。
ＡｌａＧａ１−ａＮ
この化学式において、ａ＝０の場合の第２の層１４はＧａＮである。第２の層１４にｐ型又はｎ型の導電型決定不純物を含めることができる。第２の層１４にＡｌ（アルミニウム）を含める場合には、Ａｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐために上の化学式におけるアルミニウムの割合を示すａを０．８よりも小さくすることが望ましい。なお、この実施例１の第２の層１４は、上記２つの化学式におけるａ＝０、ｂ＝０に相当するＧａＮから成る。
ＡｌａＧａ１−ａＮ
この化学式において、ａ＝０の場合の第２の層１４はＧａＮである。第２の層１４にｐ型又はｎ型の導電型決定不純物を含めることができる。第２の層１４にＡｌ（アルミニウム）を含める場合には、Ａｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐために上の化学式におけるアルミニウムの割合を示すａを０．８よりも小さくすることが望ましい。なお、この実施例１の第２の層１４は、上記２つの化学式におけるａ＝０、ｂ＝０に相当するＧａＮから成る。
バッファ領域２の第１の層１３の好ましい厚みは、量子力学的トンネル効果を得ることができる０．５ｎｍ〜５０ｎｍ即ち５〜５００オングストロームである。第１の層１３の厚みが０．５ｎｍ未満の場合にはバッファ領域２の上面に形成される半導体領域３の平坦性が良好に保てなくなる。第１の層１３の厚みが５０ｎｍを超えると、第１の層１３と第２の層１４との格子不整差、及び第１の層１３と基板１との熱膨張係数差に起因して第１の層１３内に発生する引っ張り歪みにより、第１の層１３内にクラックが発生する虞れがある。
第２の層１４の好ましい厚みは、０．５ｎｍ〜２００ｎｍ即ち５〜２０００オングストロームである。第２の層１４の厚みが０．５ｎｍ未満の場合には、第１の層１３、及びバッファ領域２上に成長される半導体領域３を平坦に成長させることが困難になる。また、第２の層１４の厚みが２００ｎｍを超えると、第２の層１４と第１の層１３との格子不整に起因して第２の層１４内に発生する圧縮応力により、半導体領域３に悪影響を及ぼし、ＨＥＭＴの特性が劣化する。
更に好ましくは、第２の層１４の厚みを第１の層１３の厚みより大きくするのがよい。このようにすれば、第１の層１３と第２の層１４との格子定数の差及び第１の層１３と基板１との熱膨張係数差に起因して第１の層１３に発生する歪みの大きさを第１の層１３にクラックが発生しない程度に抑えること及びＨＥＭＴの特性の劣化を良好に抑えることができる。
更に好ましくは、第２の層１４の厚みを第１の層１３の厚みより大きくするのがよい。このようにすれば、第１の層１３と第２の層１４との格子定数の差及び第１の層１３と基板１との熱膨張係数差に起因して第１の層１３に発生する歪みの大きさを第１の層１３にクラックが発生しない程度に抑えること及びＨＥＭＴの特性の劣化を良好に抑えることができる。
ＨＥＭＴを構成するための半導体領域３は、例えば非ドープＧａＮから成る電子走行層１５と例えば非ドープＡｌ０．２Ｇａ０．８Ｎから成る電子供給層１６とを有している。バッファ領域２の上に配置された電子走行層１５はチャネル層又は２次元電子ガス形成層とも呼ぶことができるものであり、例えば、５００ｎｍの厚みを有する。電子走行層１５は導電型不純物がドープされていない領域である。
電子走行層１５の上に配置された電子供給層１６は、電子走行層１５に電子を供給する。この電子供給層１６は電子走行層１５と異なる窒化物材料で形成されているので、電子走行層１５との間にヘテロ接合が生じる。この電子供給層１６は導電型不純物がドープされていない領域であるが、ｎ型半導体と同様な特性を示すｎライク領域である。なお電子供給層１６にｎ型不純物（例えばシリコン）をドープすることができる。
バッファ領域２の第１及び第２の層１３、１４、半導体領域３の電子走行層１５及び電子供給層１６は前記特許文献１に開示されている周知のＭＯＣＶＤ装置を使用したエピタキシャル成長法によって基板１の上に順次に形成される。バッファ領域２及び半導体領域３は、１０００℃よりも高い例えば１１２０℃の温度でエピタキシャル成長させる。
ソース電極４及びドレイン電極５は電子供給層１６にオーミック接触し、ゲート電極６は電子供給層１６にショットキー接触している。なお、ソース電極４及びドレイン電極５と電子供給層１６との間にｎ型不純物濃度の高いコンタクト層を設けることができる。また、電子供給層１６にｎ型不純物を導入する時には、電子走行層１５と電子供給層１６との間に非ドープのＡｌＧａＮ又はＡｌＮから成るスペーサ層を設けることができる。ドレイン電極５とゲート電極６との間隔は、半導体領域３の厚みよりも大きい。
バッファ領域２と半導体領域３と基板１の一部とからなる部分の側面１７は半導体領域３の表面から基板１に向って末広り状に傾斜している。この傾斜側面１７はエッチングによって形成されている。傾斜側面１７の半導体領域３の表面に対する好ましい角度は２０度〜７０度であり、鈍角である。
絶縁膜７即ち誘電体膜は傾斜側面１７を覆い且つ半導体領域３の表面の一部及び基板１の段部１８の一部を覆っている。即ち、基板１の側面の一部、バッファ領域２の第１及び第２の層１３、１４の側面、電子走行層１５の側面及び電子供給層１６の側面が傾斜し、これ等が絶縁膜７で覆われている。
絶縁膜７は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘここでｘは０〜１の間の数値）、酸化アルミニウム（Ａｌ２Ｏ３）等で形成される。絶縁膜７を厚くしすぎると、後述する導体膜８による電界緩和効果が良好に得られなくなる。一方、絶縁膜７を薄くしすぎると、絶縁膜７の絶縁破壊や電流リークが発生することがある。このため、絶縁膜７の厚みは、０．１〜１μｍに設定するのが良い。絶縁膜７の厚みはこの誘電率を考慮して調整される。
導体膜８は絶縁膜７の上に配置され、例えばニッケル等の金属又は厚膜導体のような導電性材料で形成される。この導体膜８は絶縁膜７を介して傾斜側面１７の全部に対向していると共に、基板１の両主面１１、１２に対して平行な段部１８の上にも延在し、段部１８上のコンタクト電極９に接続されている。
コンタクト電極９は、例えばＴｉ（チタン）とＮｉ（ニッケル）を順次積層した金属積層体から成り、シリコン基板１の露出した段部１８に良好にオーミックコンタクトしている。従って、導体膜８は、コンタクト電極９を介してシリコン基板１と低抵抗接続され、基板１とほぼ同一の電位に固定される。この実施例のシリコン基板１の電位は実質的に一定であるので、シリコン基板１が導体膜８に所望の電位を付与する電位付与手段として機能している。また、コンタクト電極９が電位付与手段としてのシリコン基板１に導体膜８を接続するための接続手段として機能している。
基板１の他方の主面１２に形成された固着用金属層１０は、ＨＥＭＴから成る半導体素子を図示が省略されている支持板に固着する時に使用される。
ソース電極４とゲート電極６との間にチャネル形成可能な制御電圧が印加され、ドレイン電極５とソース電極４との間に所定の駆動電圧が印加されると、ソース電極４からドレイン電極５に向って電子が流れる。この時、電子供給層１６は極く薄い膜であるので、横方向には絶縁物として機能し、縦方向には導電体として機能する。従って、ＨＥＭＴの動作時には、ソース電極４、電子供給層１６、電子走行層１５、電子供給層１６、ドレイン電極５の経路で電子が流れる。この電子の流れ即ちドレイン電極５からソース電極４への電流の流れはゲート電極６に印加される制御電圧で調整される。
電子走行層１５のチャネルをオフにする電圧がゲート電極６に印加されると、電子走行層１５の横方向電流即ち基板１に平行な電流は零又はほぼ零になる。しかし、この時、ドレイン電極５とソース電極４との間にバッファ領域２及び基板１を通って図１で鎖線で示す漏れ電流ＩＡが流れる。この漏れ電流ＩＡはバッファ領域２及び基板１の内部を流れる。既に説明したように、バッファ領域２は例えばＡｌＮ（窒化アルミニウム）から成る第１の層１３と例えばＧａＮから成る第２の層１４とのヘトロ接合を含むので、例えばＧａＮから成る第２の層１４に２次元電子ガス即ち２ＤＥＧが生成され、第２の層１４の抵抗値が低下し、第２の層１４を通る横方向電流が流れ、この横方向電流が漏れ電流となる。また、基板１は導電性を有するので、この基板１を通る漏れ電流が流れる。図１では、バッファ領域２及び基板１の内部のみを流れる電流成分が漏れ電流ＩＡで示されている。図１のＨＥＭＴでは内部のみを流れる漏れ電流ＩＡの他に、図１で点線で示すように基板１、バッファ領域２及び半導体領域３の側面を通る漏れ電流ＩＢも存在する。本発明では、この側面を通る漏れ電流ＩＢが導体膜８と絶縁膜７との組み合せによって低減されている。即ち、ＨＥＭＴのオフ時において、バッファ領域２と基板１とのいずれか一方又は両方に横方向電流が流れている時には、バッファ領域２と基板１とのいずれか一方又は両方をほぼ導体とみなすことができる。従って、ドレイン電極５とソース電極４との間に印加されている電圧の大部分がドレイン電極５と基板１との間の縦方向部分及びソース電極４と基板１との間の縦方向部分に印加される。このため、傾斜側面１７の下端と上端との間の電圧も上記縦方向部分と同様に高くなる。しかし、側面１７が傾斜し、この下端から上端までの沿面距離が垂直側面の場合よりも長くなっている。この結果、側面１７における単位長さ当りの電圧即ち電界の強さが小さくなり、傾斜側面１７の漏れ電流ＩＢは垂直側面の場合の漏れ電流よりも小さくなる。また、傾斜側面１７に絶縁膜７を介して導体膜８が対向している。これにより、傾斜側面１７近傍における電界が緩和されると共に、傾斜側面１７に沿って空乏層が形成され、側面１７近傍の抵抗が高くなり、漏れ電流ＩＢが抑制される。既に説明したようにＨＥＭＴ等の半導体素子ではオフ時のドレイン電極５とソース電極４との間の漏れ電流のレベルで耐圧が決定されるので、漏れ電流が抑制されると、耐圧が必然的に向上する。また、漏れ電流に起因する半導体素子の破壊が防止される。
本実施例は、上述した傾斜側面１７、絶縁膜７及び導体膜８に基づくＨＥＭＴのオフ時の漏れ電流の増大の抑制効果を有する他に、次の効果も有する。
（１）低コストであり且つ加工性も良いシリコンから成る基板１を使用するので、材料コスト及び生産コストの削減が可能である。このため、ＨＥＭＴのコスト低減が可能である。
（２）基板１の一方の主面に形成されたバッファ領域２は、格子定数がシリコンとＧａＮとの間の値を有するＡｌＮから成る第１の層１３とＧａＮから成る第２の層１４の積層体で構成されているので、バッファ領域２は、シリコンから成る基板１の結晶方位を良好に引き継ぐことができる。この結果、バッファ領域２の一方の主面に、ＧａＮ系半導体領域３を結晶方位を揃えて良好に形成することができる。このため、半導体領域３の平坦性が良くなり、ＨＥＭＴの電気的特性も良くなる。もし、シリコンから成る基板１の一方の主面に、ＧａＮ半導体のみによって低温でバッファ層を形成した場合、シリコンとＧａＮとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れたＧａＮ系半導体領域を形成することはできない。
（３）ＡｌＮから成る第１の層１３とＧａＮから成る第２の層１４との積層体から成るバッファ領域２は、従来のＧａＮやＡｌＮの単一層から構成される低温バッファ層に比較して高温で結晶成長させることができる。このため、窒素源となるアンモニアを良好に分解させることができ、バッファ領域２はアモルファス層とならない。この結果、バッファ領域２の上に形成されるエピタキシャル成長層即ち半導体領域３の結晶欠陥の密度を十分に低くすることができる。
（４）基板１がサファイアに比較して熱伝導性に優れるシリコンから形成されるので、デバイスの動作中に発生する熱を基板１を通じて良好に放熱させることができ、デバイスの耐圧、利得等の諸特性が良好に得られる。
（５）シリコン基板１は窒化物系化合物半導体に比べて熱膨張係数が小さいため、熱不整に起因した引っ張り歪みがエピタキシャル層に加わる。このため、ＧａＮから成る電子走行層１５とＡＩＧａＮから成る電子供給層１６との間の界面の引っ張り応力を更に強めることができ、結果的にピエゾ電界効果を高めることができる。この結果、電子走行層１５即ちチャネルの電子密度をサファイア基板を使用したＨＥＭＴに比較して高濃度にすることができ、電子走行層１５即ちチャネルのシート抵抗を減少してドレイン電流を増大させることが可能となる。
（１）低コストであり且つ加工性も良いシリコンから成る基板１を使用するので、材料コスト及び生産コストの削減が可能である。このため、ＨＥＭＴのコスト低減が可能である。
（２）基板１の一方の主面に形成されたバッファ領域２は、格子定数がシリコンとＧａＮとの間の値を有するＡｌＮから成る第１の層１３とＧａＮから成る第２の層１４の積層体で構成されているので、バッファ領域２は、シリコンから成る基板１の結晶方位を良好に引き継ぐことができる。この結果、バッファ領域２の一方の主面に、ＧａＮ系半導体領域３を結晶方位を揃えて良好に形成することができる。このため、半導体領域３の平坦性が良くなり、ＨＥＭＴの電気的特性も良くなる。もし、シリコンから成る基板１の一方の主面に、ＧａＮ半導体のみによって低温でバッファ層を形成した場合、シリコンとＧａＮとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れたＧａＮ系半導体領域を形成することはできない。
（３）ＡｌＮから成る第１の層１３とＧａＮから成る第２の層１４との積層体から成るバッファ領域２は、従来のＧａＮやＡｌＮの単一層から構成される低温バッファ層に比較して高温で結晶成長させることができる。このため、窒素源となるアンモニアを良好に分解させることができ、バッファ領域２はアモルファス層とならない。この結果、バッファ領域２の上に形成されるエピタキシャル成長層即ち半導体領域３の結晶欠陥の密度を十分に低くすることができる。
（４）基板１がサファイアに比較して熱伝導性に優れるシリコンから形成されるので、デバイスの動作中に発生する熱を基板１を通じて良好に放熱させることができ、デバイスの耐圧、利得等の諸特性が良好に得られる。
（５）シリコン基板１は窒化物系化合物半導体に比べて熱膨張係数が小さいため、熱不整に起因した引っ張り歪みがエピタキシャル層に加わる。このため、ＧａＮから成る電子走行層１５とＡＩＧａＮから成る電子供給層１６との間の界面の引っ張り応力を更に強めることができ、結果的にピエゾ電界効果を高めることができる。この結果、電子走行層１５即ちチャネルの電子密度をサファイア基板を使用したＨＥＭＴに比較して高濃度にすることができ、電子走行層１５即ちチャネルのシート抵抗を減少してドレイン電流を増大させることが可能となる。
次に、図４を参照して実施例２のＭＥＳＦＥＴを説明する。但し、図４において、図１と実施的に同一の部分には同一の符号を付してその説明を省略する。
図４のＭＥＳＦＥＴは、図１のＨＥＭＴの半導体領域３の代わりに、ｎ型不純物としてＳｉがドープされたＧａＮ化合物半導体層から成るｎ型半導体領域３ａを設け、この他は図１と同一に形成したものである。即ち、図４のＭＥＳＦＥＴにおいて、シリコン基板１、バッファ領域２、ソース電極４、ドレイン電極５、ゲート電極６、絶縁膜７及び導体膜８は図１で同一符号で示すものと同様に形成されている。ｎ型半導体領域３ａはチャネル層又は活性層とも呼ぶことができるものであり、バッファ領域２の上に配置されている。ソース電極４及びゲート電極５はｎ型半導体領域３ａにオーミック接触し、ゲート電極６はｎ型半導体領域３ａにショットキー接触している。
図４のｎ型半導体領域３ａの側面は図１の半導体領域３と同様に傾斜し、絶縁膜７を介して導体膜８に対向している。図４では図１のコンタクト電極９の代りに導体膜８の延長部分９ａが設けられ、この延長部分９ａが基板１に直接に接触している。従って、図４の実施例２では、基板１が所定電位付与手段として機能し、延長部分９ａが導体膜８を基板１に接続する導体として機能している。勿論、図４においても図１のコンタクト電極９と同様なコンタクト電極を設け、これを介して導体膜８を基板１に接続することができる。
図４の実施例２によっても図１の実施例１と同様な効果を得ることができる。
実施例１及び２のバッファ領域２の構成を変えることができる。図５は、ＨＥＭＴ及びＭＥＳＦＥＴ等に使用可能な実施例３に従うＩｎ（インジウム）を含むバッファ領域２ａの一部を示す。この図５のバッファ領域２ａは、複数の第１の層１３ａと複数の第２の層１４ａとを交互に積層したものから成る。
第１の層１３ａの材料は次の化学式で示されるものから成ることが望ましい。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここで、ｘ、ｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する任意の数値である。
即ち、第１の層１３ａは、ＡｌＮ（窒化アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択されたもので形成される。図５の実施例の第１の層１３ａのより好ましい材料は、前記式のｘが０．５、ｙが０．０１とされた材料に相当するＡｌ０．５Ｉｎ０．０１Ｇａ０．４９Ｎである。第１の層１３ａは、絶縁性を有する極く薄い膜である。アルミニウムを含む第１の層１３ａの格子定数及び熱膨張係数はシリコン基板１の格子定数及び熱膨張係数と半導体領域３又は３ａの格子定数及び熱膨張係数との間の値を有する。
ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
ここで、ｘ、ｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する任意の数値である。
即ち、第１の層１３ａは、ＡｌＮ（窒化アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択されたもので形成される。図５の実施例の第１の層１３ａのより好ましい材料は、前記式のｘが０．５、ｙが０．０１とされた材料に相当するＡｌ０．５Ｉｎ０．０１Ｇａ０．４９Ｎである。第１の層１３ａは、絶縁性を有する極く薄い膜である。アルミニウムを含む第１の層１３ａの格子定数及び熱膨張係数はシリコン基板１の格子定数及び熱膨張係数と半導体領域３又は３ａの格子定数及び熱膨張係数との間の値を有する。
第２の層１４ａの材料は次の化学式で示されるものから成ることが望ましい。
ＡｌａＩｎｂＧａ１−ａ−ｂＮ
ここで、ａ、ｂは、０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足する任意の数値である。
即ち、第２の層１４ａは例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ及びＡｌＩｎＧａＮから選択されたもので形成される。図５の実施例の第２の層１４ａのより好ましい材料は、前記式のａが０．０５、ｂが０．３５とされた材料に相当するＡｌ０．０５Ｉｎ０．３５Ｇａ０．６Ｎである。第２の層１４ａの価電子帯と伝導帯との間のギャップ即ちバンドギャップが第１の層１３ａのバンドギャップよりも小さい。第１の層１３ａと第２の層１４ａとのいずれか一方又は両方にｐ型不純物又はｎ型不純物をドープすることができる。
ＡｌａＩｎｂＧａ１−ａ−ｂＮ
ここで、ａ、ｂは、０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足する任意の数値である。
即ち、第２の層１４ａは例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ及びＡｌＩｎＧａＮから選択されたもので形成される。図５の実施例の第２の層１４ａのより好ましい材料は、前記式のａが０．０５、ｂが０．３５とされた材料に相当するＡｌ０．０５Ｉｎ０．３５Ｇａ０．６Ｎである。第２の層１４ａの価電子帯と伝導帯との間のギャップ即ちバンドギャップが第１の層１３ａのバンドギャップよりも小さい。第１の層１３ａと第２の層１４ａとのいずれか一方又は両方にｐ型不純物又はｎ型不純物をドープすることができる。
図５の実施例のバッファ領域２ａは図１の実施例と同一の効果を有し、更に、バッファ領域２ａにインジウムが含まれているので、バッファ領域２ａにインジウムを含めない場合よりもバッファ領域２ａの熱膨張係数をシリコン基板１に近似させることができるという効果を有する。
図６は実施例４に従うＢ（ボロン）を含むバッファ領域２ｂの一部を示す。この変形されたバッファ領域２ｂは図１のＨＴＥＭ及び図４のＭＥＳＦＥＴ等の半導体装置に使用可能なものであって、第１及び第２の層１３ｂ、１４ｂの交互積層体から成る。
第１の層１３ｂの材料は次の化学式で示されるものから成ることが望ましい。
ＡｌｘＢｙＧａ１−ｘ−ｙＮ
ここで、ｘ、ｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する任意の数値である。
即ち、第１の層１３ｂは、例えばＡｌＮ（窒化アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、及びＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）から選択されたもので形成される。図６の実施例の第１の層１３ｂのより好ましい材料は、前記式のｘが０．５、ｙが０とされた材料に相当するＡｌ０．５Ｇａ０．５Ｎである。絶縁性を有する極く薄い膜から成る第１の層１３ｂの格子定数及び熱膨張係数は第２の層１４ｂよりもシリコン基板１に近い。
ＡｌｘＢｙＧａ１−ｘ−ｙＮ
ここで、ｘ、ｙは、０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する任意の数値である。
即ち、第１の層１３ｂは、例えばＡｌＮ（窒化アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、及びＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）から選択されたもので形成される。図６の実施例の第１の層１３ｂのより好ましい材料は、前記式のｘが０．５、ｙが０とされた材料に相当するＡｌ０．５Ｇａ０．５Ｎである。絶縁性を有する極く薄い膜から成る第１の層１３ｂの格子定数及び熱膨張係数は第２の層１４ｂよりもシリコン基板１に近い。
第２の層１４ｂの材料は次の化学式で示されるものから成ることが望ましい。
ＡｌａＢｂＧａ１−ａ−ｂＮ
ここで、ａ、ｂは、０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足する任意の数値である。
即ち、第２の層１４ｂはＡｌ、Ｂ及びＧａから選択された少なくとも１つの元素とＮとを含む層であり、例えばＧａＮ、ＢＮ、ＡｌＮ、ＢＧａＮ、ＡｌＧａＮ、ＡｌＢＮ及びＡｌＢＧａＮから選択されたもので形成される。図６の実施例の第２の層１４ｂのより好ましい材料は、前記式のａが０、ｂが０．３とされた材料に相当するＢ０．３Ｇａ０．７Ｎである。第２の層１４ｂの価電子帯と伝導率との間のギャップ即ちバンドギャップが第１の層１３ｂのバンドギャップよりも小さい。
第１の層１３ｂと第２の層１４ｂとのいずれか一方又は両方にｐ型不純物又はｎ型不純物をドープすることができる。
ＡｌａＢｂＧａ１−ａ−ｂＮ
ここで、ａ、ｂは、０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足する任意の数値である。
即ち、第２の層１４ｂはＡｌ、Ｂ及びＧａから選択された少なくとも１つの元素とＮとを含む層であり、例えばＧａＮ、ＢＮ、ＡｌＮ、ＢＧａＮ、ＡｌＧａＮ、ＡｌＢＮ及びＡｌＢＧａＮから選択されたもので形成される。図６の実施例の第２の層１４ｂのより好ましい材料は、前記式のａが０、ｂが０．３とされた材料に相当するＢ０．３Ｇａ０．７Ｎである。第２の層１４ｂの価電子帯と伝導率との間のギャップ即ちバンドギャップが第１の層１３ｂのバンドギャップよりも小さい。
第１の層１３ｂと第２の層１４ｂとのいずれか一方又は両方にｐ型不純物又はｎ型不純物をドープすることができる。
図６のバッファ領域２ｂは図１のバッファ領域２と同様な効果を有し、更に、第２の層１４ｂにボロンが含まれているので、第２の層１４ｂがボロンを含まない場合に比べて堅牢になり、クラックの発生を防いで第２の層１４ｂを比較的厚く形成することができるという効果を有する。
図７に示す実施例５のＨＥＭＴは、図１の実施例１のシリコン基板１をサファイア基板１ａに変形し、バッファ領域２を低温バッファ領域２ｃに変形し、ドレイン電極５を半導体領域３の表面の中央側に配置し、このドレイン電極５を包囲するようにゲート電極６とソース電極４を半導体領域３の表面の周囲側に環状に設け、ソース電極４に導体膜８を接続し、この他は図１と同一に形成したものである。
低温バッファ領域２ｃは、サファイア基板１ａの上に５００〜６００℃の温度でＧａＮ又はＡｌＮ又はＡｌＧａＮ又はこれらのいずれかから選択された複数の積層体又はこれらの全部の積層体をエピタキシャル成長させたものである。図７のサファイア基板１ａ及び低温バッファ領域２ｃの側面は図１のシリコン基板１及びバッファ領域２と同様に傾斜している。
バッファ領域２ｃ及び半導体領域３の傾斜側面１７に絶縁膜７を介して対向している導体膜８はこの延長部分９ｂを介してソース電極４に接続されている。半導体領域３の表面の周縁近傍に設けられたソース電極４は本来のソース電極機能の他に導体膜８に所定電位を付与するための機能を有する。導体膜８の延長部分９ｂは所定電位付与手段としてのソース電極４に導体膜８を接続する導体として機能している。従って、導体膜８の電位はソース電極４の電位に固定されている。
バッファ領域２ｃ及び半導体領域３の傾斜側面１７に絶縁膜７を介して対向している導体膜８はこの延長部分９ｂを介してソース電極４に接続されている。半導体領域３の表面の周縁近傍に設けられたソース電極４は本来のソース電極機能の他に導体膜８に所定電位を付与するための機能を有する。導体膜８の延長部分９ｂは所定電位付与手段としてのソース電極４に導体膜８を接続する導体として機能している。従って、導体膜８の電位はソース電極４の電位に固定されている。
図１、図４乃至図６の実施例においても半導体領域３の表面に図７と同様なパターンにソース電極４、ドレイン電極５及びゲート電極６を設け、ソース電極４に導体膜８を接続することができる。
図７の実施例においても、図１の実施例１と同様に傾斜側面１７と導体膜８とによる効果を得ることができる。
図８に示す実施例６のＨＥＭＴは図１のシリコン基板１をシリコンカーバイド（ＳｉＣ）基板１ｂに置き換え、バッファ領域２を図７と同様な低温バッファ領域２ｃに置き換え、コンタクト電極９を省略し、この他は図１と同様に形成したものである
図８の低温バッファ領域２ｃ及び半導体領域３はＳｉＣ基板１ｂの上にエピタキシャル成長させることによって形成されている。図８の導体膜８はＳｉＣ基板１ｂ、バッファ領域２ｃ及び半導体領域３の傾斜側面１７に絶縁膜７を介して対向しているが、ＳｉＣ基板１ｂ及び半導体領域３に対して電気的に接続されておらず、外部に設けられた電位付与手段手段２０に導体９ｃを介して接続されている。電位付与手段２０は所定の電位を導体膜８に与えることができるものであって、所定電位を有する外部電極又は外部導体又は外部半導体、又は所定電位を導体膜８に印加することができる電圧印加回路である。
図８において破線で示されている金属製支持板２１を電位付与手段２０の代りとして使用することができる。金属製支持板２１は固着用金属層１０に電気的及び機械的に結合され、例えばグランド等の所定電位を有している。この金属製支持板２１を電位付与手段として使用する時には、導体膜８をワイヤ等の導体９ｃを介して金属製支持板２１に接続する。
図８のように導体膜８が半導体領域３又は基板１又は基板１ｂに接続されない場合であっても、電位付与手段２０又は金属製支持板２１の機能で導体膜８の電位が固定されている限り傾斜側面１７における電界緩和効果が良好に得られ、漏れ電流が抑制される。
また、導体膜８が基板１又は１ｂ、又はソース電極４、又は電位付与手段２０、又は金属製支持板２等に接続されずに絶縁膜７上に配置されている場合であっても、導体膜８が半導体領域３及びバッファ領域２、２ａ，２ｂ、２ｃの側面１７の電位安定化に寄与し、漏れ電流が抑制される。
また、導体膜８が基板１又は１ｂ、又はソース電極４、又は電位付与手段２０、又は金属製支持板２等に接続されずに絶縁膜７上に配置されている場合であっても、導体膜８が半導体領域３及びバッファ領域２、２ａ，２ｂ、２ｃの側面１７の電位安定化に寄与し、漏れ電流が抑制される。
図１、図４、図５、図６及び図７の実施例においても導体膜８を図８と同様に電位付与手段２０又は金属製支持板２１に接続することができる。
図９の実施例７のＨＥＭＴは、図７の導体膜８を絶縁膜７を介して半導体領域３の側面にのみ対向させ、この他は図７と同一に形成したものである。この様に形成しても図７の実施例と同様な効果が得られる。なお、漏れ電流の大きな低減効果を得る時には、図７と同様に導体膜８を基板１ａまで延存させる。
図１及び図４乃至図８の実施例においても、図９と同様に導体膜８を半導体領域３又は３ａのみに対向させることができる。また、実施例１〜７の全てにおいて、導体層８及び絶縁膜７をバッファ領域２のみに対向させることができる。
本発明は上述の実施例及び変形例に限定されるものではなく、例えば更に次の変形が可能のものでである。
（１）図１、図５乃至図９のＨＥＭＴの半導体領域３を図４のＭＥＳＦＥＴの半導体領域３ａに置き換えることができる。
（２）シリコン基板１を使用する場合において、半導体領域３又は３ａのバッファ領域２又は２ａ又は２ｂに隣接する部分がｎ型半導体又はｎライク半導体の場合に、バッファ領域２又は２ａ又は２ｂの複数の第２の層１４の一部又は全部、又は第１及び第２の層１３，１４のいずれか一方又は両方にｐ型不純物を導入することができる。これにより、半導体領域３又は３ａとバッファ領域２又は２ａ又は２ｂとの間にｐｎ接合が形成されてバッファ領域２を通る漏れ電流が抑制される。また、バッファ領域２又は２ａ又は２ｂの中にｐｎ接合を形成し、バッファ領域２を通る漏れ電流を抑制することができる。
（３）バッファ領域２又は２ａ又は２ｂに漏れ電流を抑制するための第３の層を付加することができる。多層構造のバッファ領域２又は２ａ又は２ｂの中に漏れ電流抑制対策を施す場合であっても、傾斜側面１７及び導体膜８を設けると、漏れ電流の低減効果が更に大きくなる。
（４）ＨＥＭＴ及びＭＥＳＦＥＴ以外の絶縁ゲート型電界効果トランジスタ又はこれに類似の半導体素子に本発明を適用することができる。即ち半導体領域３又は３ａの表面上の第１及び第２の電極間の漏れ電流が問題になる全ての半導体素子に本発明を適用できる。
（５）側面１７は半導体領域３又は３ａの表面に対して２０〜７０度の傾斜を有していることが望ましいが、これ以外の角度でもよい。
（６）半導体領域３、３ａの各層を、ＧａＮ（窒化ガリウム）、ＡｌｌｎＮ（窒化インジウム アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＩｎＧａＮ（窒化ガリウム インジウム）、及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）等から選択された窒化物半導体とすることができる。
（７）図１のＨＥＭＴにおいて、電子走行層１５とバッファ領域２との間に電子供給層１６と同様な電子供給層を設けることができる。
（８）図７及び図９において、ソース電極４を半導体領域３の表面の中央に配置し、ソース電極４を囲むようにゲート電極６とドレイン電極５とを順次に配置し、導体膜８をドレイン電極５に接続してもよい。また、図７及び図９において、ソース電極４の外側に更にゲート電極６を環状に形成し、これに導体膜８を接続してもよい。
（１）図１、図５乃至図９のＨＥＭＴの半導体領域３を図４のＭＥＳＦＥＴの半導体領域３ａに置き換えることができる。
（２）シリコン基板１を使用する場合において、半導体領域３又は３ａのバッファ領域２又は２ａ又は２ｂに隣接する部分がｎ型半導体又はｎライク半導体の場合に、バッファ領域２又は２ａ又は２ｂの複数の第２の層１４の一部又は全部、又は第１及び第２の層１３，１４のいずれか一方又は両方にｐ型不純物を導入することができる。これにより、半導体領域３又は３ａとバッファ領域２又は２ａ又は２ｂとの間にｐｎ接合が形成されてバッファ領域２を通る漏れ電流が抑制される。また、バッファ領域２又は２ａ又は２ｂの中にｐｎ接合を形成し、バッファ領域２を通る漏れ電流を抑制することができる。
（３）バッファ領域２又は２ａ又は２ｂに漏れ電流を抑制するための第３の層を付加することができる。多層構造のバッファ領域２又は２ａ又は２ｂの中に漏れ電流抑制対策を施す場合であっても、傾斜側面１７及び導体膜８を設けると、漏れ電流の低減効果が更に大きくなる。
（４）ＨＥＭＴ及びＭＥＳＦＥＴ以外の絶縁ゲート型電界効果トランジスタ又はこれに類似の半導体素子に本発明を適用することができる。即ち半導体領域３又は３ａの表面上の第１及び第２の電極間の漏れ電流が問題になる全ての半導体素子に本発明を適用できる。
（５）側面１７は半導体領域３又は３ａの表面に対して２０〜７０度の傾斜を有していることが望ましいが、これ以外の角度でもよい。
（６）半導体領域３、３ａの各層を、ＧａＮ（窒化ガリウム）、ＡｌｌｎＮ（窒化インジウム アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＩｎＧａＮ（窒化ガリウム インジウム）、及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）等から選択された窒化物半導体とすることができる。
（７）図１のＨＥＭＴにおいて、電子走行層１５とバッファ領域２との間に電子供給層１６と同様な電子供給層を設けることができる。
（８）図７及び図９において、ソース電極４を半導体領域３の表面の中央に配置し、ソース電極４を囲むようにゲート電極６とドレイン電極５とを順次に配置し、導体膜８をドレイン電極５に接続してもよい。また、図７及び図９において、ソース電極４の外側に更にゲート電極６を環状に形成し、これに導体膜８を接続してもよい。
本発明は、ＨＥＭＴ、ＭＥＳＦＥＴ等の半導体装置の漏れ電流の低減に適用できる。
Claims (10)
- 基板と、該基板の一方の主面上に配置されたバッファ領域と、前記バッファ領域の上に配置された少なくとも１つの窒化物半導体層を含んでいる半導体領域と、前記半導体領域の表面上に配置された少なくとも第１及び第２の電極と、前記半導体領域と前記バッファ領域とのいずれか一方又は両方の側面に配置された絶縁膜と、前記絶縁膜の上に配置された導体膜とを有し、前記基板は導電性を有する基板であり、前記導体膜は前記導電性を有する基板に電気的に接続されていることを特徴とする窒化物半導体装置。
- 前記半導体領域の側面は前記半導体領域の表面から前記基板に向って末広がり状の傾斜を有し、前記絶縁膜が前記半導体領域の側面に形成され、前記導体膜が前記半導体領域の側面に前記絶縁膜を介して対向していることを特徴とする請求項１記載の窒化物半導体装置。
- 前記バッファ領域は前記半導体領域の側面に連続して傾斜している側面を有し、前記バッファ領域の側面にも絶縁膜が形成され、前記導体膜が前記バッファ領域の側面の絶縁膜の上にも延在していることを特徴とする請求項２記載の窒化物半導体装置。
- 前記基板は前記バッファ領域の側面に連続して傾斜している側面を有し、前記基板の側面にも絶縁膜が形成され、前記導体膜が前記基板の側面の絶縁膜の上にも延在していることを特徴とする請求項３記載の窒化物半導体装置。
- 基板と、該基板の一方の主面上に配置されたバッファ領域と、前記バッファ領域の上に配置された少なくとも１つの窒化物半導体層を含んでいる半導体領域と、前記半導体領域の表面上に配置された少なくとも第１及び第２の電極と、前記半導体領域と前記バッファ領域とのいずれか一方又は両方の側面に配置された絶縁膜と、前記絶縁膜の上に配置された導体膜と、前記導体膜に接続された電位付与手段とを有し、
前記電位付与手段は、所定電位を有する外部電極又は所定電位を有する外部導体又は所定電位を有する外部半導体又は所定電位を前記導体膜に印加する電圧印加回路であることを特徴とする窒化物半導体装置。 - 基板と、該基板の一方の主面上に配置されたバッファ領域と、前記バッファ領域の上に配置された少なくとも１つの窒化物半導体層を含んでいる半導体領域と、前記半導体領域の表面上に配置された少なくとも第１及び第２の電極と、前記半導体領域と前記バッファ領域とのいずれか一方又は両方の側面に配置された絶縁膜と、前記絶縁膜の上に配置された導体膜と、前記導体膜に接続された電位付与手段とを有し、
前記電位付与手段は、前記基板を支持し且つグランドに接続されている金属製支持板と該金属製支持板を前記導体膜に接続している導体とから成ることを特徴とする窒化物半導体装置。 - 前記基板はシリコン又はシリコン化合物又はサファイアから成ることを特徴とする請求項5又は６記載の窒化物半導体装置。
- 前記基板はシリコン又はシリコン化合物から成り、
前記バッファ領域は、
化学式 Ａｌx Ｍy Ｇａ1-x-y Ｎ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、 前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料を主成分とする第１の層と、
化学式 Ａｌa Ｍb Ｇａ1-a-b Ｎ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、 前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される材料を主成分とする前記第２の層と
の複合層から成ることを特徴とする請求項１又は5又は６記載の窒化物半導体装置。 - 前記バッファ領域は、前記第１及び第２の層が複数回繰り返して配置された積層体から成ることを特徴とする請求項８記載の窒化物半導体装置。
- 更に、前記第１の電極と前記第２の電極との間の電流を制御する制御電極を有し、
前記半導体領域は、前記制御電極で制御される半導体スイッチ素子を形成するための領域であることを特徴とする請求項１又は5又は６記載の窒化物半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003313742 | 2003-09-05 | ||
| JP2003313742 | 2003-09-05 | ||
| PCT/JP2004/012058 WO2005024955A1 (ja) | 2003-09-05 | 2004-08-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005024955A1 JPWO2005024955A1 (ja) | 2007-11-08 |
| JP4509031B2 true JP4509031B2 (ja) | 2010-07-21 |
Family
ID=34308411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005513619A Expired - Lifetime JP4509031B2 (ja) | 2003-09-05 | 2004-08-23 | 窒化物半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7491983B2 (ja) |
| JP (1) | JP4509031B2 (ja) |
| WO (1) | WO2005024955A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129696A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| JP4650224B2 (ja) * | 2004-11-19 | 2011-03-16 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP4912604B2 (ja) | 2005-03-30 | 2012-04-11 | 住友電工デバイス・イノベーション株式会社 | 窒化物半導体ｈｅｍｔおよびその製造方法。 |
| JP5051980B2 (ja) * | 2005-03-31 | 2012-10-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP4916671B2 (ja) * | 2005-03-31 | 2012-04-18 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP2007250721A (ja) * | 2006-03-15 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 窒化物半導体電界効果トランジスタ構造 |
| JP5217151B2 (ja) * | 2006-08-25 | 2013-06-19 | 日亜化学工業株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP5261923B2 (ja) * | 2006-10-17 | 2013-08-14 | サンケン電気株式会社 | 化合物半導体素子 |
| WO2008128160A1 (en) * | 2007-04-12 | 2008-10-23 | Massachusetts Institute Of Technology | Hemts based on si/nitride structures |
| US8188459B2 (en) * | 2007-04-12 | 2012-05-29 | Massachusetts Institute Of Technology | Devices based on SI/nitride structures |
| JP2009032796A (ja) * | 2007-07-25 | 2009-02-12 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| JP5208463B2 (ja) * | 2007-08-09 | 2013-06-12 | ローム株式会社 | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| JP5526470B2 (ja) * | 2007-09-03 | 2014-06-18 | サンケン電気株式会社 | 窒化物系化合物半導体装置 |
| JP5470705B2 (ja) * | 2007-12-28 | 2014-04-16 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP3141688U (ja) * | 2008-02-29 | 2008-05-22 | サンケン電気株式会社 | 半導体装置 |
| JP2010192671A (ja) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | トランジスタ及びトランジスタ制御システム |
| JP2010199377A (ja) * | 2009-02-26 | 2010-09-09 | Panasonic Corp | トランジスタ実装体及びその製造方法 |
| EP2432005A4 (en) * | 2009-05-11 | 2015-05-27 | Dowa Electronics Materials Co Ltd | EPITACTICAL SUBSTRATE FOR ELECTRONIC EQUIPMENT AND METHOD FOR THE PRODUCTION THEREOF |
| FR2974242B1 (fr) * | 2011-04-14 | 2013-09-27 | Thales Sa | Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n |
| WO2012164750A1 (ja) * | 2011-06-03 | 2012-12-06 | 住友電気工業株式会社 | 窒化物電子デバイス、窒化物電子デバイスを作製する方法 |
| WO2013096821A1 (en) | 2011-12-21 | 2013-06-27 | Massachusetts Institute Of Technology | Aluminum nitride based semiconductor devices |
| US8946775B2 (en) * | 2012-08-22 | 2015-02-03 | Industrial Technology Research Institute | Nitride semiconductor structure |
| JP6002508B2 (ja) * | 2012-09-03 | 2016-10-05 | 住友化学株式会社 | 窒化物半導体ウェハ |
| WO2014093555A1 (en) * | 2012-12-11 | 2014-06-19 | Massachusetts Institute Of Technology | Reducing leakage current in semiconductor devices |
| JP2014175339A (ja) * | 2013-03-06 | 2014-09-22 | Sony Corp | 半導体素子および電子機器 |
| US9245736B2 (en) * | 2013-03-15 | 2016-01-26 | Semiconductor Components Industries, Llc | Process of forming a semiconductor wafer |
| KR20150065240A (ko) * | 2013-12-05 | 2015-06-15 | 서울반도체 주식회사 | 누설전류 억제 구조물을 구비하는 질화물계 트랜지스터 |
| US10297557B2 (en) * | 2017-06-30 | 2019-05-21 | Sanken Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| JP6734241B2 (ja) * | 2017-09-19 | 2020-08-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59177970A (ja) | 1983-03-28 | 1984-10-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02188930A (ja) * | 1989-01-17 | 1990-07-25 | Sumitomo Electric Ind Ltd | 電界効果型トランジスタおよびその製造方法 |
| JPH0366135A (ja) * | 1989-08-04 | 1991-03-20 | Fujitsu Ltd | 化合物半導体装置 |
| JPH05182991A (ja) * | 1991-11-07 | 1993-07-23 | Mitsubishi Electric Corp | ヘテロ接合ｆｅｔ及びその製造方法 |
| JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4822667B2 (ja) * | 2004-01-23 | 2011-11-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子及びその製造方法 |
-
2004
- 2004-08-23 JP JP2005513619A patent/JP4509031B2/ja not_active Expired - Lifetime
- 2004-08-23 WO PCT/JP2004/012058 patent/WO2005024955A1/ja active Application Filing
-
2006
- 2006-02-17 US US11/357,567 patent/US7491983B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060138457A1 (en) | 2006-06-29 |
| US7491983B2 (en) | 2009-02-17 |
| JPWO2005024955A1 (ja) | 2007-11-08 |
| WO2005024955A1 (ja) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509031B2 (ja) | 窒化物半導体装置 | |
| JP4449467B2 (ja) | 半導体装置 | |
| JP4381380B2 (ja) | 半導体装置及びその製造方法 | |
| JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP5348364B2 (ja) | ヘテロ接合型電界効果半導体装置 | |
| US8907349B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4744109B2 (ja) | 半導体装置とその製造方法 | |
| JP5397825B2 (ja) | 電界効果半導体装置 | |
| US20150287785A1 (en) | N-polar iii-nitride transistors | |
| JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP5684574B2 (ja) | 半導体装置 | |
| US10868164B2 (en) | Nitride semiconductor device | |
| JP2017073506A (ja) | 窒化物半導体装置およびその製造方法 | |
| US20130062616A1 (en) | GaN-BASED FIELD EFFECT TRANSISTOR | |
| KR20140012507A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| JP6649208B2 (ja) | 半導体装置 | |
| JP5997234B2 (ja) | 半導体装置、電界効果トランジスタおよび電子装置 | |
| JPWO2020174956A1 (ja) | 窒化物半導体装置 | |
| JP2013062494A (ja) | 窒化物半導体装置 | |
| JP2007180330A (ja) | 半導体装置及びその製造方法 | |
| JP2008171842A (ja) | 半導体電子デバイス | |
| JP2016001651A (ja) | 半導体装置およびその製造方法 | |
| JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 | |
| TWI662700B (zh) | 半導體單元 | |
| JP6575224B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4509031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |