JP2010192671A - トランジスタ及びトランジスタ制御システム - Google Patents
トランジスタ及びトランジスタ制御システム Download PDFInfo
- Publication number
- JP2010192671A JP2010192671A JP2009035435A JP2009035435A JP2010192671A JP 2010192671 A JP2010192671 A JP 2010192671A JP 2009035435 A JP2009035435 A JP 2009035435A JP 2009035435 A JP2009035435 A JP 2009035435A JP 2010192671 A JP2010192671 A JP 2010192671A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor layer
- temperature
- substrate
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 238000003825 pressing Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 230000010287 polarization Effects 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910003363 ZnMgO Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】温度変化に伴うチャネル抵抗の変化が小さいトランジスタを実現できるようにする。
【解決手段】トランジスタは、トランジスタ本体１００と、トランジスタ本体に応力を印加する応力印加部２００とを備えている。トランジスタ本体１００は、形成基板１０１と、形成基板１０１の上に順次積層された第１の半導体層１０５及び第１の半導体層１０５と比べてバンドギャップが大きい第２の半導体層１０７とを有している。応力印加部２００は、第２の半導体層１０７に印加される引っ張り応力が温度の上昇に従って大きくなるように、トランジスタ本体１００に応力を印加する。
【選択図】図４
【解決手段】トランジスタは、トランジスタ本体１００と、トランジスタ本体に応力を印加する応力印加部２００とを備えている。トランジスタ本体１００は、形成基板１０１と、形成基板１０１の上に順次積層された第１の半導体層１０５及び第１の半導体層１０５と比べてバンドギャップが大きい第２の半導体層１０７とを有している。応力印加部２００は、第２の半導体層１０７に印加される引っ張り応力が温度の上昇に従って大きくなるように、トランジスタ本体１００に応力を印加する。
【選択図】図４
Description
本発明は、トランジスタ及びトランジスタ制御システムに関し、特に窒化物半導体を用いたパワートランジスタ及びその制御システム等に関する。
窒化ガリウム（ＧａＮ）等の窒化物半導体はシリコン（Ｓｉ）及び砒化ガリウム（ＧａＡｓ）等と比べ、バンドギャップ、絶縁破壊電界及び電子の飽和ドリフト速度が大きい。また、窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ構造においては、自発分極及びピエゾ分極によりヘテロ界面に２次元電子ガス（２ＤＥＧ）層が生じ、不純物のドープを行うことなく１×１０13ｃｍ-2以上のシートキャリア濃度が得られる。高濃度の２ＤＥＧ層をキャリアとして用いることにより、高電子移動度トランジスタ（ＨＥＭＴ）を実現することができる。窒化物半導体を用いたＨＥＭＴは、低オン抵抗且つ高耐圧という特性を有するため、電源回路等に用いるパワートランジスタとして優れた特性を示すと期待されている（例えば、非特許文献１を参照。）。
S. Arulkumaran, 他, "Enhancement of breakdown voltage by AlN buffer layer thickness in AlGaN/GaN high-electron-mobility transistors on 4 in. diameter silicon", APPLIED PHYSICS LETTERS, 2005年, 86巻, P.123503
S. Arulkumaran, 他, "Enhancement of breakdown voltage by AlN buffer layer thickness in AlGaN/GaN high-electron-mobility transistors on 4 in. diameter silicon", APPLIED PHYSICS LETTERS, 2005年, 86巻, P.123503
しかしながら、従来のＨＥＭＴは、温度が上昇するに従い、シート抵抗が著しく増大するという問題を有している。ＨＥＭＴに大電流を流すと、ＨＥＭＴが発熱し温度が上昇する。これにより、シート抵抗が増大する。シート抵抗が増大すると、ＨＥＭＴがさらに発熱し、シート抵抗がさらに増大する。従って、温度上昇に伴いシート抵抗が増大する特性は大電流を流すパワートランジスタにおいて致命的である。
一方、本願発明者らは、温度の上昇に従ってＨＥＭＴのシートキャリア濃度を上昇させる方法を見出した。
本発明は、本願発明者らが見出した温度の上昇に従ってＨＥＭＴのシートキャリア濃度を上昇させる方法を用い、温度変化によるシート抵抗の変動が小さいトランジスタを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明はトランジスタを、トランジスタ本体に温度に応じた応力を印加する応力印加部を備えた構成とする。
具体的に、本発明に係るトランジスタは、形成基板並びに形成基板の上に順次積層された第１の半導体層及び第１の半導体層よりもバンドギャップが大きい第２の半導体層を有するトランジスタ本体と、第２の半導体層に印加される引っ張り応力が温度の上昇に従って大きくなるように、トランジスタ本体に応力を印加する応力印加部とを備えていることを特徴とする。
本発明のトランジスタは、トランジスタ本体に応力を印加する応力印加部を備えている。このため、第２の半導体層に印加される引っ張り応力は、温度の上昇に従って大きくなる。第２の半導体層に印加される引っ張り応力が大きくなることにより、第２の半導体層中に生じるピエゾ分極が大きくなる。従って、温度の上昇に伴うキャリア濃度の低下を補償し、シート抵抗をほぼ一定に保つことができる。その結果、温度変化によるシート抵抗の変動が小さいトランジスタを実現できる。
本発明のトランジスタにおいて、応力印加部は、バイメタルからなる保持基板であり、トランジスタ本体は、保持基板の上に固定されている構成とすればよい。この場合において、バイメタルは、銅とアルミニウムとにより形成すればよい。
また、応力印加部は、圧電バイモルフからなる保持基板と、温度に応じて保持基板本体に電圧を印加する電圧印加回路とを有し、トランジスタ本体は、保持基板の上に固定されている構成としてもよい。
この場合において、応力印加部は、トランジスタ本体の温度を検出する温度検出部を有し、電圧印加回路は、温度検出部が検出した温度に応じて保持基板に電圧を印加する構成としてもよい。
本発明のトランジスタにおいて、保持基板の反りの方向は、第１の半導体層と第２の半導体層の界面に生じるキャリア濃度を大きくする方向とすればよい。
本発明のトランジスタにおいて、保持基板の反りの方向は、チャネル抵抗の温度による変化を補償する方向とすればよい。
本発明のトランジスタにおいて、保持基板の反りの方向は、上面側が凸型となる方向であればよい。この場合において、トランジスタ本体は、形成基板を下にして保持基板の上に固定すればよい。
本発明のトランジスタにおいて、保持基板の反りの方向は、上面側が凹型となる方向であってもよい。この場合において、トランジスタ本体が、第２の半導体層の上に形成された絶縁膜を有し、絶縁膜を下にして保持基板の上に固定されている構成とすればよい。
本発明のトランジスタにおいて、応力印加部は、トランジスタ本体が載置された保持基板と、トランジスタ本体を挟むように保持基板の上に固定された応力印加基板と、応力印加基板とトランジスタ本体との間に設けられ、温度に応じて伸縮する押圧支柱とを有している構成としてもよい。
この場合において、押圧支柱は、形成基板と比べて熱膨張係数が大きい材料とすればよい。また、押圧支柱は圧電材料からなる押圧支柱本体と、温度に応じて押圧支柱に電圧を印加する電圧印加回路とを有している構成としてもよい。
本発明のトランジスタにおいて、応力印加部は、第２の半導体層の上に形成され、形成基板と比べて熱膨張係数が大きい応力印加膜としてもよい。
本発明のトランジスタにおいて、応力印加部は、形成基板における第１の半導体層と反対側の面の上に形成され、形成基板と比べて熱膨張係数が小さい応力印加膜としてもよい。
本発明のトランジスタにおいて、応力印加部によりトランジスタ本体に印加される応力の最大値は、形成基板の曲率半径を２５０ｍ未満とすることがない値であることが好ましい。
本発明に係るトランジスタ制御システムは、形成基板並びに形成基板の上に順次積層された第１の半導体層及び第１の半導体層よりもバンドギャップが大きい第２の半導体層を有するトランジスタ本体と、トランジスタ本体の温度を検出する温度検出部と、温度検出部の出力に応じた強さの引っ張り応力を第２の半導体層に印加する応力印加部とを備えていることを特徴とする。
本発明に係るトランジスタ及びその制御システムによれば、温度変化によるシート抵抗の変動が小さいトランジスタを実現できる。
まず、本発明の基本的な原理について説明する。図１は、ＧａＮ層とＡｌＧａＮ層とを積層して形成したＨＥＭＴの移動度μ及びシートキャリア濃度Ｎsと温度との関係を測定した結果を示している。図１に示すように、移動度μ及びシートキャリア濃度Ｎsは共に温度が上昇するに従い減少している。また、図２にはチャネルのシート抵抗Ｒshと温度との関係を示している。図２に示すようにシート抵抗Ｒshは、温度の上昇に伴い上昇する。例えば、温度が１２５℃の場合には、シート抵抗Ｒshは室温の場合の２倍以上となる。
チャネルのシート抵抗Ｒshは、移動度μ及びシートキャリア濃度Ｎsの逆数に反比例し、シート抵抗Ｒshと、移動度μ及びシートキャリア濃度Ｎsとの間には、Ｒsh∝１／（Ｎsμ）という関係が成り立つ。従って、温度上昇によるシート抵抗の上昇を抑えるためには、移動度μ及びシートキャリア濃度Ｎsの温度上昇による低下を補償してやればよい。
ＨＥＭＴのシートキャリア濃度Ｎsは、自発分極により生じる成分とピエゾ分極による成分との和である。図３に示すように、ＧａＮ層の上にＡｌＧａＮ層を積層した場合、ＡｌＧａＮ層にはＧａＮ層との格子定数の違いから生じる引張応力が加わる。この引張応力によりＡｌＧａＮ層中にはピエゾ分極ＰPEが生じる。ＡｌＧａＮ層中には自らの自発分極ＰSPと、ピエゾ分極ＰPEとの和である分極が生じる。これによりＡｌＧａＮ層におけるＡｌＧａＮ層とＧａＮ層との界面に正の分極電荷＋σが生じる。一方、ＧａＮ層におけるＡｌＧａＮ層とＧａＮ層との界面には正の分極電荷＋σを中性化するだけの電子−σが引き寄せられ、２次元電子ガスが形成される。このため、ＡｌＧａＮ層に印加される引っ張り応力を大きくすることができれば、ＡｌＧａＮ層中に生じるピエゾ分極ＰPEを大きくすることができる。ピエゾ分極ＰPEを大きくすることにより、シートキャリア濃度Ｎsが上昇する。
以上のことから、温度の上昇に従ってＡｌＧａＮ層に印加する引っ張り応力を次第に大きくすれば、温度の上昇に伴うシートキャリア濃度Ｎsの低下を補償し、２ＤＥＧ層のシート抵抗Ｒshの増大を押さえることができると考えられる。そこで、本願発明者らは、温度の上昇に対応してトランジスタ本体に応力を印加する応力印加部を設けることにより、温度変化によるチャネル抵抗の増大を抑制したトランジスタが実現した。以下に、実施形態を用いてさらに詳細に説明する。
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図４は本実施形態に係るトランジスタの断面構成を示している。図４に示すように、窒化物半導体を用いたＨＥＭＴであるトランジスタ本体１００が、応力印加部である保持基板２００の上に、はんだ２０２により固定されている。
本発明の一実施形態について図面を参照して説明する。図４は本実施形態に係るトランジスタの断面構成を示している。図４に示すように、窒化物半導体を用いたＨＥＭＴであるトランジスタ本体１００が、応力印加部である保持基板２００の上に、はんだ２０２により固定されている。
トランジスタ本体１００は、形成基板１０１の上に形成されている。形成基板１０１は、Ｓｉ基板、ＳｉＣ基板、サファイア基板又はＧａＮ基板等とすればよい。形成基板１０１の上には、窒化アルミニウム（ＡｌＮ）からなる低温バッファ層１０３が形成されている。低温バッファ層１０３の上には半導体層が形成されている。半導体層は、アンドープのＧａＮからなる第１の半導体層１０５と、第１の半導体層１０５の上に形成されたアンドープのＡｌＧａＮからなる第２の半導体層１０７とを有している。第２の半導体層１０７の上には、ソース電極１１１、ゲート電極１１５及びドレイン電極１１３が形成されている。ソース電極１１１及びドレイン電極１１３は、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されたオーミック電極である。ゲート電極１１５は、例えば白金（Ｐｔ）と金（Ａｕ）とが積層されたショットキー電極である。
保持基板２００は、厚さが１２００μｍの銅からなる低膨張率層２０１Ａと、厚さが１０００μｍのＡｌからなる高膨張率層２０１Ｂとが積層されたバイメタルからなる。銅からなる低膨張率層２０１Ａの熱膨張率は１７．０×１０-6／℃であり、Ａｌからなる高膨張率層２０１Ｂの熱膨張率は２３．５×１０-6／℃である。このため、低膨張率層２０１Ａと高膨張率層２０１Ｂとの熱膨張率の差により、図５に示すように温度が上昇すると保持基板２００には反りが生じ、反りの大きさを示す曲率半径Ｒは温度の上昇に従い次第に小さくなる。温度の上昇に伴い保持基板２００の曲率半径Ｒが小さくなると、保持基板２００の上に固定されたトランジスタ本体１００の曲率半径Ｒも小さくなる。保持基板２００は、高膨張率層２０１Ｂである上面側が凸型となるように反る。トランジスタ本体１００を半導体層側を上にして固定すると、半導体層の上面側が凸型となるように反りが生じる。このため、ＡｌＧａＮからなる第２の半導体層１０７に印加される引っ張り応力の大きさは、温度の上昇に従って次第に大きくなる。その結果、第１の半導体層１０５と第２の半導体層１０７との界面に生じた２ＤＥＧ層のシートキャリア濃度Ｎsを温度の上昇に従って大きくすることが可能となり、温度変化に伴うシート抵抗Ｒshの上昇を低減することができる。
図６は、バイメタルからなる保持基板２００の上にトランジスタ本体１００が固定された本実施形態のトランジスタと、銅からなる保持基板の上にトランジスタ本体が固定された従来のトランジスタとのシート抵抗の温度依存性を示している。図６に示すように従来のトランジスタは、温度の上昇に伴い、シート抵抗は急激に上昇している。しかし、本実施形態のトランジスタは、温度が上昇してもシート抵抗はほとんど上昇していない。この結果は、第２の半導体層１０７に印加される引っ張り応力を、温度の上昇に従って大きくすることにより、温度の上昇に伴うシートキャリア濃度の低下を補償できたことを示している。このように、応力印加部であるバイメタルからなる保持基板２００の上にトランジスタ本体１００を固定することにより、温度変化によるシート抵抗の変動が小さいトランジスタを実現できた。
保持基板２００の曲率半径の変化量は、必要とするトランジスタの特性に基づいて決定すればよい。但し、保持基板２００の曲率半径が小さくなり過ぎると、トランジスタ本体１００に印加される応力が所定の値を超え、トランジスタ本体１００が破壊されるおそれがある。本実施形態のトランジスタ本体１００の場合、形成基板１０１の曲率半径が２５０ｍ未満となるとトランジスタ本体１００が破損した。従って、保持基板２００の曲率半径は２５０ｍ以上とすることが好ましい。
本実施形態において、保持基板２００は高膨張率層２０１Ｂを上側としている。このため、形成基板１０１を下側として、保持基板２００の上にトランジスタ本体１００を固定した。しかし、図７に示すように形成基板１０１を上側にして固定してもよい。この場合には、第２の半導体層１０７の上に絶縁膜１０９を形成し、絶縁膜１０９を下側にして固定すればよい。また、保持基板２００は低膨張率層２０１Ａが上側となるようにし、温度の上昇により上面側が凹型に反るようにすればよい。
低膨張率層２０１Ａに銅を用い、高膨張率層２０１ＢにＡｌを用いた例を示したが、これに限らず熱膨張率が異なる２種類の材料を組み合わせて用いることができる。材料の選択により、最小の曲率半径及び曲率半径の温度による変化率等を調整することができる。これにより、トランジスタ本体１００の特性に応じて最適な保持基板２００を実現できる。また、必ずしも２種類の材料を貼り合わせる必要ななく、３種類以上の材料を貼り合わせて保持基板２００を形成してもよい。
また、ＳｉＣにＡｌを分散させた材料を用い、Ａｌの濃度を変えた２枚の板を貼り合わせることによりシート抵抗の温度変化を補償してもよい。
本実施形態は、応力印加部として温度により曲率半径が変化するバイメタルからなる保持基板２００を用いた。しかし、応力印加部は温度に応じて第２の半導体層１０７に引っ張り応力を加えることができればよく、他の構成とすることも可能である。例えば、図８に示すように、印加する電圧に応じて曲率半径が変化する圧電バイモルフからなる保持基板本体３０１と、温度に応じた電圧を保持基板本体３０１に印加する電圧印加回路３０３とを有する保持基板セット３００を応力印加部としてもよい。この場合にも、バイメタルからなる保持基板２００を応力印加部とした場合と同様の効果が得られる。
電圧印加回路３０３は、例えばあらかじめ設定したパターンに従って保持基板本体３０１に電圧を印加するようにすればよい。また、図９に示すようにトランジスタ本体１００の温度を検出する温度検出部３０５を設け、温度検出部３０５の出力により電圧印加回路３０３を制御してもよい。この場合、温度検出部３０５は必ずしもトランジスタ本体１００の温度を実測する必要はなく、周辺の温度を測定することによりトランジスタ１００本体の温度を推測する構成としてもよい。また、図１０に示すように、トランジスタ本体１００は、形成基板１０１を上側にして固定してもよい。圧電バイモルフは、例えば、Ａｌ等の金属にスパッタ法等を用いてチタン酸ジルコン酸鉛（ＰＺＴ）を堆積したもの等を用いればよい。
また、図１１に示すように応力印加部を形成基板１０１の半導体層が形成された面と反対側の面（裏面）に形成した応力印加膜５０１としてもよい。この場合には、応力印加膜５０１として形成基板１０１よりも熱膨張係数が小さい膜を用いればよい。例えば、形成基板１０１をＳｉ基板とした場合には、応力印加膜５０１としてＳｉＯ2又は温度依存性を抑制した鉄ニッケル合金等を用いればよい。本構成においては、応力印加膜５０１を形成基板１０１の裏面側に形成するため、応力印加膜５０１が導電性であっても何ら問題がない。図１１に示す構成においても、温度が上昇するに従い第２の半導体層１０７に印加される引っ張り応力が大きくなるため、２ＤＥＧ層のキャリア濃度が増大し、その結果、トランジスタのチャネル抵抗の温度依存性が抑制される。
形成基板１０１側からではなく半導体層側から応力を印加する構成としてもよい。この場合には、図１２に示すように応力印加膜５０２を第２の半導体層１０７の上に形成する構成とすればよい。この場合には、応力印加膜５０２として形成基板１０１よりも熱膨張係数が大きい膜を用いればよい。例えば、形成基板１０１をＳｉ基板とした場合には、応力印加膜５０２をＬｉＮｂＯ3、ＬｉＴａＯ3又はＢａＴｉＯ3等を用いればよい。第２の半導体層１０７側に応力印加膜５０２を形成する場合には、トランジスタ本体１００の通電時に影響を与えないように絶縁性の膜を用いることが好ましい。
応力印加部は図１３に示すような構成としてもよい。図１３に示すように、応力印加部は、主面に反りを有する保持基板６０１と、応力印加基板６０３と、熱により伸縮する押圧支柱６０５とを有している。応力印加基板６０３は、保持基板６０１の上にトランジスタ本体１００を挟むように固定されている。応力印加基板６０３は、保持基板６０１の上に間隔をおいて固定できればどのような方法により固定してもよい。例えば、保持基板６０１と応力印加基板６０３との間に支柱を設け固定すればよい。保持基板６０１と応力印加基板６０３との間には、トランジスタ本体１００が載置されている。トランジスタ本体１００は、応力印加基板６０３とトランジスタ本体１００との間に配置された押圧支柱６０５により、保持基板６０１に押しつけられている。押圧支柱６０５は、熱膨張係数が大きい材料からなり、温度の上昇に従い、トランジスタ本体１００を保持基板６０１に押しつける力は次第に大きくなる。このため、トランジスタ本体１００に反りが生じ、曲率半径は温度の上昇に従い小さくなる。従って、温度が上昇するに従い第２の半導体層１０７に印加される引っ張り応力が大きくなるため、２ＤＥＧ層のキャリア濃度が増大し、その結果、トランジスタのチャネル抵抗の温度依存性が抑制される。
押圧支柱６０５に用いる材料の熱膨張係数は、トランジスタ本体に印加する応力に応じて適宜決定すればよい。但し、効率よく応力を印加するためには、保持基板６０１、応力印加基板６０３及び形成基板１０１よりも熱膨張係数が大きい材料であることが好ましい。
押圧支柱６０５は、ピエゾ効果を有する材料からなる押圧支柱本体と、温度に応じて押圧支柱本体に電圧を印加する電圧印加回路とを組み合わせてもよい。さらに、トランジスタ本体１００の温度を検出する温度検出部を設け、検出結果に基づいて電圧印加回路を制御する構成としてもよい。
図１３においては、保持基板６０１が上面側が凸型に反った形状となっている。このようにすれば、第２の半導体層１０７により効率よく引っ張り応力を印加できる。しかし、保持基板６０１は必ずしも反りを有している必要はない。また、形成基板１０１を下側にしてトランジスタ本体１００を保持基板６０１の上に載置する例を示したが、形成基板１０１を上側にして載置してもよい。この場合には、トランジスタ本体１００の中央部を押圧支柱６０５により押圧する構成とすればよい。トランジスタ本体１００は、押圧により反りが生じればよく、はんだ等の接着材により保持基板６０１に固定されていてもよい。
なお、各実施形態において、ＨＥＭＴと保持基板を接着する方法としてはんだを例として挙げたが、これに限られない。例えば、ＨＥＭＴをＳｉ基板上に形成する場合、Ｓｉ基板側を各実施形態において示した保持基板上に載置した後、加圧しながら水素雰囲気においてアニール処理を施すことにより、ＨＥＭＴと保持基板とを接着できる。
本実施形態において、第１の半導体層１０５をＧａＮとし、第２の半導体層１０７をＡｌＧａＮとしたが、第２の半導体層１０７のバンドギャップが第１の半導体層１０５よりも大きければ他の組成の半導体層を用いてもよい。例えば、Ｉｎ、Ｇａ及びＡｌのうちの少なくとも１つとＮとを構成元素に含む任意の組成の窒化物半導体層を用いることができる。また、２元や３元の化合物半導体に限られず、４元以上の化合物半導体としてもよい。また、ヘテロ接合界面を有する半導体層を有するＨＥＭＴであれば、電極の構成等は適宜変更してかまわない。
さらに、各実施形態において窒化物半導体を用いたＨＥＭＴを例として説明したが、本開示の内容はピエゾ効果により２ＤＥＧ層が生じる系であれば同様に成り立つことは明らかである。従って、各実施形態において示した構成は、窒化物半導体以外の材料を用いた場合にも適用できる。例えば、第１の半導体層１０５にＺｎＯを用い、第２の半導体層１０７にＺｎＭｇＯを用い、ＺｎＯとＺｎＭｇＯの界面に生じる２ＤＥＧ層を利用する半導体装置に適用することが可能である。
本発明に係るトランジスタ及びその制御システムは、温度変化に伴うチャネル抵抗の変化が小さいトランジスタを実現でき、特に窒化物半導体を用いたパワートランジスタ及びその制御システム等として有用である。
１００ トランジスタ本体
１０１ 形成基板
１０３ 低温バッファ層
１０５ 第１の半導体層
１０７ 第２の半導体層
１０９ 絶縁膜
１１１ ソース電極
１１３ ドレイン電極
１１５ ゲート電極
２００ 保持基板
２０１Ａ 低膨張率層
２０１Ｂ 高膨張率層
２０２ はんだ
３００ 保持基板セット
３０１ 保持基板本体
３０３ 電圧印加回路
３０５ 温度検出部
５０１ 応力印加膜
５０２ 応力印加膜
６０１ 保持基板
６０３ 応力印加基板
６０５ 押圧支柱
１０１ 形成基板
１０３ 低温バッファ層
１０５ 第１の半導体層
１０７ 第２の半導体層
１０９ 絶縁膜
１１１ ソース電極
１１３ ドレイン電極
１１５ ゲート電極
２００ 保持基板
２０１Ａ 低膨張率層
２０１Ｂ 高膨張率層
２０２ はんだ
３００ 保持基板セット
３０１ 保持基板本体
３０３ 電圧印加回路
３０５ 温度検出部
５０１ 応力印加膜
５０２ 応力印加膜
６０１ 保持基板
６０３ 応力印加基板
６０５ 押圧支柱
Claims (18)
- 形成基板並びに該形成基板の上に順次積層された第１の半導体層及び該第１の半導体層よりもバンドギャップが大きい第２の半導体層を有するトランジスタ本体と、
前記第２の半導体層に印加される引っ張り応力が温度の上昇に従って大きくなるように、前記トランジスタ本体に応力を印加する応力印加部とを備えていることを特徴とするトランジスタ。 - 前記応力印加部は、バイメタルからなる保持基板であり、
前記トランジスタ本体は、前記保持基板の上に固定されていることを特徴とする請求項１に記載のトランジスタ。 - 前記バイメタルは、銅とアルミニウムとにより形成されていることを特徴とする請求項２に記載のトランジスタ。
- 前記応力印加部は、圧電バイモルフからなる保持基板と、温度に応じて前記保持基板に電圧を印加する電圧印加回路とを有し、
前記トランジスタ本体は、前記保持基板の上に固定されていることを特徴とする請求項１に記載のトランジスタ。 - 前記応力印加部は、前記トランジスタ本体の温度を検出する温度検出部を有し、
前記電圧印加回路は、前記温度検出部が検出した温度に応じて前記保持基板に電圧を印加することを特徴とする請求項４に記載のトランジスタ。 - 前記保持基板の反りの方向は、前記第１の半導体層と前記第２の半導体層との界面に生じるキャリア濃度を大きくする方向であることを特徴とする請求項２〜４のいずれか１項に記載のトランジスタ。
- 前記保持基板の反りの方向は、シート抵抗の温度による変化を補償する方向であることを特徴とする請求項２〜４のいずれか１項に記載のトランジスタ。
- 前記保持基板の反りの方向は、上面側が凸型となる方向であることを特徴とする請求項２〜４のいずれか１項に記載のトランジスタ。
- 前記トランジスタ本体は、前記形成基板を下側にして前記保持基板の上に固定されていることを特徴とする請求項８に記載のトランジスタ。
- 前記保持基板の反りの方向は、上面側が凹型となる方向であることを特徴とする請求項２〜４のいずれか１項に記載のトランジスタ。
- 前記トランジスタ本体は、前記第２の半導体層の上に形成された絶縁膜を有し、前記絶縁膜を下にして前記保持基板の上に固定されていることを特徴とする請求項１０に記載のトランジスタ。
- 前記応力印加部は、
前記トランジスタ本体が載置された保持基板と、
前記トランジスタ本体を挟むように前記保持基板の上に固定された応力印加基板と、
前記応力印加基板と前記トランジスタ本体との間に設けられ、温度に応じて伸縮する押圧支柱とを有していることを特徴とする請求項１に記載のトランジスタ。 - 前記押圧支柱は、前記形成基板と比べて熱膨張係数が大きい材料からなることを特徴とする請求項１２に記載のトランジスタ。
- 前記押圧支柱は、
圧電材料からなる押圧支柱本体と、
温度に応じて前記押圧支柱本体に電圧を印加する電圧印加回路とを有していることを特徴とする請求項１２に記載のトランジスタ。 - 前記応力印加部は、前記形成基板における前記第１の半導体層と反対側の面の上に形成され、前記形成基板と比べて熱膨張係数が小さい応力印加膜であることを特徴とする請求項１に記載のトランジスタ。
- 前記応力印加部は、前記第２の半導体層の上に形成され、前記形成基板と比べて熱膨張係数が大きい応力印加膜であることを特徴とする請求項１に記載のトランジスタ。
- 前記応力印加部により前記トランジスタ本体に印加される応力の最大値は、前記形成基板の曲率半径を２５０ｍ未満とすることがない値であることを特徴とする請求項１〜１６のいずれか１項に記載のトランジスタ。
- 形成基板並びに該形成基板の上に順次積層された第１の半導体層及び該第１の半導体層よりもバンドギャップが大きい第２の半導体層を有するトランジスタ本体と、
前記トランジスタ本体の温度を検出する温度検出部と、
前記温度検出部の出力に応じた強さの引っ張り応力を前記第２の半導体層に印加する応力印加部とを備えていることを特徴とするトランジスタ制御システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009035435A JP2010192671A (ja) | 2009-02-18 | 2009-02-18 | トランジスタ及びトランジスタ制御システム |
| CN2009801569549A CN102326238A (zh) | 2009-02-18 | 2009-10-14 | 晶体管以及晶体管控制系统 |
| PCT/JP2009/005357 WO2010095188A1 (ja) | 2009-02-18 | 2009-10-14 | トランジスタ及びトランジスタ制御システム |
| US13/183,830 US20110272737A1 (en) | 2009-02-18 | 2011-07-15 | Transistor and transistor control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009035435A JP2010192671A (ja) | 2009-02-18 | 2009-02-18 | トランジスタ及びトランジスタ制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010192671A true JP2010192671A (ja) | 2010-09-02 |
Family
ID=42633490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009035435A Pending JP2010192671A (ja) | 2009-02-18 | 2009-02-18 | トランジスタ及びトランジスタ制御システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20110272737A1 (ja) |
| JP (1) | JP2010192671A (ja) |
| CN (1) | CN102326238A (ja) |
| WO (1) | WO2010095188A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173128A (ja) * | 2011-02-21 | 2012-09-10 | Fujifilm Corp | 放射線画像検出装置及び放射線撮影装置 |
| JP2013236013A (ja) * | 2012-05-10 | 2013-11-21 | Mitsubishi Electric Corp | 半導体装置 |
| WO2014107034A1 (ko) * | 2013-01-03 | 2014-07-10 | (주)쓰리엘시스템 | 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185065A (ja) * | 1989-01-11 | 1990-07-19 | Nec Corp | 光電子集積回路の製造方法 |
| JP2669394B2 (ja) * | 1995-02-16 | 1997-10-27 | 日本電気株式会社 | 電界効果型トランジスタ |
| JP3620923B2 (ja) * | 1996-05-21 | 2005-02-16 | 豊田合成株式会社 | ３族窒化物半導体発光素子 |
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2005024955A1 (ja) * | 2003-09-05 | 2005-03-17 | Sanken Electric Co., Ltd. | 半導体装置 |
| KR101408743B1 (ko) * | 2007-12-11 | 2014-06-18 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지 제조 방법 |
-
2009
- 2009-02-18 JP JP2009035435A patent/JP2010192671A/ja active Pending
- 2009-10-14 CN CN2009801569549A patent/CN102326238A/zh active Pending
- 2009-10-14 WO PCT/JP2009/005357 patent/WO2010095188A1/ja active Application Filing
-
2011
- 2011-07-15 US US13/183,830 patent/US20110272737A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173128A (ja) * | 2011-02-21 | 2012-09-10 | Fujifilm Corp | 放射線画像検出装置及び放射線撮影装置 |
| JP2013236013A (ja) * | 2012-05-10 | 2013-11-21 | Mitsubishi Electric Corp | 半導体装置 |
| WO2014107034A1 (ko) * | 2013-01-03 | 2014-07-10 | (주)쓰리엘시스템 | 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지 |
| KR101439153B1 (ko) * | 2013-01-03 | 2014-09-12 | (주)쓰리엘시스템 | 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010095188A1 (ja) | 2010-08-26 |
| CN102326238A (zh) | 2012-01-18 |
| US20110272737A1 (en) | 2011-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9530879B2 (en) | Semiconductor device and field effect transistor with controllable threshold voltage | |
| JP5805830B2 (ja) | 半導体装置 | |
| TWI400801B (zh) | 半導體元件 | |
| JP4509031B2 (ja) | 窒化物半導体装置 | |
| JP5878317B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009200395A (ja) | Ｈｆｅｔおよびその製造方法 | |
| JP2009283960A (ja) | 電界効果型トランジスタ | |
| TWI574325B (zh) | 常關型氮化鎵基半導體裝置 | |
| US9660068B2 (en) | Nitride semiconductor | |
| JP2008010526A (ja) | 窒化物半導体装置及びその製造方法 | |
| US20070120208A1 (en) | Wide bandgap semiconductor based field effect transistors | |
| US20150325680A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
| WO2010095188A1 (ja) | トランジスタ及びトランジスタ制御システム | |
| JP5055773B2 (ja) | 半導体素子 | |
| JP5415668B2 (ja) | 半導体素子 | |
| JP2007081096A (ja) | 半導体装置 | |
| US8450146B2 (en) | Transistor assembly and method for manufacturing the same | |
| JP6331907B2 (ja) | 半導体装置 | |
| JP5732228B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP2011108712A (ja) | 窒化物半導体装置 | |
| JP6536318B2 (ja) | 半導体装置及びその製造方法 | |
| JP6168978B2 (ja) | 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ | |
| JP2016105499A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015035534A (ja) | 半導体装置及び半導体装置の製造方法 |