JP2669394B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JP2669394B2 JP2669394B2 JP7087761A JP8776195A JP2669394B2 JP 2669394 B2 JP2669394 B2 JP 2669394B2 JP 7087761 A JP7087761 A JP 7087761A JP 8776195 A JP8776195 A JP 8776195A JP 2669394 B2 JP2669394 B2 JP 2669394B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- threshold voltage
- temperature
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電界効果型トランジスタ
に関し、特に基板の圧電性を利用して、トランジスタの
しきい値電圧の温度変化に起因する変動を極めて小さく
した電界効果型トランジスタに関するものである。
に関し、特に基板の圧電性を利用して、トランジスタの
しきい値電圧の温度変化に起因する変動を極めて小さく
した電界効果型トランジスタに関するものである。
【０００２】
【従来の技術】現在、ＧａＡｓなどのIII −Ｖ族化合物
半導体を用いた電界効果型トランジスタを集積化したＬ
ＳＩに関する研究・開発が活発に行われているが、その
主要なテーマの一つは低消費電力化である。この低消費
電力化には電源電圧の低電圧化が有効である。ところ
が、電源電圧を低電圧化した場合には、回路動作を可能
にするしきい値電圧の余裕度が小さくなる。
半導体を用いた電界効果型トランジスタを集積化したＬ
ＳＩに関する研究・開発が活発に行われているが、その
主要なテーマの一つは低消費電力化である。この低消費
電力化には電源電圧の低電圧化が有効である。ところ
が、電源電圧を低電圧化した場合には、回路動作を可能
にするしきい値電圧の余裕度が小さくなる。
【０００３】一方、電源電圧とは無関係に、電界効果型
トランジスタのしきい値電圧は、ゲート金属と基板材料
とのショットキー障壁の高さや半導体基板中のキャリア
濃度等が温度に依存して変化するため、温度に依存して
変動する。このため、回路動作が可能な温度範囲が限定
される。また、この温度変化に起因する余裕度の低下
は、電源電圧の低電圧化に伴い、更に顕著となる。
トランジスタのしきい値電圧は、ゲート金属と基板材料
とのショットキー障壁の高さや半導体基板中のキャリア
濃度等が温度に依存して変化するため、温度に依存して
変動する。このため、回路動作が可能な温度範囲が限定
される。また、この温度変化に起因する余裕度の低下
は、電源電圧の低電圧化に伴い、更に顕著となる。
【０００４】そこで、温度変化に係わりなくＬＳＩを安
定に動作させるために、温度変化に伴うしきい値電圧の
変動をなんらかの手段により補償しようとする試みがな
されている。 その第１の方法は、特開昭６１
−１６０９６０号公報に記載されたものであって、これ
は、基板温度を検出することができ、その温度により生
ずる電界効果型トランジスタのしきい値電圧を補償する
ような基板電位設定回路を集積回路内に設けるものであ
る。
定に動作させるために、温度変化に伴うしきい値電圧の
変動をなんらかの手段により補償しようとする試みがな
されている。 その第１の方法は、特開昭６１
−１６０９６０号公報に記載されたものであって、これ
は、基板温度を検出することができ、その温度により生
ずる電界効果型トランジスタのしきい値電圧を補償する
ような基板電位設定回路を集積回路内に設けるものであ
る。
【０００５】第２の方法は、特開平１−１３７７０１号
公報に示されるように、ＧａＡｓ上に電界効果型トラン
ジスタを形成した場合において、電界効果型トランジス
タ近傍にサイドゲートを配置し、サイドゲート電圧を環
境温度に応じて制御することでしきい値電圧の環境温度
変化による変動を抑制するものである。この温度補償の
方法では、環境温度を検出する温度検出回路が必要とな
るほか、トランジスタに近接してサイドゲートを設ける
ことが必要となる。
公報に示されるように、ＧａＡｓ上に電界効果型トラン
ジスタを形成した場合において、電界効果型トランジス
タ近傍にサイドゲートを配置し、サイドゲート電圧を環
境温度に応じて制御することでしきい値電圧の環境温度
変化による変動を抑制するものである。この温度補償の
方法では、環境温度を検出する温度検出回路が必要とな
るほか、トランジスタに近接してサイドゲートを設ける
ことが必要となる。
【０００６】
【発明が解決しようとする課題】上述した公報に記載さ
れた従来例では、温度検出回路や補償回路あるいはサイ
ドゲートを必要するものであるため、回路的に複雑にな
りまた部品点数の増加を招くため集積化に対する阻害要
因となる。また、これらの従来例では、追加回路によっ
て消費電力が増加し低消費電力化の傾向に逆行するもの
となっている。さらに、サイドゲートを設ける例では動
作速度も低下する。したがって、本発明の目的は、部品
点数を増加させることなく、しきい値電圧の温度変動を
自己補償するができるようにして、大型化や消費電力の
増大を招くことなく、電界効果型トランジスタの温度変
化に基づく動作余裕度の低下を抑制できるようにするこ
とである。
れた従来例では、温度検出回路や補償回路あるいはサイ
ドゲートを必要するものであるため、回路的に複雑にな
りまた部品点数の増加を招くため集積化に対する阻害要
因となる。また、これらの従来例では、追加回路によっ
て消費電力が増加し低消費電力化の傾向に逆行するもの
となっている。さらに、サイドゲートを設ける例では動
作速度も低下する。したがって、本発明の目的は、部品
点数を増加させることなく、しきい値電圧の温度変動を
自己補償するができるようにして、大型化や消費電力の
増大を招くことなく、電界効果型トランジスタの温度変
化に基づく動作余裕度の低下を抑制できるようにするこ
とである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、圧電性を有する半導体基板上に形
成された電界効果型トランジスタであって、該電界効果
型トランジスタ上には、該電界効果型トランジスタのし
きい値電圧の温度変動を、その膜応力の温度変化により
補償する保護絶縁膜が形成されていることを特徴とする
電界効果型トランジスタ、が提供される。
め、本発明によれば、圧電性を有する半導体基板上に形
成された電界効果型トランジスタであって、該電界効果
型トランジスタ上には、該電界効果型トランジスタのし
きい値電圧の温度変動を、その膜応力の温度変化により
補償する保護絶縁膜が形成されていることを特徴とする
電界効果型トランジスタ、が提供される。
【０００８】
【作用】上記のように形成された電界効果型トランジス
タでは、温度変化によるしきい値電圧の変動を電界効果
型トランジスタ自身で補正することができる。圧電性を
有する基板材料を用いた電界効果型トランジスタには、
たとえば１９８４年１０月、アイ・イー・イー・イー・
トランザクションズ・オン・エレクロトロン・デバイセ
ス、第ＥＤ−３１巻、第１０号(P.M.Asbeck et al.; IE
EE TRANSACTIONS ON ELECTRON DEVICES, VOL. ED-31, N
O. 10, OCTOBER, 1984）に示されるように、電界効果型
トランジスタ上部に形成されるパッシベーションおよび
層間絶縁膜の膜応力によるピエゾ効果に起因してしきい
値電圧が変化することが知られている。而して、膜応力
は温度によって変化するので、ピエゾ効果によるしきい
値電圧の変動は温度変化に追随することになる。
タでは、温度変化によるしきい値電圧の変動を電界効果
型トランジスタ自身で補正することができる。圧電性を
有する基板材料を用いた電界効果型トランジスタには、
たとえば１９８４年１０月、アイ・イー・イー・イー・
トランザクションズ・オン・エレクロトロン・デバイセ
ス、第ＥＤ−３１巻、第１０号(P.M.Asbeck et al.; IE
EE TRANSACTIONS ON ELECTRON DEVICES, VOL. ED-31, N
O. 10, OCTOBER, 1984）に示されるように、電界効果型
トランジスタ上部に形成されるパッシベーションおよび
層間絶縁膜の膜応力によるピエゾ効果に起因してしきい
値電圧が変化することが知られている。而して、膜応力
は温度によって変化するので、ピエゾ効果によるしきい
値電圧の変動は温度変化に追随することになる。
【０００９】たとえば、基板材料がＧａＡｓである電界
効果型トランジスタにおいて、膜応力としきい値電圧の
間には、ゲート長を０．２５μｍ、絶縁膜の膜厚を１μ
ｍとして、図１に示すような関係が成立する。すなわ
ち、膜応力の変化に対して、しきい値電圧はほぼ直線的
に変化する。また、絶縁膜応力の温度係数は、その材質
・膜質を変化させることにより、圧縮応力を負、引っ張
り応力を正として、−１．５〜１０×１０6 ｄｙｎ／ｃ
ｍ2 ・℃の範囲で変化させることができる。そして、絶
縁膜はその自己の温度係数に応じてその応力が直線的に
変化するものであるから、結局、絶縁膜の及ぼすピエゾ
効果により、温度変化に比例してしきい値電圧を変化さ
せることができることになる。一方、電界効果型トラン
ジスタのしきい値電圧は、絶縁膜が形成されていない場
合、−１〜−２ｍＶ／℃程度の温度係数を持って変動す
る。
効果型トランジスタにおいて、膜応力としきい値電圧の
間には、ゲート長を０．２５μｍ、絶縁膜の膜厚を１μ
ｍとして、図１に示すような関係が成立する。すなわ
ち、膜応力の変化に対して、しきい値電圧はほぼ直線的
に変化する。また、絶縁膜応力の温度係数は、その材質
・膜質を変化させることにより、圧縮応力を負、引っ張
り応力を正として、−１．５〜１０×１０6 ｄｙｎ／ｃ
ｍ2 ・℃の範囲で変化させることができる。そして、絶
縁膜はその自己の温度係数に応じてその応力が直線的に
変化するものであるから、結局、絶縁膜の及ぼすピエゾ
効果により、温度変化に比例してしきい値電圧を変化さ
せることができることになる。一方、電界効果型トラン
ジスタのしきい値電圧は、絶縁膜が形成されていない場
合、−１〜−２ｍＶ／℃程度の温度係数を持って変動す
る。
【００１０】図２は上記した電界効果型トランジスタに
おける温度としきい値電圧の変化の関係を示す線図であ
る。図２において、横軸に温度をとっており、縦軸には
しきい値電圧の変化量をとっている。なお、図２に示し
ているピエゾ効果によるしきい値電圧の変化量の計算に
は、ゲート長として０．２５μｍ、絶縁膜の膜厚として
１μｍを仮定している。図２より、温度変化によるしき
い値電圧変動の温度係数の範囲は−１〜−２ｍＶ／℃で
あり、ピエゾ効果に起因したしきい値電圧変動の温度係
数の範囲は約−０．２〜１．７ｍＶ／℃である。したが
って、このピエゾ効果に起因したしきい値電圧変動で、
電界効果型トランジスタのしきい値電圧の温度変動を補
償できることが分かる。
おける温度としきい値電圧の変化の関係を示す線図であ
る。図２において、横軸に温度をとっており、縦軸には
しきい値電圧の変化量をとっている。なお、図２に示し
ているピエゾ効果によるしきい値電圧の変化量の計算に
は、ゲート長として０．２５μｍ、絶縁膜の膜厚として
１μｍを仮定している。図２より、温度変化によるしき
い値電圧変動の温度係数の範囲は−１〜−２ｍＶ／℃で
あり、ピエゾ効果に起因したしきい値電圧変動の温度係
数の範囲は約−０．２〜１．７ｍＶ／℃である。したが
って、このピエゾ効果に起因したしきい値電圧変動で、
電界効果型トランジスタのしきい値電圧の温度変動を補
償できることが分かる。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図３は、本発明の一実施例の電界効果型ト
ランジスタを、一部を拡大して示した断面図である。こ
の実施例は、高電子移動度のトランジスタに関するもの
である。このトランジスタは以下のように作製される。
て説明する。図３は、本発明の一実施例の電界効果型ト
ランジスタを、一部を拡大して示した断面図である。こ
の実施例は、高電子移動度のトランジスタに関するもの
である。このトランジスタは以下のように作製される。
【００１２】（１００）面を主面とする半絶縁性ＧａＡ
ｓ基板１１上に、分子線エピタキシャル（ＭＢＥ）法に
より、バッファ層となる膜厚約４００ｎｍでアンドープ
のＧａＡｓ層１２、バッファ層となる膜厚約２００ｎｍ
でアンドープのＡｌＧａＡｓ層１３、バッファ層となる
膜厚約６０ｎｍでアンドープのＧａＡｓ層１４、チャネ
ル層となる膜厚約１５ｎｍでアンドープのＩｎＧａＡｓ
層１５、電子供給層となる、膜厚約３０ｎｍで不純物濃
度が約２×１０18ｃｍ-3のｎ型ＡｌＧａＡｓ層１６、コ
ンタクト層となる膜厚約６００ｎｍで不純物濃度が約４
×１０18ｃｍ-3のｎ型ＧａＡｓ１７を、順次エピタキシ
ャル成長させた。
ｓ基板１１上に、分子線エピタキシャル（ＭＢＥ）法に
より、バッファ層となる膜厚約４００ｎｍでアンドープ
のＧａＡｓ層１２、バッファ層となる膜厚約２００ｎｍ
でアンドープのＡｌＧａＡｓ層１３、バッファ層となる
膜厚約６０ｎｍでアンドープのＧａＡｓ層１４、チャネ
ル層となる膜厚約１５ｎｍでアンドープのＩｎＧａＡｓ
層１５、電子供給層となる、膜厚約３０ｎｍで不純物濃
度が約２×１０18ｃｍ-3のｎ型ＡｌＧａＡｓ層１６、コ
ンタクト層となる膜厚約６００ｎｍで不純物濃度が約４
×１０18ｃｍ-3のｎ型ＧａＡｓ１７を、順次エピタキシ
ャル成長させた。
【００１３】次に、ドレイン電流の流れる方向が［０１
１］となるように、ホトレジストをマスクにｎ型ＧａＡ
ｓ層３０をエッチングしてリセス構造を形成し、スパッ
タ法および蒸着によりＷＳｉ／Ｔｉ／Ｐｔ／Ａｕを堆積
し、これをパターニングしてゲート電極１８を形成す
る。続いて、ＡｕＧｅ／Ｎｉ／Ａｕを被着し、パターニ
ング、シンターリングを行ってオーミック電極１９を形
成する。これにより、絶縁膜（パッシベーション膜）形
成前のトランジスタ構造が完成する。
１］となるように、ホトレジストをマスクにｎ型ＧａＡ
ｓ層３０をエッチングしてリセス構造を形成し、スパッ
タ法および蒸着によりＷＳｉ／Ｔｉ／Ｐｔ／Ａｕを堆積
し、これをパターニングしてゲート電極１８を形成す
る。続いて、ＡｕＧｅ／Ｎｉ／Ａｕを被着し、パターニ
ング、シンターリングを行ってオーミック電極１９を形
成する。これにより、絶縁膜（パッシベーション膜）形
成前のトランジスタ構造が完成する。
【００１４】ここで、絶縁膜形成前のしきい値電圧の温
度依存性は、図４に示されるように、−１．５ｍＶ／℃
であった。このしきい値電圧の温度依存性を補償するた
めには、９×１０6 ｄｙｎ／ｃｍ2 ・℃の膜ストレスの
温度係数を持つ絶縁膜が必要となる（図１参照）。一
方、絶縁膜については、材料（ＳｉＯ 、ＳｉＯＮ、Ｓ
ｉＮ、ＡｌＮなど）、その成膜法（スパッタ法、熱ＣＶ
Ｄ法、プラズマＣＶＤ法など）と成膜条件により、その
ストレスの温度係数が予め調査されている。ここでは、
９×１０6 ｄｙｎ／ｃｍ2 ・℃の膜ストレスの温度係数
を実現できる絶縁膜として、プラズマＣＶＤ法によるシ
リコン窒化酸化膜（ＳｉＯＮ）が選択される。そして、
上記の温度係数を実現できる成膜条件に制御されて、ゲ
ート部を含んで全体を被覆する絶縁膜２０が膜厚１．０
μｍに形成される。
度依存性は、図４に示されるように、−１．５ｍＶ／℃
であった。このしきい値電圧の温度依存性を補償するた
めには、９×１０6 ｄｙｎ／ｃｍ2 ・℃の膜ストレスの
温度係数を持つ絶縁膜が必要となる（図１参照）。一
方、絶縁膜については、材料（ＳｉＯ 、ＳｉＯＮ、Ｓ
ｉＮ、ＡｌＮなど）、その成膜法（スパッタ法、熱ＣＶ
Ｄ法、プラズマＣＶＤ法など）と成膜条件により、その
ストレスの温度係数が予め調査されている。ここでは、
９×１０6 ｄｙｎ／ｃｍ2 ・℃の膜ストレスの温度係数
を実現できる絶縁膜として、プラズマＣＶＤ法によるシ
リコン窒化酸化膜（ＳｉＯＮ）が選択される。そして、
上記の温度係数を実現できる成膜条件に制御されて、ゲ
ート部を含んで全体を被覆する絶縁膜２０が膜厚１．０
μｍに形成される。
【００１５】図４に、この絶縁膜２０により被覆した後
のトランジスタのしきい値の温度依存性が、絶縁膜で被
覆する前の状態と対比して示されている。図４におい
て、横軸は温度、縦軸はしきい値電圧の変化量をとって
いる。図４より、絶縁膜形成前に存在していたしきい値
電圧の温度依存性は、絶縁膜形成後にはほぼ解消されて
いることが分かる。これは、絶縁膜の膜応力によるピエ
ゾ効果に起因したしきい値電圧の温度依存性により、も
ともとのしきい値電圧の温度依存性が補償されたためで
ある。
のトランジスタのしきい値の温度依存性が、絶縁膜で被
覆する前の状態と対比して示されている。図４におい
て、横軸は温度、縦軸はしきい値電圧の変化量をとって
いる。図４より、絶縁膜形成前に存在していたしきい値
電圧の温度依存性は、絶縁膜形成後にはほぼ解消されて
いることが分かる。これは、絶縁膜の膜応力によるピエ
ゾ効果に起因したしきい値電圧の温度依存性により、も
ともとのしきい値電圧の温度依存性が補償されたためで
ある。
【００１６】なお、以上の説明では、基板材料としてＧ
ａＡｓを用いていたが、これに代え、ＳｉＧｅ、Ｉｎ
Ｐ、ＩｎＡｌＡｓ、ＧａＳｂ、ＩｎＳｂ、ＧａＩｎＰ、
ＧａＮなど、他の圧電性を有する半導体材料を用いても
よい。通常、化合物半導体を用いた電界効果型半導体装
置では、しきい値電圧（トランジスタ本来の）は負の温
度依存性を持っている。一方、化合物半導体基板を用い
る場合、基板主面として（１００）面を選択し、ドレイ
ン電流の方向を［０１１］方向とするとき、絶縁膜の圧
縮応力を負、引っ張り応力を正として、絶縁膜が及ぼす
ピエゾ効果によるしきい値電圧の変化と膜圧力との間に
は正の比例関係がある。したがって、この方向に電流方
向を選択するとき、絶縁膜のストレスの温度係数は、圧
縮応力を負、引っ張り応力を正として、正であることが
必要となる。
ａＡｓを用いていたが、これに代え、ＳｉＧｅ、Ｉｎ
Ｐ、ＩｎＡｌＡｓ、ＧａＳｂ、ＩｎＳｂ、ＧａＩｎＰ、
ＧａＮなど、他の圧電性を有する半導体材料を用いても
よい。通常、化合物半導体を用いた電界効果型半導体装
置では、しきい値電圧（トランジスタ本来の）は負の温
度依存性を持っている。一方、化合物半導体基板を用い
る場合、基板主面として（１００）面を選択し、ドレイ
ン電流の方向を［０１１］方向とするとき、絶縁膜の圧
縮応力を負、引っ張り応力を正として、絶縁膜が及ぼす
ピエゾ効果によるしきい値電圧の変化と膜圧力との間に
は正の比例関係がある。したがって、この方向に電流方
向を選択するとき、絶縁膜のストレスの温度係数は、圧
縮応力を負、引っ張り応力を正として、正であることが
必要となる。
【００１７】これに対して、基板主面として（１００）
面を用い、ドレイン電流の方向を［０１-1］（「-1」は
１が上線有していることの代わり）方向とするとき、絶
縁膜が及ぼすピエゾ効果によるしきい値電圧の変化と膜
圧力との間には負の比例関係がある。したがって、トラ
ンジスタの電流方向を［０１-1］方向に選択するとき、
絶縁膜のストレスの温度係数は、圧縮応力を負、引っ張
り応力を正として、負であることが必要となる。
面を用い、ドレイン電流の方向を［０１-1］（「-1」は
１が上線有していることの代わり）方向とするとき、絶
縁膜が及ぼすピエゾ効果によるしきい値電圧の変化と膜
圧力との間には負の比例関係がある。したがって、トラ
ンジスタの電流方向を［０１-1］方向に選択するとき、
絶縁膜のストレスの温度係数は、圧縮応力を負、引っ張
り応力を正として、負であることが必要となる。
【００１８】また、上記実施例では、電子供給層である
ｎ型ＡｌＧａＡｓ層１６の不純物ドーピング方法とし
て、一様なドーピングを行っていたが、この方法に代
え、δドーピング（層内に高不純物濃度薄層を形成す
る）を行ってもよい。また、チャネルドーピングを行っ
てもよい。また、ゲート電極材料としてＡｌ、Ｔｉ／Ａ
ｕなど、他のショットキー接合を形成できる材料を用い
てもよく、また、オーミック電極を、ＡｕＭｇ、ＮｉＧ
ｅなど、他のオーミック電極材料を用いて形成してもよ
い。さらに、Ｔｉ／Ｐｔ／Ａｕなどを用いてノンアロイ
コンタクト法によりオーミック電極を形成するようにし
てもよい。
ｎ型ＡｌＧａＡｓ層１６の不純物ドーピング方法とし
て、一様なドーピングを行っていたが、この方法に代
え、δドーピング（層内に高不純物濃度薄層を形成す
る）を行ってもよい。また、チャネルドーピングを行っ
てもよい。また、ゲート電極材料としてＡｌ、Ｔｉ／Ａ
ｕなど、他のショットキー接合を形成できる材料を用い
てもよく、また、オーミック電極を、ＡｕＭｇ、ＮｉＧ
ｅなど、他のオーミック電極材料を用いて形成してもよ
い。さらに、Ｔｉ／Ｐｔ／Ａｕなどを用いてノンアロイ
コンタクト法によりオーミック電極を形成するようにし
てもよい。
【００１９】また、絶縁膜材料としては上記の材料の
外、パッシベーション膜として通常用いられている材料
を適宜使用することができる。さらに、それらの材料の
複合膜を形成するようにしてもよい。複合膜を用いる場
合には、単独の膜では実現困難な温度係数の膜を実現す
ることができる。なお、トランジスタ上に形成する保護
絶縁膜は、ウェハ全面に同一の材料で形成することもで
きるが、トランジスタに応じて異なる材料を用いるよう
にすることもできる。また、本発明は、ＭＥＳ構造の電
界効果型トランジスタのみならず絶縁ゲート型のトラン
ジスタにも適用が可能なものである。
外、パッシベーション膜として通常用いられている材料
を適宜使用することができる。さらに、それらの材料の
複合膜を形成するようにしてもよい。複合膜を用いる場
合には、単独の膜では実現困難な温度係数の膜を実現す
ることができる。なお、トランジスタ上に形成する保護
絶縁膜は、ウェハ全面に同一の材料で形成することもで
きるが、トランジスタに応じて異なる材料を用いるよう
にすることもできる。また、本発明は、ＭＥＳ構造の電
界効果型トランジスタのみならず絶縁ゲート型のトラン
ジスタにも適用が可能なものである。
【００２０】
【発明の効果】以上説明したように、本発明による電界
効果型トランジスタでは、温度変化によるしきい値電圧
の変動を膜応力の温度変化に起因したピエゾ効果により
補償しているため、環境温度変化によりしきい値電圧が
変動することはなく、温度変化に対する回路動作の余裕
度を確保することができる。また、本発明による電界効
果型トランジスタでは、温度に対するしきい値電圧変動
を電界効果型トランジスタ自身が自己補償しているた
め、外部温度補償回路を設ける必要がなく、消費電力の
増大、部品点数の増加、回路構成の複雑化および動作速
度の低下などの不都合を招くことなく上記の効果を得る
ことができる。
効果型トランジスタでは、温度変化によるしきい値電圧
の変動を膜応力の温度変化に起因したピエゾ効果により
補償しているため、環境温度変化によりしきい値電圧が
変動することはなく、温度変化に対する回路動作の余裕
度を確保することができる。また、本発明による電界効
果型トランジスタでは、温度に対するしきい値電圧変動
を電界効果型トランジスタ自身が自己補償しているた
め、外部温度補償回路を設ける必要がなく、消費電力の
増大、部品点数の増加、回路構成の複雑化および動作速
度の低下などの不都合を招くことなく上記の効果を得る
ことができる。
【図１】本発明の作用を説明するための、電界効果型ト
ランジスタ上に形成された絶縁膜の膜応力としきい値電
圧変化量との関係を示すグラフ。
ランジスタ上に形成された絶縁膜の膜応力としきい値電
圧変化量との関係を示すグラフ。
【図２】本発明の作用を説明するための、本来の電界効
果型トランジスタのしきい値電圧の温度依存性と、絶縁
膜ストレスによるピエゾ効果に基づくしきい値電圧の温
度依存性を示すグラフ。
果型トランジスタのしきい値電圧の温度依存性と、絶縁
膜ストレスによるピエゾ効果に基づくしきい値電圧の温
度依存性を示すグラフ。
【図３】本発明の一実施例を示す電界効果型トランジス
タの断面図。
タの断面図。
【図４】本発明の一実施例の効果を示すグラフ。
１１ 半絶縁性ＧａＡｓ基板 １２、１４ ＧａＡｓ層 １３ ＡｌＧａＡｓ層 １５ ＩｎＧａＡｓ層 １６ ｎ型ＡｌＧａＡｓ層 １７ ｎ型ＧａＡｓ層 １８ ゲート電極 １９ オーミック電極 ２０ 絶縁膜
Claims (4)
- 【請求項１】 圧電性を有する半導体基板上に形成され
た電界効果型トランジスタであって、該電界効果型トラ
ンジスタ上には、該電界効果型トランジスタのしきい値
電圧の温度変動を、その膜応力の温度変化により補償す
る保護絶縁膜が形成されていることを特徴とする電界効
果型トランジスタ。 - 【請求項２】 前記保護絶縁膜が、シリコン窒化酸化
物、シリコン窒化物、シリコン酸化物、窒化アルミニウ
ムの中から選択された一乃至複数の材料により形成され
ていることを特徴とする請求項１記載の電界効果型トラ
ンジスタ。 - 【請求項３】 前記半導体基板の主面が（１００）面
で、前記電界効果型トランジスタのドレイン電流の流れ
る方向が［０１１］と平行であるように形成され、前記
絶縁膜の膜応力の温度依存性が、圧縮応力を負、引っ張
り応力を正として、前記電界効果型トランジスタのしき
い値電圧の温度変化と逆符号の傾きを持つことを特徴と
する請求項１記載の電界効果型トランジスタ。 - 【請求項４】 前記半導体基板の主面が（１００）面
で、前記電界効果型トランジスタのドレイン電流の流れ
る方向が［０１-1］（「-1」は１が上線有していること
の代わり）と平行であるように形成され、前記絶縁膜の
膜応力の温度依存性が、圧縮応力を負、引っ張り応力を
正として、前記電界効果型トランジスタのしきい値電圧
の温度変化と同符号の傾きを持つことを特徴とする請求
項１記載の電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7087761A JP2669394B2 (ja) | 1995-02-16 | 1995-02-16 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7087761A JP2669394B2 (ja) | 1995-02-16 | 1995-02-16 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222579A JPH08222579A (ja) | 1996-08-30 |
| JP2669394B2 true JP2669394B2 (ja) | 1997-10-27 |
Family
ID=13923941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7087761A Expired - Lifetime JP2669394B2 (ja) | 1995-02-16 | 1995-02-16 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669394B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479843B2 (en) * | 2000-04-27 | 2002-11-12 | Motorola, Inc. | Single supply HFET with temperature compensation |
| JP4385205B2 (ja) | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP4765301B2 (ja) * | 2004-11-25 | 2011-09-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP5348364B2 (ja) * | 2007-08-27 | 2013-11-20 | サンケン電気株式会社 | ヘテロ接合型電界効果半導体装置 |
| JP2010192671A (ja) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | トランジスタ及びトランジスタ制御システム |
-
1995
- 1995-02-16 JP JP7087761A patent/JP2669394B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08222579A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700973B2 (en) | GaN/AlGaN/GaN dispersion-free high electron mobility transistors | |
| US8399911B2 (en) | Enhancement mode field effect device and the method of production thereof | |
| CN110754001B (zh) | 用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管 | |
| EP0100529B1 (en) | High speed field-effect transistor employing heterojunction | |
| JP2669394B2 (ja) | 電界効果型トランジスタ | |
| JP2912187B2 (ja) | 電界効果型トランジスタ | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| EP2416353A1 (en) | Semiconductor device | |
| US20060261372A1 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| KR940010557B1 (ko) | 반도체장치 | |
| JP2970783B2 (ja) | 高電子移動度トランジスタとその製造方法 | |
| JP2629631B2 (ja) | 電界効果トランジスタ | |
| WO2023276972A1 (ja) | 窒化物半導体装置 | |
| JP2776716B2 (ja) | 電界効果型トランジスタ | |
| JPH0555207A (ja) | 半導体装置 | |
| JP5504427B2 (ja) | 電界効果トランジスタ | |
| JPS62200771A (ja) | 半導体装置とその製造方法 | |
| JPH09270522A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3032915B2 (ja) | 高電子移動度トランジスタ | |
| JPH07183492A (ja) | ２次元電子ガス電界効果トランジスタ | |
| JPS6353709B2 (ja) | ||
| JPH098059A (ja) | 化合物半導体エピタキシャルウェハ | |
| JPH04340234A (ja) | 高電子移動度電界効果トランジスタ | |
| JPH07235552A (ja) | 半導体装置 | |
| JPH08288305A (ja) | 電界効果トランジスタ |