JP2970783B2 - 高電子移動度トランジスタとその製造方法 - Google Patents
高電子移動度トランジスタとその製造方法Info
- Publication number
- JP2970783B2 JP2970783B2 JP16257291A JP16257291A JP2970783B2 JP 2970783 B2 JP2970783 B2 JP 2970783B2 JP 16257291 A JP16257291 A JP 16257291A JP 16257291 A JP16257291 A JP 16257291A JP 2970783 B2 JP2970783 B2 JP 2970783B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron transit
- gaas
- transit layer
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ（ＨＥＭＴ）およびその製造方法に関し、特に電子
走行層としてＧａＡｓを主成分とする半導体を用いた高
電子移動度トランジスタおよびその製造方法に関する。
スタ（ＨＥＭＴ）およびその製造方法に関し、特に電子
走行層としてＧａＡｓを主成分とする半導体を用いた高
電子移動度トランジスタおよびその製造方法に関する。
【０００２】ＨＥＭＴとしてはＧａＡｓを電子走行層に
用いるものが最もよく用いられている。ＨＥＭＴの高速
化のためには、ソース電極からドレイン電極に至る電流
通路の寄生抵抗を低減することが重要である。オーミッ
クコンタクトの構造としては、アロイ型とノンアロイ型
が知られているが、再現性、信頼性高く低抵抗を実現す
るにはノンアロイ型オーミックコンタクトの方が有望と
考えられている。
用いるものが最もよく用いられている。ＨＥＭＴの高速
化のためには、ソース電極からドレイン電極に至る電流
通路の寄生抵抗を低減することが重要である。オーミッ
クコンタクトの構造としては、アロイ型とノンアロイ型
が知られているが、再現性、信頼性高く低抵抗を実現す
るにはノンアロイ型オーミックコンタクトの方が有望と
考えられている。
【０００３】
【従来の技術】ノンアロイ型オーミックコンタクトは、
一般的に高不純物濃度半導体領域に金属を接触させて形
成される。不純物濃度を高くすることによって、界面に
形成されるトンネルバリアの幅を狭くし、低抵抗を実現
する。
一般的に高不純物濃度半導体領域に金属を接触させて形
成される。不純物濃度を高くすることによって、界面に
形成されるトンネルバリアの幅を狭くし、低抵抗を実現
する。
【０００４】ＨＥＭＴの電子走行層は、半導体構造内に
埋め込まれているので、ノンアロイ型オーミックコンタ
クトのソース／ドレイン電極を形成するには、たとえば
表面からノンドープＧａＡｓ電子走行層の少なくとも途
中まで掘り下げ、そこにｎ+ 型ＧａＡｓを埋め込み、そ
の上にＡｕＧｅ等の電極層を形成する。
埋め込まれているので、ノンアロイ型オーミックコンタ
クトのソース／ドレイン電極を形成するには、たとえば
表面からノンドープＧａＡｓ電子走行層の少なくとも途
中まで掘り下げ、そこにｎ+ 型ＧａＡｓを埋め込み、そ
の上にＡｕＧｅ等の電極層を形成する。
【０００５】ところが、ＧａＡｓには高濃度のｎ型ドー
ピングができない。そのため、ｎ+ 型ＧａＡｓ埋め込み
領域で電子走行層と金属電極を接続しようとすると、埋
め込み領域自体の抵抗、金属電極との接触抵抗が無視で
きない大きさとなる。
ピングができない。そのため、ｎ+ 型ＧａＡｓ埋め込み
領域で電子走行層と金属電極を接続しようとすると、埋
め込み領域自体の抵抗、金属電極との接触抵抗が無視で
きない大きさとなる。
【０００６】ヘビードープが可能で低抵抗率を実現でき
る半導体として、ＩｎＡｓやＩｎＧａＡｓがある。たと
えば、ｎ+ 型ＩｎＧａＡｓを埋め込み領域に用いれば、
埋め込み領域自体の抵抗、金属電極との接触抵抗は低減
できる。しかし、ｎ+ 型ＩｎＧａＡｓ埋め込み領域とノ
ンドープＧａＡｓ電子走行層とのあいだには、かなりの
バンド不連続があり、電流通路全体の低抵抗化は実現で
きない。
る半導体として、ＩｎＡｓやＩｎＧａＡｓがある。たと
えば、ｎ+ 型ＩｎＧａＡｓを埋め込み領域に用いれば、
埋め込み領域自体の抵抗、金属電極との接触抵抗は低減
できる。しかし、ｎ+ 型ＩｎＧａＡｓ埋め込み領域とノ
ンドープＧａＡｓ電子走行層とのあいだには、かなりの
バンド不連続があり、電流通路全体の低抵抗化は実現で
きない。
【０００７】そこで、図２に示すような構造のＨＥＭＴ
が用いられている。図２において、半絶縁性ＧａＡｓ基
板２１の上に、バッファ層と電子走行層を構成するｉ型
ＧａＡｓ層２２がエピタキシャルに成長され、その上に
さらにｉ型ＡｌＧａＡｓで形成されたスペーサ層２３、
ｎ型ＡｌＧａＡｓで形成された電子供給層２４がエピタ
キシャルに成長されて、電子走行層内の二次元電子ガス
２６に対する電位障壁を形成する。
が用いられている。図２において、半絶縁性ＧａＡｓ基
板２１の上に、バッファ層と電子走行層を構成するｉ型
ＧａＡｓ層２２がエピタキシャルに成長され、その上に
さらにｉ型ＡｌＧａＡｓで形成されたスペーサ層２３、
ｎ型ＡｌＧａＡｓで形成された電子供給層２４がエピタ
キシャルに成長されて、電子走行層内の二次元電子ガス
２６に対する電位障壁を形成する。
【０００８】電子供給層２４の上にはＧａＡｓで形成さ
れたキャップ層２５が成長され、その表面にゲート電極
３０がＡｌ等で形成される。ゲート電極３０を挟んで両
側の領域がｉ型ＧａＡｓ層２２中間まで掘り下げられ、
電子走行層の側面を露出する。
れたキャップ層２５が成長され、その表面にゲート電極
３０がＡｌ等で形成される。ゲート電極３０を挟んで両
側の領域がｉ型ＧａＡｓ層２２中間まで掘り下げられ、
電子走行層の側面を露出する。
【０００９】この掘り下げられた領域に、電子走行層内
の二次元電子ガス２６と接触するようにｎ型ＧａＡｓで
形成されたチャネル用コンタクト層２７が選択成長さ
れ、チャネル用コンタクト層２７の上にオーミックコン
タクト用のｎ+ 型ＩｎＧａＡｓ領域２８がエピタキシャ
ルに成長される。
の二次元電子ガス２６と接触するようにｎ型ＧａＡｓで
形成されたチャネル用コンタクト層２７が選択成長さ
れ、チャネル用コンタクト層２７の上にオーミックコン
タクト用のｎ+ 型ＩｎＧａＡｓ領域２８がエピタキシャ
ルに成長される。
【００１０】このＩｎＧａＡｓ領域２８の上に、ＡｕＧ
ｅとＡｕ等の積層から形成されるソース／ドレイン電極
２９が形成される。コンタクト層２７は、電子走行層と
同じＧａＡｓで形成されるため、電子走行層内の二次元
電子ガスと低抵抗な接触の形成することができる。
ｅとＡｕ等の積層から形成されるソース／ドレイン電極
２９が形成される。コンタクト層２７は、電子走行層と
同じＧａＡｓで形成されるため、電子走行層内の二次元
電子ガスと低抵抗な接触の形成することができる。
【００１１】また、ＩｎＧａＡｓ領域２８は、極めて低
抵抗にできるため、コンタクト層２７とソース／ドレイ
ン電極２９とを低抵抗で接続することができる。
抵抗にできるため、コンタクト層２７とソース／ドレイ
ン電極２９とを低抵抗で接続することができる。
【００１２】
【発明が解決しようとする課題】ところで、図２の構成
においてチャネル用コンタクト層２７は、たとえば約５
×１０18ｃｍ-3程度の不純物濃度を有し、厚さ約２０〜
５０ｎｍを有する。このコンタクト層２７の抵抗率は、
たとえば不純物濃度約２×１０19ｃｍ-3を有するｎ+ 型
ＩｎＧａＡｓ領域２８の抵抗率と比べるとかなり大きな
ものである。したがって、コンタクト層２７に関連する
抵抗が電流通路の寄生抵抗として残る。
においてチャネル用コンタクト層２７は、たとえば約５
×１０18ｃｍ-3程度の不純物濃度を有し、厚さ約２０〜
５０ｎｍを有する。このコンタクト層２７の抵抗率は、
たとえば不純物濃度約２×１０19ｃｍ-3を有するｎ+ 型
ＩｎＧａＡｓ領域２８の抵抗率と比べるとかなり大きな
ものである。したがって、コンタクト層２７に関連する
抵抗が電流通路の寄生抵抗として残る。
【００１３】本発明の目的は、電流通路の寄生抵抗をで
きるだけ低くすることのできる、ＧａＡｓを電子走行層
に用いた高電子移動度トランジスタを提供することであ
る。本発明の他の目的は、このような高電子移動度トラ
ンジスタを製造する製造方法を提供することである。
きるだけ低くすることのできる、ＧａＡｓを電子走行層
に用いた高電子移動度トランジスタを提供することであ
る。本発明の他の目的は、このような高電子移動度トラ
ンジスタを製造する製造方法を提供することである。
【００１４】
【課題を解決するための手段】本発明の高電子移動度ト
ランジスタは、ＧａＡｓを主成分とする半導体基板と、
前記半導体基板上にエピタキシャルに形成され、ＧａＡ
ｓを主成分とする電子走行層と、前記電子走行層上にエ
ピタキシャルに形成され、電子走行層内の二次元電子ガ
スに対して電位障壁を形成する半導体で形成された電位
障壁層と、前記電子走行層内の二次元電子ガスに側方よ
り接するようにエピタキシャルに形成され、縦方向およ
び横方向に組成傾斜を有するＩｎＧａＡｓ領域と、前記
ＩｎＧａＡｓ領域にオーミック接触するソース／ドレイ
ン電極とを含む。
ランジスタは、ＧａＡｓを主成分とする半導体基板と、
前記半導体基板上にエピタキシャルに形成され、ＧａＡ
ｓを主成分とする電子走行層と、前記電子走行層上にエ
ピタキシャルに形成され、電子走行層内の二次元電子ガ
スに対して電位障壁を形成する半導体で形成された電位
障壁層と、前記電子走行層内の二次元電子ガスに側方よ
り接するようにエピタキシャルに形成され、縦方向およ
び横方向に組成傾斜を有するＩｎＧａＡｓ領域と、前記
ＩｎＧａＡｓ領域にオーミック接触するソース／ドレイ
ン電極とを含む。
【００１５】
【作用】電子走行層とソース／ドレイン電極とを縦方向
および横方向に組成傾斜を有するＩｎＧａＡｓ領域で接
続することにより、電流通路の寄生抵抗を低減すること
ができる。
および横方向に組成傾斜を有するＩｎＧａＡｓ領域で接
続することにより、電流通路の寄生抵抗を低減すること
ができる。
【００１６】すなわち、電子走行層と接触する部分にお
いては組成傾斜ＩｎＧａＡｓ領域の組成をＧａＡｓに近
付けて電子走行層との接触抵抗を低減し、縦方向および
横方向に速やかにＩｎの組成を増大させることにより、
高不純物濃度を可能とし、組成傾斜ＩｎＧａＡｓ領域
７、８の抵抗自体を低減することができる。
いては組成傾斜ＩｎＧａＡｓ領域の組成をＧａＡｓに近
付けて電子走行層との接触抵抗を低減し、縦方向および
横方向に速やかにＩｎの組成を増大させることにより、
高不純物濃度を可能とし、組成傾斜ＩｎＧａＡｓ領域
７、８の抵抗自体を低減することができる。
【００１７】また、高不純物濃度のＩｎＧａＡｓ領域８
は、ソース／ドレイン電極と低抵抗接触を形成すること
ができる。
は、ソース／ドレイン電極と低抵抗接触を形成すること
ができる。
【００１８】
【実施例】図１は、本発明の実施例によるＨＥＭＴの構
造を断面で示す。半絶縁性ＧａＡｓで形成された半導体
基板１の上に、ｉ型ＧａＡｓのバッファ層２ｂ、ｉ型Ｇ
ａＡｓの電子走行層２ａを、たとえば合わせて４００ｎ
ｍエピタキシャルに成長し、電子走行層２ａの上に、ｉ
型ＡｌＧａＡｓで形成され、約２〜５ｎｍの厚さを有す
るスペーサ層３を介してｎ型ＡｌＧａＡｓで形成され、
約５０ｎｍの厚さを有する電子供給層４をエピタキシャ
ルに成長する。
造を断面で示す。半絶縁性ＧａＡｓで形成された半導体
基板１の上に、ｉ型ＧａＡｓのバッファ層２ｂ、ｉ型Ｇ
ａＡｓの電子走行層２ａを、たとえば合わせて４００ｎ
ｍエピタキシャルに成長し、電子走行層２ａの上に、ｉ
型ＡｌＧａＡｓで形成され、約２〜５ｎｍの厚さを有す
るスペーサ層３を介してｎ型ＡｌＧａＡｓで形成され、
約５０ｎｍの厚さを有する電子供給層４をエピタキシャ
ルに成長する。
【００１９】電子供給層４の上には、ｎ型ＧａＡｓで形
成されたキャップ層５を成長する。キャップ層５の上に
ショットキ接触を形成するＡｌ層で形成されたゲート電
極１０を作成し、ゲート電極１０を挟むソース／ドレイ
ン領域となる部分を電子走行層２ａの側面が露出するま
でエッチングで掘り下げる。
成されたキャップ層５を成長する。キャップ層５の上に
ショットキ接触を形成するＡｌ層で形成されたゲート電
極１０を作成し、ゲート電極１０を挟むソース／ドレイ
ン領域となる部分を電子走行層２ａの側面が露出するま
でエッチングで掘り下げる。
【００２０】たとえば、電子走行層２ａの表面から約２
０〜５０ｎｍの深さまでエッチングする。この掘り下げ
た領域に、組成傾斜ＩｎＧａＡｓ領域７、８を成長す
る。このＩｎＧａＡｓ領域は、縦方向および横方向に組
成傾斜を有し、電子走行層２ａと接触する部分ではほと
んどＧａＡｓの組成を有する領域７と、領域７によりさ
らにＩｎ組成が大きい領域８よりなる。
０〜５０ｎｍの深さまでエッチングする。この掘り下げ
た領域に、組成傾斜ＩｎＧａＡｓ領域７、８を成長す
る。このＩｎＧａＡｓ領域は、縦方向および横方向に組
成傾斜を有し、電子走行層２ａと接触する部分ではほと
んどＧａＡｓの組成を有する領域７と、領域７によりさ
らにＩｎ組成が大きい領域８よりなる。
【００２１】このＩｎＧａＡｓ領域８は、たとえば次第
にＩｎ組成を増加させ、ｎ型不純物濃度約２×１０19ｃ
ｍ-3を有するｎ+ 型領域とする。ＩｎＧａＡｓ領域８の
上に、ＡｕＧｅ層およびＡｕ層で形成されたソース／ド
レイン電極９を形成する。
にＩｎ組成を増加させ、ｎ型不純物濃度約２×１０19ｃ
ｍ-3を有するｎ+ 型領域とする。ＩｎＧａＡｓ領域８の
上に、ＡｕＧｅ層およびＡｕ層で形成されたソース／ド
レイン電極９を形成する。
【００２２】組成傾斜ＩｎＧａＡｓ領域８は、極めて高
いｎ型不純物濃度を有するため、ソース／ドレイン電極
９との接触抵抗およびＩｎＧａＡｓ領域８自身の抵抗が
低くできる。組成傾斜ＩｎＧａＡｓ領域７は、電子走行
層２ａと低抵抗接触を形成し、かつ電子走行層２ａを極
めて短い距離でＩｎＧａＡｓ領域８に接続するため、関
連する寄生抵抗が低減される。
いｎ型不純物濃度を有するため、ソース／ドレイン電極
９との接触抵抗およびＩｎＧａＡｓ領域８自身の抵抗が
低くできる。組成傾斜ＩｎＧａＡｓ領域７は、電子走行
層２ａと低抵抗接触を形成し、かつ電子走行層２ａを極
めて短い距離でＩｎＧａＡｓ領域８に接続するため、関
連する寄生抵抗が低減される。
【００２３】なお、スペーサ層３、電子供給層４として
は、それぞれｉ型ＩｎＧａＰおよびｎ型ＩｎＧａＰを用
いることもできる。図１の構成においては、組成傾斜Ｉ
ｎＧａＡｓ領域７が、電子走行層２ａを覆う薄い厚さを
有し、かつ縦方向および横方向に組成傾斜を有するた
め、電子走行層２ａと低抵抗接触を形成し、かつ速やか
にｎ+ 型ＩｎＧａＡｓ領域８に接続することが可能とさ
れている。このことは、図３に示すような基礎事実の知
見に基づいている。
は、それぞれｉ型ＩｎＧａＰおよびｎ型ＩｎＧａＰを用
いることもできる。図１の構成においては、組成傾斜Ｉ
ｎＧａＡｓ領域７が、電子走行層２ａを覆う薄い厚さを
有し、かつ縦方向および横方向に組成傾斜を有するた
め、電子走行層２ａと低抵抗接触を形成し、かつ速やか
にｎ+ 型ＩｎＧａＡｓ領域８に接続することが可能とさ
れている。このことは、図３に示すような基礎事実の知
見に基づいている。
【００２４】図３（Ａ）は、マスクを用いた選択ＭＯＣ
ＶＤ成長を説明する断面図である。ＧａＡｓ基板１２の
表面に、開口を有するマスク１４をＳｉＯ2、Ｓｉ3 Ｎ
4 等で形成し、開口部に凹部１３を形成した後、ＩｎＧ
ａＡｓの減圧ＭＯＣＶＤの選択成長を行ってＩｎＧａＡ
ｓ層１５を成長した状態を示す。
ＶＤ成長を説明する断面図である。ＧａＡｓ基板１２の
表面に、開口を有するマスク１４をＳｉＯ2、Ｓｉ3 Ｎ
4 等で形成し、開口部に凹部１３を形成した後、ＩｎＧ
ａＡｓの減圧ＭＯＣＶＤの選択成長を行ってＩｎＧａＡ
ｓ層１５を成長した状態を示す。
【００２５】このような成長を行って、凹部１３に形成
されたＩｎＧａＡｓ層１５の組成を調べると、図３
（Ｂ）に示すような組成分布が形成されている。すなわ
ち、一定組成の原料を供給したのにも係わらず、マスク
１４で囲んだ凹部１３内にＭＯＣＶＤ成長を行うと、成
長したＩｎＧａＡｓ層１５は、マスク１４に近いところ
ほど高いＩｎ組成を有する。成長条件を調整することに
より、マスク１４から最も離れた位置においてはＧａＡ
ｓが成長するようにすることもできる。
されたＩｎＧａＡｓ層１５の組成を調べると、図３
（Ｂ）に示すような組成分布が形成されている。すなわ
ち、一定組成の原料を供給したのにも係わらず、マスク
１４で囲んだ凹部１３内にＭＯＣＶＤ成長を行うと、成
長したＩｎＧａＡｓ層１５は、マスク１４に近いところ
ほど高いＩｎ組成を有する。成長条件を調整することに
より、マスク１４から最も離れた位置においてはＧａＡ
ｓが成長するようにすることもできる。
【００２６】図４は、図３の現象を利用して、図１の構
造を作成する製造方法を示す。まず、図４（Ａ）に示す
ように、半絶縁性ＧａＡｓ基板１の上にエピタキシャル
積層構造を作成する。すなわち、半絶縁性ＧａＡｓ基板
１の上に、ｉ型ＧａＡｓ層２、ｉ型ＡｌＧａＡｓ層３、
ｎ型ＡｌＧａＡｓ層４、ｎ型ＧａＡｓ層５をエピタキシ
ャルに成長する。なお、ｉ型ＧａＡｓ層２の表面近傍に
二次元電子ガス６が形成される。
造を作成する製造方法を示す。まず、図４（Ａ）に示す
ように、半絶縁性ＧａＡｓ基板１の上にエピタキシャル
積層構造を作成する。すなわち、半絶縁性ＧａＡｓ基板
１の上に、ｉ型ＧａＡｓ層２、ｉ型ＡｌＧａＡｓ層３、
ｎ型ＡｌＧａＡｓ層４、ｎ型ＧａＡｓ層５をエピタキシ
ャルに成長する。なお、ｉ型ＧａＡｓ層２の表面近傍に
二次元電子ガス６が形成される。
【００２７】エピタキシャル成長の後、図４（Ｂ）に示
すように、積層構造表面上に開口を有するマスク１１を
ＳｉＯ2 、Ｓｉ3 Ｎ4、ＳｉＯＮ等で作成する。次にマ
スク１１の開口内に露出された積層構造を異方性エッチ
ングにより、電子走行層の側面が露出される深さまでエ
ッチングする。
すように、積層構造表面上に開口を有するマスク１１を
ＳｉＯ2 、Ｓｉ3 Ｎ4、ＳｉＯＮ等で作成する。次にマ
スク１１の開口内に露出された積層構造を異方性エッチ
ングにより、電子走行層の側面が露出される深さまでエ
ッチングする。
【００２８】エッチング後、図４（Ｃ）に示すように、
たとえば圧力約１０〜５０Ｔｏｒｒの減圧ＭＯＣＶＤに
より、ｎ型不純物としてＳｉを含むＩｎＧａＡｓを選択
成長する。
たとえば圧力約１０〜５０Ｔｏｒｒの減圧ＭＯＣＶＤに
より、ｎ型不純物としてＳｉを含むＩｎＧａＡｓを選択
成長する。
【００２９】このマスクを用いたＭＯＣＶＤによると、
前述のように原料のＩｎ組成が一定でもマスクに近い部
分ほどＩｎ組成の大きいＩｎＧａＡｓが成長する。マス
ク１１の面積は、凹部に挟まれた中央部上の面積よりも
その両側の面積のほうが圧倒的に広いため、Ｉｎ組成は
図中両側に向かうほど高くなる。
前述のように原料のＩｎ組成が一定でもマスクに近い部
分ほどＩｎ組成の大きいＩｎＧａＡｓが成長する。マス
ク１１の面積は、凹部に挟まれた中央部上の面積よりも
その両側の面積のほうが圧倒的に広いため、Ｉｎ組成は
図中両側に向かうほど高くなる。
【００３０】すなわち、露出した電子走行層の側面には
ほとんどＧａＡｓに近い組成の結晶が成長する。図５
は、このような選択成長に使うマスク１１の形状例を平
面図で示す。
ほとんどＧａＡｓに近い組成の結晶が成長する。図５
は、このような選択成長に使うマスク１１の形状例を平
面図で示す。
【００３１】さらに、成長中に徐々に原料のＩｎ組成を
増やすことにより、上部に向かうほどＩｎ組成の高いＩ
ｎＧａＡｓ層を成長することができる。このようにし
て、横方向にも縦方向にも組成傾斜を有するＩｎＧａＡ
ｓ領域１２を成長することができる。
増やすことにより、上部に向かうほどＩｎ組成の高いＩ
ｎＧａＡｓ層を成長することができる。このようにし
て、横方向にも縦方向にも組成傾斜を有するＩｎＧａＡ
ｓ領域１２を成長することができる。
【００３２】なお、ｎ型不純物としてはＳｉの代わりに
Ｓｅ等を用いることもできる。また、スペーサ層、電子
供給層４としては、ＡｌＧａＡｓの代わりにＩｎＧａＰ
等を用いることもできる。
Ｓｅ等を用いることもできる。また、スペーサ層、電子
供給層４としては、ＡｌＧａＡｓの代わりにＩｎＧａＰ
等を用いることもできる。
【００３３】二次元電子ガスと接する最小限の領域のみ
をＧａＡｓまたはＩｎ組成の小さなＩｎＧａＡｓ領域で
形成することにより、二次元電子ガスとの界面でバンド
不連続を最小限に抑え、かつ埋め込み領域の大部分をＩ
ｎＧａＡｓとし、不純物濃度を高くして寄生抵抗を低減
することができる。したがって、電流通路全体での寄生
抵抗の低減が可能となる。
をＧａＡｓまたはＩｎ組成の小さなＩｎＧａＡｓ領域で
形成することにより、二次元電子ガスとの界面でバンド
不連続を最小限に抑え、かつ埋め込み領域の大部分をＩ
ｎＧａＡｓとし、不純物濃度を高くして寄生抵抗を低減
することができる。したがって、電流通路全体での寄生
抵抗の低減が可能となる。
【００３４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
ソース／ドレイン電極から二次元電子ガスまでの電流通
路全体の寄生抵抗を小さく抑えることができ、ＨＥＭＴ
の高速（高周波）性能を向上することができる。
ソース／ドレイン電極から二次元電子ガスまでの電流通
路全体の寄生抵抗を小さく抑えることができ、ＨＥＭＴ
の高速（高周波）性能を向上することができる。
【図１】本発明の実施例を示す断面図である。
【図２】従来の技術を示す断面図である。
【図３】本発明の実施例の基礎となる基礎事実を示す図
である。図３（Ａ）はマスクを用いた選択ＭＯＣＶＤを
説明する断面図、図３（Ｂ）は成長された層内の組成分
布を示すグラフである。
である。図３（Ａ）はマスクを用いた選択ＭＯＣＶＤを
説明する断面図、図３（Ｂ）は成長された層内の組成分
布を示すグラフである。
【図４】本発明の実施例による製造方法を示す断面図で
ある。
ある。
【図５】図４の製造方法において用いるマスクの一形態
を示す平面図である。
を示す平面図である。
１ 半導体基板 ２ａ 電子走行層 ２ｂ バッファ層 ３ スペーサ層 ４ 電子供給層 ５ キャップ層 ６ 二次元電子ガス ７、８ 組成傾斜ＩｎＧａＡｓ領域 ９ ソース／ドレイン電極 １０ ゲート電極 １１ マスク
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/778 H01L 21/205 H01L 21/338 H01L 29/812
Claims (2)
- 【請求項１】 ＧａＡｓを主成分とする半導体基板
（１）と、 前記半導体基板上にエピタキシャルに形成され、ＧａＡ
ｓを主成分とする電子走行層（２ａ）と、 前記電子走行層（２）上にエピタキシャルに形成され、
電子走行層内の二次元電子ガスに対して電位障壁を形成
する半導体で形成された電位障壁層（３、４）と、 前記電子走行層（２）内の二次元電子ガスに側方より接
するようにエピタキシャルに形成され、縦方向および横
方向に組成傾斜を有するＩｎＧａＡｓ領域（７、８）
と、 前記ＩｎＧａＡｓ領域（７、８）にオーミック接触する
ソース／ドレイン電極（９）とを含む高電子移動度トラ
ンジスタ。 - 【請求項２】 ＧａＡｓを主成分とする半導体基板
（１）上にＧａＡｓを主成分とする電子走行層（２）、
電子走行層（２）中の二次元電子ガスに対して電位障壁
を形成する電位障壁層（３、４）を含む積層構造をエピ
タキシャルに成長する工程と、 ソース領域、ドレイン領域となる領域に開口を有するマ
スク（１１）を前記積層構造上に形成する工程と、 前記開口を介して前記積層構造をエッチングして凹部を
形成する工程と、 前記凹部表面上にｎ+ 型ＩｎＧａＡｓをＣＶＤでエピタ
キシャル成長し、組成勾配層（７、８）を形成する工程
とを含む高電子移動度トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16257291A JP2970783B2 (ja) | 1991-07-03 | 1991-07-03 | 高電子移動度トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16257291A JP2970783B2 (ja) | 1991-07-03 | 1991-07-03 | 高電子移動度トランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513467A JPH0513467A (ja) | 1993-01-22 |
| JP2970783B2 true JP2970783B2 (ja) | 1999-11-02 |
Family
ID=15757143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16257291A Expired - Fee Related JP2970783B2 (ja) | 1991-07-03 | 1991-07-03 | 高電子移動度トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970783B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342811A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
| US8936976B2 (en) * | 2009-12-23 | 2015-01-20 | Intel Corporation | Conductivity improvements for III-V semiconductor devices |
| JP2017152467A (ja) * | 2016-02-23 | 2017-08-31 | 日本電信電話株式会社 | 電界効果トランジスタおよびその製造方法 |
-
1991
- 1991-07-03 JP JP16257291A patent/JP2970783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513467A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| JPH04245650A (ja) | Ｐチャンネル・デバイス用の異方型ｎ＋ゲートをもつ相補型ヘテロ接合電界効果トランジスタ | |
| JPH05275463A (ja) | 半導体装置 | |
| US5397907A (en) | Field effect transistor and fabricating method thereof | |
| US5448086A (en) | Field effect transistor | |
| JP2679333B2 (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JP2970783B2 (ja) | 高電子移動度トランジスタとその製造方法 | |
| EP0147196A2 (en) | A semiconductor member and semiconductor device employing such a member | |
| JP3381787B2 (ja) | 半導体装置およびその製造方法 | |
| KR940010557B1 (ko) | 반도체장치 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JP3255973B2 (ja) | 半導体装置 | |
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0789586B2 (ja) | 半導体装置 | |
| JPH07183492A (ja) | ２次元電子ガス電界効果トランジスタ | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH05343435A (ja) | 半導体装置 | |
| JPS6068661A (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP3107002B2 (ja) | 電界効果トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |