JP3443034B2 - 電界効果トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、化合物半導体を
用いた電界効果トランジスタに関する。

【０００２】

【従来の技術】インジウムリン（ＩｎＰ）やガリウムヒ
素（ＧａＡｓ）などの化合物半導体を用いたデバイス
は、シリコンデバイスと比較したときに、低い消費電力
で高速であるという特徴を有しており、様々なデバイス
が開発されている。その中で、より高速な回路動作を得
るために、化合物半導体を用いた種々の電界効果トラン
ジスタが開発されている。その中で、所望のしきい値を
確保した状態でよりソース・ドレイン抵抗を下げられる
といった利点を有している、リセスゲート構造が広く採
用されている。

【０００３】そのリセスゲート構造に関して、ＨＥＭＴ
（High Electron Mobility Transistor）を例として以
下に説明する。このＨＥＭＴは、電子が走行する領域
（チャネル層）と電子を供給する領域とを、ヘテロ接合
により空間的に分離した構造の電界効果トランジスタで
ある。この構造とすることで、電子がドナー不純物によ
って散乱されるのが減少され、電子移動度が増大して高
速性が向上している。

【０００４】その構成に関して説明すると、図１２に示
すように、まず、ＩｎＰからなる基板１２０１上に、結
晶成長により形成されたＩｎＡｌＡｓからなるバッファ
層１２０２が配置されている。また、そのバッファ層１
２０２上には、ノンドープのＩｎＧａＡｓからなるチャ
ネル層１２０３が結晶成長により形成されている。ま
た、その上には、ＩｎＡｌＡｓからなる電子供給層１２
０４が形成され、その中に、ｎ形の不純物が導入された
デルタドープ層１２０５が形成されている。

【０００５】このデルタドープ層１２０５は、チャネル
層１２０３上にＩｎＡｌＡｓを結晶成長して電子供給層
１２０４を形成していく過程で、所望の箇所でｎ形の不
純物を導入することで形成している。このように、電子
供給層１２０４において、不純物が導入された領域をよ
り薄く２次元的にすることで、電子供給層１２０４全体
に不純物が導入された場合に比較して、同じしきい値で
も、よりゲートリークを減少できゲート耐圧を向上させ
ることができる。

【０００６】また、電子供給層１２０４上には、ＩｎＰ
からなる中間層１２０６が形成され、その上に、ＩｎＡ
ｌＡｓからなる半導体層１２０７、ｎ形の不純物が導入
されたＩｎＡｌＡｓからなる半導体層１２０８、ｎ形の
不純物が導入されたＩｎＧａＡｓからなる半導体層１２
０９が形成されている。また、半導体層１２０９上に
は、オーミック接合してソース・ドレイン電極１２１０
が形成されいている。

【０００７】前述したように、このＨＥＭＴでは、電子
供給層１２０４に添加されたドナー不純物から供給され
た電子は、チャネル層１２０３へ移動して電子供給層１
２０４とチャネル層１２０３との接合界面に蓄積し、電
流チャネルを形成する。この物理現象の結果、チャネル
を走行する電子は、発生源であるドナー不純物とヘテロ
接合を介して空間的に分離されるようになる。その、チ
ャネル層１２０３に形成された電流チャネルの厚さはき
わめて薄く、接合面に垂直方向に運動の自由がない、実
質的には２次元電子チャネル（２次元電子ガス）となっ
ている。

【０００８】そして、半導体層１２０７，１２０８，１
２０９に溝を形成して中間層１２０６を露出させ、その
露出面にショットキー接続してゲート電極１２１１を形
成することで、リセスゲート構造としている。このゲー
ト電極１２１１は、中間層１２０６にはショットキー接
合しているが、その側面においては、半導体層１２０
７，１２０８，１２０９とは離間している。

【０００９】このリセスゲート構造は、まず、開口部を
備えた絶縁層１２１２をマスクとし、半導体層１２０
７，１２０８，１２０９を選択的にエッチングすること
で溝を形成する。そして、その溝内にゲート電極１２１
１を配置すればよい。ここで、その溝形成のエッチング
では、ＩｎＧａＡｓやＩｎＡｌＡｓを溶解するクエン酸
と過酸化水素との混合水溶液をエッチング液として用い
る。ところが、このエッチング液には、ＩｎＰがあまり
溶解しない。このため、溝形成のためのエッチングは、
自動的にＩｎＰからなる中間層１２０６で停止する。

【００１０】以上のように、化合物半導体による電界効
果トランジスタにおいて、リセスゲート構造とするとき
には、ＩｎＰからなる中間層をエッチングストッパー層
として利用するようにしている。なお、この中間層は、
その膜厚が約５ｎｍ以上あれば上述したウエットエッチ
ングにおける自動停止機能を発揮できる。一般に、エッ
チングというプロセスでは、そのエッチング量を均一に
することが困難であり、エッチング量は不均一になりや
すい。しかしながら、上述したように、ＩｎＰからなる
中間層１２０６を用いることで、エッチングの不均一に
関わることなく、半導体層１２０７，１２０８，１２０
９の形成膜厚により溝の深さを制御できるようになる。

【００１１】

【発明が解決しようとする課題】ところが、上述した従
来の構成では、次に示すような問題があった。上述した
構成のＨＥＭＴにおける膜厚方向のバンドギャップエネ
ルギーの状態をみると、図１３の実線で示すように、ゲ
ート電極１２１１と上述した２次元電子ガスとの間の電
子障壁が低い状態となっている。なお、図１３の横軸
は、ゲート電極１２１１からの基板１２０１方向の距離
を示している。このように、ＩｎＰからなる中間層を用
いる場合、電子障壁が低いためにゲート電流の増大とゲ
ート耐圧の低下を招いていた。その電子障壁が低くなる
のは、中間層１２０６を構成しているＩｎＰのショット
キーバリアが０．４Ｖと低いためである。

【００１２】一方、そのＩｎＰと、下層の電子供給層１
２０４を構成するＩｎＡｌＡｓとの間の伝導帯の差（Δ
Ｅｃ）が０．２５Ｖあり、素子を構成している半導体内
部では障壁が高くなると予想される。しかし、それも半
導体内部での電圧降下により十分に障壁として機能はし
ない。以上のように、従来では、ゲート電流の増大とゲ
ート耐圧の低下という問題があり、電界効果トランジス
タとしての電圧印加範囲が制限され、電力を取り出すこ
とが難しくなっていた。

【００１３】ところで、図１４に示すように、中間層１
２０６を部分的に除去し、ゲート電極１２１１ａ底部が
電子供給層１２０４に直接接触させるようにすれば、そ
の部分における障壁はより高いものとできる。この場
合、バンドギャップエネルギーの状態は図１３の点線で
示すようになり、ゲート電極１２１１と２次元電子ガス
との間に高い電子障壁が得られる。このＨＥＭＴは、図
１２に示したＨＥＭＴとほぼ同様であり、ゲート電極１
２１１ａが電子供給層１２０４との間にショットキー障
壁を形成するようにした点が異なる。この構造は、絶縁
層１２１２をマスクとした、選択エッチングで溝を形成
した後、やはり絶縁層１２１２をマスクとして垂直異方
性を有するスパッタエッチングにより選択的に中間層１
２０６を除去することで形成できる。

【００１４】しかしながら、このような構成としても、
ゲート電極１２１１ａはその側面で中間層１２０６と接
触している。このため、横方向のゲート電極１２１１ａ
−中間層１２０６−半導体層１２０７の経路では、図１
３の実線で示すようなバンドギャップ構造となり、ゲー
トリークが起きやすい状態となっている。以上説明した
ように、図１４に示す構成としても、５ｎｍ以上あるＩ
ｎＰからなる中間層１２０６と接触しており、この接触
箇所のショットキー障壁が低いため、図１２に示した構
造と同様に、ゲートリークが起きやすくゲート耐圧の低
下を招いていた。

【００１５】この発明は、以上のような問題点を解消す
るためになされたものであり、リセスゲート構造の電界
効果トランジスタにおいて、ゲート電流の増加を抑制し
てゲート耐圧を向上させることを目的とする。

【００１６】

【課題を解決するための手段】この発明の電界効果トラ
ンジスタは、半導体基板上に形成されたチャネル層と、
このチャネル層上に形成されたゲート電極と、このゲー
ト電極を挾んでチャネル層上に形成された第１および第
２の半導体層と、第１および第２の半導体層上にオーミ
ック接続して形成されたソース電極およびドレイン電極
と、チャネル層と第１および第２の半導体層との間に配
置されたインジウムとアルミニウムとリンとから構成さ
れた化合物半導体よりなる中間層とを備え、加えて、Ｉ
ＩＩ−Ｖ族化合物半導体よりなり中間層表面を覆い中間
層より薄い半導体層、もしくは、中間層よりアルミニウ
ムの組成比が小さいインジウムとアルミニウムとリンと
から構成された化合物半導体よりなり中間層表面を覆い
中間層より薄い半導体層のいずれかを少なくとも備える
ようにした。このように構成したので、ゲート電極と周
囲の半導体層やチャネル層との間に形成される電子障壁
は、ゲート電極と中間層との間に形成される障壁高さに
支配されるようになる。

【００１７】以上の構成において、ゲート電極の底面が
中間層上面にショットキー接続して形成されるようにし
た。従って、ゲート電極と周囲の半導体層やチャネル層
との間に形成される電子障壁は、ゲート電極と中間層と
の間に形成されるショットキー障壁に支配されるように
なる。

【００１８】また、チャネル層上にｎ形の不純物が導入
されてチャネル層とヘテロ接合する電子供給層を備え、
中間層は電子供給層上に形成されているようにした。こ
のように構成したので、この電界効果トランジスタはＨ
ＥＭＴ（High Electron Mobility Transistor）とな
る。また、その構成において、チャネル層と電子供給層
との間に基板と電子供給層との間の格子不整合を緩和す
る歪み緩和層を設けてもよい。

【００１９】

【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１ はじめに、この発明の第１の実施の形態について説明す
る。なお、以下ではＨＥＭＴを例にして説明する。図１
に示すように、この実施例１における電界効果トランジ
スタ（ＨＥＭＴ）は、まず、ＩｎＰからなる基板１０１
上に、結晶成長により形成されたＩｎＡｌＡｓからなる
バッファ層１０２が配置されている。また、そのバッフ
ァ層１０２上には、ノンドープのＩｎＧａＡｓからなる
チャネル層１０３が結晶成長により形成されている。

【００２０】また、その上には、ＩｎＡｌＡｓからなる
電子供給層１０４が形成され、その中に、ｎ形の不純物
が導入されたデルタドープ層１０５が形成されている。
このデルタドープ層１０５は、チャネル層１０３上にＩ
ｎＡｌＡｓを結晶成長して電子供給層１０４を形成して
いく過程で、所望の箇所でｎ形の不純物を導入すること
で形成している。このように、電子供給層１０４におい
て、不純物が導入された領域をより薄く２次元的にする
ことで、電子供給層１０４全体に不純物が導入された場
合に比較して、同じしきい値でも、よりゲートリークを
減少できデート耐圧を向上させることができる。

【００２１】そして、この実施の形態１では、電子供給
層１０４上に、膜厚４ｎｍのＩｎＡｌＰからなる中間層
１０６ａと、膜厚１ｎｍのＩｎＰからなる中間層１０６
ｂとを備えるようにした。この中間層１０６ｂは、中間
層１０６ａ表面を覆うように形成する。また、その上
に、ＩｎＡｌＡｓからなる半導体層１０７、ｎ形の不純
物が導入されたＩｎＡｌＡｓからなる半導体層１０８、
ｎ形の不純物が導入されたＩｎＧａＡｓからなる半導体
層１０９が形成されている。また、半導体層１０９上に
は、オーミック接合してソース・ドレイン電極１１０が
形成されいている。

【００２２】また、半導体層１０７，１０８，１０９に
溝を形成して中間層１０６ｂを露出させ、その露出面に
ショットキー接続してゲート電極１１１を形成すること
で、リセスゲート構造としている。このゲート電極１１
１は、中間層１０６ａ，１０６ｂにはショットキー接合
しているが、その側面においては、半導体層１０７，１
０８，１０９とは離間している。

【００２３】このリセスゲート構造は、次のようにして
形成する。まず、開口部を備えた絶縁層１１２をマスク
とし、半導体層１０７，１０８，１０９を選択的にエッ
チングすることで溝を形成する。そして、その溝内にゲ
ート電極１１１を配置すればよい。ここで、その溝形成
のエッチングでは、ＩｎＧａＡｓやＩｎＡｌＡｓを溶解
するクエン酸と過酸化水素との混合水溶液をエッチング
液として用いる。ところが、このエッチング液には、Ｉ
ｎＰおよびＩｎＡｌＰがあまり溶解しない。このため、
溝形成のためのエッチングは、自動的にＩｎＡｌＰやＩ
ｎＰからなる中間層１０６ａ，１０６ｂで停止する。

【００２４】ここで、ＩｎＰからなる中間層でエッチン
グ停止機能を発揮するためには、最低限５ｎｍ程度の膜
厚が必要であることが実験の結果から判明している。こ
のため、中間層１０６ａ，１０６ｂの総合膜厚も、５ｎ
ｍ以上あればよい。その中で、この実施の形態１では、
以降に示すように、ＩｎＡｌＰの１層で中間層を構成す
るようにしても良いが、アルミニウムの組成が高いＩｎ
ＡｌＰは酸化されやすく、表面に露出していると半導体
欠陥を作ることが判明しているため、その表面をＩｎＰ
で薄く覆うようにした。

【００２５】以上説明したように、ゲート電極１１１と
ショットキー接続する中間層をＩｎＡｌＰと薄いＩｎＰ
とから構成するようにした。すなわち、この実施の形態
１のＨＥＭＴにおけるバンドギャップエネルギーの状態
は、図２の実線に示すようになり、ゲート電極１１１と
２次元電子ガスとの間の電子障壁を高いものとすること
ができる。なお、２次元電子ガスは、電子供給層１０４
とチャネル層１０３との接合界面に電子が蓄積して電流
チャネルを形成しているものである。また、図２の横軸
は、ゲート電極１１１からの基板１０１方向の距離を示
している。また、ＩｎＰからなる中間層１０６ｂの膜厚
を薄くしているので、この実施の形態の構成によれば、
従来に比較して横方向のゲートリークが抑制されてい
る。

【００２６】比較のために、図１２に示した従来の構成
の場合のバンドギャップを図２中に点線で示したが、こ
の実施の形態１の方が明らかに電子障壁が高くなってい
る。また、図２から明らかなように、ＩｎＰからなる中
間層１０６ｂを薄くすればするほど、その電子障壁は高
くなる。従って、中間層１０６ｂをなくし、ＩｎＡｌＰ
からなる中間層１０６ａのみから構成すれば、もっとも
電子障壁が高い状態が得られる。しかしながら、前述し
たように、アルミニウムを含んでいる化合物半導体は酸
化されやすいため、酸化防止のためにＩｎＰの層で覆う
ようにした方がよい。

【００２７】ここで、この実施の形態１の電界効果トラ
ンジスタの素子特性をみると、図３に示すように、電流
の増大が抑制されている。この図３は、図１の構成のＨ
ＥＭＴ素子のゲート電極をアノード電極とし、ドレイン
電極をカソード電極とし、また、ソース電極は開放した
状態の２端子特性を示したものである。図３において、
実線でこの実施の形態１の場合を示し、点線で従来の場
合を示した。図３から明らかなように、逆方向電流は１
／１０００と大幅に抑制されている。これを、図４に示
すように、縦軸のレンジを線形とし、横軸の電圧を１０
倍にした状態でみると、ゲート耐圧が数倍に向上してい
る。図４でも、実線でこの実施の形態１の場合を示し、
点線で従来の場合を示した。なお、ゲート耐圧は、Ｉｇ
ｓが一定電流−１ｍＡ／ｍｍとなる点として定義され
る。

【００２８】また、以上に示したゲート特性は、ＨＥＭ
Ｔの３端子特性として、図６に示すように、電圧印加領
域を増大させることが可能となる。図６では、（ａ）で
従来の場合を示し、（ｂ）でこの実施の形態１の場合を
示している。電界効果トランジスタ（ＨＥＭＴ）から取
り出せる電力は印加電圧と出力電流の積に比例するた
め、それら２つの比較から明らかなように、この実施の
形態１によれば、素子特性の変動要因を抑制しつつ、取
り出すことのできる出力電流を向上させることができ
る。

【００２９】なお、上述では、エッチングストッパーと
してのＩｎＡｌＰからなる中間層を保護するためにＩｎ
Ｐの薄い層を用いる場合を示したが、これに限るもので
はない。ＩｎＡｌＡｓやＩｎＧａＡｓに対するエッチン
グ選択比がとれて、酸化され難いなど安定した材料を用
いればよく、その保護のための中間層として、ＧａＡｓ
やＧａＰを用いるようにしても良い。ただし、上述した
実施の形態の場合、ＩｎＰ系の材料で構成するようにし
ているので、これに格子整合するＩｎＰを用いた方がよ
い。また、その保護のための中間層として、Ａｌの組成
比をあまり酸化されない程度まで低下したＩｎＡｌＰを
用いるようにしても良い。ＩｎＰに比較して、多少でも
Ａｌを組成物として有することで、より障壁高さを確保
できるようになる。

【００３０】次に、図６に示す電界効果トランジスタつ
いて説明する。この電界効果トランジスタは、まず、Ｉ
ｎＰからなる基板６０１上に、結晶成長により形成され
たＩｎＡｌＡｓからなるバッファ層６０２が配置されて
いる。また、そのバッファ層６０２上には、ノンドープ
のＩｎＧａＡｓからなるチャネル層６０３が結晶成長に
より形成されている。また、その上には、ＩｎＡｌＡｓ
からなる電子供給層６０４が形成され、その中に、ｎ形
の不純物が導入されたデルタドープ層６０５が形成され
ている。このデルタドープ層６０５は、チャネル層６０
３上にＩｎＡｌＡｓを結晶成長して電子供給層６０４を
形成していく過程で、所望の箇所でｎ形の不純物を導入
することで形成している。

【００３１】また、電子供給層６０４上には、膜厚４ｎ
ｍのＩｎＡｌＰからなる中間層６０６ａと、膜厚１ｎｍ
のＩｎＰからなる中間層６０６ｂとが備えられている。
また、その上に、ＩｎＡｌＡｓからなる半導体層６０
７、ｎ形の不純物が導入されたＩｎＡｌＡｓからなる半
導体層６０８、ｎ形の不純物が導入されたＩｎＧａＡｓ
からなる半導体層６０９が形成されている。また、半導
体層６０９上には、オーミック接合してソース・ドレイ
ン電極６１０が形成されいている。

【００３２】また、図６の電界効果トランジスタでは、
半導体層６０７，６０８，６０９に溝を形成し、かつ、
中間層６０６ａ，６０６ｂにも溝を形成し、電子供給層
６０４表面を露出させ、その露出面にショットキー接続
してゲート電極６１１を形成することでリセスゲート構
造としている。このゲート電極６１１は、その下面が電
子供給層６０４に接触し、側面の下端部が中間層６０６
ａ，６０６ｂに接触しているが、それ以外のその側面に
おいては、半導体層６０７，６０８，６０９とは離間し
ている。

【００３３】このリセスゲート構造は、まず、開口部を
備えた絶縁層６１２をマスクとし、半導体層６０７，６
０８，６０９を選択的にエッチングすることで溝を形成
する。このエッチングでは、ＩｎＧａＡｓやＩｎＡｌＡ
ｓを溶解するクエン酸と過酸化水素との混合水溶液をエ
ッチング液として用いる。このエッチング液には、Ｉｎ
ＰおよびＩｎＡｌＰがあまり溶解しない。このため、溝
形成のためのエッチングは、自動的にＩｎＡｌＰもしく
はＩｎＰからなる中間層６０６ａ，６０６ｂで停止す
る。

【００３４】次に、垂直異方性を有するスパッタエッチ
ングにより、絶縁層６１２をマスクとして選択的に中間
層６０６ａ，６０６ｂを除去する。この後、ゲート電極
６１１の材料となる金属をスパッタ法で堆積し、この堆
積した金属膜をパターン加工すれば、電子供給層６０４
に直接接触するゲート電極６１１が形成できる。ここ
で、スパッタ法による金属膜の形成を行う装置内で、逆
スパッタをすることで、上述した中間層６０６ａ，６０
６ｂの選択的な除去を行えば、これに連続して金属膜の
形成が行える。

【００３５】このように、ゲート電極６１１が電子供給
層６０４に直接接触した状態すると、バンドギャップエ
ネルギーの状態は、図７の実線に示すようになり、ゲー
ト電極１１１と２次元電子ガスとの間の電子障壁を、実
施例１よりも高いものとすることができる。また、図６
の電界効果トランジスタでは、ゲート電極６１１の下部
側面がＩｎＰからなる中間層６０６ｂに接触している
が、これが１ｎｍと非常に薄いので、この横方向のリー
クは抑制された状態となっている。

【００３６】実施の形態２ 次に、この発明の第２の実施の形態について説明する。
この実施の形態２では、図８に示すように、まず、Ｉｎ
Ｐからなる基板８０１上に、結晶成長により形成された
ＩｎＡｌＡｓからなるバッファ層８０２が配置されてい
る。また、そのバッファ層８０２上には、ノンドープの
ＩｎＧａＡｓからなるチャネル層８０３が結晶成長によ
り形成されている。また、その上には、ＩｎＡｌＡｓか
らなる電子供給層８０４が形成され、その中に、ｎ形の
不純物が導入されたデルタドープ層８０５が形成されて
いる。このデルタドープ層８０５は、チャネル層８０３
上にＩｎＡｌＡｓを結晶成長して電子供給層８０４を形
成していく過程で、所望の箇所でｎ形の不純物を導入す
ることで形成している。

【００３７】また、電子供給層８０４上には、膜厚４ｎ
ｍのＩｎＡｌＰからなる中間層８０６ａと、膜厚１ｎｍ
のＩｎＰからなる中間層８０６ｂとが備えられている。
また、その上に、ＩｎＡｌＡｓからなる半導体層８０
７、ｎ形の不純物が導入されたＩｎＡｌＡｓからなる半
導体層８０８、ｎ形の不純物が導入されたＩｎＧａＡｓ
からなる半導体層８０９が形成されている。また、半導
体層８０９上には、オーミック接合してソース・ドレイ
ン電極８１０が形成されいている。

【００３８】そして、この実施の形態２では、半導体層
８０７，８０８，８０９に溝を形成し、また、中間層８
０６ｂにも溝を形成し、中間層８０６ａ表面を露出さ
せ、その露出面にショットキー接続してゲート電極８１
１を形成することでリセスゲート構造とした。このゲー
ト電極８１１は、その下面が中間層８０６ａに接触し、
側面の下端部が中間層８０６ｂに接触しているが、それ
以外のその側面においては、半導体層８０７，８０８，
８０９とは離間している。

【００３９】このリセスゲート構造は、まず、開口部を
備えた絶縁層８１２をマスクとし、半導体層８０７，８
０８，８０９を選択的にエッチングすることで溝を形成
する。このエッチングでは、ＩｎＧａＡｓやＩｎＡｌＡ
ｓを溶解するクエン酸と過酸化水素との混合水溶液をエ
ッチング液として用いる。このエッチング液には、Ｉｎ
ＰおよびＩｎＡｌＰがあまり溶解しない。このため、溝
形成のためのエッチングは、自動的にＩｎＡｌＰもしく
はＩｎＰからなる中間層８０６ａ，８０６ｂで停止す
る。

【００４０】次に、垂直異方性を有するスパッタエッチ
ングにより、絶縁層８１２をマスクとして選択的に中間
層８０６ｂを除去する。この後、ゲート電極８１１の材
料となる金属をスパッタ法で堆積し、この堆積した金属
膜をパターン加工すれば、中間層８０６ａに接触するゲ
ート電極８１１が形成できる。ここで、スパッタ法によ
る金属膜の形成を行う装置内で、逆スパッタをすること
で、上述した中間層８０６ｂの選択的な除去を行えば、
これに連続して金属膜の形成が行える。

【００４１】このように、この実施の形態２では、ゲー
ト電極８１１がＩｎＡｌＰからなる中間層８０６ａに接
触した状態としたので、ゲート電極８１１と２次元電子
ガスとの間の電子障壁を、実施例２よりも高いものとす
ることができる。これは、ＩｎＡｌＰのショットキー障
壁が、ＩｎＡｌＡｓのショットキー障壁よりも高いから
である。また、この実施の形態３でも、ゲート電極８１
１の下部側面がＩｎＰからなる中間層８０６ｂに接触し
ているが、上記実施の形態２と同様に、これが１ｎｍと
非常に薄いので、この横方向のリークは抑制された状態
となっている。

【００４２】次に、図９に示す電界効果トランジスタに
ついて説明する。この電界効果トランジスタは、まず、
ＩｎＰからなる基板９０１上に、結晶成長により形成さ
れたＩｎＡｌＡｓからなるバッファ層９０２が配置され
ている。また、そのバッファ層９０２上には、ノンドー
プのＩｎＧａＡｓからなるチャネル層９０３が結晶成長
により形成されている。

【００４３】また、そのチャネル層９０３上には、Ｉｎ
ＡｌＡｓからなるスペーサ層９０３ａを介してＩｎＡｌ
Ｐからなる電子供給層９０４が形成され、その中に、ｎ
形の不純物が導入されたデルタドープ層９０５が形成さ
れている。このデルタドープ層９０５は、スペーサ層９
０３ａ上にＩｎＡｌＰを結晶成長して電子供給層９０４
を形成していく過程で、所望の箇所でｎ形の不純物を導
入することで形成している。

【００４４】ところで、そのスペーサ層９０３ａは、電
子供給層９０４を高い結晶品質で形成するために備えて
いる。これらの層には電子が流れるため、高い結晶品質
が要求される。このような中では、ＩｎＧａＡｓの結晶
成長から、ＩｎＡｌＰの結晶成長に急に切り替えるよ
り、その間にＩｎＡｌＡｓの結晶成長を行った方がより
よいからである。従って、結晶品質が保てるなら、スペ
ーサ層９０３ａはなくても良い。

【００４５】また、電子供給層９０４上には、膜厚１ｎ
ｍ程度のＩｎＰからなる中間層９０６が備えられてい
る。なお、この中間層９０６は、Ａｌの組成比を電子供
給層９０４よりも小さくしたＩｎＡｌＡｓから構成する
ようにしても良い。Ａｌの組成比を小さくすることで、
酸化を抑制できるようになる。また、その上に、ＩｎＡ
ｌＡｓからなる半導体層９０７、ｎ形の不純物が導入さ
れたＩｎＡｌＡｓからなる半導体層９０８、ｎ形の不純
物が導入されたＩｎＧａＡｓからなる半導体層９０９が
形成されている。また、半導体層９０９上には、オーミ
ック接合してソース・ドレイン電極９１０が形成されい
ている。

【００４６】また、図９の電界効果トランジスタでは、
半導体層９０７，９０８，９０９に溝を形成し、また、
中間層９０６にも溝を形成し、ＩｎＡｌＰからなる電子
供給層９０４表面を露出させ、その露出面にショットキ
ー接続してゲート電極９１１を形成することでリセスゲ
ート構造としている。このゲート電極９１１は、その下
面が電子供給層９０４に接触し、側面の下端部が中間層
９０６に接触しているが、それ以外のその側面において
は、半導体層９０７，９０８，９０９とは離間してい
る。

【００４７】このリセスゲート構造は、まず、開口部を
備えた絶縁層９１２をマスクとし、半導体層９０７，９
０８，９０９を選択的にエッチングすることで溝を形成
する。このエッチングでは、ＩｎＧａＡｓやＩｎＡｌＡ
ｓを溶解するクエン酸と過酸化水素との混合水溶液をエ
ッチング液として用いる。このエッチング液には、Ｉｎ
ＰおよびＩｎＡｌＰがあまり溶解しない。このため、溝
形成のためのエッチングは、ＩｎＡｌＰからなる電子供
給層９０４上のＩｎＰからなる中間層９０６で自動的に
停止する。また、上述したように、電子供給層９０４を
ＩｎＡｌＰから構成したので、電子供給層９０４自身が
エッチングストッパーとして機能する。

【００４８】次に、垂直異方性を有するスパッタエッチ
ングにより、絶縁層９１２をマスクとして選択的に中間
層９０６ｂを除去する。この後、ゲート電極９１１の材
料となる金属をスパッタ法で堆積し、この堆積した金属
膜をパターン加工すれば、ＩｎＡｌＰからなる電子供給
層９０４に接触するゲート電極９１１が形成できる。こ
こで、スパッタ法による金属膜の形成を行う装置内で、
逆スパッタをすることで、上述した中間層９０６の選択
的な除去を行えば、これに連続して金属膜の形成が行え
る。

【００４９】図９の電界効果トランジスタでは、ゲート
電極９１１がＩｎＡｌＰからなる電子供給層９０４に接
触した状態としたので、ゲート電極９１１と２次元電子
ガスとの間の電子障壁を、図６の電界効果トランジスタ
よりも高いものとすることができる。ＩｎＡｌＰのショ
ットキー障壁が、ＩｎＡｌＡｓのショットキー障壁より
も高いからである。また、ゲート電極９１１の下部側面
がＩｎＰからなる中間層９０６ｂに接触しているが、図
６の電界効果トランジスタと同様に、これが１ｎｍと非
常に薄いので、この横方向のリークは抑制された状態と
なっている。

【００５０】実施の形態３ 次に、この発明の第３の実施の形態について説明する。
この実施の形態３では、図１０に示すように、まず、Ｉ
ｎＰからなる基板１００１上に、結晶成長により形成さ
れたＩｎＡｌＡｓからなるバッファ層１００２が配置さ
れている。また、そのバッファ層１００２上には、ノン
ドープのＩｎＧａＡｓからなるチャネル層１００３が結
晶成長により形成されている。

【００５１】また、そのチャネル層１００３上には、Ｉ
ｎＡｌＡｓからなるスペーサ層１００３ａを介してＩｎ
ＡｌＰからなる電子供給層１００４が形成され、その中
に、ｎ形の不純物が導入されたデルタドープ層１００５
が形成されている。このデルタドープ層１００５は、ス
ペーサ層１００３ａ上にＩｎＡｌＰを結晶成長して電子
供給層１００４を形成していく過程で、所望の箇所でｎ
形の不純物を導入することで形成している。

【００５２】ところで、そのスペーサ層１００３ａは、
電子供給層１００４を高い結晶品質で形成するために備
えている。これらの層には電子が流れるため、高い結晶
品質が要求される。このような中では、ＩｎＧａＡｓの
結晶成長から、ＩｎＡｌＰの結晶成長に急に切り替える
より、その間にＩｎＡｌＡｓの結晶成長を行った方がよ
りよいからである。従って、結晶品質が保てるなら、ス
ペーサ層１００３ａはなくても良い。

【００５３】また、電子供給層１００４上には、膜厚１
ｎｍ程度のＩｎＰからなる中間層１００６が備えられて
いる。なお、この中間層１００６は、Ａｌの組成比を電
子供給層１００４よりも小さくしたＩｎＡｌＡｓから構
成するようにしても良い。Ａｌの組成比を小さくするこ
とで、酸化を抑制できるようになる。また、その上に、
ＩｎＡｌＡｓからなる半導体層１００７、ｎ形の不純物
が導入されたＩｎＡｌＡｓからなる半導体層１００８、
ｎ形の不純物が導入されたＩｎＧａＡｓからなる半導体
層１００９が形成されている。また、半導体層１００９
上には、オーミック接合してソース・ドレイン電極１０
１０が形成されいている。

【００５４】そして、この実施の形態３では、半導体層
１００７，１００８，１００９に溝を形成して中間層１
００６表面を露出させ、その露出面にショットキー接続
してゲート電極１０１１を形成することでリセスゲート
構造とした。このゲート電極１０１１は、その下面が中
間層１００６に接触しているが、それ以外のその側面に
おいては、半導体層１００７，１００８，１００９とは
離間している。このリセスゲート構造は、まず、開口部
を備えた絶縁層１０１２をマスクとし、半導体層１００
７，１００８，１００９を選択的にエッチングすること
で溝を形成する。

【００５５】このエッチングでは、ＩｎＧａＡｓやＩｎ
ＡｌＡｓを溶解するクエン酸と過酸化水素との混合水溶
液をエッチング液として用いる。このエッチング液に
は、ＩｎＰおよびＩｎＡｌＰがあまり溶解しない。この
ため、溝形成のためのエッチングは、ＩｎＡｌＰからな
る電子供給層１００４上のＩｎＰからなる中間層１００
６で自動的に停止する。この後、ゲート電極１０１１の
材料となる金属をスパッタ法で堆積し、この堆積した金
属膜をパターン加工すれば、中間層１００６に接触する
ゲート電極１０１１が形成できる。

【００５６】このように、この実施の形態３では、電子
供給層１００４をＩｎＡｌＰから構成し、その上に形成
したＩｎＰからなる中間層１００６に、ゲート電極１０
１１が接触した状態とした。そして、その中間層１００
６を例えば１ｎｍと薄い状態に形成した。この結果、前
述した実施の形態１と同様に、ゲート電極１０１１と２
次元電子ガスとの間の電子障壁を、従来よりも高いもの
とすることができる。

【００５７】実施の形態４ 次に、この発明の第６の実施の形態について説明する。
この実施の形態４では、図１１に示すように、まず、Ｉ
ｎＰからなる基板１１０１上に、結晶成長により形成さ
れたＩｎＡｌＡｓからなるバッファ層１１０２が配置さ
れている。また、そのバッファ層１１０２上には、ノン
ドープのＩｎＧａＡｓからなるチャネル層１１０３が結
晶成長により形成されている。

【００５８】また、そのチャネル層１１０３上には、Ｉ
ｎＡｌＡｓからなるスペーサ層１１０３ａを介してＩｎ
ＡｌＰからなる電子供給層１１０４が形成され、その中
に、ｎ形の不純物が導入されたデルタドープ層１１０５
が形成されている。このデルタドープ層１１０５は、ス
ペーサ層１１０３ａ上にＩｎＡｌＰを結晶成長して電子
供給層１１０４を形成していく過程で、所望の箇所でｎ
形の不純物を導入することで形成している。

【００５９】ところで、そのスペーサ層１１０３ａは、
電子供給層１１０４を高い結晶品質で形成するために備
えている。これらの層には電子が流れるため、高い結晶
品質が要求される。このような中では、ＩｎＧａＡｓの
結晶成長から、ＩｎＡｌＰの結晶成長に急に切り替える
より、その間にＩｎＡｌＡｓの結晶成長を行った方がよ
りよいからである。従って、結晶品質が保てる場合は、
スペーサ層１１０３ａはなくても良い。

【００６０】また、電子供給層１１０４上には、ＩｎＡ
ｌＡｓからなる歪み緩和層１１０４ａを介し、膜厚１ｎ
ｍ程度のＩｎＰからなる中間層１１０６が備えられてい
るようにした。この歪み緩和層１１０４ａを設けること
で、ＩｎＰ基板に対して格子間隔の異なるＩｎＡｌＰか
らなる電子供給層１１０４の歪みを緩和する。従って、
歪み緩和層１１０４ａは、ＩｎＡｌＡｓに限るものでは
なく、ＩｎＰ基板に講師整合する材料を用いればよい。

【００６１】なお、中間層１１０６は、Ａｌの組成比を
電子供給層１１０４よりも小さくしたＩｎＡｌＡｓから
構成するようにしても良い。Ａｌの組成比を小さくする
ことで、下のＩｎＡｌＡｓからなる層の酸化を抑制でき
るようになる。また、その上に、ＩｎＡｌＡｓからなる
半導体層１１０７、ｎ形の不純物が導入されたＩｎＡｌ
Ａｓからなる半導体層１１０８、ｎ形の不純物が導入さ
れたＩｎＧａＡｓからなる半導体層１１０９が形成され
ている。また、半導体層１１０９上には、オーミック接
合してソース・ドレイン電極１１１０が形成されいてい
る。

【００６２】そして、この実施の形態４でも、半導体層
１１０７，１１０８，１１０９に溝を形成して中間層１
１０６表面を露出させ、その露出面にショットキー接続
してゲート電極１１１１を形成することでリセスゲート
構造とした。このゲート電極１１１１は、その下面が中
間層１１０６に接触しているが、それ以外のその側面に
おいては、半導体層１１０７，１１０８，１１０９とは
離間している。このリセスゲート構造は、まず、開口部
を備えた絶縁層１１１２をマスクとし、半導体層１１０
７，１１０８，１１０９を選択的にエッチングすること
で溝を形成する。

【００６３】このエッチングでは、ＩｎＧａＡｓやＩｎ
ＡｌＡｓを溶解するクエン酸と過酸化水素との混合水溶
液をエッチング液として用いる。このエッチング液に
は、ＩｎＰおよびＩｎＡｌＰがあまり溶解しない。この
ため、溝形成のためのエッチングは、ＩｎＡｌＰからな
る電子供給層１１０４上のＩｎＰからなる中間層１１０
６で自動的に停止する。この後、ゲート電極１１１１の
材料となる金属をスパッタ法で堆積し、この堆積した金
属膜をパターン加工すれば、中間層１１０６に接触する
ゲート電極１１１１が形成できる。

【００６４】このように、この実施の形態４では、電子
供給層１１０４をＩｎＡｌＰから構成し、その上に形成
したＩｎＰからなる中間層１１０６に、ゲート電極１１
１１が接触した状態とした。そして、その中間層１１０
６を例えば１ｎｍと薄い状態に形成した。この結果、前
述した実施の形態１と同様に、ゲート電極１１１１と２
次元電子ガスとの間の電子障壁を、従来よりも高いもの
とすることができる。

【００６５】なお、上記実施の形態１〜６では、リセス
ゲート構造としてＨＥＭＴを例にして説明したが、これ
に限るものではない。例えば、化合物半導体を用いた他
のＭＥＳＦＥＴのリセスゲート構造を用いるものに適用
することもできる。

【００６６】

【発明の効果】以上説明したように、この発明では、半
導体基板上に形成されたチャネル層と、このチャネル層
上に形成されたゲート電極と、このゲート電極を挾んで
チャネル層上に形成された第１および第２の半導体層
と、第１および第２の半導体層上にオーミック接続して
形成されたソース電極およびドレイン電極と、チャネル
層と第１および第２の半導体層との間に配置されたイン
ジウムとアルミニウムとリンとから構成された化合物半
導体よりなる中間層とを備え、加えて、ＩＩＩ−Ｖ族化
合物半導体よりなり中間層表面を覆い中間層より薄い半
導体層、もしくは、中間層よりアルミニウムの組成比が
小さいインジウムとアルミニウムとリンとから構成され
た化合物半導体よりなり中間層表面を覆い中間層より薄
い半導体層とを少なくとも備えるようにした。このよう
に構成したので、ゲート電極と周囲の半導体層やチャネ
ル層との間に形成される電子障壁は、ゲート電極と中間
層との間に形成される障壁高さに支配されるようにな
る。この障壁高さは、インジウムとアルミニウムとリン
とから構成された化合物半導体におけるショットキー障
壁にほぼ等しいので、高い電位障壁が得られるようにな
る。従って、この発明によれば、ゲート電流の増加を抑
制してゲート耐圧を向上させることができるという優れ
た効果を有している。

【図面の簡単な説明】

【図１】 この発明の第１の実施の形態における電界効
果トランジスタ（ＨＥＭＴ）の構成を示す構成図であ
る。

【図２】 図１のＨＥＭＴのバンドギャップエネルギー
の状態を示す説明図である。

【図３】 実施の形態１の電界効果トランジスタの素子
特性を示す説明図である。

【図４】 実施の形態１の電界効果トランジスタの素子
特性を示す説明図である。

【図５】 従来よりある電界効果トランジスタの素子特
性を示す説明図（ａ）と実施の形態１の電界効果トラン
ジスタの素子特性を示す説明図で（ｂ）である。

【図６】 この発明の第２の実施の形態における電界効
果トランジスタ（ＨＥＭＴ）の構成を示す構成図であ
る。

【図７】 図６のＨＥＭＴのバンドギャップエネルギー
の状態を示す説明図である。

【図８】 この発明の第３の実施の形態における電界効
果トランジスタ（ＨＥＭＴ）の構成を示す構成図であ
る。

【図９】 この発明の第４の実施の形態における電界効
果トランジスタ（ＨＥＭＴ）の構成を示す構成図であ
る。

【図１０】 この発明の第５の実施の形態における電界
効果トランジスタ（ＨＥＭＴ）の構成を示す構成図であ
る。

【図１１】 この発明の第６の実施の形態における電界
効果トランジスタ（ＨＥＭＴ）の構成を示す構成図であ
る。

【図１２】 従来よりある電界効果トランジスタ（ＨＥ
ＭＴ）の構成を示す構成図である。

【図１３】 図１２のＨＥＭＴのバンドギャップエネル
ギーの状態を示す説明図である。

【図１４】 従来よりある電界効果トランジスタ（ＨＥ
ＭＴ）の他の構成を示す構成図である。

【符号の説明】

１０１…基板、１０２…バッファ層、１０３…チャネル
層、１０４…電子供給層、１０５…デルタドープ層、１
０６ａ，１０６ｂ…中間層、１０７，１０８，１０９…
半導体層、１１０…ソース・ドレイン電極、１１１…ゲ
ート電極、１１２…絶縁層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 康信 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 小林 隆 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平５−160161（ＪＰ，Ａ) 特開 平７−263663（ＪＰ，Ａ) 特開 平８−298317（ＪＰ，Ａ) 特開 平10−209434（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 29/778 H01L 29/812

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成されたチャネル層
   と、 このチャネル層上に形成されたゲート電極と、 このゲート電極を挾んで前記チャネル層上に形成された
   第１および第２の半導体層と、 前記第１および第２の半導体層上にオーミック接続して
   形成されたソース電極およびドレイン電極と、 前記チャネル層と前記第１および第２の半導体層との間
   に配置されたインジウムとアルミニウムとリンとから構
   成された化合物半導体よりなる中間層と、 ＩＩＩ−Ｖ族化合物半導体よりなり前記中間層表面を覆
   い前記中間層より薄い半導体層と を少なくとも備えたこ
   とを特徴とする電界効果トランジスタ。
2. 【請求項２】 半導体基板上に形成されたチャネル層
   と、 このチャネル層上に形成されたゲート電極と、 このゲート電極を挾んで前記チャネル層上に形成された
   第１および第２の半導体層と、 前記第１および第２の半導体層上にオーミック接続して
   形成されたソース電極およびドレイン電極と、 前記チャネル層と前記第１および第２の半導体層との間
   に配置されたインジウムとアルミニウムとリンとから構
   成された化合物半導体よりなる中間層と、 前記中間層よりアルミニウムの組成比が小さいインジウ
   ムとアルミニウムとリンとから構成された化合物半導体
   よりなり前記中間層表面を覆い前記中間層より薄い半導
   体層と を少なくとも備えたことを特徴とする電界効果ト
   ランジスタ。
3. 【請求項３】 請求項１または２記載の電界効果トラン
   ジスタにおいて、 前記ゲート電極の底面が前記中間層上面にショットキー
   接続して形成されたことを特徴とする電界効果トランジ
   スタ。
4. 【請求項４】 請求項１から３のいずれか１項に記載の
   電界効果トランジスタにおいて、 前記チャネル層上にｎ形の不純物が導入されて前記チャ
   ネル層とヘテロ接合する電子供給層を備え、 前記中間層は前記電子供給層上に形成されたことを特徴
   とする電界効果トランジスタ。
5. 【請求項５】 請求項４に記載の電界効果トランジスタ
   において、 前記チャネル層と前記電子供給層との間に前記基板と前
   記電子供給層との間の格子不整合を緩和する歪み緩和層
   を新たに備えたことを特徴とする電界効果トランジス
   タ。