JP3158410B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3158410B2 JP3158410B2 JP03609790A JP3609790A JP3158410B2 JP 3158410 B2 JP3158410 B2 JP 3158410B2 JP 03609790 A JP03609790 A JP 03609790A JP 3609790 A JP3609790 A JP 3609790A JP 3158410 B2 JP3158410 B2 JP 3158410B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- undoped
- semiconductor
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、InP,InGaAs等のIn系化合物半導体を動作層
に用いた超高速，超高周波用電界高効果トランジスタあ
るいはヘテロ接合バイポーラトランジスタ等の半導体装
置の製造方法に関する。
に用いた超高速，超高周波用電界高効果トランジスタあ
るいはヘテロ接合バイポーラトランジスタ等の半導体装
置の製造方法に関する。
InPあるいはInGaAs等のIn系化合物半導体結晶は電子
飽和速度および電子移動度が大きいことから超高周波素
子材料として注目され、これを用いた電界効果トランジ
スタ等の半導体装置の検討がいくつか行われており、例
えばショットキー接合型電子効果トランジスタ（MESFE
T）あるいは変調ドープ型電界効果トランジスタ等で良
好な特性が得られている。
飽和速度および電子移動度が大きいことから超高周波素
子材料として注目され、これを用いた電界効果トランジ
スタ等の半導体装置の検討がいくつか行われており、例
えばショットキー接合型電子効果トランジスタ（MESFE
T）あるいは変調ドープ型電界効果トランジスタ等で良
好な特性が得られている。
従来、InPあるいはInGaAsを動作層に用いたMESFETは
第２図に示すように、素子間分離のためにInPあるいはI
nGaAsを含む結晶層にメサが形成され、その上にオーミ
ック金属，ゲート金属が形成されている。なお第２図に
おいて、31は半絶縁性基板、32はバッファー層、33はゲ
ート電極、34はノンドープAlInAs層、35はソース電極、
36はドレイン電極、37はn+−InGaAs層である。
第２図に示すように、素子間分離のためにInPあるいはI
nGaAsを含む結晶層にメサが形成され、その上にオーミ
ック金属，ゲート金属が形成されている。なお第２図に
おいて、31は半絶縁性基板、32はバッファー層、33はゲ
ート電極、34はノンドープAlInAs層、35はソース電極、
36はドレイン電極、37はn+−InGaAs層である。
ところで上記のような従来構造の電界効果トランジス
タでは、メサ状に形成された素子領域から素子領域以外
の部分に形成されたボンディングパッドへゲート電極を
引き出す部分の金属がメサ段を覆う箇所で、ゲート電極
と動作層に用いる高濃度結晶層が接触し、その部分での
ショットキーバリアが低くなるためにゲートリーク電流
が生じ、素子特性を劣化させるという問題があった。
タでは、メサ状に形成された素子領域から素子領域以外
の部分に形成されたボンディングパッドへゲート電極を
引き出す部分の金属がメサ段を覆う箇所で、ゲート電極
と動作層に用いる高濃度結晶層が接触し、その部分での
ショットキーバリアが低くなるためにゲートリーク電流
が生じ、素子特性を劣化させるという問題があった。
本発明の目的は、このような問題点を解決し、高性能
なIn系化合物半導体電界効果トランジスタ等の半導体装
置の製造方法を提供することにある。
なIn系化合物半導体電界効果トランジスタ等の半導体装
置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、 半絶縁性基板上にバッファー層を介して、In系化合物
半導体の動作層を有する半導体基体に、エッチングを行
い下地層の前記バッファー層を基底にメサ状に素子領域
を形成させた後、アンドープ半導体層を全面に成長し、
その後メサ上部の前記アンドープ半導体層だけを除去
し、このメサ上部面とメサ段部分（メサ側面）と前記基
底のバッファー層上に形成されているアンドープ半導体
層面上にゲート電極及びゲート引き出し配線を設ける工
程を含むことを特徴とする。
半導体の動作層を有する半導体基体に、エッチングを行
い下地層の前記バッファー層を基底にメサ状に素子領域
を形成させた後、アンドープ半導体層を全面に成長し、
その後メサ上部の前記アンドープ半導体層だけを除去
し、このメサ上部面とメサ段部分（メサ側面）と前記基
底のバッファー層上に形成されているアンドープ半導体
層面上にゲート電極及びゲート引き出し配線を設ける工
程を含むことを特徴とする。
したがって本発明によれば、動作層がInP系あるいはI
nGaAs系化合物半導体、あるいはその層構造からなる半
導体基体に、マスクを設けてエッチングを行いメサ状に
素子領域を形成した後、アンドープAlGaAsあるいはアン
ドープGaAsを全面に成長し、その後前記マスクをエッチ
ング除去してマスク上に形成された前記アンドープAlGa
AsあるいはアンドープGaAsを除去する工程を含むことを
特徴とする半導体装置の製造方法が得られる。
nGaAs系化合物半導体、あるいはその層構造からなる半
導体基体に、マスクを設けてエッチングを行いメサ状に
素子領域を形成した後、アンドープAlGaAsあるいはアン
ドープGaAsを全面に成長し、その後前記マスクをエッチ
ング除去してマスク上に形成された前記アンドープAlGa
AsあるいはアンドープGaAsを除去する工程を含むことを
特徴とする半導体装置の製造方法が得られる。
また本発明によれば、動作層がInP系あるいはInGaAs
系化合物半導体、あるいはその層構造からなる半導体基
体に、マスクを設けてエッチングを行いメサ状に素子領
域を形成し、このマスクを除去した後、アンドープAlGa
AsあるいはアンドープGaAsを全面に成長し、その後前記
メサ上部を開口するようにマスクを形成し、このマスク
を用いて前記アンドープAlGaAsあるいはアンドープGaAs
を選択的にエッチング除去する工程を含むことを特徴と
する半導体装置の製造方法が得られる。
系化合物半導体、あるいはその層構造からなる半導体基
体に、マスクを設けてエッチングを行いメサ状に素子領
域を形成し、このマスクを除去した後、アンドープAlGa
AsあるいはアンドープGaAsを全面に成長し、その後前記
メサ上部を開口するようにマスクを形成し、このマスク
を用いて前記アンドープAlGaAsあるいはアンドープGaAs
を選択的にエッチング除去する工程を含むことを特徴と
する半導体装置の製造方法が得られる。
InPあるいはInGaAs等のIn系化合物半導体では金属−
半導体接合を形成した場合、GaAs系に比べてショットキ
ー障壁が低いために絶縁特性が悪くなることはよく知ら
れている。例えば電界効果トランジスタの場合、高濃度
にドープされた動作層に直接ゲート金属を接触させる
と、そこでリーク電流が生ずるために表面側にアンドー
プ層を挿入するという手法が採られている。アンドープ
層と金属とのショットキー障壁は比較的高いため十分な
絶縁耐圧が得られる。
半導体接合を形成した場合、GaAs系に比べてショットキ
ー障壁が低いために絶縁特性が悪くなることはよく知ら
れている。例えば電界効果トランジスタの場合、高濃度
にドープされた動作層に直接ゲート金属を接触させる
と、そこでリーク電流が生ずるために表面側にアンドー
プ層を挿入するという手法が採られている。アンドープ
層と金属とのショットキー障壁は比較的高いため十分な
絶縁耐圧が得られる。
しかしながら通常素子間分離としてメサエッチング法
がよく用いられているが、その場合前述したようにメサ
上部からパッド領域へゲート電極を引き出す部分で、メ
サ側面は高濃度の半導体動作層が露出するために、ゲー
ト金属と接触した部分でリーク電流が生じる。このリー
ク電流を回避するために、メサ側面に露出した高濃度動
作層をアンドープ半導体層で被覆することが有効であ
る。特に動作層がInPあるいはInGaAsの場合、アンドー
プAlGaAsあるいはアンドープGaAsで表面を覆うことによ
り、ショットキー障壁が高くバンド不連続の大きい良好
な接合が得られる。
がよく用いられているが、その場合前述したようにメサ
上部からパッド領域へゲート電極を引き出す部分で、メ
サ側面は高濃度の半導体動作層が露出するために、ゲー
ト金属と接触した部分でリーク電流が生じる。このリー
ク電流を回避するために、メサ側面に露出した高濃度動
作層をアンドープ半導体層で被覆することが有効であ
る。特に動作層がInPあるいはInGaAsの場合、アンドー
プAlGaAsあるいはアンドープGaAsで表面を覆うことによ
り、ショットキー障壁が高くバンド不連続の大きい良好
な接合が得られる。
以下本発明の実施例として電界効果トランジスタにつ
いて図を用いて説明する。第１図は本発明の一実施例に
よる電界効果トランジスタの製造方法を示す。
いて図を用いて説明する。第１図は本発明の一実施例に
よる電界効果トランジスタの製造方法を示す。
まず第１図（ａ）に示すように、半絶縁性InP基板１
上にアンドープAlInAsバッファー層２（１μｍ）、Siド
ープInGaAs動作層４（200Å）、アンドープAlInAs層３
（200Å）を順次エピタキシャル成長して半導体結晶層
を形成する。この半導体結晶層にSiO2あるいはSi3N4等
の絶縁膜５を形成し、その後動作層４も含む素子領域を
残すようにフォトレジストでパターンを形成し、絶縁膜
５をエッチング除去する。
上にアンドープAlInAsバッファー層２（１μｍ）、Siド
ープInGaAs動作層４（200Å）、アンドープAlInAs層３
（200Å）を順次エピタキシャル成長して半導体結晶層
を形成する。この半導体結晶層にSiO2あるいはSi3N4等
の絶縁膜５を形成し、その後動作層４も含む素子領域を
残すようにフォトレジストでパターンを形成し、絶縁膜
５をエッチング除去する。
次に第１図（ｂ）に示すように、適当なエッチング液
を用いてバッファー層２が露出するまで結晶層をエッチ
ングしてメサ状に素子領域を形成する。
を用いてバッファー層２が露出するまで結晶層をエッチ
ングしてメサ状に素子領域を形成する。
次に第１図（ｃ）に示すように、マスクとして用いた
フォトレジストを除去した後、例えばMBE法等によりア
ンドープAlGaAs（あるいはGaAs）層６を全面に成長す
る。
フォトレジストを除去した後、例えばMBE法等によりア
ンドープAlGaAs（あるいはGaAs）層６を全面に成長す
る。
次に第１図（ｄ）に示すように、HF等の適当なエッチ
ング液を用いて絶縁膜５を除去することにより、絶縁膜
５上のアンドープAlGaAs（あるいはGaAs）層６を同時に
除去する。その後ソース，ドレイン部分にオーミック金
属を蒸着，合金化して電極を形成する。さらにゲート電
極７を形成し、電界効果トランジスタが完成する。
ング液を用いて絶縁膜５を除去することにより、絶縁膜
５上のアンドープAlGaAs（あるいはGaAs）層６を同時に
除去する。その後ソース，ドレイン部分にオーミック金
属を蒸着，合金化して電極を形成する。さらにゲート電
極７を形成し、電界効果トランジスタが完成する。
第３図は本実施例による電界効果トランジスタ及び従
来例による電界効果トランジスタのソース・ゲート間電
流電圧特性を示す。従来方法により作製された電界効果
トランジスタでは、ゲート金属がメサ段を覆う部分でゲ
ート金属と動作層が直接接触するために、第３図（ｂ）
に示すようにゲートリーク電流が生じ順方向特性，逆方
向特性ともに耐圧が低い。これに対して本実施例の電界
効果トランジスタでは、メサ段部分はアンドープAlGaAs
（あるいはGaAs）層で覆われているために良好な接合が
形成され、第３図（ａ）に示すようにゲートリーク電流
が低減し、耐圧が向上する。
来例による電界効果トランジスタのソース・ゲート間電
流電圧特性を示す。従来方法により作製された電界効果
トランジスタでは、ゲート金属がメサ段を覆う部分でゲ
ート金属と動作層が直接接触するために、第３図（ｂ）
に示すようにゲートリーク電流が生じ順方向特性，逆方
向特性ともに耐圧が低い。これに対して本実施例の電界
効果トランジスタでは、メサ段部分はアンドープAlGaAs
（あるいはGaAs）層で覆われているために良好な接合が
形成され、第３図（ａ）に示すようにゲートリーク電流
が低減し、耐圧が向上する。
〔発明の効果〕 以上の説明から明らかなように、本発明によれば寄生
のリーク電流が低減され十分な耐圧の得られるInPある
いはInGaAs系電界効果トランジスタが実現できる。また
上記の化合物半導体系を用いたヘテロ接合バイポーラト
ランジスタの場合、電極がメサ段を覆う部分で同様のリ
ーク電流が生じ特性の劣化が起こるが、本発明によりこ
れが改善されることは明らかである。
のリーク電流が低減され十分な耐圧の得られるInPある
いはInGaAs系電界効果トランジスタが実現できる。また
上記の化合物半導体系を用いたヘテロ接合バイポーラト
ランジスタの場合、電極がメサ段を覆う部分で同様のリ
ーク電流が生じ特性の劣化が起こるが、本発明によりこ
れが改善されることは明らかである。
第１図は本発明による電界効果トランジスタの製造方法
の一実施例を示す図、 第２図は従来技術による電界効果トランジスタの構造
図、 第３図は本実施例の電界効果トランジスタと従来技術に
よる電界効果トランジスタのソース・ゲート間電流電圧
特性を示す図である。 １……半絶縁性基板 ２……バッファー層 ３……アンドープAlInAs層 ４……n+−InGaAs層 ５……絶縁膜 ６……アンドープAlGaAs層 ７……ゲート電極 31……半絶縁性基板 32……バッファー層 33……ゲート電極 34……アンドープAlInGaAs層 35……ソース電極 36……ドレイン電極 37……n+−InGaAs層
の一実施例を示す図、 第２図は従来技術による電界効果トランジスタの構造
図、 第３図は本実施例の電界効果トランジスタと従来技術に
よる電界効果トランジスタのソース・ゲート間電流電圧
特性を示す図である。 １……半絶縁性基板 ２……バッファー層 ３……アンドープAlInAs層 ４……n+−InGaAs層 ５……絶縁膜 ６……アンドープAlGaAs層 ７……ゲート電極 31……半絶縁性基板 32……バッファー層 33……ゲート電極 34……アンドープAlInGaAs層 35……ソース電極 36……ドレイン電極 37……n+−InGaAs層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−177970（ＪＰ，Ａ) 特開 昭60−24066（ＪＰ，Ａ) 特開 昭51−144578（ＪＰ，Ａ) 特開 平３−66135（ＪＰ，Ａ) 特開 平２−10745（ＪＰ，Ａ) 特開 昭61−64168（ＪＰ，Ａ) 特開 平２−151042（ＪＰ，Ａ) 特開 平３−190142（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/20 H01L 29/80 - 29/812
Claims (1)
- 【請求項１】半絶縁性基板上にバッファー層を介して、
In系化合物半導体の動作層を有する半導体基体に、エッ
チングを行い下地層の前記バッファー層を基底にメサ状
に素子領域を形成させた後、 アンドープ半導体層を前記エッチングにより形成された
メサ側面と前記素子領域の上部とに沿って成長させ、 メサ上部の前記アンドープ半導体層を除去し、次いで、
ソース及びドレイン電極を形成し、更に、前記メサ上部
と前記アンドープ半導体層との上にゲート電極及びゲー
ト引き出し配線を設けることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03609790A JP3158410B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03609790A JP3158410B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240268A JPH03240268A (ja) | 1991-10-25 |
| JP3158410B2 true JP3158410B2 (ja) | 2001-04-23 |
Family
ID=12460265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03609790A Expired - Fee Related JP3158410B2 (ja) | 1990-02-19 | 1990-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3158410B2 (ja) |
-
1990
- 1990-02-19 JP JP03609790A patent/JP3158410B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03240268A (ja) | 1991-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271547B1 (en) | Double recessed transistor with resistive layer | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| JP3377022B2 (ja) | ヘテロ接合型電界効果トランジスタの製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| US6008509A (en) | Field effect transistor | |
| JP3158410B2 (ja) | 半導体装置の製造方法 | |
| JPH0964341A (ja) | 高電子移動度トランジスタ | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JPH04365333A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3233167B2 (ja) | 半導体装置 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2003258004A (ja) | メサ型半導体装置及びその製造方法 | |
| JPH0529354A (ja) | 半導体装置の製造方法 | |
| JPH0951091A (ja) | 電界効果トランジスタ | |
| JP3017546B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |