JP5671100B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5671100B2 JP5671100B2 JP2013121885A JP2013121885A JP5671100B2 JP 5671100 B2 JP5671100 B2 JP 5671100B2 JP 2013121885 A JP2013121885 A JP 2013121885A JP 2013121885 A JP2013121885 A JP 2013121885A JP 5671100 B2 JP5671100 B2 JP 5671100B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- electrode
- atoms
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
関する。
ワー半導体素子が用いられ、そのパワー半導体素子には高耐圧・低オン抵抗が求められる
。耐圧とオン抵抗との間には、素子材料で決まるトレードオフの関係があるが、GaNや
AlGaNなどの窒化物半導体や炭化珪素(SiC)などのワイドバンドギャップ半導体
を素子材料として用いることで、シリコンに比べて、材料で決まるトレードオフ関係を改
善でき、低オン抵抗化と高耐圧化が可能である。
め、高性能なパワー半導体素子を実現できる。特に、AlGaN/GaNのヘテロ構造を
有するHEMT(High Electron Mobility Transistor)では、AlGaN層とGaN層
との界面に、分極による高濃度の2次元電子ガスが発生するために、低オン抵抗が実現で
きる。
形成されることが逆に、ノーマリーオフ型のトランジスタを実現することを困難にしてい
る。低オン抵抗を維持しつつノーマリーオフ特性を得るためには、ゲート電極下の2次元
電子ガス濃度を選択的に低下させる必要がある。
2次元電子ガス濃度を下げるリセスゲート構造が知られている(例えば特許文献1)。
トエッチングが困難なことから、反応性イオンエッチングなどのドライエッチングを用い
て行われる。この場合、エッチング深さにより2次元電子ガス濃度が決まるため、エッチ
ング深さの制御、均一性に高い精度が必要とされる。また、ドライエッチングによるダメ
ージが無視できず、リーク電流が増加するなどの問題も懸念される。
することが可能であるが、一方で逆方向バイアス時のリーク電流が理論的に予想されるよ
りも何桁も大きいことが知られており、実用上の大きな問題になっている。
図1は、本発明の実施形態に係る半導体装置の要部断面を示す模式図である。本実施形態
では、半導体装置としてGaN系HEMT(High Electron Mobility Transistor)を一
例に挙げて説明する。
の半導体層(チャネル層)3と、これよりもバンドギャップが大きな第2の半導体層(バ
リア層)4とのヘテロ接合構造を有する。バッファ層2、第1の半導体層3、第2の半導
体層4は、この順に支持基板1上にエピタキシャル成長される。
AlXGa1−XN(0≦X<1)を含み、第2の半導体層4はアンドープもしくはn型
のAlYGa1−YN(0<Y≦1、X<Y)を含む。本実施形態では、例えば、第1の
半導体層3はアンドープのGaN層であり、第2の半導体層4はアンドープもしくはn型
のAlGaN層である。
れる。支持基板1としては、例えば、サファイア、SiC、Si、GaNなどを用いるこ
とができる。バッファ層2としては、例えば、AlN、AlGaNなどを用いることがで
きる。
られている。ソース電極5及びドレイン電極6は、それぞれ第2の半導体層4の表面にオ
ーミック接触している。ソース電極5とドレイン電極6との間における第2の半導体層4
上には、ゲート電極7が設けられている。ゲート電極7は、第2の半導体層4の表面にシ
ョットキー接触している。
いたこれらのヘテロ接合構造において、AlGaNの方がGaNよりも格子定数が小さい
ことからAlGaN層に歪みが生じて、ピエゾ効果によりAlGaN層内にピエゾ分極が
生じ、これにより、GaN層におけるAlGaN層との界面付近に2次元電子ガス9が形
成される。ゲート電極7に印加するゲート電圧を制御することで、ゲート電極7下の2次
元電子ガス濃度が増減し、ソース電極5とドレイン電極6間に流れる主電流を制御できる
。
電極とソース電極との間に漏れ電流が実質流れないノーマリーオフ特性が望まれる。2次
元電子ガス濃度を低減させると、ゲートしきい値電圧がプラス側にシフトし、ノーマリー
オフ特性が得られる。しかし、2次元電子ガス全体の濃度を低減させるとオン抵抗が増大
してしまう。低オン抵抗を維持しつつノーマリーオフ特性を得るためには、ゲート電極下
の2次元電子ガス濃度を選択的に低下させる必要がある。
3に達しない深さの部分に、第2の半導体層4中で負電荷を帯びる原子を添加している。
この原子が添加された領域を図1において不純物添加領域8として示している。この添加
原子は、例えばイオン注入法で第2の半導体層4中に注入される。
層4中で負電荷を帯びる特性を有し、例えばハロゲン族原子を用いることができる。
ート電極7下の2次元電子ガスの発生もしくは濃度を抑制する。すなわち、ゲート電極7
下に負の固定電荷があるため、その分、ドレイン電流を流すためのゲートしきい値がプラ
ス側にシフトし、ノーマリーオフ化を図ることができる。
層4(例えばAlGaN層)中で負電荷を帯びる原子であればよいが、特に電気陰性度の
高いハロゲン族原子を用いれば、第2の半導体層4中に注入されたときに陰イオン化しや
すく、高いしきい値シフト効果が期待できる。中でも、フッ素(電気陰性度が3.98)
や塩素(電気陰性度が3.16)は特に電気陰性度が大きいため、より高いしきい値シフ
ト効果が期待できる。
2次元電子ガス9)の位置まで深く入り込んでしまうと、注入された原子が電子の移動を
阻害し2次元電子ガスの移動度を下げることになるため、例えばオン抵抗の増大などの特
性低下を引き起こす。このため、注入原子が第2の半導体層4中にとどまり、2次元電子
ガス9の深さまで届かないようにする条件でイオン注入を行う必要がある。
例えばハロゲン族原子)の深さ方向の濃度分布の一例を示す。そのグラフにおける横軸は
、第2の半導体層4表面側からの深さを示し、縦軸は注入されたハロゲン族原子の濃度を
示す。また、図2には、グラフの横軸に対応させて配置した第2の半導体層4、第1の半
導体層3及び2次元電子ガス9の位置もあわせて示す。
2の半導体層4内にとどめることができる。これにより、トランジスタとしての特性を損
なうことなくノーマリーオフ化を図ることができる。
体層4中での濃度は、注入位置をピークに、厚さ方向に勾配を持つ濃度分布となる。図2
に示す例では、第2の半導体層4中のハロゲン族原子の濃度ピーク(注入位置)は第1の
半導体層3との界面よりも第2の半導体層4の表面側にあり、そのピーク位置から表面側
および第1の半導体層3側に向かうにしたがって徐々に濃度が低下している。
達しないように浅い深さに注入位置を制御することは比較的困難である。これに対して、
塩素原子はフッ素原子のほぼ倍の重さであるため、第2の半導体層4中にとどまる浅い深
さへのイオン注入の制御性に優れている。
るために熱処理(フッ素や塩素の場合通常400℃以上の熱処理)が必要で、本実施形態
ではイオン注入後に例えば500℃の熱処理を行う。
rmal構造)と、同HEMTにおいてゲート電極下のAlGaN層中であってGaN層
に達しない深さに塩素原子をイオン注入し500℃で熱処理を行った場合(Cl注入構造
)とで、ゲート電圧(Vg)−ドレイン電流(Id)特性を比較した図である。
のプラス側へのシフト量が小さく、ゲート電圧が0ボルトでドレイン電流Idがゼロのノ
ーマリーオフとはなっていないが、本実施形態による構造を採用することで、(Norm
al構造)に対して、ゲート電圧のプラス側へのしきい値シフトが実現できていることが
わかる。
値Vth(縦軸)との関係を示す。図中、「菱形」のポイントは実際にAlGaN層中に
塩素原子の注入を行ったデバイスのしきい値の測定値を示し、実線はAlGaN層中に注
入された塩素原子が1価の陰イオンとして機能するとした場合の計算値である。
負の固定電荷となるべき原子のドーズ量を制御することでゲート電圧のしきい値を制御す
ることが可能であることがわかる。
マ処理を行うことで、ゲート電極下のAlGaN層中に、AlGaN層中で負電荷を帯び
るフッ素原子をドーピングし、この負の固定電荷の作用により、ゲート電極下のみ2次元
電子ガス濃度を下げ、ノーマリーオフ構造を実現することも考えられる。
よりプラズマ密度が変化する、いわゆるローディング効果により再現性が悪くなることが
あり、生産性の点で問題が発生することが懸念される。
、イオン注入と熱処理の組み合わせという、シリコン半導体プロセスで確立された方法を
用いることができるため、均一性、再現性に優れたノーマリーオフ型窒化物半導体装置の
製造が可能となる。
注入した場合、イオン注入後の活性化熱処理に1000℃以上の温度が必要である。しか
しながら、この熱処理によりエピタキシャル成長層の結晶性を劣化させるなどして、シー
ト抵抗等の特性が低下してしまうことが懸念される。また、Mgの活性化率も10%程度
と低く、高濃度の注入が必要になるため、イオン注入ダメージも大きくなり、このことに
よる特性劣化も懸念される。
み、特性低下につながるような結晶性の劣化などを抑制することができる。
フ化のために、最低限ゲート電極7の直下に添加することが必要である。さらに、他の目
的で2次元電子ガス濃度を制御すべく、ゲート電極7直下以外の領域に第2の半導体層4
中で負電荷を帯びる原子を添加してもよい。
例えば、図5に示す第2実施形態では、ゲート電極7とドレイン電極6との間の第2の半
導体層4中であってゲート電極7近傍部分にも選択的に、前述したハロゲン族原子のよう
な、第2の半導体層4中で負電荷を帯びる原子が添加されている。
を低減して、ゲート電極端に集中する電界を緩和し、その部分でのアバランシェブレーク
ダウンを防いで高耐圧化を図れる。
イン電極6側の端部近傍の2次元電子ガス濃度がゲート電極7側からドレイン電極6側に
向けて徐々に高く遷移する濃度勾配を持つように、その上の第2の半導体層4中に添加さ
れる負の固定電荷となる原子のドーズ量を制御することが望ましい。
通常、AlGaNは表面が不安定なことが多い。したがって、第2の半導体層4としてA
lGaNを用いた場合には、図6に示すように、第2の半導体層4の上に、より安定した
材料・組成をもつ層(例えばアンドープもしくはn型のGaN層)をキャップ層11とし
て設けることで、素子表面状態を安定させることができ、特性のばらつきを抑えることが
できる。
子などの第2の半導体層4中で負電荷を帯びる原子を第1の半導体層3に達しない深さに
までドーピングして、負の固定電荷を第2の半導体層4中にとどめることで、トランジス
タとしての素子特性を損ねることなくノーマリーオフ化を実現することができる。負の固
定電荷は、2次元電子ガス9が形成されるチャネル層である第1の半導体層3に達しなけ
ればよく、キャップ層11中にあっても問題はない。
に挙げて説明したが、以下の実施形態では、整流素子(ダイオード)を例に挙げて説明す
る。
が、一方で逆方向バイアス時のリーク電流が理論的に予想されるよりも何桁も大きいこと
が知られており、実用上の大きな問題になっている。
ード電極により、低オン抵抗、低リーク電流および高耐圧を図る提案や、アノード電極下
にフッ素を導入する提案がある。
では製造コストが増大するという問題がある。
め半導体層中に深く導入されやすく、2次元電子ガスまで到達してその走行を阻害しオン
抵抗の増大をまねいてしまうことが懸念される。この問題に対して、低加速電圧でのイオ
ン注入法を用いる、あるいはプラズマを利用したフッ素ドーピング法を用いればフッ素原
子の深い位置への導入を抑制可能である。しかし、低加速電圧イオン注入には、一般的な
イオン注入装置とは異なる特別な装置が必要であり、またプラズマドーピング法では、ウ
ェーハサイズ、パターン密度、処理するウェーハ枚数などによってプラズマ密度が変動す
る、いわゆるローディング効果により再現性が悪くなるなどの問題が懸念され、上記方法
にはコストや生産性の点で問題がある。
ン注入法で導入している。
図7は、本発明の第4実施形態に係る半導体装置の要部断面を示す模式図である。
の半導体層(チャネル層)3と、これよりもバンドギャップが大きな第2の半導体層(バ
リア層)4とのヘテロ接合構造を有する。バッファ層2、第1の半導体層3、第2の半導
体層4は、この順に支持基板1上にエピタキシャル成長される。
体層4はアンドープもしくはn型のAlYGa1−YN(0<Y≦1、X<Y)を含む。
本実施形態では、例えば、第1の半導体層3はアンドープのGaN層であり、第2の半導
体層4はアンドープもしくはn型のAlGaN層である。
れる。支持基板1としては、例えば、サファイア、SiC、Si、GaNなどを用いるこ
とができる。バッファ層2としては、例えば、AlN、AlGaNなどを用いることがで
きる。
て設けられている。第2の半導体層4の表面上で、カソード電極22はアノード電極21
を囲むパターンで形成されている。アノード電極21は第2の半導体層4の表面にショッ
トキー接触している。カソード22は第2の半導体層4の表面にオーミック接触している
。
いたこれらのヘテロ接合構造において、AlGaNの方がGaNよりも格子定数が小さい
ことからAlGaN層に歪みが生じて、ピエゾ効果によりAlGaN層内にピエゾ分極が
生じ、これにより、GaN層におけるAlGaN層との界面付近に2次元電子ガス9が形
成される。
電子ガスを介して、アノード電極21とカソード電極22との間に順方向電流が流れる。
体層3に達しない深さの部分に塩素原子を添加している。この塩素原子が添加された領域
を図7において塩素添加領域20として示している。この添加原子は、イオン注入法で第
2の半導体層4中に注入された後、熱処理により第2の半導体層4中に拡散する。
ード電極21下の2次元電子ガス濃度を低減する。これにより、カソード電極22に対し
てアノード電極21が低電位とされる逆方向電圧印加時における逆方向電流(リーク電流
)を抑制することができる。塩素は、比較的電気陰性度が高く、第2の半導体層4中に注
入されたときに陰イオン化しやすく、高いリーク電流抑制効果が得られる。
チャネル(2次元電子ガス9)の位置まで深く入り込んでしまうと、注入された塩素原子
が電子の移動を阻害し2次元電子ガスの移動度を下げることになるため、オン抵抗の増大
などの特性低下を引き起こす。このため、注入原子が第2の半導体層4中にとどまり、2
次元電子ガス9の深さまで届かないようにする条件でイオン注入を行う必要がある。
子の深さ方向の濃度分布の一例を示す。そのグラフにおける横軸は、第2の半導体層4表
面側からの深さを示し、縦軸は注入された塩素原子の濃度を示す。また、図8には、グラ
フの横軸に対応させて配置した第2の半導体層4、第1の半導体層3及び2次元電子ガス
9の位置を示す。
に第2の半導体層4中にとどまる浅い深さへのイオン注入の制御性に優れている。
の塩素濃度は、注入位置をピークに、厚さ方向に勾配を持つ濃度分布となる。図8に示す
例では、第2の半導体層4中の塩素原子の濃度ピーク(注入位置)は第1の半導体層3と
の界面よりも第2の半導体層4の表面側にあり、そのピーク位置から表面側および第1の
半導体層3側に向かうにしたがって徐々に濃度が低下している。
ために熱処理が行われる。塩素は、イオン注入後の熱処理温度が400〜500℃程度で
済み、特性低下につながるような結晶性の劣化などを抑制することができる。
aN層中であってGaN層に達しない深さに塩素原子をイオン注入し500℃で熱処理を
行った場合の電圧と電流の特性例を示す。グラフb(normal)は塩素注入を行わな
かった場合の特性例である。
逆方向電流(リーク電流)を低減できている。
っていたリーク電流を低減できるため、低オン抵抗、低リーク電流および高耐圧のダイオ
ードを提供できる。
方法を用いて、塩素を第2の半導体層4中に導入するため、特性の均一性、再現性に優れ
たダイオードを提供することができる。すなわち、プラズマドーピングにおける前述した
ようなローディング効果の問題がなく、また、塩素を用いることで注入深さの制御性に優
れ、塩素が2次元電子ガスに達して電子移動を阻害することもない。
図10は、本発明の第5実施形態に係る半導体装置の要部断面を示す模式図である。
導入して塩素添加領域20を形成している。本実施形態でも、塩素添加領域20は、第1
の半導体層3に到達せずに、第2の半導体層4中にとどまる。
すい部分であり、特にその部分でリーク電流が生じやすい。したがって、その部分にだけ
塩素を導入して2次元電子ガス濃度を低減すなわち高抵抗化することでも、リーク電流低
減に大きな効果が得られる。なおかつ、塩素添加領域20の間におけるアノード電極21
下の部分は高抵抗化されていないため、順方向バイアス時におけるオン抵抗の低減が図れ
る。
膜として機能する絶縁膜25が設けられ、アノード電極21の一部が絶縁膜25上をカソ
ード電極22側に延びて設けられフィールドプレート電極26として機能する。これによ
り、アノード電極21の端部への電気力線の局所的な集中を抑制して、その部分でのアバ
ランシェブレークダウンを抑制し、高耐圧化を図れる。
ず、別体であってもよく、いずれにしてもフィールドプレート電極26にアノード電極2
1と同電位が与えられればよい。
これらのうち少なくとも2つの組み合わせ(例えばSiNとSiO2との組み合わせ)な
どを一例として挙げることができる。
層4上に、AlGaNよりも安定した材料・組成をもつ層(例えばアンドープもしくはn
型のGaN層)をキャップ層として設けて、素子表面状態を安定化させ、特性ばらつきの
低減を図ってもよい。
組み合わせとして、AlGaN/GaNの組み合わせを例示したが、GaN/InGaN
の組み合わせ、AlN/AlGaNの組み合わせなどにも本発明は適用可能である。
S(Metal-Insulator-Semiconductor)ゲート構造、リセスゲート構造としてもよく、あ
るいは、耐圧を向上させるため第2の半導体層上にフィールドプレート電極を有する構造
などにしても、前述したのと同様な効果が得られ、実施可能である。
であり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他
の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省
略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要
旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
電極、6…ドレイン電極、7…ゲート電極、8…不純物添加領域、9…2次元電子ガス、
11…キャップ層、20…塩素添加領域、21…アノード電極、22…カソード電極
Claims (4)
- AlXGa1-XN(0≦X<1)を含む第1の半導体層と、
前記第1の半導体層上に設けられ、AlYGa1-YN(0<Y≦1、X<Y)を含み、前記第1の半導体層よりもバンドギャップが大きい第2の半導体層と、
前記第2の半導体層上に設けられた電極と、を備え、
塩素原子が前記第1の半導体層中には添加されておらず、少なくとも前記電極直下の前記第2の半導体層中に添加されており、前記塩素原子の濃度分布が前記電極側にピークを持つことを特徴とする半導体装置。 - 前記電極はゲート電極であることを特徴とする請求項1に記載の半導体装置。
- 前記電極はアノード電極であることを特徴とする請求項1に記載の半導体装置。
- 前記塩素原子の添加量が1e13cm -2 以上であることを特徴とする請求項1から請求項3のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013121885A JP5671100B2 (ja) | 2008-02-13 | 2013-06-10 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008032187 | 2008-02-13 | ||
JP2008032187 | 2008-02-13 | ||
JP2013121885A JP5671100B2 (ja) | 2008-02-13 | 2013-06-10 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327004A Division JP5416399B2 (ja) | 2008-02-13 | 2008-12-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179359A JP2013179359A (ja) | 2013-09-09 |
JP5671100B2 true JP5671100B2 (ja) | 2015-02-18 |
Family
ID=49270654
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013121885A Active JP5671100B2 (ja) | 2008-02-13 | 2013-06-10 | 半導体装置 |
JP2013235973A Pending JP2014057092A (ja) | 2008-02-13 | 2013-11-14 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013235973A Pending JP2014057092A (ja) | 2008-02-13 | 2013-11-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5671100B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230261099A1 (en) * | 2020-07-20 | 2023-08-17 | Sony Semiconductor Solutions Corporation | Semiconductor device, semiconductor module, and wireless communication apparatus |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5585068A (en) * | 1978-12-21 | 1980-06-26 | Sony Corp | Preparation of semiconductor device |
JPS6318676A (ja) * | 1986-07-11 | 1988-01-26 | Nec Corp | 3−5族半導体装置 |
JP3443034B2 (ja) * | 1999-05-13 | 2003-09-02 | 日本電信電話株式会社 | 電界効果トランジスタ |
JP4398780B2 (ja) * | 2004-04-30 | 2010-01-13 | 古河電気工業株式会社 | GaN系半導体装置 |
JP4379305B2 (ja) * | 2004-11-09 | 2009-12-09 | サンケン電気株式会社 | 半導体装置 |
JP5216184B2 (ja) * | 2004-12-07 | 2013-06-19 | 富士通株式会社 | 化合物半導体装置およびその製造方法 |
US8183595B2 (en) * | 2005-07-29 | 2012-05-22 | International Rectifier Corporation | Normally off III-nitride semiconductor device having a programmable gate |
WO2008027027A2 (en) * | 2005-09-07 | 2008-03-06 | Cree, Inc | Transistor with fluorine treatment |
WO2007059220A2 (en) * | 2005-11-15 | 2007-05-24 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
US7932539B2 (en) * | 2005-11-29 | 2011-04-26 | The Hong Kong University Of Science And Technology | Enhancement-mode III-N devices, circuits, and methods |
JP5065616B2 (ja) * | 2006-04-21 | 2012-11-07 | 株式会社東芝 | 窒化物半導体素子 |
JP2008166639A (ja) * | 2007-01-04 | 2008-07-17 | Sharp Corp | 整流素子およびそれを用いた電力変換装置 |
-
2013
- 2013-06-10 JP JP2013121885A patent/JP5671100B2/ja active Active
- 2013-11-14 JP JP2013235973A patent/JP2014057092A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2013179359A (ja) | 2013-09-09 |
JP2014057092A (ja) | 2014-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5416399B2 (ja) | 半導体装置 | |
JP5334149B2 (ja) | 窒化物半導体電界効果トランジスタ | |
JP5758132B2 (ja) | 半導体素子 | |
JP4705481B2 (ja) | 窒化物半導体装置 | |
US8519439B2 (en) | Nitride semiconductor element with N-face semiconductor crystal layer | |
JP5534661B2 (ja) | 半導体装置 | |
US8344422B2 (en) | Semiconductor device | |
JP5190923B2 (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
US20220157981A1 (en) | N-polar devices including a depleting layer with improved conductivity | |
JP2017532778A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008258419A (ja) | 窒化物半導体素子 | |
US20140061725A1 (en) | High electron mobility transistor and method of manufacturing the same | |
JP2008130655A (ja) | 半導体素子 | |
JP2008016588A (ja) | GaN系半導体素子 | |
JP2016167499A (ja) | 半導体装置 | |
JP2008078526A (ja) | 窒化物半導体装置及びその製造方法 | |
US20160211357A1 (en) | Semiconductor device | |
JP2010258313A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP5100002B2 (ja) | 窒化物半導体装置 | |
US11362190B2 (en) | Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers | |
JP4850423B2 (ja) | 窒化物半導体装置 | |
JP5671100B2 (ja) | 半導体装置 | |
JP2011108712A (ja) | 窒化物半導体装置 | |
JP5732228B2 (ja) | 窒化物半導体装置の製造方法 | |
US10158012B1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140808 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141218 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5671100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |