JP2014057092A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014057092A
JP2014057092A JP2013235973A JP2013235973A JP2014057092A JP 2014057092 A JP2014057092 A JP 2014057092A JP 2013235973 A JP2013235973 A JP 2013235973A JP 2013235973 A JP2013235973 A JP 2013235973A JP 2014057092 A JP2014057092 A JP 2014057092A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
electrode
semiconductor
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013235973A
Other languages
English (en)
Inventor
Yasunobu Saito
泰伸 斉藤
Wataru Saito
渉 齋藤
Yorito Kakiuchi
頼人 垣内
Tomohiro Nitta
智洋 新田
Akira Yoshioka
啓 吉岡
Tetsuya Ono
哲也 大野
Hidetoshi Fujimoto
英俊 藤本
Takao Noda
隆夫 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013235973A priority Critical patent/JP2014057092A/ja
Publication of JP2014057092A publication Critical patent/JP2014057092A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ノーマリーオフ動作を実現可能な半導体装置を提供することである。
【解決手段】AlGa1−XN(0≦X≦1)を含む第1の半導体層と、前記第1の半
導体層上に設けられ、AlGa1−YN(0≦Y≦1、X<Y)を含み、前記第1の半
導体層よりもバンドギャップが大きい第2の半導体層と、前記第2の半導体層上に設けら
れた電極と、を備え、少なくとも前記電極直下の前記第2の半導体層中にハロゲン族原子
が添加されていることを特徴とする半導体装置。
【選択図】図1

Description

本発明は、半導体装置に関し、特に窒化物半導体のヘテロ接合構造を用いた半導体装置
に関する。
スイッチング電源やインバータなどの回路にはスイッチング素子やダイオードなどのパ
ワー半導体素子が用いられ、そのパワー半導体素子には高耐圧・低オン抵抗が求められる
。耐圧とオン抵抗との間には、素子材料で決まるトレードオフの関係があるが、GaNや
AlGaNなどの窒化物半導体や炭化珪素(SiC)などのワイドバンドギャップ半導体
を素子材料として用いることで、シリコンに比べて、材料で決まるトレードオフ関係を改
善でき、低オン抵抗化と高耐圧化が可能である。
GaNやAlGaNなどの窒化物半導体を用いた素子は優れた材料特性を持っているた
め、高性能なパワー半導体素子を実現できる。特に、AlGaN/GaNのヘテロ構造を
有するHEMT(High Electron Mobility Transistor)では、AlGaN層とGaN層
との界面に、分極による高濃度の2次元電子ガスが発生するために、低オン抵抗が実現で
きる。
しかし、そのHEMTでは、不純物ドーピングをしなくても高濃度の2次元電子ガスが
形成されることが逆に、ノーマリーオフ型のトランジスタを実現することを困難にしてい
る。低オン抵抗を維持しつつノーマリーオフ特性を得るためには、ゲート電極下の2次元
電子ガス濃度を選択的に低下させる必要がある。
そこで、例えば、ゲート電極直下のAlGaN層をエッチングし、ゲート電極直下のみ
2次元電子ガス濃度を下げるリセスゲート構造が知られている(例えば特許文献1)。
そのリセスエッチングに際して、AlGaN、GaNが化学的に安定な物質で、ウェッ
トエッチングが困難なことから、反応性イオンエッチングなどのドライエッチングを用い
て行われる。この場合、エッチング深さにより2次元電子ガス濃度が決まるため、エッチ
ング深さの制御、均一性に高い精度が必要とされる。また、ドライエッチングによるダメ
ージが無視できず、リーク電流が増加するなどの問題も懸念される。
また、窒化物半導体を用いた整流素子(ダイオード)は、低オン抵抗と高耐圧とを両立
することが可能であるが、一方で逆方向バイアス時のリーク電流が理論的に予想されるよ
りも何桁も大きいことが知られており、実用上の大きな問題になっている。
特開2006−32650号
本発明は、ノーマリーオフ動作を実現可能な半導体装置を提供する。
本発明の一態様によれば、AlGa1−XN(0≦X≦1)を含む第1の半導体層と
、前記第1の半導体層上に設けられ、AlGa1−YN(0≦Y≦1、X<Y)を含み
、前記第1の半導体層よりもバンドギャップが大きい第2の半導体層と、前記第2の半導
体層上に設けられた電極と、を備え、少なくとも前記電極直下の前記第2の半導体層中に
ハロゲン族原子が添加されていることを特徴とする半導体装置が提供される。
本発明の第1実施形態に係る半導体装置の要部断面を示す模式図。 第1実施形態において、第2の半導体層中にイオン注入されたハロゲン族原子の、第2の半導体層表面側からの深さ方向の濃度分布を示す模式図。 通常のAlGaN/GaNヘテロ構造HEMT(Normal構造)と、ゲート電極下のAlGaN層中に塩素原子をイオン注入した場合(Cl注入構造)とで、ゲート電圧(Vg)−ドレイン電流(Id)特性を比較した図。 AlGaN/GaNヘテロ構造HEMTにおけるゲート電極下のAlGaN層中への塩素原子の注入量(横軸)と、ゲート電圧のしきい値Vth(縦軸)との関係を示す図。 本発明の第2実施形態に係る半導体装置の要部断面を示す模式図。 本発明の第3実施形態に係る半導体装置の要部断面を示す模式図。 本発明の第4実施形態に係る半導体装置の要部断面を示す模式図。 第4実施形態において、第2の半導体層中にイオン注入された塩素原子の、第2の半導体層表面側からの深さ方向の濃度分布を示す模式図。 アノード電極下のAlGaN層中に塩素原子をイオン注入した場合と、しなかった場合とで、電圧−電流特性を比較したグラフ。 本発明の第5実施形態に係る半導体装置の要部断面を示す模式図。
[第1実施形態]
図1は、本発明の実施形態に係る半導体装置の要部断面を示す模式図である。本実施形
態では、半導体装置としてGaN系HEMT(High Electron Mobility Transistor)を
一例に挙げて説明する。
本実施形態に係る半導体装置は、支持基板1の上にバッファ層2を介して設けられた第
1の半導体層(チャネル層)3と、これよりもバンドギャップが大きな第2の半導体層(
バリア層)4とのヘテロ接合構造を有する。バッファ層2、第1の半導体層3、第2の半
導体層4は、この順に支持基板1上にエピタキシャル成長される。
第1の半導体層3は、意図的な不純物添加がなされず実質不純物を含まないアンドープ
のAlGa1−XN(0≦X<1)を含み、第2の半導体層4はアンドープもしくはn
型のAlGa1−YN(0<Y≦1、X<Y)を含む。本実施形態では、例えば、第1
の半導体層3はアンドープのGaN層であり、第2の半導体層4はアンドープもしくはn
型のAlGaN層である。
支持基板1やバッファ層2は、GaN系材料のエピタキシャル成長に適した材料が用い
られる。支持基板1としては、例えば、サファイア、SiC、Si、GaNなどを用いる
ことができる。バッファ層2としては、例えば、AlN、AlGaNなどを用いることが
できる。
第2の半導体層4の表面上には、ソース電極5とドレイン電極6とが互いに離間して設
けられている。ソース電極5及びドレイン電極6は、それぞれ第2の半導体層4の表面に
オーミック接触している。ソース電極5とドレイン電極6との間における第2の半導体層
4上には、ゲート電極7が設けられている。ゲート電極7は、第2の半導体層4の表面に
ショットキー接触している。
第1の半導体層3として例えばGaNを、第2の半導体層4として例えばAlGaNを
用いたこれらのヘテロ接合構造において、AlGaNの方がGaNよりも格子定数が小さ
いことからAlGaN層に歪みが生じて、ピエゾ効果によりAlGaN層内にピエゾ分極
が生じ、これにより、GaN層におけるAlGaN層との界面付近に2次元電子ガス9が
形成される。ゲート電極7に印加するゲート電圧を制御することで、ゲート電極7下の2
次元電子ガス濃度が増減し、ソース電極5とドレイン電極6間に流れる主電流を制御でき
る。
特に、電力制御に用いられる半導体装置では、ゲート電圧がゼロボルトのときにドレイ
ン電極とソース電極との間に漏れ電流が実質流れないノーマリーオフ特性が望まれる。2
次元電子ガス濃度を低減させると、ゲートしきい値電圧がプラス側にシフトし、ノーマリ
ーオフ特性が得られる。しかし、2次元電子ガス全体の濃度を低減させるとオン抵抗が増
大してしまう。低オン抵抗を維持しつつノーマリーオフ特性を得るためには、ゲート電極
下の2次元電子ガス濃度を選択的に低下させる必要がある。
そこで、本実施形態では、ゲート電極7下の第2の半導体層4中であって第1の半導体
層3に達しない深さの部分に、第2の半導体層4中で負電荷を帯びる原子を添加している
。この原子が添加された領域を図1において不純物添加領域8として示している。この添
加原子は、例えばイオン注入法で第2の半導体層4中に注入される。
この添加される原子は、AlGa1−YN(0<Y≦1、X<Y)を含む第2の半導
体層4中で負電荷を帯びる特性を有し、例えばハロゲン族原子を用いることができる。
上記添加された原子は、ゲート電極7下の第2の半導体層4中で負の固定電荷となり、
ゲート電極7下の2次元電子ガスの発生もしくは濃度を抑制する。すなわち、ゲート電極
7下に負の固定電荷があるため、その分、ドレイン電流を流すためのゲートしきい値がプ
ラス側にシフトし、ノーマリーオフ化を図ることができる。
上記添加原子としては、AlYGa1−YN(0<Y≦1、X<Y)を含む第2の半導
体層4(例えばAlGaN層)中で負電荷を帯びる原子であればよいが、特に電気陰性度
の高いハロゲン族原子を用いれば、第2の半導体層4中に注入されたときに陰イオン化し
やすく、高いしきい値シフト効果が期待できる。中でも、フッ素(電気陰性度が3.98
)や塩素(電気陰性度が3.16)は特に電気陰性度が大きいため、より高いしきい値シ
フト効果が期待できる。
第2の半導体層4の表面側から注入された原子が第1の半導体層3まで到達しチャネル
(2次元電子ガス9)の位置まで深く入り込んでしまうと、注入された原子が電子の移動
を阻害し2次元電子ガスの移動度を下げることになるため、例えばオン抵抗の増大などの
特性低下を引き起こす。このため、注入原子が第2の半導体層4中にとどまり、2次元電
子ガス9の深さまで届かないようにする条件でイオン注入を行う必要がある。
図2のグラフは、本実施形態において、第2の半導体層4の表面側から注入された原子
(例えばハロゲン族原子)の深さ方向の濃度分布の一例を示す。そのグラフにおける横軸
は、第2の半導体層4表面側からの深さを示し、縦軸は注入されたハロゲン族原子の濃度
を示す。また、図2には、グラフの横軸に対応させて配置した第2の半導体層4、第1の
半導体層3及び2次元電子ガス9の位置もあわせて示す。
例えば、イオン注入時の原子の加速電圧を制御するなどして、注入された原子の分布を
第2の半導体層4内にとどめることができる。これにより、トランジスタとしての特性を
損なうことなくノーマリーオフ化を図ることができる。
ハロゲン族原子はイオン注入法により第2の半導体層4中に導入されるため、第2の半
導体層4中での濃度は、注入位置をピークに、厚さ方向に勾配を持つ濃度分布となる。図
2に示す例では、第2の半導体層4中のハロゲン族原子の濃度ピーク(注入位置)は第1
の半導体層3との界面よりも第2の半導体層4の表面側にあり、そのピーク位置から表面
側および第1の半導体層3側に向かうにしたがって徐々に濃度が低下している。
また、フッ素原子と塩素原子とを比べた場合、フッ素原子は軽いため第1の半導体層3
に達しないように浅い深さに注入位置を制御することは比較的困難である。これに対して
、塩素原子はフッ素原子のほぼ倍の重さであるため、第2の半導体層4中にとどまる浅い
深さへのイオン注入の制御性に優れている。
なお、イオン注入後には、注入された原子の活性化や、イオン注入時のダメージを回復
するために熱処理(フッ素や塩素の場合通常400℃以上の熱処理)が必要で、本実施形
態ではイオン注入後に例えば500℃の熱処理を行う。
ここで、図3は、ゲート長が20μmのAlGaN/GaNヘテロ構造のHEMT(N
ormal構造)と、同HEMTにおいてゲート電極下のAlGaN層中であってGaN
層に達しない深さに塩素原子をイオン注入し500℃で熱処理を行った場合(Cl注入構
造)とで、ゲート電圧(Vg)−ドレイン電流(Id)特性を比較した図である。
(Cl注入構造)においては塩素原子注入量が十分でなかったため、ゲート電圧しきい
値のプラス側へのシフト量が小さく、ゲート電圧が0ボルトでドレイン電流Idがゼロの
ノーマリーオフとはなっていないが、本実施形態による構造を採用することで、(Nor
mal構造)に対して、ゲート電圧のプラス側へのしきい値シフトが実現できていること
がわかる。
また、図4は、AlGaN層中への塩素原子のドーズ量(横軸)と、ゲート電圧のしき
い値Vth(縦軸)との関係を示す。図中、「菱形」のポイントは実際にAlGaN層中
に塩素原子の注入を行ったデバイスのしきい値の測定値を示し、実線はAlGaN層中に
注入された塩素原子が1価の陰イオンとして機能するとした場合の計算値である。
この図4の結果より、測定値と計算値とは比較的良く合っており、第2の半導体層4中
で負の固定電荷となるべき原子のドーズ量を制御することでゲート電圧のしきい値を制御
することが可能であることがわかる。
なお、ゲート電極下のAlGaN層表面に、マスクを用いて選択的にCF系ガスのプラ
ズマ処理を行うことで、ゲート電極下のAlGaN層中に、AlGaN層中で負電荷を帯
びるフッ素原子をドーピングし、この負の固定電荷の作用により、ゲート電極下のみ2次
元電子ガス濃度を下げ、ノーマリーオフ構造を実現することも考えられる。
しかしながら、プラズマ処理においては、マスクの開口面積やパターン、ウェーハ枚数
によりプラズマ密度が変化する、いわゆるローディング効果により再現性が悪くなること
があり、生産性の点で問題が発生することが懸念される。
これに対して、本実施形態によれば、ノーマリーオフ化のための選択的な不純物の導入
を、イオン注入と熱処理の組み合わせという、シリコン半導体プロセスで確立された方法
を用いることができるため、均一性、再現性に優れたノーマリーオフ型窒化物半導体装置
の製造が可能となる。
なお、例えばAlGaN層中で負電荷を帯びる原子としてマグネシウム(Mg)をイオ
ン注入した場合、イオン注入後の活性化熱処理に1000℃以上の温度が必要である。し
かしながら、この熱処理によりエピタキシャル成長層の結晶性を劣化させるなどして、シ
ート抵抗等の特性が低下してしまうことが懸念される。また、Mgの活性化率も10%程
度と低く、高濃度の注入が必要になるため、イオン注入ダメージも大きくなり、このこと
による特性劣化も懸念される。
これに対して、フッ素や塩素は、イオン注入後の熱処理温度が400〜500℃程度で
済み、特性低下につながるような結晶性の劣化などを抑制することができる。
なお、第2の半導体層4中で負電荷を帯びる原子を添加する領域としては、ノーマリー
オフ化のために、最低限ゲート電極7の直下に添加することが必要である。さらに、他の
目的で2次元電子ガス濃度を制御すべく、ゲート電極7直下以外の領域に第2の半導体層
4中で負電荷を帯びる原子を添加してもよい。
[第2実施形態]
例えば、図5に示す第2実施形態では、ゲート電極7とドレイン電極6との間の第2の
半導体層4中であってゲート電極7近傍部分にも選択的に、前述したハロゲン族原子のよ
うな、第2の半導体層4中で負電荷を帯びる原子が添加されている。
これによって、ゲート電極7においてドレイン電極6側の端部近傍の2次元電子ガス濃
度を低減して、ゲート電極端に集中する電界を緩和し、その部分でのアバランシェブレー
クダウンを防いで高耐圧化を図れる。
さらには、電界集中を緩和してより高耐圧化を図るために、ゲート電極7においてドレ
イン電極6側の端部近傍の2次元電子ガス濃度がゲート電極7側からドレイン電極6側に
向けて徐々に高く遷移する濃度勾配を持つように、その上の第2の半導体層4中に添加さ
れる負の固定電荷となる原子のドーズ量を制御することが望ましい。
[第3実施形態]
通常、AlGaNは表面が不安定なことが多い。したがって、第2の半導体層4として
AlGaNを用いた場合には、図6に示すように、第2の半導体層4の上に、より安定し
た材料・組成をもつ層(例えばアンドープもしくはn型のGaN層)をキャップ層11と
して設けることで、素子表面状態を安定させることができ、特性のばらつきを抑えること
ができる。
この構造においても、ゲート電極7下のキャップ層11表面側から前述したハロゲン族
原子などの第2の半導体層4中で負電荷を帯びる原子を第1の半導体層3に達しない深さ
にまでドーピングして、負の固定電荷を第2の半導体層4中にとどめることで、トランジ
スタとしての素子特性を損ねることなくノーマリーオフ化を実現することができる。負の
固定電荷は、2次元電子ガス9が形成されるチャネル層である第1の半導体層3に達しな
ければよく、キャップ層11中にあっても問題はない。
前述した実施形態では、窒化物半導体を用いた半導体装置として、GaN系HEMTを
例に挙げて説明したが、以下の実施形態では、整流素子(ダイオード)を例に挙げて説明
する。
窒化物半導体を用いたダイオードは、低オン抵抗と高耐圧とを両立することが可能であ
るが、一方で逆方向バイアス時のリーク電流が理論的に予想されるよりも何桁も大きいこ
とが知られており、実用上の大きな問題になっている。
このような問題に対して、ショットキー障壁の高い電極と低い電極とを組み合わせたア
ノード電極により、低オン抵抗、低リーク電流および高耐圧を図る提案や、アノード電極
下にフッ素を導入する提案がある。
しかしながら、ショットキー障壁の異なる2種類の材料を用いたアノード電極とする構
成では製造コストが増大するという問題がある。
また、アノード電極下にフッ素ドーピングする方法は、フッ素が比較的軽い原子である
ため半導体層中に深く導入されやすく、2次元電子ガスまで到達してその走行を阻害しオ
ン抵抗の増大をまねいてしまうことが懸念される。この問題に対して、低加速電圧でのイ
オン注入法を用いる、あるいはプラズマを利用したフッ素ドーピング法を用いればフッ素
原子の深い位置への導入を抑制可能である。しかし、低加速電圧イオン注入には、一般的
なイオン注入装置とは異なる特別な装置が必要であり、またプラズマドーピング法では、
ウェーハサイズ、パターン密度、処理するウェーハ枚数などによってプラズマ密度が変動
する、いわゆるローディング効果により再現性が悪くなるなどの問題が懸念され、上記方
法にはコストや生産性の点で問題がある。
そこで、以下に説明する実施形態では、アノード電極の下のバリア層中に塩素原子をイ
オン注入法で導入している。
[第4実施形態]
図7は、本発明の第4実施形態に係る半導体装置の要部断面を示す模式図である。
本実施形態に係る半導体装置は、支持基板1の上にバッファ層2を介して設けられた第
1の半導体層(チャネル層)3と、これよりもバンドギャップが大きな第2の半導体層(
バリア層)4とのヘテロ接合構造を有する。バッファ層2、第1の半導体層3、第2の半
導体層4は、この順に支持基板1上にエピタキシャル成長される。
第1の半導体層3はアンドープのAlGa1−XN(0≦X<1)を含み、第2の半
導体層4はアンドープもしくはn型のAlGa1−YN(0<Y≦1、X<Y)を含む
。本実施形態では、例えば、第1の半導体層3はアンドープのGaN層であり、第2の半
導体層4はアンドープもしくはn型のAlGaN層である。
支持基板1やバッファ層2は、GaN系材料のエピタキシャル成長に適した材料が用い
られる。支持基板1としては、例えば、サファイア、SiC、Si、GaNなどを用いる
ことができる。バッファ層2としては、例えば、AlN、AlGaNなどを用いることが
できる。
第2の半導体層4の表面上には、アノード電極21とカソード電極22とが互いに離間
して設けられている。第2の半導体層4の表面上で、カソード電極22はアノード電極2
1を囲むパターンで形成されている。アノード電極21は第2の半導体層4の表面にショ
ットキー接触している。カソード22は第2の半導体層4の表面にオーミック接触してい
る。
第1の半導体層3として例えばGaNを、第2の半導体層4として例えばAlGaNを
用いたこれらのヘテロ接合構造において、AlGaNの方がGaNよりも格子定数が小さ
いことからAlGaN層に歪みが生じて、ピエゾ効果によりAlGaN層内にピエゾ分極
が生じ、これにより、GaN層におけるAlGaN層との界面付近に2次元電子ガス9が
形成される。
カソード電極22に対してアノード電極21が高電位とされる順方向電圧印加時、2次
元電子ガスを介して、アノード電極21とカソード電極22との間に順方向電流が流れる
そして、本実施形態では、アノード電極21下の第2の半導体層4中であって第1の半
導体層3に達しない深さの部分に塩素原子を添加している。この塩素原子が添加された領
域を図7において塩素添加領域20として示している。この添加原子は、イオン注入法で
第2の半導体層4中に注入された後、熱処理により第2の半導体層4中に拡散する。
上記塩素原子は、アノード電極21下の第2の半導体層4中で負の固定電荷となり、ア
ノード電極21下の2次元電子ガス濃度を低減する。これにより、カソード電極22に対
してアノード電極21が低電位とされる逆方向電圧印加時における逆方向電流(リーク電
流)を抑制することができる。塩素は、比較的電気陰性度が高く、第2の半導体層4中に
注入されたときに陰イオン化しやすく、高いリーク電流抑制効果が得られる。
また、第2の半導体層4の表面側から注入された塩素原子が第1の半導体層3まで到達
しチャネル(2次元電子ガス9)の位置まで深く入り込んでしまうと、注入された塩素原
子が電子の移動を阻害し2次元電子ガスの移動度を下げることになるため、オン抵抗の増
大などの特性低下を引き起こす。このため、注入原子が第2の半導体層4中にとどまり、
2次元電子ガス9の深さまで届かないようにする条件でイオン注入を行う必要がある。
図8のグラフは、本実施形態において、第2の半導体層4の表面側から注入された塩素
原子の深さ方向の濃度分布の一例を示す。そのグラフにおける横軸は、第2の半導体層4
表面側からの深さを示し、縦軸は注入された塩素原子の濃度を示す。また、図8には、グ
ラフの横軸に対応させて配置した第2の半導体層4、第1の半導体層3及び2次元電子ガ
ス9の位置を示す。
塩素原子は、例えばフッ素原子のほぼ倍の重さであるため、2次元電子ガス9に到達せ
ずに第2の半導体層4中にとどまる浅い深さへのイオン注入の制御性に優れている。
塩素はイオン注入法により第2の半導体層4中に導入されるため、第2の半導体層4中
での塩素濃度は、注入位置をピークに、厚さ方向に勾配を持つ濃度分布となる。図8に示
す例では、第2の半導体層4中の塩素原子の濃度ピーク(注入位置)は第1の半導体層3
との界面よりも第2の半導体層4の表面側にあり、そのピーク位置から表面側および第1
の半導体層3側に向かうにしたがって徐々に濃度が低下している。
イオン注入後には、注入された塩素原子の活性化や、イオン注入時のダメージを回復す
るために熱処理が行われる。塩素は、イオン注入後の熱処理温度が400〜500℃程度
で済み、特性低下につながるような結晶性の劣化などを抑制することができる。
ここで、図9において、グラフa(Cl注入)は、前述のようにアノード電極下のAl
GaN層中であってGaN層に達しない深さに塩素原子をイオン注入し500℃で熱処理
を行った場合の電圧と電流の特性例を示す。グラフb(normal)は塩素注入を行わ
なかった場合の特性例である。
この図9の結果より、アノード電極下に塩素注入を行うことで、行わなかった場合より
も逆方向電流(リーク電流)を低減できている。
以上説明したように、本実施形態によれば、窒化物半導体を用いたダイオードで問題と
なっていたリーク電流を低減できるため、低オン抵抗、低リーク電流および高耐圧のダイ
オードを提供できる。
また、イオン注入と熱処理の組み合わせという、シリコン系半導体プロセスで確立され
た方法を用いて、塩素を第2の半導体層4中に導入するため、特性の均一性、再現性に優
れたダイオードを提供することができる。すなわち、プラズマドーピングにおける前述し
たようなローディング効果の問題がなく、また、塩素を用いることで注入深さの制御性に
優れ、塩素が2次元電子ガスに達して電子移動を阻害することもない。
[第5実施形態]
図10は、本発明の第5実施形態に係る半導体装置の要部断面を示す模式図である。
本実施形態では、アノード電極21におけるカソード電極22側の端部近傍にのみ塩素
を導入して塩素添加領域20を形成している。本実施形態でも、塩素添加領域20は、第
1の半導体層3に到達せずに、第2の半導体層4中にとどまる。
アノード電極21におけるカソード電極22側の端部近傍は、より電界強度が高くなり
やすい部分であり、特にその部分でリーク電流が生じやすい。したがって、その部分にだ
け塩素を導入して2次元電子ガス濃度を低減すなわち高抵抗化することでも、リーク電流
低減に大きな効果が得られる。なおかつ、塩素添加領域20の間におけるアノード電極2
1下の部分は高抵抗化されていないため、順方向バイアス時におけるオン抵抗の低減が図
れる。
また、アノード電極21とカソード電極22との間の第2の半導体層4表面上には、保
護膜として機能する絶縁膜25が設けられ、アノード電極21の一部が絶縁膜25上をカ
ソード電極22側に延びて設けられフィールドプレート電極26として機能する。これに
より、アノード電極21の端部への電気力線の局所的な集中を抑制して、その部分でのア
バランシェブレークダウンを抑制し、高耐圧化を図れる。
なお、フィールドプレート電極26は、アノード電極21と一体に設けられた構造に限
らず、別体であってもよく、いずれにしてもフィールドプレート電極26にアノード電極
21と同電位が与えられればよい。
絶縁膜25としては、SiN、SiO2、Al2O3、HfO2、TaOx、TiO2
、これらのうち少なくとも2つの組み合わせ(例えばSiNとSiO2との組み合わせ)
などを一例として挙げることができる。
なお、第4〜第5実施形態においても、図6に示す第3実施形態のように、第2の半導
体層4上に、AlGaNよりも安定した材料・組成をもつ層(例えばアンドープもしくは
n型のGaN層)をキャップ層として設けて、素子表面状態を安定化させ、特性ばらつき
の低減を図ってもよい。
前述した実施形態では、第2の半導体層(バリア層)/第1の半導体層(チャネル層)
の組み合わせとして、AlGaN/GaNの組み合わせを例示したが、GaN/InGa
Nの組み合わせ、AlN/AlGaNの組み合わせなどにも本発明は適用可能である。
また、第1〜第3実施形態におけるゲート構造もショットキーゲート構造に限らず、M
IS(Metal-Insulator-Semiconductor)ゲート構造、リセスゲート構造としてもよく、
あるいは、耐圧を向上させるため第2の半導体層上にフィールドプレート電極を有する構
造などにしても、前述したのと同様な効果が得られ、実施可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
1…支持基板、2…バッファ層、3…第1の半導体層、4…第2の半導体層、5…ソース
電極、6…ドレイン電極、7…ゲート電極、8…不純物添加領域、9…2次元電子ガス、
11…キャップ層、20…塩素添加領域、21…アノード電極、22…カソード電極

Claims (5)

  1. AlGa1−XN(0≦X≦1)を含む第1の半導体層と、
    前記第1の半導体層上に設けられ、AlGa1−YN(0≦Y≦1、X<Y)を含み
    、前記第1の半導体層よりもバンドギャップが大きい第2の半導体層と、
    前記第2の半導体層上に設けられた電極と、を備え、
    少なくとも前記電極直下の前記第2の半導体層中にハロゲン族原子が添加されているこ
    とを特徴とする半導体装置。
  2. 前記電極はゲート電極であることを特徴とする請求項1記載の半導体装置。
  3. 前記電極はアノード電極であることを特徴とする請求項1記載の半導体装置。
  4. 前記ハロゲン族原子はフッ素原子であることを特徴とする請求項1から3に記載の半導
    体装置。
  5. 前記ハロゲン族原子は塩素原子であることを特徴とする請求項1から3に記載の半導体
    装置。
JP2013235973A 2008-02-13 2013-11-14 半導体装置 Pending JP2014057092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013235973A JP2014057092A (ja) 2008-02-13 2013-11-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008032187 2008-02-13
JP2008032187 2008-02-13
JP2013235973A JP2014057092A (ja) 2008-02-13 2013-11-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008327004A Division JP5416399B2 (ja) 2008-02-13 2008-12-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2014057092A true JP2014057092A (ja) 2014-03-27

Family

ID=49270654

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013121885A Active JP5671100B2 (ja) 2008-02-13 2013-06-10 半導体装置
JP2013235973A Pending JP2014057092A (ja) 2008-02-13 2013-11-14 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013121885A Active JP5671100B2 (ja) 2008-02-13 2013-06-10 半導体装置

Country Status (1)

Country Link
JP (2) JP5671100B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022019017A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体モジュール、及び無線通信装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318676A (ja) * 1986-07-11 1988-01-26 Nec Corp 3−5族半導体装置
WO2007016477A2 (en) * 2005-07-29 2007-02-08 International Rectifier Corporation Normally off iii-nitride semiconductor device having a programmable gate
US20070114569A1 (en) * 2005-09-07 2007-05-24 Cree, Inc. Robust transistors with fluorine treatment
US20070224710A1 (en) * 2005-11-15 2007-09-27 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2007294528A (ja) * 2006-04-21 2007-11-08 Toshiba Corp 窒化物半導体素子
US20070278518A1 (en) * 2005-11-29 2007-12-06 The Hong Kong University Of Science And Technology Enhancement-Mode III-N Devices, Circuits, and Methods
JP2008166639A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子およびそれを用いた電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5585068A (en) * 1978-12-21 1980-06-26 Sony Corp Preparation of semiconductor device
JP3443034B2 (ja) * 1999-05-13 2003-09-02 日本電信電話株式会社 電界効果トランジスタ
JP4398780B2 (ja) * 2004-04-30 2010-01-13 古河電気工業株式会社 GaN系半導体装置
JP4379305B2 (ja) * 2004-11-09 2009-12-09 サンケン電気株式会社 半導体装置
JP5216184B2 (ja) * 2004-12-07 2013-06-19 富士通株式会社 化合物半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318676A (ja) * 1986-07-11 1988-01-26 Nec Corp 3−5族半導体装置
WO2007016477A2 (en) * 2005-07-29 2007-02-08 International Rectifier Corporation Normally off iii-nitride semiconductor device having a programmable gate
US20070114569A1 (en) * 2005-09-07 2007-05-24 Cree, Inc. Robust transistors with fluorine treatment
US20070224710A1 (en) * 2005-11-15 2007-09-27 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
US20070278518A1 (en) * 2005-11-29 2007-12-06 The Hong Kong University Of Science And Technology Enhancement-Mode III-N Devices, Circuits, and Methods
JP2007294528A (ja) * 2006-04-21 2007-11-08 Toshiba Corp 窒化物半導体素子
JP2008166639A (ja) * 2007-01-04 2008-07-17 Sharp Corp 整流素子およびそれを用いた電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022019017A1 (ja) * 2020-07-20 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体モジュール、及び無線通信装置

Also Published As

Publication number Publication date
JP5671100B2 (ja) 2015-02-18
JP2013179359A (ja) 2013-09-09

Similar Documents

Publication Publication Date Title
JP5416399B2 (ja) 半導体装置
US11973138B2 (en) N-polar devices including a depleting layer with improved conductivity
US9406792B2 (en) Semiconductor device having GaN-based layer
JP5758132B2 (ja) 半導体素子
JP4705481B2 (ja) 窒化物半導体装置
JP4542912B2 (ja) 窒素化合物半導体素子
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP5534661B2 (ja) 半導体装置
EP1246256A2 (en) Nitride field effect transistor
JP5190923B2 (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2008258419A (ja) 窒化物半導体素子
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
JP2007180143A (ja) 窒化物半導体素子
JP2015177064A (ja) 半導体装置
JP2008130655A (ja) 半導体素子
JP2016167499A (ja) 半導体装置
JP2008016588A (ja) GaN系半導体素子
US20160211357A1 (en) Semiconductor device
JP2008263140A (ja) 窒化物半導体素子
EP4154322A1 (en) Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers
JP4850423B2 (ja) 窒化物半導体装置
US10158012B1 (en) Semiconductor device
JP5671100B2 (ja) 半導体装置
CN113078212A (zh) 在栅极区域下方具有GaN沟道再生的增强型MISHEMT
US20240204092A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140808

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141219